[go: up one dir, main page]

FR2484124A1 - Cellule de memoire remanente a " gachette " flottante, modifiable electriquement - Google Patents

Cellule de memoire remanente a " gachette " flottante, modifiable electriquement Download PDF

Info

Publication number
FR2484124A1
FR2484124A1 FR8111042A FR8111042A FR2484124A1 FR 2484124 A1 FR2484124 A1 FR 2484124A1 FR 8111042 A FR8111042 A FR 8111042A FR 8111042 A FR8111042 A FR 8111042A FR 2484124 A1 FR2484124 A1 FR 2484124A1
Authority
FR
France
Prior art keywords
trigger
floating
drain
cell
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8111042A
Other languages
English (en)
Other versions
FR2484124B1 (fr
Inventor
Franco Miccoli
Giuseppe Corda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of FR2484124A1 publication Critical patent/FR2484124A1/fr
Application granted granted Critical
Publication of FR2484124B1 publication Critical patent/FR2484124B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

UNE CELLULE, CONFORME AUX TECHNIQUES USUELLES POUR MOS "SILICON GATE" A CANAL N A DOUBLE COUCHE DE SILICIUM POLYCRISTALLIN, COMPREND, SUR UNE FACE EXTREMEMENT REDUITE, UN TRANSISTOR DE MEMORISATION T ET UN TRANSISTOR DE SELECTION T. LA "GACHETTE" FLOTTANTE SURMONTE EN PARTIE LA REGION DE "DRAIN" 6; LA "GACHETTE" DE COMMANDE 14, COMMUNE AUX DEUX TRANSISTORS, N'EST GUERE ACCOUPLEE A LA "GACHETTE" FLOTTANTE 10, CE QUI FAIT QUE LA "GACHETTE" FLOTTANTE PRESENTE, PAR RAPPORT AU DRAIN, UNE CAPACITE ELECTRIQUE ELEVEE ET, PAR RAPPORT A LA "GACHETTE" DE COMMANDE, UNE FAIBLE CAPACITE. L'ECRITURE EST QUASIMENT INDEPENDANTE DE LA TENSION DE LA "GACHETTE" DE COMMANDE, TANDIS QUE L'EFFACEMENT DEPUIS LA "GACHETTE" FLOTTANTE EST TRES EFFICACE. LES RAPPORTS CAPACITIFS SONT FAVORABLES A UN FONCTIONNEMENT OPTIMAL DE LA CELLULE AVEC UNE FAIBLE DENSITE D'ELECTRONS EN JEU ET SANS CIRCUITS DE LECTURE PARTICULIEREMENT SENSIBLES.

Description

La présente invention concerne une mémoire à semiconduc-
teur rémanente, modifiable électriquement et, plus précisément,
une cellule d'une telle mémoire.
Les mémoires de ce type sont désignées couramment par le sigle EAROM (Electrically Alterable Read Only Memory) et elles utilisent, en tant qu'élément pour 1'emmagasinement de données,
un dispositif qui se comporte fondamentalement comme un tran-
sistor à effet de champ à gâchette isolée (IGFET = Insulated Gate Field Effect Transistor). On connaît de tels dispositifs, réalisés par le procédé MOS "lsilicon gate" à double couche de silicium polycristallin, qui comportent en tant qu'électrodes accessibles une "source", un "drain", au moins une "'gâchette"l et, en plus, une électrode non accessible, noyée dans l'oxyde qui isole la gâchette du substrat semiconducteur et appelée couramment gâchette flottante. Avec l'application de tensions appropriées entre les électrodes accessibles du dispositif., des électrons peuvent être chargés de façon permanente dans la
gâchette flottante (écriture) ou extraits de celle-ci (efface-
ment), ce qui fait que l'élément de mémoire peut se trouver dans deux états électriques différents, correspondant à deux niveaux différents du seuil de conduction du transistor IGFET, niveaux auxquels peuvent être associés les deux états d'une information binaire. De tels modifications sont possibles grâce à des phénomènes de transfert de charges à travers l'oxyde qui entoure la gâchette flottante. Plus précisément, l'écriture s'effectue en produisant des électrons de forte énergie dans le canal du transistor IGFET et en appliquant une tension à la gâchette ou aux gâchettes accessibles. A travers l'oxyde qui sépare la gâchette flottante du canal, il s'établit ainsi un champ électrique suffisamment intense pour amener les électrons de forte énergie à traverser l'oxyde pour rejoindre
la gâchette flottante, dans laquelle ils restent emprisonnés.
L'effacement s'effectue en créant un fort champ électrique entre la gâchette flottante et l'une des gâchettes accessibles. Enfin,
la lecture s'effectue en examinant si le transistor est conduc-
teur ou non lorsqu'il est appliqué à la gâchette ou-aux gâchettes accessibles,-un-e tension dont- la valeur est comprise
entre les deux niveaux de seuil définis par la gâchette flot-
tante dans ses deux états de charge possibles.
Il a été constaté qu'aussi bien le temps d'écriture que, surtout, le temps d'effacement doivent être prolongés au-fur
et à mesure qu'augmente le nombre des cycles de programmation.
Une telle exigence semble due au fait que la conduction à travers l'oxyde diminue progressivement à cause de la capture - d'électrons dans cet oxyde. La durée utile de la mémoire est donc limitée par le temps maximal admissible d'effacement dans
le cas particulier d'application de la mémoire en question.
Plutôt que d'augmenter-les temps de programmation, il serait possible en théorie d'accroître les tensions appliquées aux électrodes des cellules. Mais un tel accroissement est limité dans la pratique à des valeurs assez basses par les caractéristiques physiques des cellules et il déterminerait en tout cas un vieillissement plus rapide des cellules à cause
des plus grandes densités de courant à travers l'oxyde.
Des mémoires du type défini ci-dessus sont décrites par exemple dans les demandes de brevet italiennes nO 26071 A/79 et n, 26306 A/79 déposées par la Demanderesse, respectivement le 28.9.1979 et le 8.10.1979, dans lesquelles il est proposé des méthodes de programmation permettant d'obtenir le maximum des prestations de matrices de cellules de mémoire sujettes
au vieillissement. Les cellules utilisées dans ce cas compor-
tent deux gâchettes de commande dont l'une - à savoir la gâchette d'écriture - est très grande, et elles nécessitent pour leur fonctionnement un transistor de blocage séparé, ce
qui fait qu'elles ont des dimensions importantes.
Une autre mémoire EAROM est décrite dans le brevet des
Etats-Unis n0 4 122 544. Elle se compose de cellules qui com-
prennent, en une seule et même structure, un transistor de mémorisation et un transistor de sélection et qui comportent. chacune une seule gâchette accessible, ce qui fait que leurs dimensions sont très réduites. Mais une telle mémoire exige, pour son fonctionnement, des tensions relativement élevées, notamment à l'effacement (25-30 V), qui, outre qu'elles ont une influence défavorable sur la durée utile de la mémoire
elle-même, n'en permettent pas l'utilisation dans les disposi-
tifs et appareillages caractérisés par de basses tensions
d'alimentation (15-20 V).
Le but de la présente invention est de réaliser une cel-
lule de mémoire EAROM à gâchette flottante de dimensions extrêmement réduites qui ne soit guère sensible aux phénomènes de vieillissement-de l'oxyde, puisse fonctionner sous des tensions relativement basses et soit compatible avec les procédés
usuels d'intégration du type "silicon gate",.
Ce but est atteint d'après l'invention avec une cellule de mémoire rémanente à semiconducteur, modifiable électriquement, comprenant un dispositif à effet de champ présentant une région de source et une région de drain, toutes deux de conductivité N. qui sont formées dans un substrat de matière semiconductrice de conductivité P et qui délimitent entre elles une région de canal, présentant en outre une gâchette flottante de matière conductrice qui s'étend au-dessus de la région de canal et est séparée de cette dernière par une première couche de matière isolante, et une gâchette de commande de matière conductrice qui s'étend en partie au-dessus de la région de canal, étant séparée de cette dernière par une seconde couche de matière isolante, et en partie
au-dessus de la gâchette flottante, étant séparée-de cette der-
nière par une troisième couche de matière isolante, le substrat, la gâchette de commande et les régions de source et de drain comportant des bornes électriques respectives pour la connexion à des circuits propres à leur appliquer des tensions capables de provoquer des variations de la charge électrostatique de la
gâchette flottante de manière à faire varier le seuil de conduc-
tion du dispositif à effet de champ entre une valeur maximale et une valeur minimale pré-établies qui représentent les deux états possibles d'un chiffre binaire à mémoriser, caractérisée en ce que la gâchette flottante s'étend par une partie de sa surface au-dessus de la région de drain, l'aire de cette partie, ainsi que les épaisseurs et la nature des couches de matière isolante étant telles que la capacité électrique de la gâchette flottante par-rapport à la région de drain soit approximativement égale à la-moitié de la somme des capacités électriques de la gâchette 10 flottante par-rapport à toutes les régions semiconductrices de la cellule et à la gâchette de commande, et en ce que la gâchette
de commande présente deux côtés qui sont sensiblement dans l'ali-
gnement des limites entre la région de canal et les régions de
source et de drain.
- 15- L'invention pourra être bien comprise à l'aide de la
description détaillée qui suit de l'une de ses formes de réali-
sation, donnée à titre d'exemple et, par conséquent, sans inten-
tion limitative, en référence aux dessins ci-annexés.
Les figures la et lb représente une cellule connue, res-
pectivement en une vue en coupe et en plan.
Les figures 2a et -2b représentent une cellule suivant
l'invention, respectivement en une vue en coupe et en plan.
La figure 3 est le schéma de circuit équivalent aux
cellules des figures 1 et 2.
La cellule connue, représentée sur les figures la et lb, comporte un substrat de silicium monocristallin 2 dopé avec dets impuretés de type P, dans lequel sont formées deux régions de type N, désignées par 4 et 6, qui délimitent dans le substrat 2 une région 8 ayant une largeur L de 9 microns environ. Une
électrode 10 de silicium polycristallin de type N s'étend au-
dessus de la majeure partie de la région 8 et est isolée de celle-ci par une couche 12 de bioxyde de silicium d'environ 1000 o A d'épaisseur. Une autre électrode de silicium polycristallin de type N, désignée par 14, qui constitue une borne de la cellule, recouvre toute l'électrode 10, dont elle est isolée par une
seconde couche de bioxyde de silicium, ayant elle aussi une épais-
o seur de 1000 A environ, et se prolonge au-dessus de la partie,
désignée par 9, de la région 8 non surmontée par l'électrode 10.
Deux électrodes métalliques 18 et 20 sont en contact ohmique avec les régions 4 et 6 respectivement et constituent deux autres
bornes de la cellule. Cette structure se comporte comme un tran-
sistor MOS à canal N, ayant respectivement pour électrodes de source et de drain les bornes 18 et 20 et ayant, comme électrodes de gâchette, l'électrode 10 (gâchette flottante) et l'électrode - 14 qui sera appelée gâchette de commande.Le potentiel des deux électrodes de gâchette influe sur la résistivité superficielle de la région 8 et, par suite, sur la formation d'un canal d'inversion entre les régions de source et de drain 18 et 20.' Une cellule du type décrit ci-dessus, mais ayant des bornes de source et de drain inversées, est utilisée dans le mémoire du brevet des
Etats-Unis cité dans le préambule.
Pour effectuer une "écriture" dans la cellule, la borne de drain 20 et la gâchette de commande 14 sont amenées à une tension relativement élevée (25 V) par rapport à la borne de source 18 et au substrat 2 qui est maintenu normalement au même potentiel que la source 18 au moyen de connexions appropriées,
non représentées sur les dessins. Dans ces conditions, sous l'ef-
fet de son accouplement capacitif avec la gâchette de commande 14, la gâchette flottante 10 est amenée à un potentiel positif
suffisant pour former le canal d'invention dans la région 8.
Du fait qu'évidemment, le canal d'inversion se forme également
sous la partie de la gâchette de commande qui surmonte directe-
ment la région 8, un courant d'électrons passe entre les électro-
des de source et de drain. Les caractéristiques géométriques et
physiques de la structure sont telles que l'intensité de ce cou-
rant est si élevée par les électrons atteignent des niveaux d'énergie suffisante pour vaincre la barrière de potentiel de l'interface silicium/bioxyde de silicium sur la surface de la région 8 et que le champ électrique Ew qui s'établit entre la gâchette flottante 10 et la région du canal 8 permet un transfert d'électrons dans la gâchette flottantè 10 qui, si elle était électriquement neutre au début de l'opération d'écriture, se met
à un potentiel négatif.
Pour effacer la cellule, la gâchette de commande 14 est amenée à une tension au moins égale à la tension d'écriture, tandis que le drain est maintenu au même potentiel que la source, c'est-à-dire à zéro. A travers la couche d'oxyde 16 qui sépare
la gâchette de commande 14 de la gâchette flottante 10, il s'éta-
blit ainsi un champ électrique suffisamment intense pour sous-
traire des électrons à la gâchette flottante jusqu'à mettre celle-
ci à un potentiel nul.
Sur les figures 2a et 2b, qui représentent la cellule de mémoire suivant l'invention, les éléments semblables à ceux des
figures la et 1b ont été désignés par les mêmes numéros de réfé-
rence. A la différence de la cellule connue, dans laquelle la gâchette flottante 10 -est située toute entière au-dessus de la région 8, la cellule de l'invention a une gâchette flottante 10 qui fait saillie, par une bonne partie de sa surface, au-dessus de la région de drain 6. En outre, la gâchette de commande 14 présente deux côtés dans l'alignement des régions de drain 6 et de source 4, ce qui fait qu'elle ne surmonte qu'en partie la gâchette flottante -10 et qu'elle comporte, de même que la cellule connue, une partie qui s'étend au-dessus de la zone de la région de canal 8, séparée de celle-ci par une couche d'oxyde Il qui, de
préférence, est plus épaisse que la couche d'oxyde 12. Les épais-
seurs des couches isolantes 12 et 16 sont égales à celles de la cellule connue et la largeur L de la région 8 est de 5 microns environ. Pour examiner le fonctionnement des cellules représentées sur les figures 1 et 2, on peut considérer le schéma équivalent de la figure 3 qui représente deux transistors MOS montés en
cascade. L'un d'entre eux, qui sera appelé transistor de mémori-
sation TM, comporte, en tant que gâchette, la gâchette flottante et, en tant que drain, la borne 20, tandis que l'autre, qui - sera appelé transistor de sélection TS, comporte, en tant que gâchette, la gâchette de commande 14 et, en tant que source, la borne 18. Sur le schéma sont représentées les capacités associées - à la gâchette flottante 10, à savoir celle qui est située du côté du drain 20, désignée par CDl celle qui est située du côté de la gâchette de commande 14, désignée par CG, et celle qui est
située du côté du substrat 2, désignée par CB.
Comme on l'a déjà mentionné dans la partie introductive du présent mémoire descriptif, le transistor de mémorisation TM peut se trouver dans deux états électriques différents, selon la charge électrostatique de la gâchette flottante 10. On considèrera ci-après que la cellule' est "écrite" lorsque le seuil de conduction du transistor TM se trouve à un premier niveau préalablement fixé et qu'elle n'est pas "écrite" ou qu'elle est effacée lorsque le seuil de TM se trouve à un second
niveau prédéterminé, plus bas que le premier.
Etant donnée une cellule à caractéristiques géométriques
et physiques déterminées, avec des niveaux et des temps d'appli-
cation des tensions de fonctionnement fixés, le transistor TM se comporte comme un transistor MOS à enrichissement à canal N,
avec un seuil de conduction variable entre deux niveaux en fonc-
tion de la charge de la gâchette flottante. L'état de la cellule peut être lu en appliquant à la gâchette de commande 14 une tension positive, par rapport à la borne de source 18, suffisante pour mettre dans l'état de conduction le transistor de sélection
TS dans tous les cas et le transistor de mémorisation TM unique-
ment s'il se trouve dans l'état de seuil inférieur (cellule non écrite). La capacité de-conduire ou non le courant entre les
bornes de source 18 et de drain 20, signalée par un circuit ap-
proprié (non représenté), indique si la cellule est effacée ou
écrite respectivement.
A l'écriture, les tensions appliquées entre les bornes de la cellule déterminent la formation d'un champ électrique entre la gâchette flottante 10 et la région du canal 8, champ dont l'intensité est donnée par la relation Ew = (VF - VCH) / dl, dans laquelle VF est le potentiel de la gâchette flottante, VCH - est le potentiel le long du canal et d1 est l'épaisseur de la couche d'oxyde 12. Le potentiel VCH dépend de la tension entre drain et source et de la résistivité superficielle de la région 8, et il varie le long du canal avec un maximum à la frontière avec la région de drain. Le potentiel VF dépend de la charge instantanée QF de la gâchette flottante et des tensions entre les bornes de la cellule, suivant la relation:
F GVG + CDVD + F)
dans laquelle CT = CG + + CB représente la capacité de la gâchette flottante en comparaison de toutes les électrodes et VG, VD représentent respectivement les tensions, rapportées à la source 18, de la gâchette de commande 14 et dudrain 20, le substrat 2 étant raccordé à la source 18. Si la tension de drain VD est suffisamment élevée, il est produit, dans une zone du canal, des électrons dont l'énergie est-suffisante pour vaincre la barrière de l'interface silicium/bioxyde de -silicium. Le transfert d'électrons dans la gâchette flottante * 10 s'effectue à partir des points de la zone d'émission pour lesquels le champ électrique Ew est positif, c'est-à-dire o
VF > V . On appellera zone utile pour l'écriture le lieu géomé-
trique de ces points. L'efficacité d'un tel transfert est d'autant
plus grande que VF est plus élevé et que VCH est plus bas. D'a-
- 15 près la relation (1), on voit que, dans la cellule connue repré-
sentée sur les figures la et lb, le potentiel VF de la gâchette flottante est déterminé essentiellement par la tension VG de la gâchette de commande au moyen de la capacité CG' la capacité CD étant très faible, alors que dans la cellule suivant l'invention,
représentée sur les figures 2a et 2b, le potentiel VF est forte-
ment influencé par la tension de drain VD par l'intermédiaire de la capacité CD' Par conséquent, suivant l'invention, on obtient
un potentiel élevé de la gâchette flottante en utilisant la ten-
sion de drain qui, dans la phase d'écriture, doit de toute façon
être assez élevée pour produire des électrons de forte énergie.
Cela permet de rendre le processus d'écriture presque indépendant des dimensions et de la tension de la gâchette de commande.Cette
dernière peut donc être dimensionnée de façon à obtenir les con-
ditions d'effacement les plus favorables.
Pour avoir une idée de la différence entre la cellule connue et celle de l'invention, on considèrera que le rapport CD/CT pour la cellule connue est compris entre 0,1 et 0,2, tandis qu'il est compris entre 0,45 et 0,55 pour la cellule suivant l'invention. Selon une caractéristique de la cellule de l'invention,
pour faciliter l'opération d'écriture qui, dans une certaine mesu-
re, est rendue plus difficile par l'accouplement capacitif CG réduit entre gâchette-de commande et gâchette flottante, la résistivité de la rêgion8 est plus faibleque la résistivité correspondante de la cellule connue. Cette disposition permet d'une part d'augmenter le nombre d'électrons émis par la zone utile pour l'écriture, comme le comprendra aisément le spécialis- te, et elle se traduit d'autre part par une augmentation du champ électrique Ew,. ce qui fait qu'en définitive, l'écriture est au moins aussi efficace qu'avec la cellule suivant la technique connue. Il convient toutefois de noter que la résistivité ne doit pas être trop basse, sinon le seuil de conduction du transistor
de sélection TS deviendrait trop élevé pour une lecture de la cel-
lule aux tensions habituelles (5-6 V).
La faible résistivité de la région 8 a évidemment pour effet d'augmenter également la tension de seuil du transistor de mémorisation TM. A la différence de la cellule connue, ou
l'état dans lequel la gâchette flottante est électriquement neu-
tre correspond à une valeur de seuil minimale (à laquelle est associé d'habitude l'état logique "0" ou de cellule non écrite),
dans la cellule suivant une forme d'exécution préférée de l'in-
vention, lorsque la gâchette flottante est neutre, la valeur de seuil correspondante est le maximum (et il lui est associé l'état logique "1" ou de cellule écrite). Le niveau de seuil inférieur
de cellule non écrite ou effacée est atteint, dans la phase d'ef-
facement, en soustrayant suivant le mode habituel-des électrons
à la gâchette flottante, ce qui fait que, dans cet état, la gâ-
chette flottante est chargée positivement.
L'effacement de la cellule s'effectue sous l'effet d'un champ électrique entre la gâchette de commande 14 et la gâchette flottante 10, champ dont l'intensité est Ec = (VG - VF) / d2, d2
étant l'épaisseur de la couche d'oxyde 16. En utilisant la rela-
tion (1) pour VD = 0, on obtient
CG QF
VG (1 --) CT
E: c d2 d'o il ressort qu'à égalité des autres paramètres, le champ
électrique Ec est d'autant plus grand que CG est faible.
D'après l'invention, on peut choisir une valeur très petite pour la capacité CG, étant donné que comme on l'a déjà signalé, les dimensions de la gâchette de commande n'ont pas d'influence
sur les caractéristiques d'écriture de la cellule.
Pour lire une cellule, on applique simultanément une tension au drain et une tension à la gâchette de commande. Les deux tensions de la gâchette de commande qui définissent les deux limites entre lesquelles peut être effectuée une lettre sûre -de l'état de la cellule, ne peuvent pas être trop- voisines l'une de l'autre. L'intervalle minimum entre ces deux tensions est déterminé par la variabilité des paramètres de construction de la cellule et des circuits de lecture qui sont compris dans le même circuit intégré qui contient la mémoire et, dans la pratique, il ne doit pas être inférieur à 4 ou 5 volts. Par conséquent, pour garantir la lecture de toutes les cellules de la mémoire, indépendamment des différences physiques et structurelles de
celles-ci, dues au tolérances de fabrication et à l'histoire dif-
férente des cellules individuelles, la différence-AVT entre le seuil de cellule écrite et le seuil de cellule non écrite doit avoir une valeur préalablement fixée supérieure à l'intervalle entre les tensions d'état "écrit" et d'état "non écrit" de la gâchette de commande. Etant donné que AVT = QI / CG, on voit qu'avec la cellule suivant l'invention, grâce à la faible valeur de CG, le même saut de seuil peut être obtenu avec une charge QF de la gâchette flottante plus petite qu'avec la cellule de l'état
connu de la technique.
Cette aptitude de la cellule de l'invention à fonctionner
avec des variations de charge plus petites se traduit en définiti-
ve par une augmentation de la durée utile de la cellule et, par
suite, de la mémoire entière, du fait que lors de l'écriture aus-
si bien que lors de l'effacement, la densité de courant à travers les couches d'oxyde contiguës à la gâchette flottante est réduite,
ce qui fait que l'altération de l'oxyde due à la capture d'élec-
trons est plus lente et que le nombre de cycles utiles d'écriture
et d'effacement est plus grand que celui de la cellule connue.
La cellule de l'invention se prête très bien à une utili-
sation en tant que composant élémentaire d'une mémoire effaçable pour mots et elle est. réalisable par un procédé parfaitement compatible avec les techniques usuelles de fabrication des circuits intégrés MOS à canal N à deux couches de silicium polycristallin. En effet, on peut facilement montrer que la majeure partie des phases de traitement exigées par la mémoire sont communes avec celles que nécessitent les autres circuits intégrés dans le même substrat de silicium et que les quelques phases différentes ne sont pas critiques. L'une de celles-ci par exemple est celle qui permet l'alignement de la gâchette de commande 14 avec la région de drain 6 et elle consiste en une implantation d'ions d'impuretés de type N à travers la couche d'oxyde 16, la gâchette flottante 10 et la couche d'oxyde 12, en utilisant comme masque la gâchette de commande 14. On
obtient de la sorte que la partie de la région de drain 6, dési-
gnée par 6' sur la figure 2a et formée précédemment par dépôt et diffusion en utilisant la gâchette flottante 10 comme masque, est prolongée au-dessous de la gâchette flottante 10. Si l'on
procède de cette façon, les rapports dimensionnels entre la gâ-
chette de commande 14, la gâchette flottante 10 et la région de drain 6 peuvent être maintenus facilement dans des limites de
tolérance étroites.
Bien qu'une seule forme d'exécution de l'invention ait
été illustrée et décrite, il est évident que de multiples varian-
tes et modifications peuvent y être apportées sans que l'on s'é-
carte pour autant du cadre de l'invention. Par exemple, au lieu d'utiliser des couches de bioxyde de silicium comme diélectrique, on pourrait utiliser des couches de matières différentes et d'épaisseurs différentes, à condition que les rapports capacitifs entre les électrodes ne soient pratiquement pas modifiés. Il est - évident que, dans un tel cas, les dimensions et les positions réciproques des électrodes pourront également varier dans une
certaine mesure.

Claims (3)

REVENDICATIONS
1.Cellule de mémoire rémanente à semiconducteur, -modifia-
ble électriquement, comprenant un dispositif à effet de champ présentant une région de source (4) et une région de drain (6),
toutes deux de conductivité N, qui sont formées dans un subs-
trat (2) de matière semiconductrice de conductivité P et qui délimitent entre elles une région de canal (8), présentant en outre une gâchette flottante (10) de matière conductrice qui s'étend au-dessus de la régionde canal (8) et est séparée de cette dernière par une première couche (12) de matière isolante, et une gâchette de commande (14) de matière conductrice qui s'étend en partie au-dessus de la région de canal (8), étant séparée de cette dernière par une seconde couche (12, 11) de
matière isolante, et en partie au-dessus de la gâchette flottan-
te (10), étant séparée de cette dernière par une troisième cou-
che (16) de matière isolante, le substrat (2), la gâchette de
commande (14) et les régions de source (4) et de drain (6) com-
portant des bornes électriques respectives pour la connexion à des circuits propres à leur appliquer des tensions capables de provoquer des variations de la charge électrostatique de la gâchette flottante (10) de manière à faire varier le seuil de
conduction du dispositif à effet de champ entre une valeur maxi-
male et une valeur minimale pré-établies qui représentent les
deux états possibles d'un chiffre binaire à mémoriser, caracté-
sée en ce que la gâchette flottante (10) s'étend par une partie de sa surface au-dessus de la région de drain (6), l'aire de cette partie, ainsi que les épaisseurs et la nature des couches de matière isolante (11, 12, 16) étant telles que la capacité électrique de la gâchette flottante (.10) par rapport à la région de drain (6) soit approximativement égale à la moitié de la somme des capacités électriques de la gâchette flottante (10) par rapport à toutes les régions semiconductrices (4, 6, 8) de la cellule et à la gâchette de commande (14), et en ce que la gâchette de commande (14) présente deux côtés qui sont sensi- blement dans l'alignement des limites entre la région de canal
(8) et les régions de source (4) et de drain (6).
2. Cellule de mémoire selon la revendication 1, caracté-
risée en ce que la région de canal (8) a une résistivité super-
ficielle telle que le seuil de conduction du dispositif R effet de champ se trouve à sa valeur maximale lorsque la gâchette
flottante est électriquement neutre.
3. Cellule de.mémoire selon la revendication 1 ou 2,
caractérisée en ce que le substrat (2) est en silicium monocris-
tallin, la gâchette flottante et la gâchette de commande sont
en silicium polycristallin et les couches (11, 12, 16) de ma-
tière isolante sont en bioxyde de silicium et ont des épaisseurs comprises entre600 et 2000 A.o comprises entre 60O et 2000 A.
FR8111042A 1980-06-04 1981-06-04 Cellule de memoire remanente a " gachette " flottante, modifiable electriquement Granted FR2484124A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8022538A IT1209227B (it) 1980-06-04 1980-06-04 Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.

Publications (2)

Publication Number Publication Date
FR2484124A1 true FR2484124A1 (fr) 1981-12-11
FR2484124B1 FR2484124B1 (fr) 1985-03-22

Family

ID=11197578

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8111042A Granted FR2484124A1 (fr) 1980-06-04 1981-06-04 Cellule de memoire remanente a " gachette " flottante, modifiable electriquement

Country Status (6)

Country Link
US (1) US4412311A (fr)
JP (1) JPS5752171A (fr)
DE (1) DE3121753A1 (fr)
FR (1) FR2484124A1 (fr)
GB (1) GB2077492B (fr)
IT (1) IT1209227B (fr)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
DE3141390A1 (de) * 1981-10-19 1983-04-28 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt
DE3482847D1 (de) * 1983-04-18 1990-09-06 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit einem schwebenden gate.
JPS6038799A (ja) * 1983-08-11 1985-02-28 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ用読み出し回路
JPS60182174A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
JPH0760864B2 (ja) * 1984-07-13 1995-06-28 株式会社日立製作所 半導体集積回路装置
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
GB2200795B (en) * 1987-02-02 1990-10-03 Intel Corp Eprom cell with integral select transistor
US4814286A (en) * 1987-02-02 1989-03-21 Intel Corporation EEPROM cell with integral select transistor
US4949140A (en) * 1987-02-02 1990-08-14 Intel Corporation EEPROM cell with integral select transistor
US5066995A (en) * 1987-03-13 1991-11-19 Harris Corporation Double level conductor structure
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5168465A (en) * 1988-06-08 1992-12-01 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5268318A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
DE69133003T2 (de) * 1990-01-22 2002-12-12 Silicon Storage Technology, Inc. Nichtflüchtige elektrisch veränderbare eintransistor-halbleiterspeicheranordnung mit rekristallisiertem schwebendem gate
US5045488A (en) * 1990-01-22 1991-09-03 Silicon Storage Technology, Inc. Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
JPH0424969A (ja) * 1990-05-15 1992-01-28 Toshiba Corp 半導体記憶装置
JPH04289593A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 不揮発性半導体記憶装置
US5317179A (en) * 1991-09-23 1994-05-31 Integrated Silicon Solution, Inc. Non-volatile semiconductor memory cell
FR2683664A1 (fr) * 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
JPH0745730A (ja) * 1993-02-19 1995-02-14 Sgs Thomson Microelettronica Spa ２レベルのポリシリコンｅｅｐｒｏｍメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたｅｅｐｒｏｍ記憶回路、ｅｅｐｒｏｍメモリ・セル及びそのプログラミング方法
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US6653682B1 (en) * 1999-10-25 2003-11-25 Interuniversitair Microelektronica Centrum (Imel,Vzw) Non-volatile electrically alterable semiconductor memory device
US7782668B2 (en) * 2007-11-01 2010-08-24 Jonker Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
US8580622B2 (en) 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7852672B2 (en) * 2007-11-14 2010-12-14 Jonker Llc Integrated circuit embedded with non-volatile programmable memory having variable coupling
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US8203861B2 (en) * 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
US8988103B2 (en) 2010-09-15 2015-03-24 David K. Y. Liu Capacitively coupled logic gate
US9305931B2 (en) 2011-05-10 2016-04-05 Jonker, Llc Zero cost NVM cell using high voltage devices in analog process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5519851A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Manufacture of non-volatile memories
JPS5552592A (en) * 1978-10-13 1980-04-17 Sanyo Electric Co Ltd Data writing method and field effect transistor used for fulfillment
US4300212A (en) * 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4328565A (en) * 1980-04-07 1982-05-04 Eliyahou Harari Non-volatile eprom with increased efficiency
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. SC-14, no. 2, avril 1979, New York (US) *
PATENTS ABSTRACTS OF JAPAN, vol. 2, no. 94, 5 août 1978, page 4496 E 78 *
SOLID-STATE ELECTRONICS, vol. 21, no. 3, mars 1978, Pergamon Press, Londres (GB) *

Also Published As

Publication number Publication date
US4412311A (en) 1983-10-25
GB2077492B (en) 1984-01-25
IT8022538A0 (it) 1980-06-04
DE3121753C2 (fr) 1988-10-20
FR2484124B1 (fr) 1985-03-22
IT1209227B (it) 1989-07-16
GB2077492A (en) 1981-12-16
DE3121753A1 (de) 1982-06-03
JPS5752171A (en) 1982-03-27

Similar Documents

Publication Publication Date Title
FR2484124A1 (fr) Cellule de memoire remanente a " gachette " flottante, modifiable electriquement
KR100194915B1 (ko) 강유전성 영속 가변소자
FR2499290A1 (fr) Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat
CH625075A5 (fr)
FR2466834A1 (fr) Procede de programmation pour une memoire non volatile a semi-conducteur modifiable electriquement
EP1495496A1 (fr) Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
CH631287A5 (fr) Element de memoire non-volatile, electriquement reprogrammable.
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3021803A1 (fr) Cellules memoire jumelles accessibles individuellement en lecture
FR2496991A1 (fr) Condensateur variable
EP0558418A1 (fr) Cellule mémoire non volatile du type métal-ferroélectrique semi-conducteur
EP0121464B1 (fr) Cellule de mémoire RAM non volatile à transistors CMOS à grille flottante commune
EP0896370B1 (fr) Dispositif de mémoire à grille flottante sur SOI et procédé de fabrication correspondant
EP0902437B1 (fr) Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire
EP0543703B1 (fr) Mémoire intégrée électriquement programmable à un seul transistor
FR3091019A1 (fr) Mémoire de puce électronique
EP2286450A1 (fr) Memoire a structure du type eeprom et a lecture seule
EP3896695B1 (fr) Procédé d'écriture dans une mémoire non-volatile suivant le vieillissement des cellules mémoires et circuit intégré correspondant
EP1271657A1 (fr) Dispositif semiconducteur intégréde mémoire de type DRAM et procédé de fabrication correspondant
EP0162737B1 (fr) Point-mémoire électriquement effaçable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande
CH633123A5 (en) Electrically reprogrammable non-volatile memory element
Murray et al. A user's guide to non-volatile, on-chip analogue memory
FR2616953A1 (fr) Memoire eprom effacable par impulsions
FR2513793A1 (fr) Dispositif de memoire a semi-conducteurs et procede de fabrication d'un tel dispositif
EP1262997A1 (fr) Procédé d'effacement d'une cellule-mémoire de type FAMOS, et cellule-mémoire correspondante

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights