[go: up one dir, main page]

EP1797588A2 - Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees - Google Patents

Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees

Info

Publication number
EP1797588A2
EP1797588A2 EP05850920A EP05850920A EP1797588A2 EP 1797588 A2 EP1797588 A2 EP 1797588A2 EP 05850920 A EP05850920 A EP 05850920A EP 05850920 A EP05850920 A EP 05850920A EP 1797588 A2 EP1797588 A2 EP 1797588A2
Authority
EP
European Patent Office
Prior art keywords
mask
substrate
layer
insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05850920A
Other languages
German (de)
English (en)
Inventor
Hubert Moriceau
Franck Fournel
Christophe Morales
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1797588A2 publication Critical patent/EP1797588A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Definitions

  • the invention relates to the field of semiconductor-on-insulator type structures, for example silicon-on-insulator structures also known as SOI.
  • a material substrate generally semiconductor, supports a buried insulator film, for example silicon dioxide, and a film of superficial semiconductor material.
  • BSOI type processes Mechanical and / or chemical thinning (BSOI type processes), Mechanical thinning and etching with a stop on a sacrificial layer (BESOI type processes),
  • the invention relates primarily to the field of molecular bonding processes and structures made by such methods. Various needs have been expressed:
  • zones 233 with a vertical conduction (similar in its behavior to a solid semiconductor, epitaxial, etc.), which separate zones 232a, 232b electrically insulated from the substrate,
  • Document FR-2847077 discloses the possibility of producing surface-structured silicon wafers, so that zones comprising, for example, thick oxides 34a, 34b (FIG. 1A) alternate with thin oxide zones 32a, b, c or that oxide zones 232a, 232b alternate with zones 233 without oxide, that is, virgin silicon (FIG. 2A).
  • insulating zones or layers are produced in a first semiconductor substrate (silicon will be taken for example) (the example will be taken of the oxide silicon SiO 2 ) 32a, 32b, 32c, 34a, 34b having different thicknesses.
  • a first semiconductor substrate silicon will be taken for example
  • the example will be taken of the oxide silicon SiO 2
  • 32a, 32b, 32c, 34a, 34b having different thicknesses.
  • Different techniques can be implemented for the realization of these insulating zones. They will be described later, in connection with FIGS. 3A and following.
  • Such structured plates can then be glued by molecular bonding onto virgin silicon plates 40 or oxidized silicon plates, the oxide layer 47 of which is of small thickness.
  • the second semiconductor substrate 40 is carried out an atomic or ion implantation, forming a thin layer 42 which extends substantially parallel to a surface 41 of the substrate 40.
  • a layer or an embrittlement plane or fracture delimiting, in the volume of the substrate 40, a lower region 45 intended to constitute a thin film and a region
  • This implantation is generally a hydrogen implantation, but can also be done using other species, or with H / He co-implantation.
  • the two substrates 30 and 40 thus prepared are then assembled by a "wafer bonding" type technique or by adherent type contact, for example by molecular adhesion or by bonding.
  • a "wafer bonding" type technique or by adherent type contact, for example by molecular adhesion or by bonding.
  • adherent type contact for example by molecular adhesion or by bonding.
  • Part of the substrate 40 is then detached by a treatment to cause a fracture along the embrittlement plane 42.
  • An example of this technique is described in the article by A. J. Auberton-Hervé et al. "Why can Smart-Cut change the future of microelectronics? Published in International Journal of High Speed Electronics and Systems, Vol. 10, No. 1 (2000), p. 131-146.
  • a first substrate is a semiconductor substrate 230 (for example: of silicon), in which areas of insulation (for example: SiO 2) 232a, 232b are performed next to raw silicon areas.
  • a second substrate 240 there is created by atomic implantation or ions, for example hydrogen ions, an embrittlement layer 242 similar to the layer 42 described above. This embrittlement layer delimits, in the volume of the substrate 240, the thin layer 245.
  • the two substrates 230 and 240 thus prepared are then assembled by one of the techniques already mentioned above ("wafer bonding" or bonding or contact-type contact, for example by molecular adhesion).
  • the portion of the substrate 240, located on the side opposite to the substrate assembly face 241, is then removed or detached, as already described above in connection with FIG. 1B.
  • a component or a semiconductor element or a planar mixed semiconductor structure according to the structure of Figure 2B, having an alternation (or any other form of juxtaposition or distribution) of zones 232a, 232b of insulation ( here: oxide SiO2), which can have different thicknesses from each other and semiconductor zones or raw silicon.
  • Various electronic components can then be produced in the surface layers 45, 245 of semiconductor or silicon, in particular in the part of the layer located above the zones of insulator or of silicon oxide.
  • zones 532a, 532b of silicon dioxide are produced on a substrate 530 by LOCOS ("Locally Oxide Silicon”) growth through a mask 531. These zones can have the shape pellets or strips or more complex shapes.
  • the mask is then removed (FIG. 3B), leaving the zones 532a, 532b of silicon oxide.
  • a planarization step by chemical-mechanical polishing (FIG. 3C) is then carried out, which leads to a substrate having silicon dioxide zones 534a, b juxtaposed with silicon of the substrate itself.
  • This substrate is for example the one used in FIG. 2A.
  • a surface oxidation layer 533 of the substrate is made from the structure of FIG. 3B and then (FIG. 3E) the assembly is planarized by chemical mechanical polishing, to leave a layer 535 of superficial oxidation.
  • a layer of a few hundred nm (for example 300 nm) can thus be removed, leaving a juxtaposition of areas of silicon dioxide of different thicknesses.
  • This type of substrate is used in Figure IA above.
  • FIGS. 4A-4C Another method that can be implemented illustrated in FIGS. 4A-4C.
  • trenches 632a, 632b are etched, for example by dry etching through a mask 634, in a silicon substrate 630.
  • the mask is then removed (FIG. 4B), then the substrate is thermally oxidized on the surface, or a layer of silicon dioxide is deposited, forming a layer 636 of silicon dioxide.
  • a planarization step by chemical-mechanical polishing (FIG. 4C) is then carried out, which leads to a substrate having zones 634a, b of silicon dioxide juxtaposed with silicon 633 of the substrate itself.
  • This substrate is for example that used in Figure 2B.
  • FIG. 4D the assembly of FIG. 4B is flattened, but less than in the case of FIG. 4C, leaving a layer 638 of silicon dioxide remaining. A juxtaposition of silicon dioxide zones of different thicknesses at the surface of the silicon substrate 630 is thus performed. This type of substrate is used in FIG. 1A above.
  • a first lithography step for producing a mask (for example nitride) with a view to localized oxidation of the plate
  • this step can induce a lack of homogeneity of thickness at various points of the plate. This lack of homogeneity is proportional in particular to the thickness removed.
  • this chemical mechanical polishing step is also critical when it is performed at the same time on two different materials, for example silicon and silicon oxide, as in the case of the substrate of FIG. 3B or FIG. 4B to arrive at the structure of Figure 3C or 4C respectively.
  • the thickness homogeneity of the insulating films in the end insulating zones be good. It is also sought that a minimum of topology is present on the surface (and therefore a minimum of "dishing" or of difference of levels between the zones of insulator and the zones of semiconductor, as explained above), especially when there is alternation, on the surface, virgin semiconductor and insulator.
  • the invention firstly relates to a method for producing a semiconductor structure, comprising, the controlled formation, in a first substrate made of a semiconductor material, through a mask, at least a first zone in one insulating material, up to the level of the lower surface of the mask, before or during the removal of the mask.
  • This method does not implement any step of thinning by chemical mechanical polishing, and in particular after removal of the mask, and thus allows to obtain the desired structures without encountering the problems of flatness explained above. Surface cleaning is sufficient to then remove hydrocarbon contaminants, or particles.
  • the formation of the insulation may comprise a step of controlled growth of an insulating material, up to the level of the lower surface of the mask, and then the removal of the mask.
  • the formation of the insulation may comprise a step of controlled growth of an insulating material, up to the level of the lower surface of the mask. It is then possible to bring the upper surface of the insulation down to the lower surface of the mask.
  • the upper surface of the insulation is brought to an intermediate level, above the lower surface of the mask, so as to maintain a residual layer of insulation above that surface.
  • This residual layer can be removed at least partly during the removal of the mask and / or at least partly during the removal of a surface layer covering the mask.
  • the removal of the residual layer or the thinning of the insulation can be carried out by etching.
  • the substrate may further comprise an insulating layer on the surface, which may optionally be removed after growth or formation of the insulating zone to form an alternation of conductive zones, and / or semiconductors and / or insulating zones.
  • This insulating layer may have a thickness of, for example, between 1 nm and 50 ⁇ m.
  • the substrate may further comprise, on the surface, a conductive layer, for example made of silicide or metal, optionally covered with a protective layer not removed after removing the mask.
  • a conductive layer for example made of silicide or metal, optionally covered with a protective layer not removed after removing the mask.
  • the first substrate may be previously etched in the area in which at least a portion of the insulation is formed, thereby forming an etched area in the semiconductor material.
  • the area etched in the semi ⁇ conductive material may have a depth of between for example, 1 nm to 10 microns.
  • the etching may also be an etching of an insulating layer of surface and / or of a conductive layer, and possibly a protective layer of this conductive layer.
  • the removal of the mask is preferably performed selectively with respect to the insulating material.
  • an overgrowth of the insulating material above the level of the lower surface of the mask can be achieved, as already explained above, overgrowth then compensated by a thinning step, as already explained ci above, during the removal of the mask or a step of removing a surface layer covering the mask.
  • the invention also relates to a method for producing a semiconductor component, comprising:
  • a mask covering at least a second zone of the substrate or covering an insulating layer or a conductive layer or a protective layer of such a conductive layer covering at least a second zone of the substrate, an insulation through the mask,
  • the attack of the insulation may leave a residual layer of insulation above the level defined by the lower surface of the mask.
  • the residual layer may be removed at least in part during the attack of a surface layer covering the mask and / or at least partly during the attack of the mask.
  • the substrate may be previously etched in the area in which at least a portion of the insulation is formed, thereby forming an etched area in the semiconductor material.
  • the area etched in the semi ⁇ conductive material may have a depth of between for example, 1 nm to 10 microns.
  • the semiconductor material may be silicon or Sil-XGex (0 ⁇ x ⁇ 1) or any other semiconductor material.
  • the insulating material may be SiO 2 , or Al 2 O 3 , or AlN, or SiON, or Si 3 N 4 , or diamond, or HfO 2 , or a dielectric material with high dielectric constant.
  • the mask may be, for example, of Si3N4 nitride, or of Al2O3 or AlN.
  • the resulting component can hearth assembled, in particular by molecular bonding with a second substrate, eg also in semiconductor material ⁇ driver, and which may comprise a layer of insulating, e.g. Si02 at its surface. It is then possible to carry out a step of thinning the first and / or second substrate, for example by forming a layer of porous material or by implantation of ions, such as hydrogen ions and possibly helium ions, or by rectification , or by polishing or engraving.
  • ions such as hydrogen ions and possibly helium ions
  • the two substrates may be of different conductivity types.
  • the first and / or second substrate may include at least one first conductivity area and a second surface conductivity area.
  • the second substrate may comprise at least one circuit part or surface component.
  • the material of the first substrate can in turn have electrical conduction zones and / or zones with different dopings.
  • the formation of insulation through the mask may comprise at least partly a thermal oxidation of the semiconductor substrate, and / or possibly additionally a deposit of insulator or oxide.
  • the reiteration of a method according to the invention makes it possible to produce several insulating zones in the same semiconductor substrate, these different zones being of different geometrical characteristics and / or compositions.
  • the invention also relates to a method for producing a semiconductor structure comprising the formation of: a) a first insulating zone in a semiconductor substrate, b) - then the formation of at least a second zone insulating in the same substrate, steps a) and b) being performed according to a method as described above. Steps a) and b) can be performed with different masks.
  • At least two of the formed insulating zones may have different depths and / or widths in the substrate and / or be formed of different insulating materials.
  • An insulating film can be made on at least one of the two substrates.
  • the invention also relates to a semiconductor device, comprising a semiconductor substrate, at least one insulating zone in this substrate, a surface of this insulating zone flush with the surface of the semiconductor material with an accuracy of less than + 5 nm.
  • a semiconductor device comprising a semiconductor substrate, at least one insulating zone in this substrate, a layer conductive on the substrate, outside the insulating zones, this conductive layer possibly being covered with a protective layer, a surface of the insulating zone flush with the surface of the conductive layer or possibly the protective layer.
  • the conductive layer may be silicide or metal.
  • the surface of the insulating zone can be flush with the surface of the conductive layer or possibly the protective layer with an accuracy of less than +5 nm.
  • a layer of an insulating material may cover the insulating area and the substrate or conductive layer or layer covering the conductive layer.
  • the semiconductor material may be silicon or Si x Ge x (CK x).
  • the insulating material of the insulating zone may in turn be SiO 2 , or Al 2 O 3 , or AlN, or SiON, or Si 3 N 4 , or diamond, or HfO 2 , or in one dielectric material having a high dielectric constant and / or a combination comprising at least one of these materials.
  • FIGS. 8A - 8h and 9A - 9E show steps of another method according to the invention
  • FIGS. 10A and 10B represent another type of substrate that can be used in the context of the present invention, with a conductive layer,
  • FIGS HA - HE represent another type of substrate used in the context of the present invention, with a conductive layer and protective layer,
  • FIGS. 12A to 12C show variant steps of a method according to the present invention
  • FIGS. 13A and 13B show a component according to the invention with an insulating layer on the surface
  • FIG. 14 represents a component according to the invention with two different insulating zones.
  • FIGS. 15A-18H show examples of methods according to the invention and variants of these examples.
  • Figures 6C-6E show a first embodiment of a method according to the invention.
  • FIG. 6C Starting from a substrate 30 (FIG. 6C) made of semiconductor material, in which a trench 34 has been etched through a mask 31, FIG.
  • the accuracy of the alignment between the two surfaces is compatible with good subsequent molecular bonding, for example this accuracy is less than + 10 nm or + 5 nm.
  • it is better than 10 nm (+ 5 nm), especially if it undergoes a chemical cleaning, which leaves them hydrophilic.
  • the surface of the plate or of the substrate 30 is then flat and constituted by an alternation of semiconductor zones 40, 48 and zones 37 of insulator (FIG. 6E).
  • the semiconductor plate thus structured can then be cleaned, for example with a view to molecular adhesion with a plate, for example also semiconductor ⁇ virgin or structured material.
  • the adhesion of the plates can be enhanced for example by heat treatment, then at least one of the two plates can be thinned (examples of thinning techniques will be given later).
  • Such a method does not require a step of thinning by polishing before assembly, unlike in particular the method of the prior art described in connection with Figures IA - 5B. At most, as we shall see later, a slight Polishing can be performed to remove or reduce roughness or surface roughness, for example for molecular bonding.
  • the insulator 36 increases to a level 39 (FIG. 6D) situated at a height h
  • etching is then performed, preferably selective with respect to the mask 31, at a controlled speed, making it possible to bring the surface of the insulator back to or near the mask 31 - substrate interface 30, with a precision lower than + 10 nm or + 5 nm.
  • the mask may then be removed (FIG. 6E) and the surface of the substrate 30 may be cleaned, for example with a view to bonding by molecular adhesion.
  • No mechanochemical polishing step is required to bring an insulator level, greater than a semiconductor level of more than 30 nm, to the semiconductor level.
  • the growth rate or formation is for example between 0.1 nm / min and 5 nm / min or 10 nm / min.
  • the etching rate is for example between 0.01 nm / min and a few tens of nm / min, for example 50 nm / min.
  • the realization of a trench in the semiconductor substrate 30 can be obtained, starting from a virgin substrate (for example in silicon, FIG. 6A) by a deposit of a film 32, for example a nitride film, and then engraving of this film.
  • photosensitive resin is spread on the surface of the film 32.
  • photolithography is transferred to the resin on the surface of the film 32.
  • an ionic etching step for example of reactive ionic etching RIE type, is used.
  • the semiconductor plate 30 is not etched. From the structure of FIG. 7A (layer 32 on semiconductor substrate 30, structure identical to that of FIG. 6A), it is possible to form mask 31 (FIG. 7B) by etching layer 32, and then thermal oxidation of the semiconductor plate 30 through the mask 31 ( Figure 7C), but without etching of the semiconductor substrate. The oxidation can take place up to a level 39 higher than that of the mask-semiconductor interface 30. The mask 31 is then removed (FIG. 7D). We then obtains a structure similar to that of Figure 6E.
  • the surface of the plate or of the substrate 30 is then flat and constituted by an alternation of semiconductor zones 40, 48 and zones 37 of insulator (FIG. 7D, structure similar to that of FIG. 6E) again with a very good accuracy (less than + 10 nm or + 5 nm).
  • the thus structured plate can be cleaned for molecular bonding.
  • any surface preparation to obtain hydrophilic or hydrophobic all or part surfaces this preparation may include heat treatments, and / or wet or dry chemical treatments. or in plasma, or even by outcropping of CMP (chemical-mechanical polishing aiming at attenuating the surface microroughness, of less than 20 nm or 30 nm, without risk of causing "dishing", and this step is not intended to thin an excess thickness greater than 20 nm or 30 nm).
  • CMP chemical-mechanical polishing aiming at attenuating the surface microroughness, of less than 20 nm or 30 nm, without risk of causing "dishing", and this step is not intended to thin an excess thickness greater than 20 nm or 30 nm).
  • the thus structured and cleaned plate may be glued for example to a second plate 50, for example virgin semiconductor (FIG. 6F) also cleaned for molecular bonding.
  • a second plate 50 for example virgin semiconductor (FIG. 6F) also cleaned for molecular bonding.
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates can then be thinned to obtain the superficial film thickness. wanted (Figure 6G).
  • This structure makes it possible alternately to arrange vertical conduction zones and zones comprising an insulator 36 (SOI zones in the case where the layer 52 is made of Si, the zone 36 made of SiO2 and the substrate 30 made of Si).
  • FIG. 6F the substrate 30 which, from the structure of FIG. 6F, is thinned, a part - 2 of this substrate being eliminated, leaving the other part 30 - 1 in which the insulation 36 is made.
  • a thin film 30 - 1 of variable thickness is thus obtained.
  • the structured plate of FIG. 6E or 7D and cleaned is bonded for example to a second plate 60, for example in semiconductor, supporting an insulating film surface
  • the insulating film, for example of oxide 62, of the second plate will advantageously be of thin thickness, for example between a few nm and 50 nm.
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates is then thinned. If it is the plate 60 which is thinned, we obtain an alternation of zones with variable insulation thickness (alternating between the thickness of the film 62 and that of this film plus that of the zone 36). If it is the structured plate which is thinned, an alternation of zones of variable thin film thickness is obtained (similar to the case of FIG. 6J). Whatever the variant envisaged, the reduction of a part of the thickness of one of the two bonded plates can be done for example by one of the following techniques:
  • the step of growth or formation of the insulator or the step of growth or formation and then etching of the insulator prior to the step of removing the mask 31.
  • the growth of the insulator 36 Affects the surface of the mask by forming a surface layer 311 on the mask.
  • the oxidation can form a surface layer 311 on the mask 31. It is then sought to eliminate this layer 311 before eliminating the mask, since the techniques of elimination of these two elements are generally not the same.
  • the growth of the insulator is increased, or the growth thereof is increased to a level higher than that of the mask interface 31 - semi - substrate.
  • conductor as in Figure 6D or 7C (level 39).
  • the adaptation of the height h is possible because of the controlled nature, and in particular the controlled speed, during the growth and etching of the insulation.
  • the layer 311 is removed by HF etching for a time proportional to its thickness.
  • the HF burns at a known speed the thickness h of insulation 36 (for example, 1% of severe HF at 6 nm / min.
  • the growth of the insulator 36 is preceded by an overgrowth of the latter, or by a growth thereof, so as to reach a level higher than that of the mask interface 31 - substrate semiconductor, as in the case of Figure 6D
  • the two steps i) and ii) can take place in reverse order (ii) and then i)).
  • Step i) is then deleted.
  • Overgrowths vary in thickness depending on the growth and shrinkage processes used.
  • the levels 391 and 393 can be estimated at about 20 nm and the level 392 at about 5 nm above the interface 35.
  • the mask 31 is selected from a material having an etching selectivity with respect to the insulator 36.
  • the ratio of the etching rate of the mask to the etching rate of the insulator is greater than 2 or 5 or 10 or 100. It is 20 in the case of etching with H3PO4 at 160 ° C. for Si3N4 mask and thermal SiO2 as insulator.
  • silicon as a semiconductor material of the substrate 30, thermal silicon dioxide as an insulating material 36 and silicon nitride as a material of the mask 31.
  • the method is that of FIGS. 6A - 6J.
  • the silicon nitride is advantageous because it constitutes a good oxidation barrier for the silicon and therefore the underlying zones of this mask. For example 10 nm may be sufficient to ensure this barrier effect.
  • SiO2 thermal oxide 36 can therefore be generated in the etched patterns of silicon (FIG. 6D).
  • the oxygen atoms penetrate the silicon mesh, which causes the silicon to swell. Thanks to this swelling, the surface of the forming oxide approaches the surface of the nitride of the mask 31.
  • the oxide height generated is approximately twice as large as the height of silicon subjected to oxidation.
  • the rate of formation of the oxide being controlled it can be stopped when the height generated oxide reaches the level of the interface 35 between the silicon 30 and the nitride mask 31.
  • the oxide is formed above the substrate-mask interface 31.
  • the surface 39 of the oxide is then above the silicon-nitride interface. This is the case for example when the etching depth does not allow to obtain the sufficient height of oxide by simply filling the etched area.
  • a selective rate controlled thinning process is then used to stop the surface of the oxide 37 near or at the silicon nitride interface.
  • this thinning process is a chemical etching with hydrofluoric acid diluted to 1%, the attack rate of the thermal oxide SiO 2 is of the order of 6 nanometers per minute, while it does not attack the nitride of the mask 31.
  • etching for example chemical etching, at a speed of between 0.01 nm / min and a few tens of nm / min, for example 30 nm / min. or 50 nm / min.
  • the mask 31 can be removed, for example using etching with orthophosphoric acid, for example at 160 ° C. This attack can be considered as very little active for thermal oxide (a selectivity greater than 20 has been measured).
  • a first attack with a solution of hydrofluoric acid may be considered before the attack by orthophosphoric acid.
  • An oversize h of the oxide above the silicon / nitride interface is then provided, with an allowance corresponding to that which will be removed by the hydrofluoric acid etching. The formation of the oxide being carried out at controlled speed, this extra thickness is also controlled.
  • the orthophosphoric acid would attack the silicon oxide 36 (for example at a different solution temperature or dilution), again by controlling the rate of formation of the oxide 36, an extra thickness of this oxide above the silicon-nitride interface, the thickness corresponding to that which will be removed by the attack with orthophosphoric acid.
  • an extra thickness of the insulation can therefore be achieved, in the case where the removal of the mask would lead to an attack or a withdrawal of this insulation.
  • the oxidation is carried out under conditions such that the thermal oxide is formed at a low speed, which makes it possible to easily control the level reached by the oxide pad 36.
  • the oxidation is carried out under a humid atmosphere, for example "steam" or steam water, at a temperature, for example, between 65O 0 C and 115O 0 C, or between 900 0 C and 1000 0 C.
  • the oxide is formed at a speed of between a few tenths of a nm / min and a few nm / min as a function of the oxidation temperature, which makes the process quite controllable. This rate is about 5 nm / min at 95O 0 C. It also depends on the oxidation time. For more precision on these speeds, reference can be made to conventional microelectronic works such as the Handbook of Semiconductor Technology, Ed W. VS . O 'Mara, Noyes Publications (1990).
  • the oxidation is carried out under a dry oxide atmosphere, at a low temperature, for example between 700 ° C. and 800 ° C. or between 700 ° C. and 1200 ° C. Under these conditions, the oxide is formed at a speed of about a few tenths of nm / min to a few nm / min. The process remains quite controllable with, for example, a speed of the order of 0.5 nm / min at 900 0 C.
  • the surface of the plate is flat and formed by alternating zones 40, 48 of silicon and zones 37 of thermal oxide (FIG. 6E), the alignment accuracy between the surfaces being able to be less than + 10 nm or + 5 nm.
  • the thus structured silicon wafer can be cleaned for molecular bonding.
  • the silicon plate thus structured and cleaned can be glued for example on a second plate of virgin silicon ( Figure 6F) also cleaned for molecular bonding, so as to form a structure called "silicon on insulator partial" (PSOI in English).
  • the plates are cleaned to render the areas of bare silicon hydrophobic.
  • the plates are cleaned to render the areas of bare silicon hydrophilic, which then have a very fine surface oxide, typically less than 2 nm.
  • the stacked structure is for example subjected to a heat treatment.
  • the heat treatment may be used to remove the very thin film of oxide generated by the cleaning.
  • One of the plates can then be thinned to obtain the desired silicon film thickness 52 (FIG. 6G).
  • This structure makes it possible to alternately have vertical conduction zones and SOI zones.
  • the structured and cleaned silicon plate is glued, for example on a second oxidized silicon plate 60 (oxide layer 62) and also cleaned for molecular bonding, so as to form a structure called "multiple silicon on insulator" (MSOI in English, Figure 6H).
  • the oxide film 62 of the second plate will advantageously be of thin thickness, for example between a few nm, for example 5 nm, and 50 nm.
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates is then thinned.
  • the reduction of a part of the thickness of one of the two bonded plates can be done for example by one of the techniques already mentioned above (mechanical thinning, for example of grinding type, and / or chemical mechanical polishing on a very small thickness (less than 20 nm or 30 nm), and / or thinning by ion etching and / or chemical etching, and / or inclusion before bonding of a zone of embrittlement buried in the plate to thin then fracture).
  • SiO2 thermal oxide is used. It is also possible to produce a thermal oxide up to a certain level, and / or to make a deposit of another insulator, deposited for example by PECVD in the trench 34.
  • a thin film of this other insulator may also be deposited on the mask, in which case a preparative CMP type polishing of the surface of the mask 31 may be carried out.
  • FIGS. 8A-8E A second embodiment of a method according to the invention will be described with reference to FIGS. 8A-8E.
  • a substrate 30 made of semiconductor material, covered with an insulating layer 33, in which a trench 34 has been etched through a mask 31
  • a growth of a material is produced (FIG. 8D).
  • insulation 36 in a controlled manner, for example in the range of speeds between 0.1 nm / min and a few nm / min, for example 5 nm / min or 10 nm / min so that the surface 37 of this material reaches the interface 41 between the mask 31 and the insulator 33.
  • the mask 31 is then removed, leaving the insulating material 36 of the trench flush with the surface of the insulating layer 33 ( Figure 8E), and with a tolerance compatible with the molecular bonding, for example with a "dishing" less than about 5 nm.
  • the surface of the plate or of the substrate 30 is then flat and constituted by alternating zones 70, 78 of thin insulation and zones 37 of thicker insulation (FIG. 8E).
  • the semiconductor plate thus structured can then be cleaned, for example for molecular bonding.
  • the adhesion of the plates can be enhanced for example by heat treatment, then at least one of the two plates can be thinned (examples of thinning techniques have been given above).
  • Such a method therefore does not require a step of thinning by mechanochemical polishing before assembly, unlike the prior art.
  • a slight polishing allowing to remove asperities of the order of 20 nm or 30 nm at most, can be practiced, but this step is not likely to cause the problems encountered in the prior art and discussed in connection with FIGS. 5A and 5B.
  • the insulator 36 increases to a level 39 (FIG. 8D) situated at a height h above the mask interface 31 - insulator 33.
  • An etching is then carried out, preferably selective with respect to the mask 31, at a controlled speed, making it possible to bring the surface of the insulator near or at the level 41 of the mask interface 31 - insulator 33 and with a tolerance compatible with molecular bonding, for example with a "dishing" of less than about 5 nm.
  • the mask can then be removed (FIG. 8E) and possibly cleaned of the surface of the insulator 33, for example with a view to bonding by molecular adhesion. Again, no thinning step by chemical mechanical polishing is necessary. The homogeneity of the surface obtained is less than 5% or 4% or 3%. Both the growth of the insulator and its possible etching are carried out at a controlled rate, for example as already indicated above, between 0.1 nm / min and a few nm / min, for example 5 nm / min or 10 nm / mn.
  • a film 331 of initial insulation of a certain thickness obtained, in the case of SiO 2 , for example by a high temperature thermal oxidation of a plate, is produced. of silicon ( Figure 8A).
  • the semiconductor plate 30 is not etched. From the structure of FIG. 9A (layers 33 and 32 on semiconductor substrate 30, structure identical to that of FIG. 8A), it is possible to proceed with the formation of the mask 31 (FIG. 9B) by etching of the layer 32, without etching of the layer 33, then by a thermal oxidation of the semiconductor plate 30 through the mask 31
  • the surface of the plate or of the substrate 30 is then flat and constituted by alternating zones 70, 78 of thin insulation and zones of thicker insulator (FIG. 9E, structure similar to that of FIG. 8E).
  • the thus structured plate can be cleaned for molecular bonding.
  • the thus structured and cleaned plate can be glued for example on a second plate 50, for example virgin semiconductor ( Figure 8F) also cleaned for molecular bonding.
  • a second plate 50 for example virgin semiconductor ( Figure 8F) also cleaned for molecular bonding.
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates can then be thinned, for example the plate 50 is thinned down to a plane 51, so as to obtain the superficial film thickness
  • This structure makes it possible alternately to arrange vertical conduction zones and zones comprising an insulator 36 (SOI zones in the case where the layer 52 is Si, the insulating zones are made of SiO 2 and the substrate 30 is Si).
  • FIG. 8H it is the substrate 30 which, from the structure of FIG. 8F, is thinned, a part - 2 of this substrate being eliminated, leaving the other part 30 - 1 in which the insulator 36 is made. A thin film 30 - 1 of variable thickness is thus obtained.
  • the structured plate of FIG. 8E or 9E is cleaned is glued for example on a second plate 60 (FIG.
  • the oxide film 62 of the second plate will advantageously be of thin thickness, for example between a few nm and 50 nm.
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates is then thinned. If it is the plate 60 which is thinned, an alternation of zones with a variable insulating thickness (alternating between the thickness of the film 62 plus that of the layer 33 and that of these two films plus that of the zone 36 is obtained. ).
  • the reduction of a part of the thickness of one of the two bonded plates can be done for example by one or more of the techniques already mentioned (mechanical thinning, and / or chemical mechanical polishing (but, again, this step only polishes the surface and is not thinning over a large thickness, for example greater than 20 or 30 nm), thinning by ionic and / or chemical etching, inclusion prior to bonding an embrittlement zone buried in the plate to thin and fracture at this weakened zone).
  • further growth of the insulator may be appropriate for the case where the growth of the insulator affects the surface of the mask, and / or where the elimination the mask causes that of a part of the insulation 36.
  • the mask 31 is selected from a material having an etching selectivity with respect to the insulator 36.
  • the ratio of the etching rate of the mask to the etching rate of the insulator is greater than 2 or 5 or 10 or 100.
  • the oxide height generated is preferably such that the surface 37 of the oxide corresponds at least to the interface 41 between the nitride 32 and the silicon oxide 331 initially produced.
  • this oxide height may be greater. This is the case for example when only the mask is engraved.
  • the surface 39 of the oxide is then above the initial oxide-nitride interface 41 at a height h (FIG. 8D).
  • a selective thinning process is then used to locate the surface of the oxide at the initial oxide / nitride interface with sufficient precision.
  • this thinning process is a chemical attack by hydrofluoric acid diluted to 1%, the rate of attack of the thermal oxide is of the order of 6 nanometers per minute whereas it do not attack the nitride.
  • etching for example chemical etching, can be used at a speed of between 0.01 nm / min and 99 nm / min.
  • the surface of the plate is formed by an alternation of zones of thermal oxide 70, 78, thin, made initially, and zones 36 of thicker thermal oxide, made in the patterns. engraved.
  • the thus structured silicon wafer is cleaned for molecular bonding.
  • One of the two plates may be thinned, for example to obtain a silicon film 52, 63 (FIGS. 8F, 8G).
  • the plate consists of areas 70, 78 thin insulator and thick areas 36 of insulation, with a flat surface. It is therefore possible to attack this surface in a global manner in order to open onto the semiconductor material 30 after having removed a thickness of insulator corresponding to the thickness of the thin zones 70, 78 of insulation.
  • This oxide attack can be done in different ways: by a chemical solution, by a plasma, by an ion bombardment .... One chooses a type of attack for which the difference between the speed of attack of the semiconductor and that of the insulator is the lowest possible (ratio of attack speeds typically less than 2).
  • the stacked structure is for example subjected to a heat treatment.
  • One of the plates is thinned to obtain the desired silicon film thickness or thicknesses.
  • the reduction of a part of the thickness of one of the two bonded plates, to obtain the correct thickness of the silicon surface film and to produce the desired MSOI or PSOI structures can be done for example by one of the techniques described herein. above or by any combination of at least two of these techniques.
  • the realized structures may result from a combination of the various process variants.
  • the method can be applied to various doping semiconductor plates, within the same plate, for example a silicon plate can be P + doped at vertically conductive zones (where there is no areas of insulation), while other areas are not doped or have different doping.
  • a silicon plate can be P + doped at vertically conductive zones (where there is no areas of insulation), while other areas are not doped or have different doping.
  • FIG. 8E for example, there may be different dopings under the thin layers 70, 78 and under the thick zones 36. This can be obtained, for example before etching for the zone under the mask and after the etching for the zone under the insulator 36.
  • There may also be assembly of a first and a second different doping plates for example an N-type Si plate 30 and a P-type Si 50, 60 plate.
  • a film 310 of strong conduction can be produced in the zones protected by the mask 31, for example a silicide or metal film in the zones protected by a nitride mask.
  • a film 310 of silicide or metal may be deposited before depositing the nitride film 31.
  • this high-conduction film for example made of silicide or metal, located vertically above the spans (so-called non-etched areas of the substrate 30), is compatible with the temperature of the thermal generation treatment. insulation, for example oxide, in the etched patterns.
  • this film 310 is a tungsten silicide film (WSi2) or a tungsten film (which will subsequently react with the underlying silicon during heat treatment).
  • FIGS. 6A-6E leads (FIG. 10B) to a structuring of the surface comprising an alternation of insulating zones 36 and highly conductive zones 310-1, 310-2. These different areas can be aligned with very good accuracy, unless + _ 10 nm or +; 5 nm. Assembling steps with another substrate, as illustrated in Figures 6F - 6J can be performed with such a structure.
  • the film 310 with strong conduction of the attack used for the removal of the mask 31 will be protected.
  • This protection can be a stop layer 410 (by example SiO 2 ) very fine (see Figure HA which also incorporates the other references of Figure 1OA to designate identical or similar elements).
  • Next steps of etching (FIG. HB), formation (growth or deposition) of the insulator 36 (FIG. HC), removal of the mask (FIG. HD) can take place.
  • the highly conductive zone 310 may correspond to a ground plane.
  • the component of the figure HD can be used as it is, without removing the protective layer 410. If it further removed this layer 410 protection ( Figure HE), a structure such as that of FIGS. 8E and 9E is obtained (but with conductive portions between the insulating areas 36). The steps of FIGS. 8F - 8H can then be applied to this structure.
  • silicon has been given, but a method according to the invention can be applied to other semiconductors than silicon, for the first plate. and / or for the second plate 50, 80, 82.
  • the thickness of the initial oxide film 33 may be in the range of lnm to a few tenths of micrometers, for example 0, 1 or 0.5 microns.
  • the depth (P in FIGS. 6C and 8C) of the etched patterns 34 in the substrate may be from a few nanometers to a few micrometers, for example between 5 nm and 2 ⁇ m. It is zero in the case of FIGS. 7A-7D and 9A-9E, which illustrate embodiments without etching of the substrate.
  • the depth p In general, to achieve the controlled growth of the insulator, one seeks to know the depth p with a certain precision. If this depth is relatively low, some means allow to measure it accurately (for example: optical or mechanical profilometers, or optical interferometer or ellipsometer).
  • the thickness of this mask is known precisely (for example by ellipsometry).
  • the insulator is then formed up to a level 39 raised with respect to the mask-substrate interface (FIG. 6D or 7C) or mask-insulating layer (FIGS. 8D and 9C).
  • the difference in height between the surface of the mask and that of the insulator then becomes an order of magnitude of what is measurable with the means stated above.
  • patterns 34 will typically be in the range from 0.1 ⁇ m to a few millimeters, for example 5 mm.
  • the thickness adaptation of the insulator 36 in the etched patterns 34 may be effected by various techniques allowing a selective etching of the insulator in the etched patterns but not (or little) attack of the mask 31.
  • SiO 2 is attacked with 1% HF, resulting in an etching rate of 6 nm / min, while there is no attack of the Si 3 N 4 mask by this acid.
  • reactive ion etching may be mentioned.
  • the thickness of the superficial semiconductor films produced by thinning one of the plates of the stacked structure (52 or 30) will for example be between a few nanometers and a few tens of microns, for example between 1 nm and 5 nm and 10 nm. ⁇ m or 50 ⁇ m or 100 ⁇ m.
  • the thin insulation can also be produced on at least one of the two adhesive plates (deposition, growth, etc.) after the step of preparing the structured surface.
  • the process can easily be adapted with other insulators than silicon oxide SiO 2, as a film 331 end of initial insulation deposited before the nitride and / or as a thin film of insulation developed on the second plate and / or as a thin film of insulation developed, in an additional step, on a structured plate as shown in Figure 6E.
  • other insulators than silicon oxide SiO 2
  • Al 2 O 3 , or AlN, or SiON, or Si 3 N 4 , or diamond, or HfO 2 or any dielectric with a high dielectric coefficient K (conventionally called microelectronic material type "High K"). or any combination comprising at least one of these materials.
  • the process may be used with other barrier films than Si3N4 nitride film 32.
  • films of A12O3 or AlN may be used.
  • the selective shrinkage with respect to the insulator 331 will, for example, be carried out by chemical etching in a solution of NH 4 OH: H 2 O 2 : H 2 O for A12O3 and etching in a solution of TMAH (tetra methyl ammonium hydroxide) ) for AlN.
  • TMAH tetra methyl ammonium hydroxide
  • the process can be repeated several times on the same first plate, thus making SOI zones with various thicknesses of buried oxide.
  • the surface of the insulator 36 can be precisely controlled by limiting the rate of growth or the etch rate when a shrinkage is to be made (as in the case of the level of insulation 32 above).
  • the mask - semiconductor interface FIG. 6D
  • the initial insulating interface - mask FIG. 7D
  • the conductive film - mask interface FIG. 10B
  • the method according to the invention does not require any thinning by mechanical-chemical polishing, and thus eliminates the risks mentioned in the introduction in connection with FIGS. 5A and 5B.
  • a chemical mechanical polishing may be practiced during the finishing of the surface or surfaces to be contacted, but, again, this step only polishes the surface to eliminate some surface roughness, having a relief of at most a few nm or at most 20 nm or 30 nm, and is not thinning over a large thickness, for example greater than 20 or 30 nm.
  • a method according to the invention makes it possible to produce a semiconductor structure, such as that of FIG. 1B, comprising insulating zones, for example at least a first insulating zone at the surface, or buried if the substrate is assembled with a layer. such as the layer 45, this first insulating zone having a first non-zero thickness, preferably uniform, and at least one second insulating zone at the surface, or buried if the substrate is assembled with a layer such as the layer 45, having a second non-zero thickness, preferably uniform, and different from the first thickness.
  • the method according to the invention makes it possible to produce 3 (or more) different thicknesses of insulation in the same substrate. It is possible, for this, to repeat the process with several levels of masks deposited consecutively. It is also possible to create cavities of different depths, to generate the oxide or the insulator, then to manage the local oxide thickenings by localized engravings.
  • a method according to the invention makes it possible to produce a semiconductor structure, such as that of FIG. 2B, comprising insulating zones, for example at least a first insulating zone at the surface, or buried if the substrate is assembled with a layer such as that the layer 245, having a first non-zero thickness, preferably uniform, and at least a second surface or buried semi-conductor zone if the substrate is assembled with a layer such as the layer 245.
  • Zones 36 may also be made of a first type of insulator and then zones of another type of insulator.
  • FIG. 14 represents a semiconductor substrate 30 with insulating zones 36, 36-1 which may be different in their geometrical dimensions (depth and / or width) and / or in the natures of the materials constituting them.
  • a method according to the invention makes it possible to produce a semiconductor structure, such as that of FIG. 8B, comprising insulating zones, for example at least a first insulating zone at the surface or buried, having a first non-zero thickness, preferably uniform, and at least a second surface or buried conductive zone having a second thickness, preferably uniform, possibly different from the first thickness.
  • FIGS. 13A and 13B are shown the structures of FIGS. 6E and 8E with such an insulating film 100, for example in AlN. If there is assembly with another substrate, such a film may be present on the surface of this other substrate.
  • the second substrate 50, 60 may comprise at least one zone of first conductivity and one zone of second conductivity in area . It may also include at least one portion of circuit or surface component intended to be the assembly face with the substrate 30.
  • the second substrate may therefore also be structured.
  • the assembly with the first substrate can then implement an alignment of the two substrates.
  • the stacked structure can be subjected to heat treatment.
  • the heat treatment is carried out at high temperature (for example greater than or equal to H 0 O 0 C)
  • H 0 O 0 C high temperature
  • the crystallographic misalignment between the two substrate (for example silicon) assembled plates will be minimized.
  • the nitride film 32 is deposited by a plasma-assisted vapor deposition technique (PECVD) or by a low pressure deposition technique (LPCVD).
  • PECVD plasma-assisted vapor deposition technique
  • LPCVD low pressure deposition technique
  • This film has a thickness of 80 nanometers ( Figure 6A).
  • the patterns 34 are etched in nitride and silicon with a RIE (reactive ion etching) method and have a depth of 50 nanometers in silicon ( Figure 6C).
  • the thermal oxide 36 is obtained in these units by a heat treatment at 900 ° C. under a steam atmosphere. Its thickness is 100 nanometers.
  • the surface 37 of the oxide generated in the etched patterns is at the nitride-silicon interface.
  • the thus structured plate is etched with orthophosphoric acid at 140 ° C. Areas covered with nitride are exposed.
  • the structured plate is flat, smooth, compatible with subsequent molecular bonding.
  • the plate is then cleaned to remove any hydrocarbons, remove the particles, and make the surface hydrophilic.
  • This first structured plate is then bonded to a second oxidized silicon plate 60, the thickness of the oxide film being 20 nanometers (FIG. 6H), this second plate being cleaned according to the same procedure.
  • the stacked structure is subjected to a thermal treatment at 110 ° C. for 2 hours under an argon atmosphere.
  • the second silicon plate of this stacked structure is then thinned, for example by a grinding technique to leave, for example, only 25 microns of silicon 64. in this way obtains a stacked structure of the MSOI type.
  • a variation of this example can be made to obtain thicker insulator areas in the silicon wafer.
  • the nitride film is deposited for example by LPCVD.
  • the thickness of the nitride film is adapted according to the decrease in thickness which it will undergo during the subsequent thermal oxidation (as explained above in connection with FIG. 12A). For example it will have an initial thickness of 180nm.
  • the etched patterns have a silicon etch depth of 1.5 ⁇ m (FIGS. 15A, 15B).
  • a thermal oxidation is used at HO 0 0 C to generate for example about 3 .mu.m of oxide in a humid atmosphere ("steam" type processes, conventional in microelectronics).
  • steam type processes, conventional in microelectronics.
  • the thickness of the nitride film is reduced by oxidation of about 10 nm. After a step of removing the oxide generated, during this oxidation, on the surface of the nitride film, only about 70 nm of nitride remains.
  • FIG. 15C In such a case appear (FIG. 15C) at the edges of the patterns of the zones 700 of overflow of the oxide consisting of a local extra thickness of the oxide with respect to the upper level 701 of the mask 31 (for example nitride mask).
  • These overflow zones represent a very low surface density of the face being structured.
  • the use of a planarization process according to a technique known elsewhere (see for example the planarization chapter of oxides in the book Chemical Mechanical Planarization of Microelectronic Materials, J. Steigerwald et al. , John Wiley & Sons, New York, 1997) allows the elimination of these overflow areas (Figure 15D).
  • the insulator height in this case SiO 2
  • the insulator height that is to say the upper level of the oxide of the units
  • the insulator height is lowered to bring it to the lower level of the nitride, leaving, with respect to this same level, a slight oversize oxide (Figure 15E) which will be removed when removing the nitride mask 31 ( Figure 15F).
  • the upper surface of the oxide 36 then arrives at the lower surface of the mask 31, during or after removal thereof.
  • a thin layer of oxide 702 is introduced under the nitride film 31 serving as a mask.
  • This oxide film can be produced by an initial thermal oxidation of the silicon wafer 30 and have for example a thickness of 20 nm.
  • the oxide film is, for example, etched just after the etching of the nitride film 31 to allow subsequent etching of the patterns in the silicon 30 with a depth of, for example, 1.5 ⁇ m.
  • Such an alternative method makes it possible to obtain, in fine, after steps similar to those described above in relation with FIGS. 15B - 15E, a structured plate having (FIG. 16B) an alternation of zones covered with a film 702. thin oxide ( ⁇ 20nm in this variant) and 36 covered areas a thicker oxide ( ⁇ 3 ⁇ m in this example). Again, the upper surface of the oxide 36 then arrives at the lower surface of the mask 31, during or after removal thereof.
  • This second example is a variant of the first example.
  • the structured plate is bonded to a second non-oxidized silicon plate 50 (FIG. 6F). Because of the cleaning procedure, a native oxide film is present on the exposed silicon area 40, 48 of the structured plate and on the second silicon plate. Thermal treatments at high temperature, for example greater than HO 0 0 C for two hours can remove locally this oxide. In this way, a stacked structure of the PSOI type is obtained. In order to facilitate the disappearance of the possible interface oxide, as far as possible, the crystallographic misalignment between the two adhered silicon wafers will be minimized.
  • a first silicon plate 30 is thermally oxidized at 900 ° under a dry oxygen atmosphere, to generate an oxide film 33 of 20 nanometers thick (FIG. 8A).
  • a PECVD nitride film 32 with a thickness of 80 nanometers is deposited on the latter.
  • the reasons 34 are etched in silicon with a RIE (reactive ion etching) method and have a depth of 50 nanometers in silicon ( Figure 8C).
  • the thermal oxide 36 is obtained in these units by a heat treatment at 900 ° C. under a steam atmosphere. Its thickness is 140 nanometers.
  • the surface 37 of the oxide 36 generated in the etched patterns is at the initially deposited silicon nitride-oxide interface (FIG. 8D).
  • the thus structured plate is etched with orthophosphoric acid at 140 ° C. Areas covered with nitride are attacked. The surface of the structured plate is then composed of thermal oxide (FIG. 8C). It is flat, smooth, compatible with a subsequent molecular bonding. The plate is then cleaned in order to remove any hydrocarbons, to remove the particles, to make the surface hydrophilic.
  • This first structured plate 50 is then bonded to a second unoxidized silicon plate cleaned according to the same procedure (FIG. 8F).
  • the stacked structure is subjected to heat treatment, for example to HO OC 0 , for 2 hours under an argon atmosphere.
  • the second silicon plate of this stacked structure is then thinned by a grinding technique to leave, for example, only 20 microns of silicon 52. In this way, a stacked structure of the MSOI type is obtained.
  • the variant of the first example described above in connection with FIGS. 16A and 16B is also a variant of this third example.
  • This fourth example is a variant of the third example.
  • the thickness of the initial oxide film 33 is 10 nanometers (FIG. 8A).
  • the thickness of the nitride film and the depth of the etched patterns in the silicon are identical to the previous example.
  • the oxide 36 generated in the patterns 34 has a thickness of 120 nanometers.
  • the end of the preparation of this first structured plate is identical to Example 3.
  • This first plate is then bonded to a second oxidized silicon plate, the thickness of the oxide of this second plate being 10 nanometers, made by thermal oxidation at 900 ° C. under dry oxygen, this second plate being cleaned according to the same procedure.
  • the stacked structure is subjected to a heat treatment, for example at 110 ° C. for 2 hours, under an argon atmosphere.
  • the second silicon wafer of this stacked structure is then thinned by a grinding technique to leave, for example, only 5 microns of silicon 52. In this way, a stacked structure of the MSOI type is obtained (FIG. 8F).
  • the second plate 50 is implanted by hydrogen ions, for example at the energy of
  • a fracture is induced in this second plate when the stacked structure is subjected, for example, to heat treatment at 500 ° C. for 30 minutes.
  • a silicon film 52 having a thickness of about 0.5 microns is obtained, secured by molecular bonding with the first structured plate.
  • the stacked structure is then subjected to a heat treatment at high temperature, for example greater than 1000 0 C, so as to consolidate the molecular bonding. In this way, a stacked structure of MSOI type with thin surface silicon film is obtained.
  • This sixth example is a variant of the third, fourth or fifth example.
  • a film 20 of 20 nanometers of oxide is initially made on a first plate ( Figure 8A).
  • An 80 nanometer thick nitride film 32 is made by PECVD on this oxide.
  • Patterns 34 are etched on this first plate with a depth of 50 nanometers in the silicon.
  • a thermal oxidation treatment under a steam atmosphere makes it possible to produce an oxide 36 of 160 nanometers thick in engraved patterns.
  • the surface 37 of the oxide formed in the patterns is higher (about 20 nanometers) than the initial oxide-nitride interface.
  • Selective etching reduces the thickness of oxide in the patterns without decreasing the nitride thickness.
  • This etching consists of an attack with hydrofluoric acid diluted to 1%.
  • the etching rate of the oxide is of the order of 6 nanometers per minute.
  • this step allows to precisely align the surface of the oxide 36 made in the patterns and the 41 nitride / oxide interface. initial. A flat and smooth surface compatible with a subsequent molecular bonding is then obtained.
  • an 80 nanometer thick nitride film is made by PECVD on a first silicon wafer (FIG. 6A). Patterns 34 are etched on this first plate with a depth of 50 nanometers in the silicon. A thermal oxidation treatment under a steam atmosphere makes it possible to produce an oxide 36 of 120 nanometers in thickness in the etched patterns (FIG. 6D). The surface 39 of the oxide made in the patterns is higher (about 20 nanometers) than the silicon / nitride interface. Selective etching reduces the oxide thickness in the patterns without decreasing the nitride thickness. This etching consists of an attack with hydrofluoric acid diluted to 1%.
  • the attack speed of the oxide is of the order of 6 nanometers per minute.
  • this step allows the surface 37 of the oxide made in the patterns and the initial nitride / oxide interface to be accurately aligned. .
  • a flat and smooth surface compatible with a subsequent molecular bonding is then obtained.
  • a resin film for example a positive film, is then layered and then insulated through a first mask, the revelation is carried out and a mask is thus formed with the uninsulated resin.
  • this resin mask is transferred into the nitride film. The remaining resin is removed.
  • the silicon 30 is etched, for example to a depth of 1.5 ⁇ m, by dry etching (for example RIE) or by wet etching (for example TMAH) to form patterns 34. then deposits an insulating film 703 (FIG.
  • 17B for example silica, 1, 6 ⁇ m thick, and for example by a PECVD deposition technique or by an LPCVD deposition technique.
  • the silica film is then removed from the nitride zones 31 by using a litho etching technique based on a counter mask principle, according to a technique known elsewhere (see, for example, US Pat. book cited above, chapter on Shallow Trench Isolation, p274).
  • a resin is layered on the oxide, for example a positive one, and insolation is caused by means of a mask.
  • This mask is said against-mask because it is complementary to the first mask used initially and it allows to define a zone 700 of overflow not insolated around the patterns 34 made initially.
  • RIE dry etching
  • the zones of overflow of the oxide consist of a local extra thickness of the deposited oxide with respect to the upper level of the mask 31 (nitride mask in this example).
  • overflow zones represent a very low surface density of the face being structured.
  • planarization process according to a technique known elsewhere (see the chapter on planarization of oxides in the book above) allows the elimination of these zones of overflow.
  • the upper level of the silica film 36 in the patterns is then close to the upper level of the nitride film 31 (FIG. 17D).
  • the upper level of the oxide of the units is lowered to bring it to the lower level of the nitride 31 leaving a slight excess of oxide which will be removed during the removal of the nitride (FIG. 17E).
  • the nitride film has a thickness of 50 nm, an oxide overprint 36 of 5 nm will be left.
  • the nitride 31 is removed by etching in H3PO4 at 160 ° C.
  • the upper level of the oxide 36 of the patterns 34 is at the top of the silicon areas that were underlying the nitride mask (Fig. 17F).
  • the upper surface of the oxide 36 then arrives at the lower surface of the mask 31, during or after removal thereof.
  • a surface preparation (chemical cleaning, surface activation by CMP or plasma ...) can be used to make the surface suitable for subsequent bonding.
  • Such a structured plate can then be glued to another plate, for example silicon or oxidized silicon.
  • a thin layer of oxide 702 (FIG. 17A) is introduced under the nitride film 31 serving as a mask.
  • This oxide film can be produced by an initial thermal oxidation of the silicon wafer and have a thickness of, for example, 20 nm.
  • the oxide film is, for example, etched just after the etching of the nitride film to allow subsequent etching of the patterns in the silicon.
  • FIG. 17G Such an alternative method makes it possible to obtain, in fine, after steps similar to those described above in connection with FIGS. 17B - 17E, a structured plate (FIG. 17G) presenting alternating zones covered with a film 702. thin oxide ( ⁇ 20 nm in this example) and zones covered with a thicker oxide ( ⁇ 1, 5 .mu.m in this example).
  • a nitride film On a silicon plate is deposited, for example by LPCVD, a nitride film, about 120nm thick. A resin film, for example a positive film, is then coated, then it is insulated through a mask, the revelation is carried out and thus, on the silicon substrate 30, a mask 31 is formed with the uninsulated resin (FIG. 18A). By dry etching (ex RIE) is transferred this resin mask in the nitride film. The remaining resin is removed.
  • RIE dry etching
  • etching is carried out to a depth of 1.5 ⁇ m by means of dry etching (for example RIE) or by wet etching. (eg TMAH) to form, for example, patterns 34 (FIG. 18A).
  • dry etching for example RIE
  • wet etching eg TMAH
  • This silica film is removed directly above the nitride zones 31 by using these nitride zones as planarization stop pads, making it possible to maintain good homogeneity of elimination by a planarization process, according to a known technique. moreover (see the chapter on planarization of oxides in the book already quoted above).
  • the upper level 360 of the oxide in the pattern 34 is then in depression with respect to the upper level of the nitride mask 31 with a height h of the order of 80 nm (FIG. 18C).
  • a second silica film 705 of about 0.25 ⁇ m in thickness is then deposited, for example by PECVD or by LPCVD (FIG. 18D).
  • Such a step can be carried out one or more times and with deposits of thicker or thicker oxide films for each deposition / planarization cycle by using these nitride zones as planarization stop pads.
  • the silica film is removed above the nitride zones 31 using these nitride zones as planarization stop pads. For example, a planarization process of the same type as above is used.
  • the upper level of the silica film in the patterns is then close to the upper level of the nitride film (FIG. 18E).
  • the upper level of the oxide of the units is lowered to the lower level of the nitride, leaving a slight excess of oxide (FIG. 18F) which will be removed during removal of the nitride mask.
  • FOG. 18F a slight excess of oxide
  • the nitride film has a thickness of 50 nm, an excess thickness of oxide of 8 nm will be left.
  • the nitride can be etched away in H3PO4.
  • the upper level of the oxide 36 of the patterns 34 is at the upper level of the silicon zones, which were underlying the nitride film 31 (FIG. 18G).
  • the upper surface of the oxide 36 therefore arrives at the lower surface of the mask 31, during or after removal thereof.
  • a surface preparation (chemical cleaning, surface activation by CMP or plasma ...) can be used to make the surface suitable for subsequent bonding.
  • Such a structured plate can then be glued to another plate, for example silicon, whether or not oxidized at the surface, depending on whether the application relates to PSOI or MSOI structures.
  • a thin layer 702 of oxide is introduced under the nitride film 31 serving as a mask (FIG. 18A).
  • This oxide film 702 can be produced by an initial thermal oxidation of the silicon wafer and have a thickness of, for example, 20 nm.
  • the oxide film is, for example, etched just after the etching of the nitride film to allow subsequent etching of the patterns in the silicon.
  • FIG. 18H Such an alternative method makes it possible to obtain, in fine, after steps similar to those described above in connection with FIGS. 18A-18F, a structured plate (FIG. 18H) having alternating zones covered with a 702 film. thin oxide ( ⁇ 20nm in this example) and zones 36 covered with a thicker oxide ( ⁇ l, 5 ⁇ m in this example).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une structure semi-conductrice, comportant : - la formation contrôlée, à travers un masque (31), dans un premier substrat (30) en un matériau semi-conducteur, d' au moins une première zone en un matériau isolant (36), jusqu'au niveau de la surface inférieure (35) du masque, avant ou pendant le retrait du masque.

Description

PROCEDE D' ELABORATION DE STRUCTtJRES EMPILEES MIXTES, A
ZONES ISOLANTES DIVERSES ET/OU ZONES DE CONDUCTION
ELECTRIQUE VERTICALE LOCALISEES
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTERIEUR
L' invention concerne le domaine des structures de type semi-conducteur sur isolant , comme par exemple les structures silicium sur isolant également dénommées SOI .
Dans ces technologies un substrat de matériau, en général semi-conducteur, supporte un film d' isolant enterré, par exemple en dioxyde de silicium, et un film de matériau semi-conducteur superficiel .
La réalisation de telles structures semi-conducteur sur isolant est possible par plusieurs technologies , telles que par exemple décrites dans le livre de Q . Y . Tong et U . Gδsele, « Semiconductor wafer bonding, Science and technology », Ed . The Electrochemical Society Séries , 1999 :
- par des procédés basés sur l ' implantation d ' oxygène dans du matériau semi-conducteur et un ou des traitement ( s ) thermique ( s ) à haute température (procédés de type SIMOX) ,
- par des procédés basés sur le collage moléculaire et avec, par exemple, soit :
• un amincissement mécanique et/ou chimique (procédés de type BSOI ) , • un amincissement mécanique et une attaque chimique avec arrêt sur une couche sacrificielle (procédés de type BESOI ) ,
• une réalisation, préalable au collage moléculaire, d ' une ou plusieurs zone ( s ) poreuse ( s ) de fragilisation en vue d ' une séparation ultérieure,
• une implantation préalable au collage moléculaire d ' espèces gazeuses dans une plaque de semi-conducteur pour y générer une zone fragilisée en vue d ' une fracture ultérieure .
L' invention concerne principalement le domaine des procédés basés sur le collage moléculaire et des structures réalisées par de tels procédés . Divers besoins se sont exprimés :
1 ) La possibilité d' avoir dans une même structure semi-conductrice 230 , illustrée en figure 2B, des zones 233 avec une conduction verticale (analogue dans son comportement à un semi-conducteur massif, épitaxié etc..) , qui séparent des zones 232a, 232b isolées verticalement électriquement du substrat ,
2 ) La possibilité d' avoir, comme illustré sur la figure IB, localement des SOI 30 à zones d' oxyde enterré 32a, 32b, 32c très fins et des SOI à zones 34a, 34b d' oxyde enterré plus épais .
3 ) La possibilité d' avoir localement des zones de conduction verticale, des zones de SOI à oxydes enterrés fins , et des zones de SOI avec des oxydes enterrés plus épais et des épaisseurs variables . 4 ) La possibilité d' avoir des SOI avec plus que deux épaisseurs d' oxyde enterré . Le document FR-2847077 divulgue la possibilité de réaliser des plaquettes de silicium structurées en surface, de telle façon que des zones comportant par exemple des oxydes épais 34a, 34b ( figure IA) alternent avec des zones d ' oxyde fin 32a, b, c, ou bien que des zones d' oxydes 232a, 232b alternent avec des zones 233 sans oxyde, c ' est-à-dire en silicium vierge ( figure 2A) .
Selon un exemple de procédé décrit dans le document FR - 2 847 077 , on réalise, dans un premier substrat 30 semi-conducteur (on prendra l' exemple du silicium) des zones ou couches isolantes (on prendra l' exemple de l' oxyde de silicium SiO2 ) 32a, 32b, 32c, 34a, 34b ayant des épaisseurs différentes . Différentes techniques peuvent être mises en oeuvre pour la réalisation de ces zones isolantes . Elles seront décrites plus loin, en liaison avec les figures 3A et suivantes .
De telles plaques structurées peuvent être alors collées par collage moléculaire sur des plaques 40 de silicium vierge ou sur des plaques de silicium oxydé, dont la couche 47 d ' oxyde est d' épaisseur faible .
Plus précisément , dans le deuxième substrat semi-conducteur 40 est réalisée une implantation atomique ou ionique, formant une mince couche 42 qui s ' étend sensiblement parallèlement à une surface 41 du substrat 40. En fait est ainsi formée une couche ou un plan de fragilisation ou de fracture délimitant , dans le volume du substrat 40 , une région inférieure 45 destinée à constituer un film mince et une région supérieure 43 constituant la masse du substrat 40. Cette implantation est en général une implantation d' hydrogène, mais peut être aussi faite à l' aide d' autres espèces , ou encore avec une co-implantation H/He .
Les deux substrats 30 et 40 ainsi préparés sont ensuite assemblés par une technique de type "wafer bonding" ou par contact de type adhérent par exemple par adhésion moléculaire ou par collage . On pourra se reporter, en ce qui concerne ces techniques , à l' ouvrage de Q . Y . Tong et U . Gosele «Semiconductor Wafer Bonding » ( Science and Technology) , Wiley Interscience Publications .
Une partie du substrat 40 est ensuite détachée par un traitement permettant de provoquer une fracture le long du plan de fragilisation 42. Un exemple de cette technique est décrit dans l' article de A. J . Auberton-Hervé et al . « Why can Smart-Cut change the future of microelectronics ? » paru dans International Journal of High Speed Electronics and Systems , Vol . 10 , N° . l (2000 ) , p . 131-146.
Est ainsi formé un composant ou un élément semi-conducteur, ou une structure semi-conductrice conforme à la figure IB . Selon encore un autre mode de réalisation illustré sur les figures 2A et 2B, un premier substrat est un substrat 230 semi-conducteur (par exemple : de silicium) brut dans lequel des zones d' isolant (par exemple : SiO2 ) 232a, 232b sont réalisées à côté de zones de silicium brut . Dans un deuxième substrat 240 , on crée par implantation atomique ou d' ions , par exemple d' ions hydrogène, une couche de fragilisation 242 similaire à la couche 42 décrite ci-dessus . Cette couche de fragilisation délimite, dans le volume du substrat 240 , la couche mince 245.
Les deux substrats 230 et 240 ainsi préparés sont ensuite assemblés par une des techniques déjà mentionnées ci-dessus ( "wafer bonding" ou collage ou contact de type adhérent , par exemple par adhésion moléculaire) .
La partie du substrat 240 , située du côté opposé à la face 241 d' assemblage des substrats , est ensuite éliminée ou détachée, comme déjà décrit ci- dessus en liaison avec la figure IB .
Est ainsi formé un composant ou un élément semi-conducteur ou une structure semi-conductrice mixte planaire selon la structure de la figure 2B, présentant une alternance (ou toute autre forme de juxtaposition ou de répartition) de zones 232a, 232b d' isolant (ici : d' oxyde SiO2 ) , pouvant avoir des épaisseurs différentes l' une de l' autre et de zones de semi-conducteur ou de silicium brut .
Divers composants électroniques peuvent ensuite être réalisés dans les couches superficielles 45 , 245 de semi-conducteur ou de silicium, notamment dans la partie de la couche située au-dessus des zones d' isolant ou d' oxyde de silicium.
L' obtention des structures telles que le substrat 30 de la figure IA et le substrat 230 de la figure 2A, selon l' enseignement du document FR 2 847 077 , fait notamment intervenir les étapes suivantes , illustrées en figures 3A - 3E ou 4A - 4C .
Sur la figure 3A des zones 532 a, 532b de dioxyde de silicium sont réalisées sur un substrat 530 par croissance par procédé LOCOS ( "Locally Oxide Silicon" , ou oxydation locale du silicium) à travers un masque 531. Ces zones peuvent avoir la forme de pastilles ou de bandes ou des formes plus complexes .
Le masque est ensuite enlevé ( figure 3B) , laissant subsister les zones 532a, 532b d' oxyde de silicium.
Une étape de planarisation par polissage mécano-chimique ( figure 3C) est ensuite réalisée, ce qui conduit à un substrat présentant des zones 534a, b de dioxyde de silicium juxtaposées au silicium du substrat lui-même . Ce substrat est par exemple celui utilisé sur la figure 2A.
Selon une variante ( figure 3D) , une couche 533 d' oxydation superficielle du substrat est réalisée à partir de la structure de la figure 3B puis ( figure 3E) l' ensemble est planarisé par polissage mécano- chimique, pour laisser une couche 535 d' oxydation superficielle .
Une couche de quelques centaines de nm (par exemple 300nm) peut ainsi être enlevée, laissant subsister une juxtaposition de zones de dioxyde de silicium d' épaisseurs différentes . Ce type de substrat est utilisé dans la figure IA ci-dessus .
Un autre procédé pouvant être mis en oeuvre illustré en figures 4A - 4C . Sur la figure 4A des tranchées 632 a, 632b sont gravées , par exemple par gravure sèche à travers un masque 634 , dans un substrat de silicium 630.
Le masque est ensuite enlevé ( figure 4B) , puis le substrat est oxydé thermiquement en surface, ou bien une couche de dioxyde de silicium est déposée, formant une couche 636 de dioxyde de silicium.
Une étape de planarisation par polissage mécano-chimique ( figure 4C) est ensuite réalisée, ce qui conduit à un substrat présentant des zones 634a, b de dioxyde de silicium juxtaposées au silicium 633 du substrat lui-même . Ce substrat est par exemple celui utilisé sur la figure 2B .
Selon une variante ( figure 4D) , l' ensemble de la figure 4B est aplani, mais moins que dans le cas de la figure 4C, laissant subsister une couche 638 de dioxyde de silicium. Est ainsi réalisée une juxtaposition de zones de dioxyde de silicium d' épaisseurs différentes en surface du substrat de silicium 630. Ce type de substrat est utilisé dans la figure IA ci-dessus .
Pour résumer, ces techniques mettent en œuvre :
- une première étape de lithographie pour réaliser un masque (par exemple de nitrure) en vue d' une oxydation localisée de la plaque,
- une seconde étape d ' oxydation des zones ouvertes dans le masque ( figure 3A) , et éventuellement également des autres zones ( figure 4B) , par traitement thermique oxydant , - une troisième étape de réduction de la topologie de surface par une technique de polissage mécano chimique . Cette étape est arrêtée en fonction de la structure à réaliser, selon que l' on cherche à obtenir, à la surface de la plaque de silicium, une alternance de zones avec un oxyde fin et de zones avec un oxyde plus épais , ou une alternance de silicium vierge et d ' oxyde de silicium.
Quel que soit celui de ces procédés qui est mis en oeuvre, il nécessite un amincissement par un polissage mécano-chimique, qui s ' avère être une étape critique .
Comme illustré en figure 5A, cette étape peut induire un défaut d' homogénéité d ' épaisseur en divers points de la plaque . Ce défaut d' homogénéité est proportionnel en particulier à l ' épaisseur enlevée .
Ce problème est rencontré dès lors qu' un substrat tel que celui de la figure 3B ou 3D ou celui de la figure 4B est soumis à un polissage mécano- chimique .
Il est donc difficile, avec cette technique d' amincissement par polissage, de trouver des conditions de fonctionnement permettant d ' obtenir des zones avec un oxyde fin dont l ' épaisseur soit homogène sur toute la plaque de silicium ou même simplement en divers points de la plaque de silicium.
En outre, cette étape de polissage mécano chimique est également critique lorsqu ' elle est effectuée en même temps sur deux matériaux différents , par exemple le silicium et l ' oxyde de silicium comme dans le cas du substrat de la figure 3B ou de la figure 4B pour aboutir à la structure de la figure 3C ou respectivement 4C .
En effet , comme illustré sur la figure 5B, il est alors délicat d ' éviter un polissage différentiel (« dishing » en terminologie anglaise) entre les zones 633 présentant en surface un semi-conducteur et les zones 634a, 634b présentant de l ' oxyde en surface : le niveau de ces différentes zones n' est pas uniforme . Sur la figure 5B, les zones d' oxyde sont « en creux » par rapport aux zones de matériau semi-conducteur . Dans le cas où le semi-conducteur est le silicium et l' oxyde du SiO2 , on obtiendra au contraire des « creux » au niveau du silicium car le polissage mécano-chimique est plus efficace sur Si que sur SiO2. Dans les deux cas il en résulte une surface pouvant poser problème vis-à-vis d' un éventuel collage moléculaire .
Les problèmes exposés ci-dessus dans le cas d' un système silicium/oxyde de silicium SiO2 se posent également avec d' autres matériaux semi-conducteurs et d' autres matériaux isolants .
Il se pose donc le problème de réaliser de telles plaques de matériau semi-conducteur présentant une surface structurée, donc présentant soit des épaisseurs variables d' isolant comme sur la figure IA, soit des alternances matériau isolant et de semi¬ conducteur, comme sur la figure 2A, et compatibles avec un collage par adhésion moléculaire ultérieur .
On cherche notamment à ce que l ' homogénéité en épaisseur des films isolants dans les zones isolantes fin soit bonne . On cherche également à ce qu' un minimum de topologie soit présent en surface (et donc un minimum de « dishing » ou de différence de niveaux entre les zones d' isolant et les zones de semi-conducteur, comme expliqué ci-dessus ) , en particulier lorsqu ' il y a alternance, à la surface, de semi-conducteur vierge et d ' isolant .
Il se pose le problème de réaliser de telles structures sans avoir recours à une étape longue de polissage mécano-chimique qui pose les problèmes exposés ci-dessus en liaison avec les figures 5A et 5B .
EXPOSÉ DE I/ INVENTION
L' invention concerne d' abord un procédé de réalisation d' une structure semi-conductrice, comportant , la formation contrôlée, dans un premier substrat en un matériau semi-conducteur, à travers un masque, d' au moins une première zone en un matériau isolant , jusqu' au niveau de la surface inférieure du masque, avant ou pendant le retrait du masque . Ce procédé ne met en œuvre aucune étape d' amincissement par polissage mécano-chimique, et en particulier après le retrait du masque, et permet donc d' obtenir les structures voulues sans rencontrer les problèmes de planéité expliqués ci-dessus . Un nettoyage de surface est suffisant pour ensuite retirer des contaminants de type hydrocarbures , ou particules .
La formation de l' isolant peut comporter une étape de croissance contrôlée d' un matériau isolant , jusqu' au niveau de la surface inférieure du masque, puis le retrait du masque . Selon une variante, la formation de l' isolant peut comporter une étape de croissance contrôlée d' un matériau isolant , jusqu' au dessus du niveau de la surface inférieure du masque . II est ensuite possible de ramener la surface supérieure de l' isolant au niveau de la surface inférieure du masque .
Selon une variante, on ramène la surface supérieure de l' isolant à un niveau intermédiaire, au dessus de la surface inférieure du masque, de manière à maintenir une couche résiduelle d' isolant au-dessus de cette surface .
Cette couche résiduelle peut être retirée au moins en partie lors du retrait du masque et/ou au moins en partie lors du retrait d' une couche superficielle recouvrant le masque .
Le retrait de la couche résiduelle ou l' amincissement de l' isolant peut être réalisé par attaque chimique . Le substrat peut en outre comporter une couche isolante en surface, qui peut être éventuellement retirée après croissance ou formation de la zone isolante pour former une alternance de zones conductrices , et/ou semi-conductrices et/ou de zones isolantes .
Cette couche isolante peut avoir une épaisseur comprise entre par exemple 1 nm et 50 μm.
Le substrat peut comporter en outre, en surface, une couche conductrice, par exemple en siliciure ou en métal, éventuellement recouverte d' une couche de protection non retirée après retrait du masque .
Le premier substrat peut être préalablement gravé dans la zone dans laquelle au moins une partie de l' isolant est formée, formant ainsi une zone gravée dans le matériau semi-conducteur .
La zone gravée dans le matériau semi¬ conducteur peut avoir une profondeur comprise entre par exemple 1 nm et 10 μm. Suivant les éventuelles couches déposées sur le substrat , la gravure peut être aussi une gravure d' une couche isolante de surface et/ou d' une couche conductrice, et éventuellement d' une couche de protection de cette couche conductrice . Le retrait du masque est de préférence réalisé de manière sélective par rapport au matériau isolant .
Si ce retrait n' est pas sélectif, une surcroissance du matériau isolant au-dessus du niveau de la surface inférieure du masque peut être réalisée, comme déjà expliqué ci-dessus , surcroissance ensuite compensée par une étape d' amincissement , comme déjà expliqué ci-dessus , pendant le retrait du masque ou une étape de retrait d' une couche superficielle recouvrant le masque .
L' invention concerne également un procédé de réalisation de composant semi-conducteur, comportant :
- la formation ou la croissance contrôlée, dans une première zone d' un substrat semi-conducteur, et jusqu' au-dessus du niveau de la surface inférieure d' un masque recouvrant au moins une deuxième zone du substrat ou recouvrant une couche isolante ou une couche conductrice ou une couche de protection d' une telle couche conductrice recouvrant au moins une deuxième zone du substrat , d' un isolant à travers le masque,
- une attaque de l' isolant , sélective par rapport au masque, et une attaque du masque, sélective par rapport à l' isolant , afin de ramener la surface supérieure de l' isolant au niveau défini par la surface inférieure du masque .
L' attaque de l' isolant peut laisser subsister une couche résiduelle d' isolant au-dessus du niveau défini par la surface inférieure du masque . La couche résiduelle peut être retirée au moins en partie lors de l' attaque d' une couche superficielle recouvrant le masque et/ou au moins en partie lors de l' attaque du masque .
Le substrat peut être préalablement gravé dans la zone dans laquelle au moins une partie de l' isolant est formée, formant ainsi une zone gravée dans le matériau semi-conducteur .
La zone gravée dans le matériau semi¬ conducteur peut avoir une profondeur comprise entre par exemple 1 nm et 10 μm.
Le matériau semi-conducteur peut être en silicium ou en Sil-XGex ( 0<x<l ) ou en tout autre matériau semi-conducteur .
Le matériau isolant peut être en SiO2, ou en Al2O3, ou en AlN, ou en SiON, ou en Si3N4, ou en diamant , ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique .
Le masque peut être par exemple en nitrure Si3N4 , ou en A12O3 ou en AlN . Le composant obtenu peut âtre assemblé, notamment par adhérence moléculaire, avec un deuxième substrat , par exemple lui aussi en matériau semi¬ conducteur, et pouvant comporter une couche d' isolant , par exemple de Si02 , à sa surface . II peut ensuite être procédé à une étape d' amincissement du premier et/ou du deuxième substrat , par exemple par formation d' une couche de matériau poreux ou par implantation d' ions , tels que des ions hydrogène et éventuellement hélium, ou par rectification, ou par polissage ou gravure .
Les deux substrats peuvent être de types de conductivité différents .
Le premier et/ou le deuxième substrat peuvent comporter au moins une zone de première conductivité et une zone de deuxième conductivité en surface .
Notamment , le deuxième substrat peut comporter au moins une partie de circuit ou de composant en surface . Le matériau du premier substrat peut quant à lui comporter des zones de conduction électrique et/ou des zones avec des dopages différents .
La formation d' isolant à travers le masque peut comporter au moins en partie une oxydation thermique du substrat semi-conducteur, et/ou éventuellement en outre un dépôt d' isolant ou d' oxyde . La réitération d' un procédé selon l' invention permet de réaliser plusieurs zones isolantes dans un même substrat semi-conducteur, ces différentes zones étant de caractéristiques géométriques et/ou de compositions différentes .
Ainsi l' invention concerne également un procédé de réalisation d' une structure semi-conductrice comportant la formation : a) - d' une première zone isolante dans un substrat semi-conducteur, b) - puis la formation d' au moins une deuxième zone isolante dans le même substrat , les étapes a) et b) étant effectuées selon un procédé tel que décrit ci-dessus . Les étapes a) et b) peuvent être effectuées avec des masques différents .
Au moins deux des zones isolantes formées peuvent avoir des profondeurs et/ou des largeurs différentes dans le substrat et/ou être formées de matériaux isolants différents .
Un film isolant peut être réalisé sur au moins un des deux substrats .
L' invention concerne également un dispositif semi-conducteur, comportant un substrat semi-conducteur, au moins une zone isolante dans ce substrat , une surface de cette zone isolante affleurant la surface du matériau semi-conducteur avec une précision inférieure à + 5 nm.
Elle concerne également un dispositif semi- conducteur, comportant un substrat semi-conducteur, au moins une zone isolante dans ce substrat , une couche conductrice sur le substrat , en dehors des zones isolantes , cette couche conductrice étant éventuellement recouverte d' une couche de protection, une surface de la zone isolante affleurant la surface de la couche conductrice ou éventuellement de la couche de protection .
La couche conductrice peut être en siliciure ou en métal .
La surface de la zone isolante peut affleurer la surface de la couche conductrice ou éventuellement de la couche de protection avec une précision inférieure à + 5 nm.
Une couche d' un matériau isolant peut recouvrir la zone isolante et le substrat ou la couche conductrice ou la couche de protection recouvrant la couche conductrice .
Le matériau semi-conducteur peut être en silicium ou en Sii-xGex ( CKx<çl ) .
Le matériau isolant de la zone isolante peut quant à lui être en SiO2, ou en Al2O3, ou en AlN, ou en SiON, ou en Si3N4, ou en diamant , ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique et/ou en une combinaison comprenant au moins un de ces matériaux .
BRÈVE DESCRIPTION DES DESSINS
- Les figures IA - 5B représentent des techniques connues et les problèmes posés par ces techniques , les figures 6A - 6J et 7A - 7D représentent des étapes d' un procédé selon l' invention, les figures 8A - 8h et 9A - 9E représentent des étapes d' un autre procédé selon 1' invention,
- les figures 1OA et 10B représentent un autre type de substrat utilisable dans le cadre de la présente invention, avec une couche conductrice,
- les figures HA - HE représentent un autre type de substrat utilisable dans le cadre de la présente invention, avec une couche conductrice et couche de protection,
- les figures 12A à 12C représentent des variantes d' étapes d' un procédé selon la présente invention,
- les figures 13A et 13B représentent un composant selon l' invention avec une couche isolante en surface,
- la figure 14 représente un composant selon l' invention avec deux zones isolantes différentes . - les figures 15A - 18H représentent des exemples de procédés selon l' invention et des variantes de ces exemples .
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Les figures 6C-6E représentent un premier mode de réalisation d' un procédé selon l' invention .
Partant d' un substrat 30 ( figure 6C) en matériau semi-conducteur, dans lequel une tranchée 34 a été gravée à travers un masque 31 , on réalise ( figure
6D) une croissance ou une formation d' un matériau isolant 36 de manière contrôlée , à partir de la cavité 34 , de sorte que la surface de ce matériau atteigne l' interface 35 entre le masque et le substrat 30.
Le masque 31 , qui permet de former une barrière protégeant le matériau semi-conducteur lors de la croissance ou de la formation de l' isolant , est ensuite enlevé, laissant le matériau isolant affleurer la surface du matériau 30 ( figure 6E) . La précision de l' alignement entre les deux surfaces est compatible avec un bon collage moléculaire ultérieur, par exemple cette précision est inférieure à + 10 nm ou + 5 nm. Par exemple, pour une surface mixte Si/SiO2 , elle est à mieux que 10 nm (+_ 5 nm) , notamment si elle subit un nettoyage chimique, qui les laisse hydrophiles .
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 40 , 48 de semi-conducteur et de zones 37 d' isolant ( figure 6E) .
La plaque de semi-conducteur ainsi structurée peut être ensuite nettoyée, par exemple en vue d ' un collage par adhésion moléculaire avec une plaque, par exemple elle aussi en matériau semi¬ conducteur, vierge ou structurée . L' adhérence des plaques peut être renforcée par exemple par traitement thermique, puis au moins une des deux plaques peut être amincie (des exemples de techniques d' amincissement seront donnés plus loin) .
Un tel procédé ne nécessite pas d' étape d' amincissement par polissage avant assemblage, à la différence notamment du procédé de l' art antérieur décrit en liaison avec les figures IA - 5B . Tout au plus , comme on le verra par la suite, un léger polissage peut être effectué pour supprimer ou réduire des aspérités ou des rugosités de surface, en vue d' un collage moléculaire par exemple .
Selon une variante, l' isolant 36 croît jusqu' à un niveau 39 ( figure 6D) situé à une hauteur h
(par exemple comprise entre 1 nm et l' épaisseur du masque 31 ) au-dessus de l' interface 35 entre masque 31 et substrat 30 , là encore avec une très bonne précision . On réalise ensuite une gravure, de préférence sélective par rapport au masque 31 , à une vitesse contrôlée, permettant de ramener la surface de l' isolant au niveau ou à proximité 35 de l' interface masque 31 - substrat 30 , avec une précision inférieure à + 10 nm ou + 5 nm.
Il peut être alors procédé au retrait du masque ( figure 6E) et à un nettoyage de la surface du substrat 30 , par exemple en vue d ' un collage par adhésion moléculaire . Aucune étape de polissage mécanochimique n' est nécessaire pour ramener un niveau d' isolant , supérieur à un niveau de semi-conducteur de plus de 30 nm, au niveau du semi-conducteur .
Tant la croissance de l' isolant que son éventuelle gravure sont réalisées à vitesse contrôlée .
La vitesse de croissance ou de formation est par exemple comprise entre 0 , 1 nm/mn et 5 nm/mn ou 10 nm/mn .
La vitesse de gravure est par exemple comprise entre 0 , 01 nm/mn et quelques dizaines de nm/mn, par exemple 50 nm/mn . La réalisation d' une tranchée dans le substrat 30 semi-conducteur peut être obtenue, partant d' un substrat 30 vierge (par exemple en silicium, figure 6A) par un dépôt d' un film 32 , par exemple un film de nitrure, puis gravure de ce film.
On étale par exemple de la résine photosensible à la surface du film 32.
Puis , on transfère, par photolithographie, des motifs dans la résine à la surface du film 32. Après révélation de la résine photosensible, on utilise une étape de gravure ionique par exemple de type gravure ionique réactive RIE
(reactive ion etching) pour graver le film 32 et former le masque 31 avec les motifs souhaités . Ensuite la plaque 30 semi-conductrice est elle-même gravée, par exemple encore par une gravure ionique, conformément aux motifs du masque 31 ( figure 6C) .
Selon une variante de l' invention, la plaque semi-conductrice 30 n' est pas gravée . On peut , à partir de la structure de la figure 7A (couche 32 sur substrat semi-conducteur 30 , structure identique à celle de la figure 6A) procéder à la formation du masque 31 ( figure 7B) par gravure de la couche 32 , puis à une oxydation thermique de la plaque semi-conductrice 30 à travers le masque 31 ( figure 7C) , mais sans gravure du substrat semi-conducteur . L' oxydation peut avoir lieu jusqu' à un niveau 39 supérieur à celui de l' interface 35 masque-semi-conducteur 30. Il est ensuite procédé au retrait du masque 31 ( figure 7D) . On obtient alors une structure similaire à celle de la figure 6E .
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 40 , 48 de semi-conducteur et de zones 37 d' isolant ( figure 7D, structure similaire à celle de la figure 6E) là encore avec une très bonne précision (inférieure à + 10 nm ou + 5 nm) .
La plaque ainsi structurée peut être nettoyée en vue d ' un collage par adhésion moléculaire .
Par nettoyage, on entend ici, et plus généralement dans tout ce document , toute préparation de surface visant à obtenir des surfaces tout ou parties hydrophiles ou hydrophobes , cette préparation pouvant inclure des traitements thermiques , et/ou des traitements chimiques humide ou en voie sèche ou sous plasma, voire par affleurement de CMP (polissage mécano - chimique visant à atténuer la microrugosité de surface, de moins de 20 nm ou 30 nm, sans risque de causer du « dishing », et cette étape ne vise pas à amincir une surépaisseur supérieure à 20 nm ou à 30 nm) .
Afin d ' obtenir un premier type de structure empilée, la plaque ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50 , par exemple en semi-conducteur vierge ( figure 6F) également nettoyée en vue du collage moléculaire . Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique . Une des plaques peut ensuite être amincie de façon à obtenir l' épaisseur de film superficiel 52 voulu ( figure 6G) . Cette structure permet de disposer en alternance de zones à conduction verticale et de zones comportant un isolant 36 ( zones SOI dans le cas où la couche 52 est en Si, la zone 36 en SiO2 et le substrat 30 en Si) .
Selon une variante ( figures 61 , 6J) , c' est le substrat 30 qui, à partir de la structure de la figure 6F, est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l' autre partie 30 - 1 dans laquelle l' isolant 36 est réalisé . On obtient donc un film mince 30 - 1 à épaisseur variable .
Selon une autre variante, et afin d ' obtenir un deuxième type de structure empilée, la plaque 30 structurée de la figure 6E ou 7D et nettoyée est collée par exemple sur une deuxième plaque 60 , par exemple en semi-conducteur, supportant un film isolant en surface
(par exemple une couche 62 d' oxyde SiO2 ) et également nettoyée en vue du collage moléculaire ( figure 6H) .
Dans cette dernière approche, le film isolant , par exemple d ' oxyde, 62 , de la deuxième plaque sera avantageusement d ' épaisseur fine, par exemple comprise entre quelques nm et 50 nm.
Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique .
Une des plaques est ensuite amincie . Si c' est la plaque 60 qui est amincie, on obtient une alternance de zones à épaisseur d' isolant variable (alternant entre l' épaisseur du film 62 et celle de ce film plus celle de la zone 36 ) . Si c' est la plaque 30 structurée qui est amincie, on obtient en plus une alternance de zones à épaisseur de film mince variable (de manière similaire au cas de la figure 6J) . Quelle que soit la variante envisagée, la réduction d' une partie de l' épaisseur d' une des deux plaques collées peut se faire par exemple par l ' une des techniques suivantes :
- amincissement mécanique, par exemple de type meulage (grinding en anglais ) ,
- polissage mécano-chimique (mais , encore une fois , cette étape ne fait que polir la surface et n' est pas un amincissement sur une épaisseur importante, par exemple supérieure à 20 ou 30 nm) , - amincissement par gravure ionique et/ou chimique,
- inclusion préalable au collage d' une zone de fragilisation enfouie dans la plaque à amincir
(telle qu' une zone poreuse ou par implantation d' espèces gazeuses dans l' un des substrats , par exemple des ions hydrogène ou un mélange hydrogène - hélium) , et fracture au niveau de cette zone fragilisée . ou toute combinaison d' au moins deux de ces techniques . Dans le procédé décrit ci-dessus , en liaison avec les figures 6A - 6E ou 7A - 7D, l' étape de croissance ou de formation de l' isolant , ou l' étape de croissance ou de formation puis de gravure de l' isolant précèdent l' étape d' enlèvement du masque 31. Cependant , il se peut , comme illustré sur la figure 12A, que la croissance de l' isolant 36 affecte la surface du masque, par formation d' une couche superficielle 311 sur le masque . Par exemple, dans le cas d' une croissance réalisée par oxydation, l' oxydation peut former une couche superficielle 311 sur le masque 31. On cherche alors à éliminer cette couche 311 avant d' éliminer le masque, car les techniques d' élimination de ces deux éléments ne sont en général pas les mêmes .
Mais l' élimination, en surface du masque, de la couche 311 , risque d' éliminer une partie de l' isolant 36.
On procède donc, préalablement , lors de la croissance de l' isolant , à une surcroissance de celui - ci, ou à une croissance de celui- ci de manière à atteindre un niveau supérieur à celui de l' interface masque 31 - substrat semi-conducteur, comme dans le cas de la figure 6D ou 7C (niveau 39) .
Lors de l' élimination de la couche 311 , on éliminera également une partie de l' isolant 36 , dont la surcroissance (la hauteur h au-dessus du plan 35 ) a été calculée pour que , lors de cette étape, la surface supérieure de l' isolant soit ramenée à proximité ou au niveau de l' interface 35 substrat - masque .
L' adaptation de la hauteur h est possible du fait du caractère contrôlé, et en particulier de la vitesse contrôlée, lors de la croissance et de la gravure de l' isolant . Par exemple, la couche 311 est retirée par gravure au HF pendant un temps proportionnel à son épaisseur . Pendant ce même temps , le HF grave à une vitesse connue l' épaisseur h de l' isolant 36 (par exemple, 1% de HF grave à 6 nm/mn le
SiO2 thermique) .
Après croissance de l' isolant 36 jusqu' au niveau 39, il est procédé aux étapes suivantes : - (i) à une élimination, par exemple par gravure, de l' isolant 36 pour ramener sa surface du niveau 39 à un premier niveau intermédiaire 391 ( figure
12A) ,
(ii) à l' élimination, par exemple par gravure, de la couche 311 et de la hauteur h d' isolant résiduel,
(iii) au retrait du masque . Les deux étapes i) et ii) peuvent avoir lieu dans l' ordre inverse (ii) puis i) ) . II se peut également que l' élimination du masque 31 entraîne une élimination d' une partie de l' isolant 36.
Là encore on procède donc, préalablement , lors de la croissance de l' isolant 36 à une surcroissance de celui - ci, ou à une croissance de celui- ci de manière à atteindre un niveau supérieur à celui de l' interface masque 31 - substrat semi-conducteur, comme dans le cas de la figure 6D
(niveau 39) . Lors de l' élimination du masque 31 , on éliminera également une partie de l' isolant 36 , dont la surcroissance (la hauteur h au-dessus du plan 35 ) a été calculée pour que , lors de cette étape, la surface supérieure de l' isolant atteigne le niveau de l' interface 35 substrat - masque . L' adaptation de la hauteur h est possible du fait du caractère contrôlé, et en particulier de la vitesse contrôlée, lors de la croissance et de la gravure de l' isolant . Par exemple, pour le retrait d' un masque de 80 nm de Si3N4 par de l' acide H3PO4 à 16O 0C, on sait que 4 nm d' oxyde SiO2 thermique sont consommés .
Après croissance de l' isolant 36 jusqu' au niveau 39, il est donc procédé :
( i) à une élimination, par exemple par gravure, de l' isolant pour ramener sa surface du niveau 39 à un niveau intermédiaire 392 ( figure 12B) ,
(ii) lors du retrait ou de l' élimination du masque 31 , à l' élimination, par exemple par gravure, du résidu d' isolant situé entre le niveau 392 et le niveau 35 , de manière à ramener la surface de cet isolant du niveau 392 au niveau 35.
Les deux problèmes , d' une part la formation d' une couche superficielle 311 sur la masque lors de la croissance de l' isolant , d' autre part l' élimination d' une partie de l' isolant 36 lors de l' élimination du masque, peuvent se combiner . On adapte alors la surcroissance h de l ' isolant 36 en fonction de l' épaisseur de cet isolant qui sera consommée, tant lors de l' élimination de la couche 311 que lors de l' élimination du masque 31.
Après croissance de l' isolant 36 jusqu' au niveau 39, il est alors procédé ( figure 12C) :
(i) à une élimination, par exemple par gravure, de l' isolant pour ramener sa surface du niveau 39 à un premier niveau intermédiaire 393 , laissant ainsi subsister une épaisseur résiduelle ( faible comparée à la surépaisseur initiale de l' isolant ) ,
( ii) à l' élimination, par exemple par gravure, de la couche 311 , ce qui ramène la surface de l' isolant du niveau 393 à un deuxième niveau intermédiaire 394 , et ce qui réduit donc la couche résiduelle d' isolant ,
( iii) lors du retrait ou de l' élimination du masque 31 , à l' élimination, par exemple par gravure, du résidu d' isolant situé entre le deuxième niveau intermédiaire 394 et le niveau 35.
Les deux étapes i) et ii) peuvent avoir lieu dans l' ordre inverse (ii) puis i) ) .
Dans les 3 cas exposés ci-dessus en liaison avec les figures 12A - 12C, il se peut que l' on ait fait croître initialement l' isolant au-dessus du niveau 35 uniquement pour tenir compte d' une attaque de l' isolant 36 lors de l' élimination d' une couche 311 et/ou lors de l' élimination du masque, donc seulement jusqu' au niveau 391 , 392 ou 393. L' étape i) est alors supprimée .
Les surcroissances ont des épaisseurs variables , en fonction des procédés de croissance et de retrait utilisés . Typiquement , on peut estimer, pour un masque de nitrure Si3N4 et un isolant SiO2 , par exemple les niveaux 391 et 393 à environ 20 nm et le niveau 392 à environ 5 nm au-dessus de l' interface 35.
Pour simplifier le procédé le plus possible, et pour limiter les étapes successives de retrait de la surcroissance de l' isolant , le masque 31 est choisi en un matériau présentant une sélectivité d' attaque par rapport à l' isolant 36.
De préférence, le rapport de la vitesse de gravure du masque sur la vitesse de gravure de l' isolant est supérieur à 2 ou 5 ou 10 ou 100. Il est de 20 dans le cas de la gravure par H3PO4 à 16O 0C pour un masque de Si3N4 et du SiO2 thermique en tant qu' isolant .
On prend maintenant l' exemple du silicium en tant que matériau semi-conducteur du substrat 30 , du dioxyde de silicium thermique en tant que matériau isolant 36 et du nitrure de silicium en tant que matériau du masque 31. Le procédé est celui des figures 6A - 6J . Le nitrure de silicium est dans cet exemple avantageux car il constitue une bonne barrière d ' oxydation du silicium et donc des zones sous - jacentes de ce masque . Par exemple 10 nm peuvent suffire pour assurer cet effet barrière . De l ' oxyde thermique SiO2 36 peut donc être généré dans les motifs gravés du silicium ( figure 6D) .
Lors d ' une oxydation thermique, les atomes d ' oxygène pénètrent dans la maille du silicium, ce qui provoque un gonflement de cette dernière . Grâce à ce gonflement , la surface de l ' oxyde en formation se rapproche de la surface du nitrure du masque 31.
On peut considérer que la hauteur d' oxyde généré est environ deux fois plus importante que la hauteur de silicium soumis à l' oxydation . La vitesse de formation de l' oxyde étant contrôlée, on peut la stopper lorsque la hauteur d ' oxyde généré atteint le niveau de l ' interface 35 entre le silicium 30 et le masque de nitrure 31.
Dans une variante ( figure 6D) , on forme l' oxyde au -dessus de l' interface substrat 30 - masque 31. La surface 39 de l ' oxyde se trouve alors au-dessus de l ' interface 35 silicium-nitrure . C' est le cas par exemple quand la profondeur de gravure ne permet pas d' obtenir la hauteur suffisante d' oxyde par le simple remplissage de la zone gravée . On utilise alors ensuite un procédé d ' amincissement sélectif, à vitesse contrôlée, permettant d' arrêter la surface de l ' oxyde 37 à proximité ou au niveau de l ' interface 35 silicium-nitrure . Par exemple, ce procédé d ' amincissement est une attaque chimique par de l ' acide fluorhydrique dilué à 1%, dont la vitesse d ' attaque de l ' oxyde thermique SiO2 est de l ' ordre de 6 nanomètres par minute, alors qu ' il n ' attaque pas le nitrure du masque 31. Plus généralement , on peut utiliser une attaque, par exemple chimique permettant une gravure à une vitesse comprise entre 0 , 01 nm/mn et quelques dizaines de nm/mn, par exemple 30 nm/mn ou 50 nm/mn .
Lorsque la surface de l ' oxyde est ramenée à l ' interface 35 silicium-nitrure, on peut retirer le masque 31 , par exemple en utilisant une attaque par de l ' acide orthophosphorique, par exemple à 16O 0C . Cette attaque peut être considérée comme très peu active pour de l ' oxyde thermique (une sélectivité supérieure à 20 a été mesurée) . Dans une variante où la surface du masque de nitrure 31 n' est pas attaquée par l ' acide ortho phosphorique (notamment si cette surface s ' est oxydée au cours de l ' oxydation du silicium, cas de la figure 12A) , une première attaque avec une solution à base d ' acide fluorhydrique peut être envisagée avant l ' attaque par l ' acide orthophosphorique . On prévoit alors une surépaisseur h de l ' oxyde au-dessus de l ' interface 35 silicium/nitrure, surépaisseur correspondant à ce qui sera retiré par l ' attaque à base d ' acide fluorhydrique . La formation de l' oxyde étant réalisée à vitesse contrôlée, cette surépaisseur est elle aussi contrôlée .
Dans une variante, où l ' acide ortho phosphorique attaquerait l ' oxyde de silicium 36 (par exemple pour une température de solution ou une dilution différentes ) , on peut réaliser, là encore par contrôle de la vitesse de formation de l' oxyde 36 , une surépaisseur de cet oxyde au-dessus de l ' interface 35 silicium-nitrure, surépaisseur correspondant à ce qui sera retiré par l ' attaque à l ' acide orthophosphorique .
Plus généralement , une surépaisseur de l' isolant peut donc être réalisée, pour le cas où le retrait du masque entraînerait une attaque ou un retrait de cet isolant .
L' oxydation est pratiquée dans des conditions telles que l' oxyde thermique se forme à une vitesse faible, ce qui permet de contrôler aisément le niveau atteint par le plot d' oxyde 36. Par exemple, on réalise l' oxydation sous atmosphère humide, par exemple « steam » ou vapeur d' eau, à une température, par exemple, comprise entre 65O 0C et 115O 0C, ou entre 9000C et 10000C . Dans ces conditions , l' oxyde se forme à une vitesse comprise entre environ quelques dixièmes de nm/mn et quelques nm/mn en fonction de la température d' oxydation, ce qui rend le processus tout à fait contrôlable . Cette vitesse est d' environ 5 nm/mn à 95O 0C . Elle dépend en outre du temps d' oxydation . On pourra se reporter, pour plus de précision sur ces vitesses , à des ouvrages classiques de microélectronique comme le Handbook of Semiconductor Technology, Ed W . C . O' Mara, Noyés Publications ( 1990 ) .
Selon un autre exemple on réalise l' oxydation sous atmosphère d' oxyde sec, à basse température, par exemple comprise entre 7000C et 8000C ou entre 7000C et 12000C . Dans ces conditions , l' oxyde se forme à une vitesse d' environ quelques dixièmes de nm/mn à quelques nm/mn . Le processus reste tout à fait contrôlable avec, par exemple, une vitesse de l' ordre de 0 , 5 nm/mn à 9000C .
Au final, la surface de la plaque est plane et constituée par une alternance de zones 40 , 48 de silicium et de zones 37 d ' oxyde thermique ( figure 6E) , la précision d' alignement entre les surfaces pouvant être de moins que + 10 nm ou + 5 nm. La plaque de silicium ainsi structurée peut être nettoyée en vue d ' un collage par adhésion moléculaire .
Ce qu' on entend par nettoyage a déjà été indiqué ci-dessus . Afin d ' obtenir un premier type de structure empilée, la plaque de silicium ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50 de silicium vierge ( figure 6F) également nettoyée en vue du collage moléculaire, de façon à former une structure baptisée « silicium sur isolant partiel » (PSOI en anglais ) .
Dans un premier mode de collage, les plaques sont nettoyées pour rendre hydrophobes les zones de silicium nu . Dans un deuxième mode de collage, les plaques sont nettoyées pour rendre hydrophiles les zones de silicium nu qui présentent alors un oxyde très fin en surface, typiquement inférieur à 2nm. Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique . En particulier dans le cas des collages de surfaces hydrophiles , et de façon avantageuse, le traitement thermique pourra servir à faire disparaître le film très fin d' oxyde généré par le nettoyage .
Une des plaques peut ensuite être amincie de façon à obtenir l' épaisseur de film superficiel 52 de silicium voulu ( figure 6G) . Cette structure permet de disposer en alternance de zones à conduction verticales et de zones SOI .
Selon une variante ( figures 61 , 6J) , c' est le substrat 30 qui est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l' autre partie 30 - 1 dans laquelle l' isolant 36 est réalisé . On obtient donc une alternance de film mince 30 - 1 à épaisseur variable .
Selon une autre variante, et afin d ' obtenir un deuxième type de structure empilée, la plaque de silicium structurée et nettoyée est collée par exemple sur une deuxième plaque de silicium 60 oxydée (couche d' oxyde 62 ) et également nettoyée en vue du collage moléculaire, de façon à former une structure baptisée «silicium sur isolant multiple» (MSOI en anglais , figure 6H) .
Dans cette dernière approche, le film d ' oxyde 62 de la deuxième plaque sera avantageusement d ' épaisseur fine, par exemple comprise entre quelques nm, par exemple 5 nm, et 50 nm. Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique .
Une des plaques est ensuite amincie .
Si c' est la plaque 60 de silicium oxydée qui est amincie, on obtient une alternance de zones SOI à épaisseur d' oxyde variable ( alternant entre l' épaisseur du film 62 et celle de ce film plus celle de la zone 36 ) .
De plus si c' est la plaque 30 de silicium structurée qui est amincie, on obtient une alternance de zones SOI à épaisseur de film mince variable (de manière similaire au cas de la figure 6J) .
La réduction d' une partie de l' épaisseur d' une des deux plaques collées peut se faire par exemple par l ' une des techniques déjà mentionnées ci- dessus (amincissement mécanique , par exemple de type meulage, et/ou polissage mécano-chimique sur une très faible épaisseur (moins de 20 nm ou de 30 nm) , et/ou amincissement par gravure ionique et/ou chimique, et/ou inclusion préalable au collage d' une zone de fragilisation enfouie dans la plaque à amincir puis fracture) .
Dans l' exemple ci-dessus , seul de l' oxyde thermique SiO2 est utilisé . Il est également possible de réaliser un oxyde thermique jusqu' à un certain niveau, et/ou de réaliser un dépôt d' un autre isolant , déposé par exemple par PECVD dans la tranchée 34.
Dans ce cas cependant un film fin de cet autre isolant risque d' être déposé également sur le masque, auquel cas on peut procéder à un polissage préparatoire de type CMP de la surface du masque 31.
Un second mode de réalisation d' un procédé selon l' invention va être décrit en liaison avec les figures 8A-8E . Partant d' un substrat 30 ( figure 8C) en matériau semi-conducteur, recouvert d' une couche isolante 33 , dans lesquels une tranchée 34 a été gravée à travers un masque 31 , on réalise ( figure 8D) une croissance d' un matériau isolant 36 de manière contrôlée, par exemple dans la gamme de vitesses entre 0 , 1 nm/mn et quelques nm/mn, par exemple 5 nm/mn ou 10 nm/mn de sorte que la surface 37 de ce matériau atteint l' interface 41 entre le masque 31 et l' isolant 33. Le masque 31 est ensuite enlevé, laissant le matériau isolant 36 de la tranchée affleurer la surface de la couche isolante 33 ( figure 8E) , et ce avec une tolérance compatible avec le collage moléculaire, par exemple avec un « dishing » inférieur à 5 nm environ . La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 70 , 78 d' isolant fin et de zones 37 d' isolant plus épais ( figure 8E) . La plaque de semi-conducteur ainsi structurée peut être ensuite nettoyée, par exemple en vue d ' un collage par adhésion moléculaire .
Elle peut être assemblée avec une plaque en matériau semi-conducteur, vierge ou structurée . L' adhérence des plaques peut être renforcée par exemple pat traitement thermique, puis au moins une des deux plaques peut être amincie (des exemples de techniques d' amincissement ont été données ci-dessus ) .
Un tel procédé ne nécessite donc pas d' étape d' amincissement par polissage mécanochimique avant assemblage, à la différence de l' art antérieur . Tout au plus , lors de la préparation des plaques en vue d' un assemblage par collage moléculaire , un léger polissage, permettant d' enlever des aspérités de l' ordre de 20 nm ou 30 nm au plus , peut être pratiqué, mais cette étape ne risque pas de causer les problèmes rencontrés dans l' art antérieur et exposés en liaison avec les figures 5A et 5B .
Selon une variante, l' isolant 36 croît jusqu' à un niveau 39 ( figure 8D) situé à une hauteur h au-dessus de l' interface 41 masque 31 - isolant 33.
On réalise ensuite une gravure, de préférence sélective par rapport au masque 31 , à une vitesse contrôlée, permettant de ramener la surface de l' isolant à proximité ou au niveau 41 de l' interface masque 31 - isolant 33 et ce avec une tolérance compatible avec le collage moléculaire, par exemple avec un « dishing » inférieur à 5 nm environ .
Il peut être alors procédé au retrait du masque ( figure 8E) et éventuellement à un nettoyage de la surface de l' isolant 33 , par exemple en vue d ' un collage par adhésion moléculaire . Là encore, aucune étape d' amincissement par polissage mécano-chimique n' est nécessaire . L' homogénéité de la surface obtenue est inférieure à 5% ou 4% ou 3% . Tant la croissance de l' isolant que son éventuelle gravure sont réalisées à vitesse contrôlée, par exemple comme déjà indiqué ci-dessus , comprise entre 0 , 1 nm/mn et quelques nm/mn, par exemple 5 nm/mn ou 10 nm/mn . La réalisation de la structure de la figure
8C est obtenue de la manière suivante .
Avant de déposer ou de former le film ou la couche 32 , on réalise un film 331 d' isolant initial d' une certaine épaisseur, obtenue, dans le cas de SiO2 , par exemple par une oxydation thermique à haute température d' une plaque de silicium ( figure 8A) .
Les étapes suivantes prennent en compte la présence de ce film d ' isolant , qui est gravé ( figure 8B) après gravure du film 32 et avant gravure du substrat 30 ( figure 8C) , pour transférer les motifs définis lors de l ' étape de lithographie .
Selon une variante de l' invention, la plaque semi-conductrice 30 n' est pas gravée . On peut , à partir de la structure de la figure 9A (couches 33 et 32 sur substrat semi-conducteur 30 , structure identique à celle de la figure 8A) procéder à la formation du masque 31 ( figure 9B) par gravure de la couche 32 , sans gravure de la couche 33 , puis à une oxydation thermique de la plaque semi-conductrice 30 à travers le masque 31
( figure 9C) . L' oxydation a lieu jusqu' à un niveau 39 supérieur à celui de l' interface 41 masque - couche 33.
Il est ensuite procédé à la gravure de la surépaisseur d' isolant , pour ramener la surface de celui - ci à proximité ou au niveau 41 ( figure 9D) , puis au retrait du masque 31 ( figure 9E) . On obtient alors une structure similaire à celle de la figure 8E, avec les mêmes caractéristiques d' homogénéité .
La surface de la plaque ou du substrat 30 est alors plane et constituée par une alternance de zones 70 , 78 d' isolant fin et de zones d' isolant plus épais ( figure 9E, structure similaire à celle de la figure 8E) .
La plaque ainsi structurée peut être nettoyée en vue d ' un collage par adhésion moléculaire .
Le terme nettoyage a déjà été explicité plus haut et est repris ici dans le même sens . En particulier, un éventuel polissage mécano - chimique peut être pratiqué, afin d' atténuer la microrugosité de surface, de moins de 20 nm ou 30 nm, sans risque de causer les problèmes posés par l' art antérieur (cf . figures 5A, 5B) et non pas afin d' amincir une surépaisseur supérieure à 20 nm ou à 30 nm) .
Afin d ' obtenir un premier type de structure empilée, la plaque ainsi structurée et nettoyée peut être collée par exemple sur une deuxième plaque 50 , par exemple en semi-conducteur vierge ( figure 8F) également nettoyée en vue du collage moléculaire . Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique .
Une des plaques peut ensuite être amincie, par exemple la plaque 50 est amincie jusqu' à un plan 51 , de façon à obtenir l' épaisseur de film superficiel
52 voulu ( figure 8F) . Cette structure permet de disposer en alternance de zones à conduction verticale et de zones comportant un isolant 36 ( zones SOI dans le cas où la couche 52 est en Si, les zones isolantes sont en SiO2 et le substrat 30 est en Si) .
Selon une variante ( figures 8H) , c' est le substrat 30 qui, à partir de la structure de la figure 8F, est aminci, une partie 30 - 2 de ce substrat étant éliminée, laissant subsister l' autre partie 30 - 1 dans laquelle l' isolant 36 est réalisé . On obtient donc un film mince 30 - 1 à épaisseur variable .
Selon une autre variante, et afin d ' obtenir un deuxième type de structure empilée, la plaque 30 structurée de la figure 8E ou 9E est nettoyée est collée par exemple sur une deuxième plaque 60 ( figure
8G) , par exemple en semi-conducteur, oxydée en surface
(couche 62 d' oxyde) et également nettoyée en vue du collage moléculaire .
Dans cette dernière approche, le film d ' oxyde 62 de la deuxième plaque sera avantageusement d ' épaisseur fine, par exemple comprise entre quelques nm et 50 nm.
Pour augmenter l' adhérence des plaques , la structure empilée est par exemple soumise à un traitement thermique .
Une des plaques est ensuite amincie . Si c' est la plaque 60 qui est amincie, on obtient une alternance de zones à épaisseur d' isolant variable (alternant entre l' épaisseur du film 62 plus celle de la couche 33 et celle de ces deux films plus celle de la zone 36 ) .
De plus si c' est la plaque 30 structurée qui est amincie (la référence 30a désignant le plan d' amincissement ) , on obtient une alternance de zones à épaisseur de film mince variable (de manière similaire au cas de la figure 6J) .
La réduction d' une partie de l' épaisseur d' une des deux plaques collées peut se faire par exemple par une ou plusieurs des techniques déjà mentionnées (amincissement mécanique, et/ou polissage mécano-chimique (mais , encore une fois , cette étape ne fait que polir la surface et n' est pas un amincissement sur une épaisseur importante, par exemple supérieure à 20 ou 30 nm) , amincissement par gravure ionique et/ou chimique, inclusion préalable au collage d' une zone de fragilisation enfouie dans la plaque à amincir et fracture au niveau de cette zone fragilisée) .
Comme expliqué ci-dessus en relation avec les figures 12A - 12C, une croissance supplémentaire de l' isolant peut être appropriée pour le cas où la croissance de l' isolant affecte la surface du masque, et/ou pour le cas où l' élimination du masque entraîne celle d' une partie de l' isolant 36.
Là encore, pour simplifier le procédé le plus possible, et pour limiter les étapes successives de retrait de la surcroissance de l' isolant , le masque 31 est choisi en un matériau présentant une sélectivité d' attaque par rapport à l' isolant 36.
De préférence, le rapport de la vitesse de gravure du masque sur la vitesse de gravure de l' isolant est supérieur à 2 ou 5 ou 10 ou 100.
On prend maintenant l' exemple du silicium en tant que matériau semi-conducteur du substrat , du dioxyde de silicium en tant que matériau isolant et du nitrure de silicium en tant que matériau du masque 31. On génère, à vitesse contrôlée, de l ' oxyde thermique 36 dans les motifs 34 gravés ( figure 8D) les atomes d' oxygène pénétrant dans la maille du silicium, ce qui provoque un gonflement de cette dernière .
La hauteur d ' oxyde généré est de préférence telle que la surface 37 de l ' oxyde corresponde au moins à l ' interface 41 entre le nitrure 32 et l ' oxyde de silicium 331 réalisé initialement .
Dans une variante, cette hauteur d ' oxyde peut être plus importante . C' est le cas par exemple quand seul le masque est gravé . La surface 39 de l ' oxyde se trouve alors au-dessus de l ' interface 41 oxyde initial - nitrure, à une hauteur h (figure 8D) . On utilise ensuite un procédé d ' amincissement sélectif permettant de situer avec assez de précision la surface de l ' oxyde au niveau de l ' interface oxyde initial/nitrure . Par exemple, ce procédé d ' amincissement est une attaque chimique par de l ' acide fluorhydrique dilué à 1%, dont la vitesse d ' attaque de l ' oxyde thermique est de l ' ordre de 6 nanomètres par minute alors qu ' il n ' attaque pas le nitrure . Plus généralement , on peut utiliser une attaque, par exemple chimique permettant une gravure à une vitesse comprise entre 0 , 01 nm/mn et 99 nm/mn .
Les étapes décrites en liaison avec les figures 6A-6E sont transposables dans cette alternative de procédé, l ' interface « nitrure/silicium » étant substituée par l ' interface « nitrure / oxyde initial » .
Les considérations exposées ci-dessus et relatives à l' attaque par de l' acide orthophosphorique, et éventuellement fluorhydrique, ainsi qu' à l' utilisation d' une éventuelle surépaisseur de l' oxyde restent valable, de même que les conditions d' oxydation thermique .
Après l' étape de retrait du nitrure, la surface de la plaque est constituée par une alternance de zones d ' oxyde thermique 70 , 78 , peu épais , réalisé initialement , et de zones 36 d ' oxyde thermique plus épais , réalisé dans les motifs gravés . La plaque de silicium ainsi structurée est nettoyée en vue d ' un collage par adhésion moléculaire .
Elle est alors collée, par exemple sur une plaque 50 de silicium vierge ( figure 8F) ou sur une plaque 60 de silicium oxydée ( figure 8G) , également nettoyée en vue du collage moléculaire . La référence 62 désigne une couche d' oxyde en surface de la plaque 60. Par un tel procédé, on obtient des structures avec, en alternance, des zones SOI à épaisseur d' oxyde variable, baptisées « silicium sur isolant multiple » (MSOI en anglais ) . Elle peut également être collée avec une deuxième plaque telle qu' obtenue en figure 8E . On obtient , là encore, une structure MSOI .
Une des deux plaques peut être amincie, par exemple pour obtenir un film 52 , 63 de silicium ( figures 8F, 8G) .
D ' une manière générale, et au -delà de l' exemple donné ci-dessus concernant le Si02 et le silicium, une variante de ce procédé peut permettre la réalisation d ' un PSOI .
En effet , à la fin du deuxième procédé décrit ci-dessus ( figure 8E) , la plaque est constituée de zones 70 , 78 minces d ' isolant et de zones 36 épaisses d' isolant , avec une surface plane . Il est donc possible d ' attaquer de façon globale cette surface afin de déboucher sur le matériau semi-conducteur 30 après avoir enlevé une épaisseur d ' isolant correspondant à l ' épaisseur des zones 70 , 78 minces d' isolant . Cette attaque d ' oxyde peut se faire de différentes manières : par une solution chimique, par un plasma, par un bombardement ionique.... On choisit un type d ' attaque pour lequel la différence entre la vitesse d ' attaque du semi-conducteur et celle de l ' isolant est la plus faible possible (rapport des vitesses d' attaque typiquement inférieur à 2 ) .
Dans le cas du couple SiO2/silicium, une solution à base de HF diluée est possible, mais l' arrêt de l' attaque est alors délicat à maîtriser . En revanche une solution à base de NH4OH/H2O2/H2O, présente un rapport de vitesse d ' attaque inférieur à 2 , ce qui est plus favorable . De la même façon, une attaque par bombardement ionique présente une différence faible de vitesse d ' attaque .
Pour augmenter l' adhérence des plaques lors d' un assemblage, la structure empilée est par exemple soumise à un traitement thermique . Une des plaques est amincie de façon à obtenir la ou les épaisseurs de film superficiel de silicium voulu .
La réduction d' une partie de l' épaisseur d' une des deux plaques collées , pour obtenir la bonne épaisseur du film superficiel de silicium et réaliser les structures MSOI ou PSOI souhaitées , peut se faire par exemple par l ' une des techniques décrites ci-dessus ou par toute combinaison d' au moins deux de ces techniques . Les structures réalisées pourront résulter d' une combinaison des diverses variantes du procédé .
Le procédé peut être appliqué à des plaques de semi-conducteur de dopage divers , au sein de la même plaque, par exemple une plaque de silicium peut être dopée P+ au niveau des zones à conduction verticale (là où il n' y a pas de zones d' isolant ) , tandis que les autres zones ne sont pas dopées ou ont un dopage différent . Dans le cas de la figure 8E on peut avoir par exemple des dopages différents sous les couches fines 70 , 78 et sous les zones épaisses 36. Ceci peut être obtenu, par exemple avant la gravure pour la zone sous le masque et après la gravure pour la zone sous l' isolant 36. Il peut également y avoir assemblage d' une première et d' une deuxième plaques de dopages différents , par exemple une plaque 30 en Si de type N et une plaque 50 , 60 en Si de type P . En variante ( figure 10A) on peut réaliser un film 310 de forte conduction) dans les zones protégées par le masque 31 , par exemple un film en siliciure ou en métal dans les zones protégées par un masque de nitrure .
On pourra déposer par exemple un film 310 de siliciure ou de métal, avant de déposer le film 31 de nitrure . De façon avantageuse, ce film à forte conduction, par exemple en siliciure ou en métal, localisé à l' aplomb des travées (on appelle ainsi les zones non gravées du substrat 30 ) , est compatible avec la température du traitement thermique de génération de l' isolant , par exemple de l' oxyde, dans les motifs gravés . Par exemple, ce film 310 est un film de siliciure de tungstène (WSi2 ) ou un film de tungstène (qui réagira ultérieurement avec le silicium sous- jacent , lors du traitement thermique) .
Au final, l' application du procédé des figures 6A-6E à cette structure conduit ( figure 10B) à une structuration de la surface comportant une alternance de zones isolantes 36 et de zones fortement conductrices 310-1 , 310-2. Ces différentes zones peuvent être alignées avec une très bonne précision, à moins que +_ 10 nm ou que +; 5 nm. Des étapes d' assemblage avec un autre substrat , comme illustré sur les figures 6F - 6J peuvent être réalisées avec une telle structure .
Dans certains cas on protégera le film 310 à forte conduction de l' attaque utilisée pour le retrait du masque 31 (par exemple par H3PO4) . Cette protection peut être une couche d' arrêt 410 (par exemple SiO2) très fine (voir figure HA qui reprend par ailleurs les autres références de la figure 1OA pour y désigner des éléments identiques ou similaires ) . Des étapes suivantes de gravure ( figure HB) , de formation ( croissance ou dépôt ) de l' isolant 36 ( figure HC) , de retrait du masque ( figure HD) peuvent avoir lieu .
Notons qu' il peut y avoir avantage à disposer, sous un isolant enterré, par exemple sous un oxyde enterré d' un SOI , d' une zone de forte conduction et , ailleurs , d' un substrat (par exemple en silicium) très résistif (par exemple de résistivité supérieure à 1 kΩ. cm) pour des applications hyperfréquences . Dans un tel cas la zone très conductrice 310 peut correspondre à un plan de masse .
Il est donc possible de s ' arrêter à cette étape, le composant de la figure HD pouvant être utilisé tel quel, sans élimination de la couche de protection 410. Si il a en outre élimination de cette couche 410 de protection ( figure HE) , une structure telle que celle des figures 8E et 9E est obtenue (mais avec des portions conductrices entre les zones d' isolant 36 ) . Les étapes des figures 8F - 8H peuvent être appliquées ensuite à cette structure .
Dans les divers exemples donnés ci-dessus , l' exemple du silicium a été donné, mais un procédé selon l' invention peut être appliqué à d' autres semi- conducteurs que le silicium, pour la première plaque 30 et/ou pour la seconde plaque 50 , 80 , 82. On citera par exemple Si ( l-x) Ge (x) avec 0<£x<çl .
L' épaisseur du film d' oxyde initial 33 pourra être dans la gamme de lnm à quelques dixièmes de micromètres , par exemple 0 , 1 ou 0 , 5 μm.
La profondeur (P sur les figures 6C et 8C) des motifs gravés 34 dans le substrat pourra être de quelques nanomètres à quelques micromètres , par exemple comprise entre 5 nm et 2 μm. Elle est nulle dans le cas des figures 7A - 7D et 9A - 9E, qui illustrent des modes de réalisation sans gravure du substrat .
D' une manière générale, pour réaliser la croissance contrôlée de l' isolant , on cherche à connaître la profondeur p avec une certaine précision . Si cette profondeur est relativement faible, certains moyens permettent de la mesurer avec précision (par exemple : profilomètres optiques ou mécaniques , ou interféromètre optique ou ellipsomètre) .
Si cette profondeur est plus importante, on peut utiliser le plan supérieur du masque 31 comme référence : l' épaisseur de ce masque est connue avec précision (par exemple par ellipsométrie) . On forme alors l' isolant jusqu' à un niveau 39 surélevé par rapport à l' interface masque - substrat ( figure 6D ou 7C) ou masque - couche isolante ( figure 8D et 9C) . La différence de hauteur entre la surface superficielle du masque et celle de l' isolant devient alors d' un ordre de grandeur de ce qui est mesurable avec les moyens énoncés ci-dessus . Les dimensions latérales (L sur les figures
6C et 8C) des motifs 34 seront typiquement dans la gamme de 0 , 1 μm à quelques millimètres , par exemple 5 mm.
L' adaptation d' épaisseur de l' isolant 36 dans les motifs gravés 34 pourra être effectuée par diverses techniques permettant une attaque sélective de l' isolant dans les motifs gravés mais pas (ou peu) d' attaque du masque 31. Par exemple, on attaque le SiO2 par du HF à 1%, d' où une vitesse de gravure de 6 nm/mn alors qu' il n' y a pas d' attaque du masque Si3N4 par cet acide . On citera par exemple la gravure ionique réactive .
L' épaisseur des films de semi-conducteur superficiels réalisés par amincissement d' une des plaques de la structure empilée ( 52 ou 30 ) sera par exemple comprise entre quelques nanomètres et quelques dizaines de microns , par exemple entre 1 nm et 5 nm et 10 μm ou 50 μm ou 100 μm.
Dans la réalisation des structures de type MSOI l' isolant fin peut aussi être élaboré sur une au moins des deux plaques à coller (dépôt , croissance...) après l' étape de préparation de la surface structurée .
Le procédé pourra être adapté facilement avec d' autres isolants que l' oxyde de silicium SiO2 , en tant que film 331 fin d' isolant initial déposé avant le nitrure et/ou en tant que film fin d' isolant élaboré sur la deuxième plaque et/ou en tant que film fin d' isolant élaboré, dans une étape supplémentaire, sur une plaque structurée telle que représentée en figure 6E . On citera par exemple Al2O3, ou AlN, ou SiON, ou Si3N4, ou le diamant , ou HfO2, ou tout diélectrique à fort coefficient diélectrique K (classiquement appelé en microélectronique matériau de type « High K ») . ou toute combinaison comprenant au moins un de ces matériaux .
Le procédé pourra être utilisé avec d' autres films barrière que le film 32 de nitrure Si3N4. Par exemple, on pourra utiliser des films de A12O3 ou de AlN . Le retrait sélectif par rapport à l' isolant 331 sera par exemple effectué par une attaque chimique dans une solution de NH4OH : H202 : H20 pour A12O3 et une attaque chimique dans une solution de TMAH (tetra methyl ammonium hydroxyde) pour AlN .
Le procédé pourra être réitéré plusieurs fois sur la même première plaque, permettant de réaliser ainsi des zones de SOI avec diverses épaisseurs d' oxyde enterré .
Dans le procédé et les divers exemples de réalisation, on peut mettre en œuvre des étapes de renforcement du collage moléculaire (par nettoyage spécifique des surfaces , ou activation des surfaces par plasma, ou collage sous atmosphère spécifique, ou traitements thermiques...) .
Il est également possible de réaliser un polissage fin de type mécano-chimique (« touch polishing » en anglais ) afin d ' améliorer la micro-rugosité des surfaces d ' oxyde . Ce traitement est considéré comme un traitement de surface (très faible enlèvement de matière, de l' ordre de 1 nm à 30 nm) par opposition au procédé d' amincissement par polissage permettant de rattraper, à grande échelle, une topographie des surfaces d ' oxyde . Dans les procédés expliqués ci-dessus , la surface de l' isolant 36 peut être précisément contrôlée par la limitation de la vitesse de croissance ou de la vitesse de gravure lorsqu' il faut effectuer un retrait (cas du niveau 39 d' isolant au-dessus de l' interface masque - semi-conducteur ( figure 6D) ou de l' interface 41 isolant initial - masque ( figure 7D) , ou de l' interface film conducteur - masque ( figure 10B) .
Il est en outre possible, en utilisant par exemple des techniques de mesure optique des épaisseurs des films , telles que notamment l' ellipsométrie, d ' aligner avec précision la surface de l ' isolant 36 réalisé dans les motifs et de l ' interface .
Dans tous les cas , le procédé selon l' invention ne nécessite aucun amincissement par polissage mécano-chimique, et supprime donc les risques évoqués dans l' introduction en liaison avec les figures 5A et 5B .
Un polissage mécano-chimique peut être pratiqué lors de la finition de la ou des surfaces à mettre en contact , mais , encore une fois , cette étape ne fait que polir la surface pour en éliminer certaines rugosités superficielles , ayant un relief d' au plus quelques nm ou d' au plus 20 nm ou 30 nm, et n' est pas un amincissement sur une épaisseur importante , par exemple supérieure à 20 ou 30 nm.
Un procédé selon l' invention permet de réaliser une structure semiconductrice, telle que celle de la figure IB, comportant des zones isolantes , par exemple au moins une première zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 45 , cette première zone isolante ayant une première épaisseur non nulle, de préférence uniforme, et au moins une deuxième zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 45 , ayant une deuxième épaisseur non nulle, de préférence uniforme, et différente de la première épaisseur .
Le procédé selon l' invention permet de réaliser 3 (ou plus ) épaisseurs différentes d' isolant dans un même substrat . Il est possible, pour cela, de réitérer le procédé avec plusieurs niveaux de masques déposés consécutivement . Il est également possible de réaliser des cavités de profondeurs différentes , de générer l' oxyde ou l' isolant , puis de gérer les surépaisseurs locales d' oxyde par des gravures localisées .
Un procédé selon l' invention permet de réaliser une structure semi-conductrice, telle que celle de la figure 2B, comportant des zones isolantes , par exemple au moins une première zone isolante en surface, ou enterrée si le substrat est assemblé avec une couche telle que la couche 245 , ayant une première épaisseur non nulle, de préférence uniforme, et au moins une deuxième zone semi-conductrice en surface ou enterrée si le substrat est assemblé avec une couche telle que la couche 245.
Si il est réitéré, ce procédé permet de réaliser 2 épaisseurs p différentes et/ou deux largeurs L différentes d' isolant dans un même substrat , alternant avec des zones semi-conductrices . On peut également réaliser des zones 36 en un premier type d' isolant puis des zones d' un autre type d' isolant .
La figure 14 représente un substrat semi- conducteur 30 avec des zones 36 , 36-1 isolantes qui peuvent être différentes par leurs dimensions géométriques (profondeur et/ou largeur) et/ou par les natures des matériaux qui les constituent .
Ces différentes zones isolantes sont obtenues par réitération d' un procédé selon l' invention, avec des masques différents lors des différentes étapes de formation des différentes zones isolantes .
Un procédé selon l' invention permet de réaliser une structure semi-conductrice, telle que celle de la figure 8B, comportant des zones isolantes , par exemple au moins une première zone isolante en surface ou enterrée, ayant une première épaisseur non nulle, de préférence uniforme, et au moins une deuxième zone conductrice en surface ou enterrée, ayant une deuxième épaisseur, de préférence uniforme, éventuellement différente de la première épaisseur .
Quel que soit le mode de réalisation envisagé, il est possible de former sur un composant selon l' un des procédés ci-dessus un film d' un matériau isolant . Par exemple, sur les figures 13A et 13B sont représentées les structures des figures 6E et 8E avec un tel film isolant 100 , par exemple en AlN . Si il y a assemblage avec un autre substrat , un tel film peut être présent sur la surface de cet autre substrat . Lorsqu' un composant selon l' invention est assemblé avec un deuxième substrat (voir par exemple figures 6F - 6J, ou 8F - 8H) le deuxième substrat 50 , 60 peut comporter au moins une zone de première conductivité et une zone de deuxième conductivité en surface . Il peut aussi comporter au moins une partie de circuit ou de composant en surface destinée à être la face d' assemblage avec le substrat 30. Le deuxième substrat peut donc être lui aussi structuré . L' assemblage avec le premier substrat peut alors mettre en œuvre un alignement des deux substrats .
Lors d' un assemblage avec un deuxième substrat , il a été indiqué que, pour augmenter l' adhérence des plaques ou des substrats , la structure empilée peut être soumise à un traitement thermique . En outre, si le traitement thermique est effectué à haute température (par exemple supérieur ou égal à HO O 0C) , on peut provoquer la disparition à l ' interface de collage d' un oxyde résiduel extrêmement fin . En vue de faciliter la disparition de cet oxyde éventuel d ' interface on essayera autant que possible de minimiser le désalignement cristallographique entre les deux plaques de substrat (par exemple de silicium) assemblées . D ' autres exemples de réalisation vont maintenant être donnés :
Premier exemple :
Dans ce premier exemple, le film 32 de nitrure est déposé par une technique de dépôt en phase vapeur assistée par plasma (PECVD en anglais ) ou par une technique de dépôt en basse pression (LPCVD en anglais ) . Ce film a une épaisseur de 80 nanomètres ( figure 6A) . Les motifs 34 sont gravés dans le nitrure et le silicium avec un procédé de type RIE (reactive ion etching) et ont une profondeur de 50 nanomètres dans le silicium ( figure 6C) .
L ' oxyde thermique 36 est obtenu dans ces motifs par un traitement thermique à 9000C sous atmosphère de vapeur d ' eau . Son épaisseur est de 100 nanomètres . La surface 37 de l ' oxyde généré dans les motifs gravés est au niveau de l ' interface 35 nitrure-silicium.
La plaque ainsi structurée est soumise à une attaque chimique par de l ' acide ortho phosphorique à 14 O 0C . Les zones recouvertes de nitrure sont mises à nu . La plaque structurée est plane, lisse, compatible avec un collage moléculaire ultérieur .
La plaque est alors nettoyée de façon à supprimer les éventuels hydrocarbures , à retirer les particules , et à rendre la surface hydrophile .
Cette première plaque structurée est alors collée sur une deuxième plaque 60 de silicium oxydé, l' épaisseur du film d ' oxyde étant de 20 nanomètres ( figure 6H) , cette deuxième plaque étant nettoyée suivant la même procédure . La structure empilée est soumise à un traitement thermique à HO O 0C pendant 2h sous atmosphère d ' argon . La seconde plaque de silicium de cette structure empilée est alors amincie, par exemple par une technique de meulage pour ne laisser, par exemple, que 25 micromètres de silicium 64. On obtient de cette façon une structure empilée de type MSOI .
Une variante de cet exemple peut être réalisée pour obtenir des zones d' isolants plus épais dans la plaque de silicium. Le film de nitrure est déposé par exemple par LPCVD . L' épaisseur du film de nitrure est adaptée en fonction de la diminution en épaisseur qu' il subira lors de l' oxydation thermique ultérieure (comme expliqué ci-dessus an liaison avec la figure 12A) . Par exemple il aura une épaisseur initiale de 180nm. Dans cette variante, les motifs gravés ont une profondeur de gravure du silicium de l , 5μm ( figures 15A, 15B) .
Une oxydation thermique est utilisée à HO O 0C pour générer par exemple environ 3μm d ' oxyde en atmosphère humide (procédés de type "steam" , classique en microélectronique) . Dans ce cas , l' épaisseur du film de nitrure est diminuée par oxydation d' environ HOnm. Après une étape de retrait de l' oxyde généré, lors de cette oxydation, à la surface du film de nitrure, il ne reste qu' environ 70nm de nitrure .
Dans un tel cas apparaissent ( figure 15C) en bordure des motifs des zones 700 de débordement de l ' oxyde consistant en une surépaisseur locale de l ' oxyde par rapport au niveau supérieur 701 du masque 31 (par exemple masque de nitrure) . Ces zones de débordement représentent une très faible densité surfacique de la face en cours de structuration . L ' usage d ' un procédé de planarisation, suivant une technique connue par ailleurs (voir par exemple le chapitre de planarisation d' oxydes dans le livre Chemical Mechanical Planarization of Microelectronic Materials , J . Steigerwald et al . , John Wiley & Sons , New York, 1997 ) permet l ' élimination de ces zones de débordement ( figure 15D) . Par gravure chimique on baisse la hauteur d ' isolant (ici SiO2 ) c ' est-à-dire le niveau supérieur de l ' oxyde des motifs pour l ' amener au niveau inférieur du nitrure, en laissant , par rapport à ce même niveau, une légère surépaisseur d ' oxyde ( figure 15E) qui sera retirée lors du retrait du masque de nitrure 31 ( figure 15F) . La surface supérieure de l' oxyde 36 arrive alors au niveau de la surface inférieure du masque 31 , pendant ou après retrait de celui-ci .
Les étapes suivantes sont identiques à celles de l' exemple précédent à partir du retrait du masque de nitrure .
Selon encore une variante ( figure 16A) , on introduit une couche fine d' oxyde 702 sous le film de nitrure 31 servant de masque . Ce film d' oxyde peut être réalisé par une oxydation thermique initiale de la plaque 30 de silicium et avoir par exemple une épaisseur de 20nm. Le film d' oxyde est par exemple gravé juste après la gravure du film de nitrure 31 pour permettre de graver ultérieurement les motifs dans le silicium 30 avec une profondeur de, par exemple, 1 , 5 μm. Une telle variante de procédé permet d' obtenir, in fine, après des étapes similaires à celles décrites ci- dessus en relation avec les figures 15B - 15E, une plaque structurée présentant ( figure 16B) une alternance de zones couvertes d' un film 702 d' oxyde fin (~20nm dans cette variante) et de zones 36 couvertes d' un oxyde plus épais (~3μm dans cet exemple) . Là encore, la surface supérieure de l' oxyde 36 arrive alors au niveau de la surface inférieure du masque 31 , pendant ou après retrait de celui-ci .
Deuxième exemple :
Ce deuxième exemple est une variante du premier exemple .
La plaque structurée est collée sur une deuxième plaque 50 de silicium non oxydé ( figure 6F) . À cause de la procédure de nettoyage, un film d ' oxyde natif est présent sur les zones 40 , 48 de silicium mis à nu de la plaque structurée et sur la deuxième plaque de silicium. Des traitements thermiques à haute température, par exemple supérieure à HO O 0C pendant deux heures permettent de faire disparaître localement cet oxyde . On obtient de cette façon une structure empilée de type PSOI . En vue de faciliter la disparition de l ' oxyde éventuel d ' interface on essayera autant que possible de minimiser le désalignement cristallographique entre les deux plaques de silicium collées .
Troisième exemple :
Dans ce troisième exemple, une première plaque 30 de silicium est oxydée thermiquement à 900 ° sous atmosphère d ' oxygène sec, pour générer un film 33 d ' oxyde de 20 nanomètres d ' épaisseur ( figure 8A) . On dépose sur ce dernier un film 32 de nitrure, par PECVD, d ' une épaisseur de 80 nanomètres . Les motifs 34 sont gravés dans le silicium avec un procédé de type RIE (reactive ion etching) et ont une profondeur de 50 nanomètres dans le silicium ( figure 8C) .
L ' oxyde thermique 36 est obtenu dans ces motifs par un traitement thermique à 9000C sous atmosphère de vapeur d ' eau . Son épaisseur est de 140 nanomètres . La surface 37 de l ' oxyde 36 généré dans les motifs gravés est au niveau de l ' interface 41 nitrure-oxyde de silicium déposé initialement ( figure 8D) .
La plaque ainsi structurée est soumise à une attaque chimique par de l ' acide ortho phosphorique à 14 O 0C . Les zones recouvertes de nitrure sont attaquées . La surface de la plaque structurée est alors constituée d' oxyde thermique ( figure 8C) . Elle est plane, lisse, compatible avec un collage moléculaire ultérieur . La plaque est alors nettoyée de façon à supprimer les éventuels hydrocarbures , à retirer les particules , à rendre la surface hydrophile .
Cette première plaque 50 structurée est alors collée sur une deuxième plaque de silicium non oxydé nettoyée suivant la même procédure ( figure 8F) . La structure empilée est soumise à un traitement thermique, par exemple à HO OC0 , pendant 2 h sous atmosphère d ' argon . La seconde plaque de silicium de cette structure empilée est alors amincie par une technique de meulage pour ne laisser, par exemple, que 20 micromètres de silicium 52. On obtient de cette façon une structure empilée de type MSOI . La variante du premier exemple décrite ci- dessus en liaison avec les figures 16A et 16B est également une variante de ce troisième exemple .
Quatrième exemple :
Ce quatrième exemple est une variante du troisième exemple .
L' épaisseur du film 33 d ' oxyde initial est de 10 nanomètres ( figure 8A) . L ' épaisseur du film de nitrure et la profondeur des motifs gravés dans le silicium sont identiques à l ' exemple précédent .
L ' oxyde 36 généré dans les motifs 34 a une épaisseur de 120 nanomètres . La fin de la préparation de cette première plaque structurée est identique à l ' exemple 3. Cette première plaque est alors collée sur une deuxième plaque de silicium oxydé, l' épaisseur de l ' oxyde de cette deuxième plaque étant de 10 nanomètres , réalisé par oxydation thermique à 9000 C sous oxygène sec, cette deuxième plaque étant nettoyée suivant la même procédure .
La structure empilée est soumise à un traitement thermique, par exemple à HO O 0C pendant 2 h, sous atmosphère d ' argon .
La seconde plaque de silicium de cette structure empilée est alors amincie par une technique de meulage pour ne laisser, par exemple, que 5 micromètres de silicium 52. On obtient de cette façon une structure empilée de type MSOI ( figure 8F) .
Cinquième exemple : Dans ce cinquième exemple, variante du quatrième exemple, la seconde plaque 50 est implantée par des ions d ' hydrogène, par exemple à l ' énergie de
70KeV et avec des doses de 5.1016 at/cm2, avant d ' être nettoyée et collée sur la première plaque structurée .
Une fracture est induite dans cette seconde plaque lorsqu ' on soumet la structure empilée par exemple à un traitement thermique à 5000C pendant 30 minutes . Un film 52 de silicium d ' une épaisseur voisine de 0 , 5 micromètre est obtenu, solidarisé par collage moléculaire avec la première plaque structurée . La structure empilée est alors soumise à un traitement thermique à haute température, par exemple supérieure à 10000C, de façon à consolider le collage moléculaire . On obtient de cette façon une structure empilée de type MSOI à film de silicium superficiel fin .
Sixième exemple : Ce sixième exemple est une variante du troisième, du quatrième ou du cinquième exemple . Un film 33 de 20 nanomètres d ' oxyde est réalisé initialement sur une première plaque ( figure 8A) . Un film 32 de nitrure de 80 nanomètres d ' épaisseur est réalisé par PECVD sur cet oxyde .
Des motifs 34 sont gravés sur cette première plaque avec une profondeur de 50 nanomètres dans le silicium.
Un traitement par oxydation thermique sous atmosphère de vapeur d ' eau permet de réaliser un oxyde 36 de 160 nanomètres d ' épaisseur dans les motifs gravés .
La surface 37 de l ' oxyde réalisé dans les motifs est plus haute (d ' environ 20 nanomètres ) que l ' interface 41 oxyde initial-nitrure .
Une gravure sélective permet de diminuer l ' épaisseur 36 d ' oxyde dans les motifs sans diminuer l ' épaisseur de nitrure . Cette gravure consiste en une attaque par de l ' acide fluorhydrique dilué à 1 % . La vitesse d' attaque de l ' oxyde est de l ' ordre de 6 nanomètres par minute . En particulier, en utilisant des techniques de mesure optique des épaisseurs des films , telles que par exemple l' ellipsométrie, cette étape permet d ' aligner avec précision la surface de l ' oxyde 36 réalisé dans les motifs et l ' interface 41 nitrure / oxyde initial . On obtient alors une surface plane et lisse compatible avec un collage moléculaire ultérieur .
Septième exemple : Dans ce septième exemple, variante du premier ou du deuxième exemple, un film de nitrure de 80 nanomètres d ' épaisseur est réalisé par PECVD sur une première plaque de silicium ( figure 6A) . Des motifs 34 sont gravés sur cette première plaque avec une profondeur de 50 nanomètres dans le silicium. Un traitement par oxydation thermique sous atmosphère de vapeur d ' eau permet de réaliser un oxyde 36 de 120 nanomètres d ' épaisseur dans les motifs gravés ( figure 6D) . La surface 39 de l ' oxyde réalisé dans les motifs est plus haute (de environ 20 nanomètres ) que l ' interface 35 silicium/nitrure . Une gravure sélective permet de diminuer l ' épaisseur d ' oxyde dans les motifs sans diminuer l ' épaisseur de nitrure . Cette gravure consiste en une attaque par de l ' acide fluorhydrique dilué à 1% . La vitesse attaque de l ' oxyde est de l ' ordre de 6 nanomètres par minute . En particulier en utilisant des techniques de mesure optique des épaisseurs des films , telles que par exemple 1' ellipsométrie, cette étape permet d ' aligner avec précision la surface 37 de l ' oxyde réalisé dans les motifs et l ' interface 35 nitrure/oxyde initial . On obtient alors une surface plane et lisse compatible avec un collage moléculaire ultérieur .
Huitième exemple :
On part d ' une plaque 30 de silicium ( figure 17A) , sur laquelle on dépose un film 31 de nitrure de 50nm d' épaisseur .
On couche un film de résine, par exemple positive, puis on insole au travers d ' un premier masque, on effectue la révélation et on forme ainsi un masque avec la résine non insolée .
Par gravure (par ex RIE) on transfère ce masque de résine dans le film de nitrure . On retire la résine restante .
Grâce au masque 31 de nitrure, on grave le silicium 30 , par exemple jusqu ' à une profondeur de 1 , 5 μm, par gravure sèche ( par ex RIE) ou par gravure humide (par ex TMAH) pour former des motifs 34. On dépose alors un film isolant 703 ( figure
17B) , par exemple de silice, de 1 , 6μm d ' épaisseur, et par exemple par une technique de dépôt PECVD ou par une technique de dépôt LPCVD .
On procède ensuite à l' élimination du film de silice à l ' aplomb des zones 31 de nitrure en se servant d ' une technique de litho- gravure basée sur un principe de contre masque, suivant une technique connue par ailleurs (voir par exemple le livre cité ci-dessus , chapitre sur les « Shallow Trench Isolation », p274 ) . Classiquement après le dépôt d ' oxyde, on couche sur l ' oxyde une résine, par exemple positive, et on provoque une insolation au travers d ' un masque . Ce masque est dit contre-masque car il est complémentaire du premier masque utilisé initialement et il permet de définir une zone 700 de débordement non insolée autour des motifs 34 réalisés initialement .
Après révélation de la résine, il reste un masque de résine à l' aplomb des motifs . Une gravure par exemple sèche (RIE) permet de supprimer, grâce à ce masque de résine, l ' oxyde à l ' aplomb des zones couvertes de nitrure exception faite dans les zones 700 de débordement ( figure 17C) .
Les zones de débordement de l ' oxyde consistent en une surépaisseur locale de l ' oxyde déposé par rapport au niveau supérieur du masque 31 (masque de nitrure dans cet exemple) .
Ces zones de débordement représentent une très faible densité surfacique de la face en cours de structuration . L ' usage d ' un procédé de planarisation, suivant une technique connue par ailleurs (ex voir le chapitre de planarisation d' oxydes dans le livre ci dessus ) permet l ' élimination de ces zones de débordement . Le niveau supérieur du film de silice 36 dans les motifs est alors au voisinage du niveau supérieur du film 31 de nitrure ( figure 17D) .
Par gravure chimique on baisse le niveau supérieur de l ' oxyde des motifs pour l ' amener au niveau inférieur du nitrure 31 en laissant une légère surépaisseur d ' oxyde qui sera retirée lors du retrait du nitrure ( figure 17E) . Par exemple si le film de nitrure a une épaisseur de 50nm, on laissera une surépaisseur d ' oxyde 36 de 5nm. Par exemple aussi, le nitrure 31 est retiré par attaque chimique dans H3PO4 à 16O 0C .
Après le retrait du nitrure, le niveau supérieur de l ' oxyde 36 des motifs 34 est au niveau supérieur des zones de silicium qui étaient sous- jacentes au masque de nitrure ( figure 17F) . La surface supérieure de l' oxyde 36 arrive alors au niveau de la surface inférieure du masque 31 , pendant ou après retrait de celui-ci . Une préparation de surface (nettoyage chimique, activation de surface par CMP ou par plasma ... ) peut être utilisée pour rendre la surface apte à un collage ultérieur . Une telle plaque structurée peut alors être collée sur une autre plaque, par exemple de silicium ou de silicium oxydé .
Selon une variante de cet exemple de réalisation, on introduit une couche fine d' oxyde 702 ( figure 17A) sous le film 31 de nitrure servant de masque . Ce film d' oxyde peut être réalisé par une oxydation thermique initiale de la plaque de silicium et avoir une épaisseur par exemple de 20nm.
Le film d' oxyde est par exemple gravé juste après la gravure du film de nitrure pour permettre de graver ultérieurement les motifs dans le silicium.
Une telle variante de procédé permet d' obtenir, in fine, après des étapes similaires à celles décrites ci-dessus en liaison avec les figures 17B - 17E, une plaque structurée ( figure 17G) présentant une alternance de zones couvertes d' un film 702 d' oxyde fin (~20nm dans cet exemple) et de zones couvertes d' un 36 oxyde plus épais (~l , 5μm dans cet exemple) .
Neuvième exemple :
Sur une plaque de silicium on dépose, par exemple par LPCVD, un film de nitrure, d' environ 120nm d' épaisseur . On couche un film de résine par exemple positive, puis on insole au travers d ' un masque, on effectue la révélation et on forme ainsi, sur le substrat silicium 30 , un masque 31 avec la résine non insolée ( figure 18A) . Par gravure sèche (ex RIE) on transfère ce masque de résine dans le film de nitrure . On retire la résine restante .
Grâce au masque de nitrure, on grave par exemple jusqu ' à une profondeur de 1 , 5 μm le silicium par gravure sèche (par ex RIE) ou par gravure humide (par ex TMAH) pour former par exemple des motifs 34 ( figure 18A) .
On dépose alors ( figure 18B) un premier film 704 de silice de 2 , 5 μm d ' épaisseur par exemple par PECVD ou par LPCVD .
On élimine ce film de silice à l ' aplomb des zones 31 de nitrure en se servant de ces zones de nitrure comme plots d ' arrêt de planarisation, permettant de conserver une bonne homogénéité d ' élimination par un procédé de planarisation, suivant une technique connue par ailleurs (voir le chapitre de planarisation d' oxydes dans le livre déjà cité ci- dessus ) .
On constate, après la première étape de planarisation, que le niveau supérieur 360 de l' oxyde dans le motif 34 est alors en dépression par rapport au niveau supérieur du masque 31 de nitrure d' une hauteur h de l' ordre de 80nm ( figure 18C) .
On dépose alors , par exemple par PECVD ou par LPCVD, un second film 705 de silice de environ 0 , 25 μm d ' épaisseur ( figure 18D) .
Eventuellement une telle démarche peut être effectuée en une ou plusieurs fois et avec des dépôts de films d' oxyde plus ou moins épais pour chaque cycle dépôt / planarisation en se servant de ces zones de nitrure comme plots d ' arrêt de planarisation .
On élimine le film de silice à l ' aplomb des zones 31 de nitrure en se servant de ces zones de nitrure comme plots d ' arrêt de planarisation . On utilise par exemple un procédé de planarisation du même type que précédemment . Le niveau supérieur du film de silice dans les motifs est alors voisin du niveau supérieur du film de nitrure ( figure 18E) .
Par gravure chimique on baisse le niveau supérieur de l ' oxyde des motifs pour l ' amener au niveau inférieur du nitrure en laissant une légère surépaisseur d ' oxyde ( figure 18F) qui sera retirée lors du retrait du masque de nitrure . Par exemple si le film de nitrure a une épaisseur de 50nm, on laissera une surépaisseur e d ' oxyde de 8nm. Par exemple aussi, le nitrure peut être retiré par attaque chimique dans H3PO4.
Après le retrait du nitrure, le niveau supérieur de l ' oxyde 36 des motifs 34 est au niveau supérieur des zones de silicium, qui étaient sous- jacentes au film de nitrure 31 ( figure 18G) . La surface supérieure de l' oxyde 36 arrive donc au niveau de la surface inférieure du masque 31 , pendant ou après retrait de celui-ci . Une préparation de surface (nettoyage chimique, activation de surface par CMP ou par plasma ... ) peut être utilisée pour rendre la surface apte à un collage ultérieur . Une telle plaque structurée peut alors être collée sur une autre plaque, par exemple de silicium, oxydée ou non en surface, suivant que l' application concerne des structures PSOI ou MSOI .
Selon une variante de cet exemple de réalisation, on introduit une couche fine 702 d' oxyde sous le film 31 de nitrure servant de masque ( figure 18A) . Ce film 702 d' oxyde peut être réalisé par une oxydation thermique initiale de la plaque de silicium et avoir une épaisseur par exemple de 20nm.
Le film d' oxyde est par exemple gravé juste après la gravure du film de nitrure pour permettre de graver ultérieurement les motifs dans le silicium.
Une telle variante de procédé permet d' obtenir, in fine, après des étapes similaires à celles décrites ci-dessus en liaison avec les figures 18A - 18F une plaque structurée ( figure 18H) présentant une alternance de zones couvertes d' un film 702 d' oxyde fin (~20nm dans cet exemple) et de zones 36 couvertes d' un oxyde plus épais (~l , 5μm dans cet exemple) .

Claims

REVENDICATIONS
1. Procédé de réalisation d' une structure semi-conductrice, comportant : - la formation contrôlée, à travers un masque ( 31 ) , dans un premier substrat ( 30 ) en un matériau semi-conducteur, d' au moins une première zone en un matériau isolant ( 36 ) , jusqu' au niveau de la surface inférieure ( 35 , 41 ) du masque, avant ou pendant le retrait du masque .
2. Procédé selon la revendication 1 , la formation de matériau isolant comportant une étape de croissance contrôlée dudit matériau isolant , jusqu' au niveau ( 35 ) de la surface inférieure du masque, puis le retrait du masque .
3. Procédé selon la revendication 1 , l' étape de formation d' isolant comportant : - al ) une sous-étape de croissance contrôlée d' un matériau isolant , jusqu' au dessus du niveau de la surface inférieure ( 35 ) du masque,
- a2 ) une sous-étape d' amincissement sélectif du matériau isolant , pour le ramener au niveau ( 35 ) de la surface inférieure du masque .
4. Procédé selon la revendication 1 , la formation d' isolant comportant :
- al ) une sous-étape de croissance contrôlée d' un matériau isolant , jusqu' au dessus du niveau de la surface inférieure ( 35 ) du masque, - a2 ) une sous-étape d' amincissement sélectif du matériau isolant , pour le ramener à un niveau ( 391 , 394 , 394 ) supérieur à la surface inférieure ( 35 ) du masque, maintenant ainsi une couche résiduelle d' isolant au-dessus de cette surface .
5. Procédé selon la revendication 4 , la couche résiduelle étant enlevée au moins en partie lors du retrait du masque .
6. Procédé selon la revendication 4 ou 5 , la couche résiduelle étant enlevée au moins en partie lors du retrait d' une couche superficielle ( 311 ) formée sur la masque ( 31 ) pendant la sous étape al ) .
7. Procédé selon l' une des revendications 3 à 6 , l' étape a2 étant réalisée par attaque chimique .
8. Procédé selon l' une des revendications 3 à 7 , la sous étape al ) étant une étape de croissance contrôlée d' un matériau isolant ( 700 , 703 , 704 , 705 ) au-dessus de la surface supérieure ( 701 ) du masque ( 31 ) .
9. Procédé selon la revendication 8 , l' élimination d' au moins une partie du matériau isolant à l' aplomb du masque ( 31 ) laissant subsister au moins une zone ( 700 ) de débordement .
10. Procédé selon la revendication 8 , l' élimination d' au moins une partie du matériau isolant à l' aplomb du masque ( 31 ) étant uniforme, au moins une partie du masque servant de zones d' arrêt lors de cette élimination ( figure 18E) .
11. Procédé selon la revendication 8 , la sous - étape al ) comportant une sous étape de croissance de zones ( 700 ) de débordement au-dessus de la surface supérieure ( 701 ) du masque ( 31 ) .
12. Procédé selon l' une des revendications
9 ou 11 , comportant en outre une élimination des zones de débordement ( 700 ) .
13. Procédé selon l' une des revendications 1 à 12 , le substrat comportant en outre une couche isolante ( 33 , 702 ) en surface .
14. Procédé selon la revendication 13 , comportant en outre une étape de suppression de la couche d' isolant pour former une alternance de zones semi-conductrices et de zones isolantes .
15. Procédé selon la revendication 13 ou 14 , la couche isolante ( 33 ) ayant une épaisseur comprise entre 1 nm et 0 , 5 μm.
16. Procédé selon l' une des revendications 1 à 15 , le substrat comportant en outre une couche conductrice ( 310 ) en surface .
17. Procédé selon la revendication 16 , la couche conductrice étant en siliciure ou en métal ou en Si dopé .
18. Procédé selon la revendication 16 ou
17 , la couche conductrice étant recouverte d' une couche de protection (410 ) .
19. Procédé selon la revendication 18 , la couche de protection ( 410 ) n' étant pas retirée après retrait du masque ( 31 ) .
20. Procédé selon l' une des revendications 1 à 19, comportant une gravure du premier substrat ( 30 ) en un matériau semi-conducteur, à travers le masque
( 31 ) , formant au moins une zone gravée ( 34 ) dans le matériau semi-conducteur, et éventuellement dans la couche isolante ( 33 ) de surface ou éventuellement dans la couche conductrice ( 310 ) et éventuellement dans sa couche de protection ( 410 ) , le matériau isolant étant formé au moins dans cette zone gravée .
21. Procédé selon la revendication 20 , la zone gravée ( 34 ) ayant une profondeur, dans le premier matériau semi-conducteur, comprise entre 1 nm et 10 μm.
22. Procédé selon l' une des revendications 1 à 21 , le retrait du masque étant réalisé de manière sélective par rapport au matériau isolant .
23. Procédé de réalisation de composant semi-conducteur, comportant :
- la formation ou la croissance contrôlée, dans une première zone d' un substrat ( 30 ) semi-conducteur, et jusqu' au-dessus du niveau ( 35 ) de la surface inférieure d' un masque ( 31 ) recouvrant au moins une deuxième zone du substrat ( 30 ) , ou recouvrant une couche isolante ( 33 ) ou une couche conductrice
( 310 ) ou une couche de protection ( 410 ) d' une couche conductrice ( 310 ) recouvrant au moins une deuxième zone du substrat , d' un isolant ( 36 ) à travers le masque,
- une attaque de l' isolant , sélective par rapport au masque, et une attaque du masque, sélective par rapport à l' isolant , afin de ramener la surface supérieure ( 39) de l' isolant au niveau ( 35 ) défini par la surface inférieure du masque .
24. Procédé selon la revendication 23 , l' attaque de l' isolant laissant subsister une couche résiduelle d' isolant au-dessus du niveau ( 35 ) défini par la surface inférieure du masque ( 31 ) .
25. Procédé selon la revendication 24 , la couche résiduelle étant retirée au moins en partie lors de l' attaque d' une couche superficielle ( 311 ) recouvrant le masque et/ou au moins en partie lors de l' attaque du masque .
26. Procédé selon l' une des revendications 23 à 25 , comportant une gravure ( 34 ) de la première zone du substrat .
27. Procédé selon la revendication 26 , la zone gravée ( 34 ) ayant une profondeur, dans le substrat , comprise entre 1 nm et 10 μm.
28. Procédé selon l' une des revendications
1 à 27 , le matériau semi-conducteur étant en silicium ou en Sii-xGex ( CKx<çl ) .
29. Procédé selon l' une des revendications l à 28 , le matériau isolant étant en SiO2, ou en Al2O3, ou en AlN, ou en SiON, ou en Si3N4, ou en diamant , ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique .
30. Procédé selon l' une des revendications
1 à 29, le masque étant en nitrure Si3N4 , ou en A12O3 ou en AlN .
31. Procédé selon l' une des revendications l à 30 , comportant en outre une étape d' assemblage avec un deuxième substrat ( 50 , 60 ) .
32. Procédé selon la revendication 31 , l' assemblage étant réalisé par adhérence moléculaire .
33. Procédé selon la revendication 31 ou 32 , le deuxième substrat étant en un deuxième matériau semi-conducteur .
34. Procédé selon la revendication 33 , le deuxième substrat comportant en outre une couche ( 62 ) d' isolant sur le deuxième matériau semi-conducteur .
35. Procédé selon la revendication 33 ou
34 , le premier substrat ayant au moins une zone d' un premier type de conductivité, et le deuxième substrat ayant au moins une zone du type de conductivité opposée .
36. Procédé selon l' une des revendications 31 à 35 , comportant en outre une étape d' amincissement du premier et/ou du deuxième substrat .
37. Procédé selon la revendication 36 , l' étape d' amincissement de l' un et/ou de l' autre des substrats étant réalisée par formation d' une couche ou d' une zone de fragilisation .
38. Procédé selon la revendication 37 , la couche ou la zone de fragilisation étant réalisée par une couche de silicium poreux .
39. Procédé selon la revendication 38 , la formation d' une couche ou d' une zone de fragilisation étant réalisée par implantation d' ions dans le premier ou le second substrat .
40. Procédé selon la revendication 39, les ions implantés étant des ions hydrogène ou un mélange d' ions hydrogène et d' ions hélium.
41. Procédé selon la revendication 40 , l' étape d' amincissement étant obtenue par polissage ou gravure .
42. Procédé selon l' une des revendications
31 à 41 , le premier et/ou le deuxième substrat comportant au moins une zone de première conductivité et une zone de deuxième conductivité en surface .
43. Procédé selon l' une des revendications
33 à 42 , le deuxième substrat comportant au moins une partie de circuit ou de composant en surface .
44. Procédé selon l' une des revendications l à 43 , le matériau du premier substrat comportant des zones avec des dopages différents .
45. Procédé selon l' une des revendications 1 à 44 , la formation d' isolant à travers le masque comportant au moins en partie une oxydation thermique du substrat semi-conducteur .
46. Procédé selon la revendication 45 , comportant en outre un dépôt d' isolant ou d' oxyde .
47. Procédé de réalisation d' une structure semi-conductrice comportant la formation : a) - d' une première zone isolante dans un substrat semi-conducteur, b) - puis la formation d' au moins une deuxième zone isolante dans le même substrat , les étapes a) et b) étant effectuées selon l' une des revendications 1 à 45.
48. Procédé selon la revendication 47 , les étapes a) et b) étant effectuées avec des masques différents .
49. Procédé selon la revendications 47 ou 48 , au moins deux des zones isolantes formées ayant des profondeurs et/ou des largeurs différentes dans le substrat et/ou étant formées de matériaux isolants différents .
50. Procédé selon l' une des revendications l à 49, un film isolant ( 100 ) étant réalisé sur au moins un des deux substrats .
51. Dispositif semi-conducteur, comportant un substrat semi-conducteur ( 30 ) , au moins une zone isolante ( 36 ) dans ce substrat , une surface de cette zone isolante affleurant la surface du matériau semi¬ conducteur avec une précision inférieure à +; 5 nm
52. Dispositif semi-conducteur, comportant un substrat semi-conducteur ( 30 ) , au moins une zone isolante ( 36 ) dans ce substrat , une couche ( 310-1 , 310- 2 ) conductrice sur le substrat , en dehors des zones isolantes , cette couche conductrice étant éventuellement recouverte d' une couche de protection ( 410 ) , une surface de la zone isolante affleurant la surface de la couche ( 310 ) conductrice ou éventuellement de la couche de protection ( 410 ) .
53. Dispositif selon la revendication 52 , la couche conductrice étant en siliciure ou en métal ou en Si dopé .
54. Dispositif selon la revendication 52 ou 53 , la surface de la zone isolante affleurant la surface de la couche ( 310 ) conductrice ou éventuellement de la couche de protection ( 410 ) avec une précision inférieure à + 5 nm.
55. Dispositif selon l' une des revendications 52 à 54 , comportant en outre une couche d' un matériau isolant recouvrant la zone isolante et la substrat ou la couche conductrice ( 310-1 , 310-2 ) ou la couche de protection ( 410 ) recouvrant la couche conductrice .
56. Dispositif selon l' une des revendications 51 à 55 , le matériau semi-conducteur étant en silicium ou en Sii-xGex ( CKx_<l ) .
57. Dispositif selon l' une des revendications 51 à 56 , le matériau isolant de la zone isolante étant en SiO2, ou en Al2O3 , ou en AlN, ou en SiON, ou en Si3N4, ou en diamant , ou en HfO2, ou en un matériau diélectrique à forte constante diélectrique .
EP05850920A 2004-10-06 2005-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees Withdrawn EP1797588A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0452284A FR2876220B1 (fr) 2004-10-06 2004-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
PCT/IB2005/054432 WO2006072871A2 (fr) 2004-10-06 2005-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees

Publications (1)

Publication Number Publication Date
EP1797588A2 true EP1797588A2 (fr) 2007-06-20

Family

ID=34951834

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05850920A Withdrawn EP1797588A2 (fr) 2004-10-06 2005-10-06 Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees

Country Status (5)

Country Link
US (1) US7781300B2 (fr)
EP (1) EP1797588A2 (fr)
JP (1) JP5329808B2 (fr)
FR (1) FR2876220B1 (fr)
WO (1) WO2006072871A2 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2897982B1 (fr) * 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US8264466B2 (en) * 2006-03-31 2012-09-11 3M Innovative Properties Company Touch screen having reduced visibility transparent conductor pattern
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2909221B1 (fr) * 2006-11-29 2009-04-17 Commissariat Energie Atomique Procede de realisation d'un substrat mixte.
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
FR2914493B1 (fr) * 2007-03-28 2009-08-07 Soitec Silicon On Insulator Substrat demontable.
JP2009049113A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd Ｓｏｉ基板、ｓｏｉ基板の製造方法及び、半導体加速度センサ
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2932923B1 (fr) 2008-06-23 2011-03-25 Commissariat Energie Atomique Substrat heterogene comportant une couche sacrificielle et son procede de realisation.
FR2932788A1 (fr) 2008-06-23 2009-12-25 Commissariat Energie Atomique Procede de fabrication d'un composant electromecanique mems / nems.
EP2161742A1 (fr) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé pour la fabrication d'un substrat germanium sur un isolateur localement passivé
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8936996B2 (en) * 2010-12-02 2015-01-20 International Business Machines Corporation Structure and method for topography free SOI integration
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
JP5505367B2 (ja) * 2011-05-11 2014-05-28 信越半導体株式会社 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
FR3008190B1 (fr) 2013-07-08 2015-08-07 Commissariat Energie Atomique Procede et dispositif de mesure d'un champ magnetique au moyen d'excitations synchronisees
CN104752311B (zh) * 2013-12-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
FR3039699B1 (fr) * 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
FR3040108B1 (fr) 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184843A (ja) 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JPS61188944A (ja) * 1985-02-18 1986-08-22 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2579809B1 (fr) 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
JPS62120051A (ja) * 1985-11-20 1987-06-01 Fuji Electric Co Ltd 半導体装置の製造方法
US4956314A (en) 1989-05-30 1990-09-11 Motorola, Inc. Differential etching of silicon nitride
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JPH06275710A (ja) * 1993-03-23 1994-09-30 Kawasaki Steel Corp 半導体装置の製造方法
US5466630A (en) 1994-03-21 1995-11-14 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP4144047B2 (ja) 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
US5976945A (en) 1997-11-20 1999-11-02 Vanguard International Semiconductor Corporation Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US5972758A (en) 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6335292B1 (en) 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
FR2795554B1 (fr) 1999-06-28 2003-08-22 France Telecom Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
US6716722B1 (en) 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6245636B1 (en) * 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6235607B1 (en) * 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
JP2002198525A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP3556647B2 (ja) * 2001-08-21 2004-08-18 沖電気工業株式会社 半導体素子の製造方法
US6531375B1 (en) * 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification
JP2003224098A (ja) * 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
WO2004019362A1 (fr) 2002-08-26 2004-03-04 International Business Machines Corporation Commutateur micro-electromecanique active par un diaphragme
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
WO2004059725A1 (fr) 2002-12-20 2004-07-15 S.O.I. Tec Silicon On Insulator Technologies Procede de realisation de cavites dans une plaque de silicium
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
KR100546855B1 (ko) 2002-12-28 2006-01-25 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2004319538A (ja) 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
FR2875947B1 (fr) 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer

Also Published As

Publication number Publication date
WO2006072871A3 (fr) 2006-11-30
US20070202660A1 (en) 2007-08-30
FR2876220B1 (fr) 2007-09-28
JP5329808B2 (ja) 2013-10-30
FR2876220A1 (fr) 2006-04-07
JP2008516443A (ja) 2008-05-15
US7781300B2 (en) 2010-08-24
WO2006072871A2 (fr) 2006-07-13

Similar Documents

Publication Publication Date Title
WO2006072871A2 (fr) Procede d&#39;elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
EP1797587B1 (fr) Procede d&#39;elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
EP1923912B1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte
EP1972002A1 (fr) Procede de realisation simplifiee d&#39;une structure epitaxiee
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d&#39;un substrat et sa face arrière ou une portion de sa face arrière
EP1803683B1 (fr) Procede d&#39;elaboration de nanostructures ordonnées
FR2875947A1 (fr) Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2936356A1 (fr) Procede de dissolution locale de la couche d&#39;oxyde dans une structure de type semi-conducteur sur isolant
WO2005124826A1 (fr) Procede de transfert de plaques
FR3106236A1 (fr) Procédé de fabrication d’un capteur d’image
EP1071122B1 (fr) Procédé de correction des effets topographiques sur substrat en micro electronique
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
EP2765607A1 (fr) Procédé de réalisation d&#39;une couche semi-conductrice présentant au moins deux épaisseurs différentes
FR3009128A1 (fr) Procede de realisation d&#39;un plot conducteur sur un element conducteur
WO2024110364A1 (fr) Procédé de fabrication d&#39;un empilement comprenant une couche isolante
EP4391082A1 (fr) Procédé de réalisation d&#39;un dispositif semi-conducteur comprenant une grille arrière
EP4505511A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
EP4505512A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
FR3125810A1 (fr) Procede de realisation de cavite au sein d’un empilement de materiaux
FR3026561A1 (fr) Procede de realisation d&#39;une structure microelectronique multi-niveaux
FR2929444A1 (fr) Procede de fabrication d&#39;une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
WO2019186035A1 (fr) Procédé de fabrication d&#39;un substrat donneur pour la réalisation d&#39;une structure intégrée en trois dimensions et procédé de fabrication d&#39;une telle structure intégrée

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070404

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

RIN1 Information on inventor provided before grant (corrected)

Inventor name: MORALES, CHRISTOPHE

Inventor name: FOURNEL, FRANCK

Inventor name: MORICEAU, HUBERT

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20091120

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190117