[go: up one dir, main page]

EP1514298A1 - Verfahren zur herstellung einer spacerstruktur - Google Patents

Verfahren zur herstellung einer spacerstruktur

Info

Publication number
EP1514298A1
EP1514298A1 EP03737879A EP03737879A EP1514298A1 EP 1514298 A1 EP1514298 A1 EP 1514298A1 EP 03737879 A EP03737879 A EP 03737879A EP 03737879 A EP03737879 A EP 03737879A EP 1514298 A1 EP1514298 A1 EP 1514298A1
Authority
EP
European Patent Office
Prior art keywords
layer
layers
gate
deposition
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03737879A
Other languages
English (en)
French (fr)
Inventor
Helmut Tews
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1514298A1 publication Critical patent/EP1514298A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Definitions

  • the present invention relates to a method for producing a spacer structure and in particular to a method for producing a spacer structure for field effect transistors in a sub-100 nanometer range.
  • spacer structures or sidewall insulations are used in particular for sufficient isolation of so-called gate stacks and for the self-adjusting formation of source / drain regions.
  • FIGS. 1A and 1B show simplified sectional views to illustrate essential manufacturing steps for producing a spacer structure according to the prior art.
  • gate stacks G with a gate insulation layer 200 and an overlying control or gate layer 300 are formed on a carrier substrate 100, which usually consists of a semiconductor material.
  • an anisotropic etching process such as reactive ion etching (RIE) is carried out in a subsequent production step, as a result of which the final spacer structure S400 is obtained, which provides adequate insulation or adequate protection of the gate stack G and, in addition, self-adjusting formation Source / drain regions S and D in the carrier substrate 100 are made possible, for example, by means of ion implantation (not shown).
  • RIE reactive ion etching
  • the disadvantage of such a conventional method for producing spacer structures is that the dimensions of the respective spacer S400 are not adequately checked.
  • the conformal deposition on the gate stacks G already results in considerable fluctuations in thickness for different spacers S400, the use of reactive ion etching (RIE) also including the risk of damage to a gate insulation layer or a gate oxide.
  • RIE reactive ion etching
  • the invention is therefore based on the object of creating a method for producing a spacer structure which has increased accuracy. According to the invention, this object is achieved by the measures of claim 1.
  • the gate insulation layer having a gate deposition inhibition layer by the subsequent structuring of the gate layer and the cover deposition inhibition layer to form gate stacks and the final deposition of an insulation layer selective to the deposition inhibition layers m of the gate insulation layer and on the gate layer, for the first time spacer structures can also be easily controlled in a sub-100 nanometer range and can be formed with high precision.
  • the elimination of the reactive ion etching process that is normally used means that there is no risk of damaging the sensitive gate insulation layers.
  • an implantation for forming weakly doped doping regions in the semiconductor substrate is preferably carried out, as a result of which a channel length can be set very precisely and in a self-adjusting manner using the spacer structure.
  • a further isolation layer can preferably be carried out selectively with respect to the anti-deposition layers to form an expanded spacer structure and a further implantation to form source / dram areas in the semiconductor substrate, as a result of which a spacer structure with improved insulation properties is obtained which is suitable to form the terminal regions of a respective Feldef ⁇ Stammtransistors ustierend itself.
  • the deposition inhibition layers preferably consist of a nitride layer and / or an oxynitride layer with a high nitrogen content, an ozone-assisted TEOS deposition being carried out during the selective formation of the insulation layer. leads. In this case, you not only get a particularly high-quality gate dielectric, but also a particularly high selectivity in the deposition using standard materials.
  • the thin residual layers formed in the selective deposition on the deposition inhibiting layers can be removed by wet etching, as a result of which contact openings for the source / dram areas and the gate layer can be formed in a particularly simple manner.
  • the selectively deposited insulation layers can be thermally cured and thus compressed.
  • the deposition inhibition layers for exposing the gate layer and the source / dram regions in the semiconductor substrate are preferably removed, a siliconizable material is deposited over the entire surface and then a conversion of a surface layer of the exposed semiconductor substrate and the gate layer using the siliconizable material designed to form highly conductive connection areas.
  • FIGS. 1A and 1B simplified sectional views to illustrate essential manufacturing steps in the manufacture of a spacer structure according to the prior art
  • Figures 2A to 2F simplified sectional views to illustrate essential manufacturing steps in the manufacture of a spacer structure according to the invention.
  • FIGS. 2A to 2F show simplified sectional views to illustrate essential production steps in the production of a spacer structure according to the present invention, reference being made, for example, to a standard process for producing CMOS transistors.
  • active areas can first be formed, for example, by means of an STI method (shallow trench isolation) in a carrier substrate 1, which preferably consists of a silicon semiconductor substrate. Subsequently, in order to implement a gate insulation layer 2 with at least one gate deposition layer 2A, a nitride layer such as Si 3 N_ ⁇ and / or oxynitride layer with a high nitrogen content (SiON) is formed on the carrier substrate 1, for example by a deposition process.
  • a nitride layer such as Si 3 N_ ⁇ and / or oxynitride layer with a high nitrogen content (SiON) is formed on the carrier substrate 1, for example by a deposition process.
  • SiON high nitrogen content
  • this gate insulation layer 2 can also consist of a multiple layer consisting of the gate deposition inhibition layer 2A described above (nitride layer and / or oxynitride layer with a high nitrogen content) and an oxide layer 2B such as SiO 2 . In this way, in particular in the area of non-volatile semiconductor memory elements, improved charge retention properties can be achieved.
  • a control or gate layer 3 is then formed in accordance with FIG. 2A, preferably approximately 100 to 150 nanometer thick semiconductor material (polysilicon or polysiGe) being deposited.
  • a cover anti-deposition layer 4 is also formed, which in the same way as the gate anti-deposition layer 2A has a nitride layer and / or oxynitride layer with a high nitrogen content.
  • An approximately 5 to 10 nanometer thick silicon nitride layer 4 is preferably deposited on the surface of the gate layer 3 by means of an LPCVD process (low pressure chemical vapor deposition).
  • LPCVD process low pressure chemical vapor deposition
  • a hard mask layer 5 can be formed on the surface of the covering / deposition inhibition layer 4, for example an approximately 50 nanometer thick TEOS layer being deposited as an oxide hard mask.
  • the actual structuring then takes place using conventional and therefore not shown, for example, photolithographic processes, a resist material being applied, exposed and structured and then the hard mask 5 being structured first using the structured resist.
  • the resist is then removed or stripped and the actual structuring of the layers 3 and 4 is carried out using the structured hard mask 5 to form gate stacks G, the gate deposition inhibiting layer 2A also being used as an etching stop layer.
  • An anisotropic etching process is usually used here, in which case the hard mask 5 is finally removed and a sectional view according to FIG. 2B is obtained.
  • an insulation layer 6 is now selectively deposited selectively with respect to the gate deposition inhibition layer 2A between the gate stacks G and the cover deposition inhibition layer 4 on the gate stacks G.
  • selectivities are obtained with an oxide deposition in a range from 5 to 10, which is why a high oxide growth occurs on the side walls of the gate stack G, while only a small oxide growth can be observed on the horizontal surface of the deposition inhibiting layers 2A and 4.
  • spacer structures with a thickness of, for example, 12 to 15 can be created Nanometers can be easily controlled and adjusted with high precision, which is why field-effect transistors in the sub 100 nanometer range can now be implemented in a simple and precise manner. In particular, however, no additional anisotropic etching processes such as reactive ion etching (RIE) have to be used in this production process, which is why damage or destruction of the sensitive gate insulation layers can be reliably prevented.
  • RIE reactive ion etching
  • weakly doped connection doping regions LDD can subsequently be formed in a self-adjusting manner in the semiconductor substrate 1 using the selectively deposited insulation layer 6, as a result of which effective channel lengths can be set very precisely, in particular in the case of very small structures below 100 nanometers.
  • An ozone-assisted TEOS deposition process is preferably used for the selective deposition of the insulation layer 6, which can be implemented in a conventional chemical gas deposition device and with which a 0-zone-activated TEOS (tetraethyl orthosilicate) is produced can.
  • a 0-zone-activated TEOS tetraethyl orthosilicate
  • the growth of the insulation layer 6 or of the TEOS is strongly dependent on the exposed silicon surfaces. As a result, a significantly lower one occurs
  • the gas flow ratio of TEOS to the ozone-containing gas has the value 10, while in the case of the stable or steady state of the gas flow ratio it has the value 0.4 after about one minute.
  • This method advantageously also reduces the thickness of the anti-deposition layers 2A and 4, which results in a simplified removal of these layers at a later point in time. Since such a process is also at temperatures between 350 degrees Celsius to 600
  • the thermal loads for the semiconductor circuits to be formed can be kept low, in particular in a lower temperature range.
  • a so-called “densification anneal” or an additional oxidation step for densifying the selectively deposited insulation layer 6 can be carried out, as a result of which the electrical properties and in particular the insulation properties of this layer can be further improved.
  • the selectively istschie ⁇ dene insulating layer may by means of a conventional Nassatz- The process is etched in such a way that the very thin residual layers formed on the anti-deposition layers 2A and 4 are completely removed and thus the gate anti-deposition layer 2A and the cover anti-deposition layer 4 are exposed.
  • one or more further insulation layer (s) 7 can in turn be deposited selectively with respect to the anti-deposition layers 2A and 4, a thicker, preferably approximately 30 to 50 nanometer thick oxide layer now being formed on the rare walls of the gate stack G.
  • the selective deposition method according to FIG. 2D again corresponds essentially to the selective deposition method according to FIG. 2C, which is why a repeated description is not given below.
  • a further implantation 12 for forming the actual source / dramatic S / D in the semiconductor substrate 1 can be carried out, as a result of which reduced resistances in the Source- / Dramgeb ⁇ eten and improved electrical properties for the spacer structure consisting of the insulation layers 6 and 7 obtained.
  • thermal healing can take place to improve the electrical properties of the spacer structure, as a result of which the deposited oxide is compacted and the damage to the substrate 1 that occurs during implantation is healed.
  • a wet etching is carried out in a subsequent step, for example, as a result of which the anti-deposition layers 2A and 4 are removed and the semiconductor substrate 1 and the gate layer 3 are exposed.
  • a nitride wet-etching process is preferably carried out.
  • siliconizable material or a siliconizable metal layer such as cobalt, nickel or platinum can be used be deposited over the entire surface.
  • a conversion of the crystalline surface layer of the semiconductor substrate 1 or polycrystalline surface layer of the gate layer 3 is then carried out using the siliconizable material to form highly conductive connection regions 8, with no silicide on the surfaces of this material that are not in contact with semiconductor material (silicon) is formed, but the deposited material (metal) remains, which in turn allows selective etching back of the deposited layer by means of a preferably wet chemical etching process.
  • a large number of structuring steps can be carried out to form the spacer structures and the connection regions, which is why the manufacturing costs are further reduced.
  • the transistor structure is completed in the usual way, which is why a detailed description is omitted below.
  • CMOS transistor has been described above with reference to a CMOS transistor, although it is not restricted to this and in the same way comprises other semiconductor components which have field effect transistors with spacer structures, such as, for example, non-volatile semiconductor memory elements.
  • the invention is not limited to the described nitride and / or oxynitride layers as anti-deposition layers in connection with the described Selox method, but also includes alternative anti-deposition layers and associated selective deposition methods.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Spacerstruktur mit den Schritten: Ausbilden einer Gate-Isolationsschicht (2) mit einer Gate-Abscheidehemmschicht (2A), einer Gateschicht (3) und einer Abdeck-Abscheidehemmschicht (4) auf einem Halbleitersubstrat (1), und Strukturieren der Gateschicht (3) und der Abdeck-Abscheidehemmschicht (4) zum Ausbilden von Gatestapeln (G), wobei unter Verwendung der Abscheidehemmschichten (2A, 4) zum hochpräzisen Ausbilden einer Spacerstruktur eine Isolationsschicht (6) selektiv abgeschieden wird.

Description

Beschreibung
Verfahren zur Herstellung einer Spacerstruktur
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Spacerstruktur und insbesondere auf ein Verfahren zur Herstellung einer Spacerstruktur für Feldeffekttransistoren in einem Sub-100 Nanometer-Bereich.
Bei der Realisierung von Feldeffekttransistoren, wie sie beispielsweise in MOS-Transistoren aber auch in nichtfluchtigen Speichertransistoren Verwendung finden, werden insbesondere für eine ausreichende Isolierung von sogenannten Gatestapeln und zur selbstjustierenden Ausbildung von Source-/Draingebie- ten sogenannte Spacerstrukturen bzw. Seitenwandisolationen verwendet .
Figuren 1A und 1B zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte zur Her- Stellung einer Spacerstruktur gemäß dem Stand der Technik. Gemäß Figur 1A werden hierbei auf einem Tragersubstrat 100, welches üblicherweise aus einem Halbleitermaterial besteht, Gatestapel G mit einer Gate-Isolationsschicht 200 und einer darüber liegenden Steuer- bzw. Gateschicht 300 ausgebildet. Anschließend wird eine Isolationsschicht 400 mit im Wesentlichen konstanter Dicke, d.h. konform an der Oberflache des Tragersubstrats 100 und der Gatestapel G abgeschieden.
Gemäß Figur 1B wird in einem nachfolgenden Herstellungs- schritt ein anisotropes Atzverfahren durchgeführt, wie z.B. reaktives Ionenatzen (RIE) , wodurch man die endgültige Spacerstruktur S400 erhalt, welche eine ausreichende Isolierung bzw. einen ausreichenden Schutz der Gatestapel G und darüber hinaus ein selbstjustierendes Ausbilden der Source- /Draingebiete S und D im Tragersubstrat 100 beispielsweise mittels (nicht dargestellter) Ionenimplantation ermöglicht. Nachteilig ist 3edoch bei einem derartigen herkömmlichen Verfahren zur Herstellung von Spacerstrukturen eine nur unzureichende Kontrolle der Abmessungen der jeweiligen Spacer S400. Genauer gesagt ergeben sich durch die konforme Abscheidung auf den Gatestapeln G bereits beträchtliche Dickenschwankungen für unterschiedliche Spacer S400, wobei ferner der Einsatz des reaktiven Ionenatzens (RIE) die Gefahr der Beschädigung einer Gate-Isolationsschicht bzw. eines Gateoxids beinhaltet. Darüber hinaus gibt es zum Teil betrachtliche Atzra- tenschwankungen, welche abhangig von einer jeweiligen Lage auf dem Wafer und von der räumlichen Dichte der Gates sind. Hierdurch ergeben sich wiederum unterschiedlich dicke Spacerstrukturen.
Insbesondere bei der Herstellung von Feldeffekttransistoren m einem Sub-100 Nanometer-Bereich, wie sie n naher Zukunft standardmäßig durchgeführt wird, sind jedoch derartige Schwankungen in den verwendeten Spacerstrukturen nicht tole- rierbar. Dies liegt einerseits daran, dass der minimale Ab- stand zwischen benachbarten Gatestapeln G in gleicher Weise verringert wird, was in erheblichen Problemen bei der Abscheidung von Isolationsschichten und dem Freiatzen des Tragersubstrats resultiert. Da diese Spacerstrukturen somit als selbstjustierende Masken für die Ausdehnungen von lmplantier- ten Source-/Dramgebιeten wirken, können derartige herkömmliche Herstellungsverfahren zur Realisierung von Spacern insbesondere bei Strukturbreiten in der Größenordnung von 30 Nano- metern nicht mehr verwendet werden. Diesbezüglich sind insbesondere die Schwierigkeiten bei der Lithographie, dem Atzen des Gatestapels sowie dem Atzen der eigentlichen Spacer zu nennen .
Der Erfindung liegt daher die Aufgabe zu Grunde ein Verfahren zur Herstellung einer Spacerstruktur zu schaffen, welches ei- ne erhöhte Genauigkeit aufweist. Erfindungsgemaß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelost.
Insbesondere durch das Ausbilden einer Gate-Isolations- schicht, einer Gateschicht und einer Abdeck-Abscheidehemmschicht auf einem Halbleitersubstrat , wobei die Gate-Isola- tionsschicht eine Gate-Abscheidehemmschicht aufweist, durch das nachfolgende Strukturieren der Gateschicht und der Abdeck-Abscheidehemmschicht zum Ausbilden von Gatestapeln und das abschließende Abscheiden einer Isolationsschicht selektiv zu den Abscheidehemmschichten m der Gate-Isolationsschicht und auf der Gateschicht können erstmalig Spacerstrukturen auch in einem Sub-100 Nanometer-Bereich leicht kontrollierbar und hoch genau ausgebildet werden. Durch den Wegfall des ub- licherweise verwendeten reaktiven Ionenatzverfahrens besteht darüber hinaus keine Gefahr der Beschädigung der empfindlichen Gate-Isolationsschichten .
Vorzugsweise wird in einem weiteren Schritt eine Implantation zum Ausbilden von schwach dotierten Dotiergebieten im Halbleitersubstrat durchgeführt, wodurch man eine Kanallange sehr präzise und selbstjustierend unter Verwendung der Spacerstruktur einstellen kann.
Vorzugsweise kann in einem weiteren Schritt eine weitere Iso- lationsschicht selektiv zu den Abscheidehemmschichten zum Ausbilden einer erweiterten Spacerstruktur und eine weitere Implantation zum Ausbilden von Source-/Dramgebιeten im Halbleitersubstrat durchgeführt werden, wodurch man eine Spacer- Struktur mit verbesserten Isolationseigenschaften erhalt, die geeignet ist, die Anschlussgebiete eines jeweiligen Feldef¬ fekttransistors selbst ustierend auszubilden.
Vorzugsweise bestehen die Abscheidehemmschichten aus einer Nitridschicht und/oder einer Oxinitridschicht mit einem hohen Stickstoffgehalt, wobei beim selektiven Ausbilden der Isolationsschicht eine Ozon-unterstutzte TEOS-Abscheidung durchge- fuhrt wird. In diesem Fall erhalt man nicht nur ein besonders hochwertiges Gatedielektrikum, sondern darüber hinaus eine besonders hohe Selektivität bei der Abscheidung unter Verwendung von Standard-Materialien.
Optional können die bei der selektiven Abscheidung entstehenden dünnen Restschichten auf den Abscheidehemmschichten durch Nassatzen entfernt werden, wodurch auf besonders einfache Weise Kontaktoffnungen für die Source-/Dramgebιete und die Gateschicht ausgebildet werden können.
Zur weitern Verbesserung der elektrischen Eigenschaften der Spacerstruktur können die selektiv abgeschiedenen Isolations- schichten thermisch ausgeheilt und damit verdichtet werden.
Vorzugsweise werden m einem weiteren Schritt die Abscheidehemmschichten zum Freilegen der Gateschicht und der Source- /Dramgebiete im Halbleitersubstrat entfernt, ein silizierfa- higes Material ganzflachig abgeschieden und anschließend eine Umwandlung einer Oberflachenschicht des freigelegten Halblei- tersubstrats und der Gateschicht unter Verwendung des sili- zierfahigen Materials zum Ausbilden von hochleitfahigen An- schlussbereichen ausgebildet. In den weiteren Unteranspruchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachfolgend anhand eines Ausfuhrungsbei- spiels unter Bezugnahme auf die Zeichnung naher beschrieben.
Es zeigen:
Figuren 1A und 1B vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer Spacerstruktur gemäß dem Stand der Technik;
und Figuren 2A bis 2F vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer erfindungsgemäßen Spacerstruktur.
Figuren 2A bis 2F zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer Spacerstruktur gemäß der vorliegenden Erfindung, wobei beispielsweise auf einen Standardprozess zur Herstellung von CMOS-Transistoren verwiesen wird.
Demzufolge können zunächst (nicht dargestellte) aktive Gebiete beispielsweise mittels eines STI-Verfahrens (Shallow Trench Isolation) in einem Trägersubstrat 1, welches vorzugsweise aus einem Siliziumhalbleitersubstrat besteht, ausgebil- det werden. Anschließend wird zur Realisierung einer Gate- Isolationsschicht 2 mit zumindest einer Gate-Abscheidehem - schicht 2A eine Nitridschicht wie z.B. Si3N_ι und/oder Oxi- nitridschicht mit einem hohen Stickstoffgehalt (SiON) beispielsweise durch ein Abscheideverfahren auf dem Trägersub- strat 1 ausgebildet. Alternativ kann gemäß Figur 2A diese Ga- te-Isolationsschicht 2 auch aus einer Mehrfachschicht bestehend aus der vorstehend beschriebenen Gate-Abscheidehemm- schicht 2A (Nitridschicht und/oder Oxinitridschicht mit hohem Stickstoffgehalt ) und einer Oxidschicht 2B wie z.B. Si02 be- stehen. Insbesondere im Bereich von nichtflüchtigen Halbleiterspeicherelementen können auf diese Weise verbesserte La- dungshalteeigenschaften realisiert werden.
Anschließend wird gemäß Figur 2A eine Steuer- bzw. Gate- schicht 3 ausgebildet, wobei vorzugsweise ca. 100 bis 150 Na- nometer dickes Halbleitermaterial ( Polysilizium oder Poly- SiGe) abgeschieden wird.
An der Oberfläche der Gateschicht 3 wird ferner eine Abdeck- Abscheidehemmschicht 4 ausgebildet, die in gleicher Weise wie die Gate-Abscheidehemmschicht 2A eine Nitridschicht und/oder Oxinitridschicht mit einem hohen Stickstoffgehalt aufweist. Vorzugsweise wird mittels eines LPCVD-Verfahrens (Low Pressu- re Chemical Vapor Deposition) eine ca. 5 bis 10 Nanometer dicke Siliziumnitridschicht 4 an der Oberfläche der Gateschicht 3 abgeschieden. Zur Strukturierung der aus den Schichten 3 und 4 bestehenden Schichtenfolge kann beispielsweise eine Hartmaskenschicht 5 an der Oberfläche der Abdeck- Abscheidehemmschicht 4 ausgebildet werden, wobei beispielsweise eine ca. 50 Nanometer dicke TEOS-Schicht als Oxid- Hartmaske abgeschieden wird.
Die eigentliche Strukturierung erfolgt anschließend unter Verwendung von herkömmlichen und daher nicht dargestellten beispielweise fotolithographischen Prozessen, wobei ein Re- sistmaterial aufgebracht, belichtet und strukturiert wird und anschließend unter Verwendung des strukturierten Resists zunächst die Hartmaske 5 strukturiert wird. Anschließend wird der Resist entfernt bzw. gestrippt und die eigentliche Strukturierung der Schichten 3 und 4 unter Verwendung der strukturierten Hartmaske 5 zum Ausbilden von Gatestapeln G durchge- führt, wobei die Gate-Abscheidehemmschicht 2A ferner als Ätz- Stoppschicht verwendet wird. Üblicherweise wird hierbei ein anisotropes Ätzverfahren verwendet, wobei abschließend die Hartmaske 5 entfernt wird und man eine Schnittansicht gemäß Figur 2B erhält.
Gemäß Figur 2C erfolgt nunmehr eine selektive Abscheidung einer Isolationsschicht 6 selektiv zu der Gate-Abscheidehemmschicht 2A zwischen den Gatestapeln G und der Abdeck-Abscheidehemmschicht 4 auf den Gatestapeln G. Insbesondere bei den vorzugsweise verwendeten Nitrid- und/oder Oxinitridschichten erhält man bei einer Oxidabscheidung Selektivitäten in einem Bereich von 5 bis 10, weshalb sich an den Seitenwänden der Gatestapel G ein hohes Oxidwachstum einstellt, während an der horizontalen Oberfläche der Abscheidehemmschichten 2A und 4 lediglich ein geringes Oxidwachstum zu beobachten ist. Unter Verwendung einer derartigen selektiven Oxidabscheidung können Spacerstrukturen mit einer Dicke von beispielsweise 12 bis 15 Nanometern leicht kontrollierbar und hoch genau eingestellt werden, weshalb nunmehr auch Feldeffekttransistoren im Sub- 100-Nanometer-Bereιch auf einfache und präzise Art und Weise realisiert werden können. Insbesondere müssen jedoch bei die- sem Herstellungsverfahren keine zusätzlichen anisotropen Atzverfahren wie z.B. reaktives Ionenatzen (RIE) verwendet werden, weshalb eine Beschädigung bzw. Zerstörung der sensiblen Gate-Isolationsschichten zuverlässig verhindert werden kann.
Gemäß Figur 2C können in einem optionalen Implantations- schritt nachfolgend schwach dotierte Anschluss-Dotiergebiete LDD unter Verwendung der selektiv abgeschiedenen Isolationsschicht 6 selbstjustierend im Halbleitersubstrat 1 ausgebildet werden, wodurch effektive Kanallangen insbesondere bei sehr kleinen Strukturen unterhalb von 100 Nanometer sehr genau eingestellt werden können.
Vorzugsweise wird für die selektive Abscheidung der Isolationsschicht 6 ein Ozon-unterstutztes TEOS-Abscheideverfahren verwendet, welches m einer herkömmlichen chemischen Gasab- scheidevorrichtung realisiert werden kann und mit dem ein 0- zon-aktiviertes TEOS (Tetra-Athyl-Ortho-Silikat ) hergestellt werden kann. Das Wachstum der Isolationsschicht 6 bzw. des TEOS ist hierbei stark abhangig von den frei liegenden Sili- ziumoberflachen . Demzufolge tritt ein bedeutend geringeres
TEOS-Wachstum an den Abscheidehemmschichten 2A und 4 auf, die im Falle von Nitridschichten ca. ein Fünftel des Wachstums von dem auf reinen Silizium betragen.
Vorzugsweise erhalt man eine TEOS-Schicht mit einer sehr ho¬ mogenen Siliziumoxidschicht ohne Abweichungen in der Stochio- metrie dadurch, dass zu Beginn einer Gasphasenabscheidung ein Gasflussverhaltnis des TEOS zum Ozon sehr hoch ist und nachfolgend derart variiert wird, bis sich ein Gleichgewichtszu- stand einstellt, in dem das Gasflussverhaltnis von TEOS zum Ozon gering ist. Beispielsweise besitzt das Gasflussverhaltnis von TEOS zum Ozon enthaltenden Gas den Wert 10, wahrend es im Falle des stabilen bzw. stationären Zustands des Gasflussverhaltnisses nach ca. einer Minute den Wert 0,4 aufweist. Hinsichtlich der genauen Parameter wird auf die „N. ELBEL, Z. GABRIC et al.: A new STI process spaced on selective oxide deposition, repor- ted at the 1998 Symposium on VLSI technology, Honolulu, Hawaii" verwiesen, die ein derartiges SELOX-Abscheideverfahren beschreibt .
Vorteilhafterweise wird durch dieses Verfahren auch die Dicke der Abscheidehemmschichten 2A und 4 verringert, wodurch sich zu einem spateren Zeitpunkt ein vereinfachtes Entfernen dieser Schichten ergibt. Da ein derartiges Verfahren darüber hinaus bei Temperaturen zwischen 350 Grad Celsius bis 600
Grad Celsius stattfindet, können insbesondere in einem unteren Temperaturbereich die thermischen Belastungen für die auszubildenden Halbleiterschaltungen gering gehalten werden.
Optional kann gemäß Figur 2C ein sogenanntes „densiflcation anneal" oder ein zusatzlicher Oxidationsschritt zum Verdichten der selektiv abgeschiedenen Isolationsschicht 6 durchgeführt werden, wodurch sich die elektrischen Eigenschaften und insbesondere die Isolationseigenschaften dieser Schicht wei- ter verbessern lassen.
Auf diese Weise erhalt man eine Spacerstruktur, die auch in einem Sub-100 Nanometer-Bereich hoch genau einstellbar ist, wobei Dickenanderungen entlang der Seitenwande lediglich in einem Bereich von 5 bis 7 % auftreten und eine hohe Unabhängigkeit von den kristallographischen Orientierungen im Substrat 1 bzw. in der Gateschicht 3 zu beobachten ist.
Zusätzlich zu der in Figur 2C dargestellten und bereits aus- reichenden Spacerstruktur kann diese noch modifiziert bzw. erweitert werden. Beispielsweise kann die selektiv abgeschie¬ dene Isolationsschicht mittels eines herkömmlichen Nassatz- Verfahrens derart angeatzt werden, dass die an den Abscheidehemmschichten 2A und 4 entstandenen sehr dünnen Restschichten vollständig entfernt und somit die Gate-Abscheidehemmschicht 2A und die Abdeck-Abscheidehemmschicht 4 freigelegt werden.
Gemäß Figur 2D kann (können) darüber hinaus eine oder mehrere weitere Isolationsschicht (en) 7 wiederum selektiv zu den Abscheidehemmschichten 2A und 4 abgeschieden werden, wobei nunmehr eine dickere vorzugsweise ca. 30 bis 50 Nanometer dicke Oxidschicht an den Seltenwanden der Gatestapel G ausgebildet wird. Das selektive Abscheideverfahren gemäß Figur 2D entspricht wiederum im Wesentlichen dem selektiven Abscheideverfahren gemäß Figur 2C, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Figur 2D kann nach einem optionalen Entfernen der Restschichten auf der Gate-Abscheidehemmschicht 2A und der Abdeck-Abscheidehemmschicht 4 wiederum eine weitere Implantation 12 zum Ausbilden der eigentlichen Source-/Dramgebιete S/D im Halbleitersubstrat 1 durchgeführt werden, wodurch man verringerte Widerstände in den Source-/Dramgebιeten und verbesserte elektrische Eigenschaften für die aus den Isolations- schichten 6 und 7 bestehende Spacerstruktur erhalt. Wiederum kann zur Verbesserung der elektrischen Eigenschaften der Spacerstruktur eine thermische Ausheilung stattfinden, wodurch das abgeschiedene Oxid verdichtet und die bei der Implantation entstehenden Schaden im Substrat 1 ausgeheilt werden.
Gemäß Figur 2E wird in einem nachfolgenden Schritt beispielsweise eine Nassatzung durchgeführt, wodurch die Abscheidehemmschichten 2A und 4 entfernt und das Halbleitersubstrat 1 sowie die Gateschicht 3 frei gelegt werden. Vorzugsweise wird bei Verwendung der Nitridschicht und/oder Oxinitridschicht als Abscheidehemmschicht 2A bzw. 4 ein Nitrid-Nassatzver- fahren durchgeführt. Gemäß Figur 2F kann optional zur weiteren Verbesserung der elektrischen Leitfähigkeiten der Gateschicht 3 und der Sour- ce-/Draingebiete S/D bzw. zur Realisierung von hochleitfähi- gen Anschlussbereichen zunächst silizierfähiges Material bzw. eine silizierfähige Metallschicht wie z.B. Cobalt, Nickel, oder Platin ganzflächig abgeschieden werden. Anschließend wird eine Umwandlung der kristallinen Oberflächenschicht des Halbleitersubstrats 1 bzw. polykristallinen Oberflächenschicht der Gateschicht 3 unter Verwendung des silizierfähi- gen Materials zum Ausbilden von hoch leitfähigen Anschlussbereichen 8 durchgeführt, wobei an den nicht mit Halbleitermaterial (Silizium) in Berührung stehenden Oberflächen dieses Materials kein Silizid ausgebildet wird, sondern das abgeschiedene Material (Metall) bestehen bleibt, weshalb wiederum mittels eines vorzugsweise nasschemischen Ätzverfahrens eine selektive Rückätzung der abgeschiedenen Schicht erfolgen kann. Auf diese Weise kann unter Verwendung von lediglich einer Ätzkammer eine Vielzahl von Strukturierungsschritten zum Ausbilden der Spacerstrukturen sowie der Anschlussbereiche durchgeführt werden, weshalb sich die Herstellungskosten weiter verringern.
Bei der Verwendung von Cobalt, Nickel oder Platin ergeben sich als hochleitfähige Anschlussbereiche 8 Cobalt-, Nickel- oder Platin-S,ilizidschichten, die selbstjustierend mittels der neuartig ausgebildeten Spacerstrukturen ausgebildet werden können.
Die Fertigstellung der Transistorstruktur erfolgt in üblicher Weise, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
Die Erfindung wurde vorstehend anhand eines CMOS-Transistors beschrieben, wobei sie nicht darauf beschränkt ist und in gleicher Weise sonstige Halbleiterbauelemente umfasst, die Feldeffekttransistoren mit Spacerstrukturen aufweisen, wie beispielsweise nichtflüchtige Halbleiterspeicherelemente. Ferner ist die Erfindung nicht auf die beschriebenen Nitrid- und/oder Oxinitridschichten als Abscheidehemmschichten in Verbindung mit dem beschriebenen Selox-Verfahren beschränkt, sondern umfasst in gleicher Weise alternative Abscheidehemmschichten und zugehörige selektive Abscheideverfahren.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Spacerstruktur mit den Schritten: a) Ausbilden einer Gate-Isolationsschicht (2) mit einer Gate-Abscheidehemmschicht (2A) , einer Gateschicht (3) und einer Abdeck-Abscheidehemmschicht (4) auf einem Halbleitersubstrat
(1); b) Strukturieren der Gateschicht (3) und der Abdeck-Ab- scheidehemmschicht (4) zum Ausbilden von Gatestapeln (G) ; und c) Abscheiden einer Isolationsschicht (6) selektiv zu den Abscheidehemmschichten (2A, 4) zum Ausbilden der Spacerstruktur .
2. Verfahren nach Patentanspruch 1 g e k e n n z e i c h n e t d u r c h den weiteren Schritt d) Durchführen einer Implantation (II) zum Ausbilden von An- schluss-Dotiergebieten (LDD) im Halbleitersubstrat (1).
3. Verfahren nach einem der Patentansprüche 1 oder 2, g e k e n n z e i c h n e t d u r c h den weiteren Schritt e) Abscheiden einer weiteren Isolationsschicht (7) selektiv zu den Abscheidehemmschichten (2A, 4) zum Ausbilden einer erweiterten Spacerstruktur.
4. Verfahren nach Patentanspruch 3 g e k e n n z e i c h n e t d u r c h den weiteren Schritt f) Durchführen einer weiteren Implantation (12) zum Ausbilden von Source-/Draingebieten (S/D) im Halbleitersubstrat (1) .
5. Verfahren nach einem der Patentansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass die Abscheidehemmschichten (2A, 4) Nitridschichten und/oder Oxi- nitridschichten einen hohen Stickstoffgehalt aufweisen und in Schritt c) und/oder Schritt e) eine Ozon-unterstützte TEOS-Abscheidung durchgeführt wird.
6. Verfahren nach einem der Patentansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass die selektiv abgeschiedenen Isolationsschichten (6, 7) an den Seiten- wanden der Gatestapel (G) Spacerschichten (S6, S7) und an den Abscheidehemmschichten (2A, 4) dünne Restschichten aufweisen, wobei in einem weiteren Schicht die Restschichten durch Nass- atzen entfernt werden.
7. Verfahren nach einem der Patentansprüche 1 bis 6, g e k e n n z e i c h n e t d u r c h den weiteren Schritt cl) und/oder Schritt el) Verdichten der selektiv abgeschiedenen Isolationsschichten (6, 7).
8. Verfahren nach einem der Patentansprüche 1 bis 7, g e k e n n z e i c h n e t d u r c h die weiteren Schritte g) Entfernen der Abscheidehemmschichten (2A, 4) zum Freilegen der Gateschicht (3) und des Halbleitersubstrats ( 1 ) ; h) Abscheiden eines silizierfahigen Materials; und l) Umwandlung einer Oberflachenschicht des freigelegten
Halbleitersubstrats (1) und der Gateschicht (3) unter Verwendung des silizierfahigen Materials zum Ausbilden von hoch- leitfahigen Anschlussbereichen (8) für die Source-/Draιn- gebiete (S/D) und die Gateschicht (3).
9. Verfahren nach einem der Patentansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, dass die Gateschicht (3) polykristallines Silizium und das Halbleitersubstrat (1) kristallines Silizium aufweist.
10. Verfahren nach einem der Patentansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, dass es zur Herstellung von Feldeffekttransistoren im Sub-100-Nanometer- Bereich verwendet wird.
EP03737879A 2002-06-17 2003-05-14 Verfahren zur herstellung einer spacerstruktur Withdrawn EP1514298A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10226914 2002-06-17
DE10226914A DE10226914B4 (de) 2002-06-17 2002-06-17 Verfahren zur Herstellung einer Spacerstruktur
PCT/DE2003/001551 WO2003107405A1 (de) 2002-06-17 2003-05-14 Verfahren zur herstellung einer spacerstruktur

Publications (1)

Publication Number Publication Date
EP1514298A1 true EP1514298A1 (de) 2005-03-16

Family

ID=29719154

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03737879A Withdrawn EP1514298A1 (de) 2002-06-17 2003-05-14 Verfahren zur herstellung einer spacerstruktur

Country Status (7)

Country Link
US (1) US7169677B2 (de)
EP (1) EP1514298A1 (de)
JP (1) JP2005534166A (de)
CN (1) CN100409410C (de)
DE (1) DE10226914B4 (de)
TW (1) TWI229389B (de)
WO (1) WO2003107405A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027833A1 (en) * 2004-08-04 2006-02-09 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method of manufacturing the same
US7514331B2 (en) * 2006-06-08 2009-04-07 Texas Instruments Incorporated Method of manufacturing gate sidewalls that avoids recessing
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
US20090176368A1 (en) * 2008-01-08 2009-07-09 Nan Wu Manufacturing method for an integrated circuit structure comprising a selectively deposited oxide layer
CN106298470B (zh) * 2015-05-26 2019-04-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666466B2 (ja) 1988-04-26 1994-08-24 株式会社東芝 半導体装置の製造方法
US5168072A (en) 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
US5739066A (en) * 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
TW408375B (en) * 1999-02-05 2000-10-11 Winbond Electronics Corp Method for preventing damages caused by spacer etching
US6319839B1 (en) * 1999-10-04 2001-11-20 Taiwan Semiconductor Manufacturing Company Approach to form an inter-polysilicon oxide (IPO) layer for charge coupled devices
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
JP2001257344A (ja) 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6258682B1 (en) * 2000-10-17 2001-07-10 Vanguard International Semiconductor Corporation Method of making ultra shallow junction MOSFET
US6251719B1 (en) * 2000-11-16 2001-06-26 Taiwan Semiconductor Manufacturing Company Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELBEL N ET AL: "A New STI Process Based on Selective Oxide Deposition", VLSI TECHNOLOGY 1998 - SYMPOSIUM ON VLSI TECHNOLOGY - DIGEST OF TECHNICAL PAPERS, 11 June 1998 (1998-06-11), Honululu, Hawaii, pages 208 - 209, XP000802805 *
See also references of WO03107405A1 *

Also Published As

Publication number Publication date
JP2005534166A (ja) 2005-11-10
TW200402109A (en) 2004-02-01
CN1663025A (zh) 2005-08-31
US7169677B2 (en) 2007-01-30
US20060084234A1 (en) 2006-04-20
DE10226914B4 (de) 2006-03-02
DE10226914A1 (de) 2004-01-08
WO2003107405A1 (de) 2003-12-24
CN100409410C (zh) 2008-08-06
TWI229389B (en) 2005-03-11

Similar Documents

Publication Publication Date Title
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE69132524T2 (de) Verfahren zum Herstellen eines hochleistungsfähigen Feldeffekttransistors mit isoliertem Gate und danach hergestellter Transistor
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE60116342T2 (de) Herstellungsprozess für verarmungs-mosfet-bauelemente, silizidierte source-und drainkontakte
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1520293B1 (de) Verfahren zur herstellung eines kurzkanal-feldeffekttransistors
US6436775B2 (en) MOSFET device fabrication method capable of allowing application of self-aligned contact process while maintaining metal gate to have uniform thickness
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
WO2001069686A1 (de) Steg-feldeffekttransistor und verfahren zum herstellen eines steg-feldeffekttransistors
WO2003107405A1 (de) Verfahren zur herstellung einer spacerstruktur
DE69027280T2 (de) Verfahren zur Herstellung einer Feldisolationsstruktur und einer Gatestruktur für MISFET integrierte Schaltungen
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE102020104370A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE10056873B4 (de) Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102018107721B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018130833B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20041117

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR

17Q First examination report despatched

Effective date: 20080425

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080908