[go: up one dir, main page]

EP1186035A1 - Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements - Google Patents

Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements

Info

Publication number
EP1186035A1
EP1186035A1 EP00934894A EP00934894A EP1186035A1 EP 1186035 A1 EP1186035 A1 EP 1186035A1 EP 00934894 A EP00934894 A EP 00934894A EP 00934894 A EP00934894 A EP 00934894A EP 1186035 A1 EP1186035 A1 EP 1186035A1
Authority
EP
European Patent Office
Prior art keywords
electronic component
flexible
elevation
insulating layer
flexible elevation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00934894A
Other languages
English (en)
French (fr)
Inventor
Harry Hedler
Alfred Haimerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1186035A1 publication Critical patent/EP1186035A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to an electronic component with an electronic circuit and electrical contacts at least on a first surface of the electronic component, which are used for contacting the electronic circuit.
  • the object of the present invention is therefore to provide an electronic component which is less sensitive to mechanical stresses in the area of the electrical contacts. Furthermore, a method for producing such a component is to be specified. This object is achieved by the features of claims 1 and 2. The manufacturing method according to the invention is specified with the features of claim 7.
  • At least one flexible elevation made of an insulating material is provided on the first surface of the electronic component on which the electrical contacts of the component are arranged, at least one electrical contact being arranged on the at least one flexible elevation.
  • This arrangement according to the invention is of particular importance in the case of electronic components whose size largely corresponds to the size of the electronic circuit or the circuit chip of the component, that is to say in the case of so-called chip-size components. Since here, in addition to the electronic circuit or the circuit chip, there are practically no further housing elements which can absorb voltages on the electronic component, there is a particularly high risk of damage or destruction of the electrical contacts in such components. In such a case in particular, the occurrence of excessive mechanical stresses can be avoided by a flexible elevation, as proposed according to the invention, and the operational reliability of the component can thus be guaranteed.
  • the electrical contacts of the electronic component are thus arranged on a flexible elevation, which balancing mechanical stresses.
  • a conduction path is arranged on the surface of the flexible elevation between the electrical contact and the electronic circuit.
  • the electronic circuit can, for example, directly adjoin the flexible elevation, but it can also be provided that additional conductor tracks are arranged between the flexible elevation and the electronic circuit so that the flexible elevation can be arranged at a distance from the electronic circuit.
  • a line path can also be arranged inside the flexible elevation between the electrical contact and the electronic circuit. Starting from the electrical contact on the flexible elevation, the conductive connection is thus guided through the flexible elevation and towards the electronic circuit.
  • the entire flexible elevation can also be made from a flexible and electrically conductive material, so that the conductive connection is not made from another material through a separate conduction path, but rather through the flexible material itself.
  • this requires very specific materials that restrict the selection of flexible materials and their composition.
  • such materials are generally more high-resistance than a pure line material that forms a line path.
  • conductor lines can be placed on an insulating layer that at least partially covers the Covered first surface of the electronic component, be arranged, wherein the insulating layer is adjacent to the flexible elevation.
  • the electronic component can basically be designed in any suitable, usable form.
  • the component can be a semiconductor component or a polymer component.
  • the electrical contact on the flexible elevation can also be of any design and adapted to the particular use of the electronic component.
  • the electrical contact can be formed by a conductive layer, a conductive pin or a conductive ball.
  • the flexible survey is applied to the electronic component in one possible method by means of a printing process which can be carried out simply and inexpensively.
  • the requirements for the strengthening tolerances for such surveys are met by the printing processes that are technically possible today.
  • the flexible survey was carried out by injection molding or injection stamping.
  • a thermoplastic or a duroplastic is then preferably used as the material.
  • plastics could also be used on ABS (acrylonitride butadene styrene), PC (polycarbonate), PA (polyamide) or PPO (polyphenylene oxide).
  • the insulating layer can also be applied by a printing process.
  • the conductive material for producing the conductor lines or the line paths and the electrical contacts can be applied to the flexible elevation or to the insulating by conventional methods, such as sputter metallization or chemical metallization Layer can be applied. Special processes for this are described in WO 98/55 669 and WO 99/05 895, with nucleation first taking place in an insulating layer and then a metallization of these areas.
  • this surface is roughened by laser treatment of the surface of the flexible elevation and, if appropriate, also of the flexible layer, or by another suitable method offers better liability.
  • metal nuclei or other suitable nuclei which can consist of any suitable material, for example palladium, are applied to the rough surface before the metallization and after the surface roughening.
  • Figure 1 Semiconductor chip after printing an insulating layer.
  • Figure 2 Semiconductor chip according to Figure 1 after printing a flexible survey.
  • FIG. 3 semiconductor chip according to FIG. 2 after application of a first metallization.
  • FIG. 4 semiconductor chip according to FIG. 3 after application of a second metallization.
  • FIG. 5 Semiconductor chip according to Figure 4 after applying a solder ball on the contact point.
  • FIG. 6 overall view of a component according to FIG. 5.
  • Figure 7 Alternative embodiment of the conductive connection to Figures 3 and 4.
  • Figure 8 Semiconductor chip after the pointed stamping of a semi-elastic, flexible elevation and an insulating layer.
  • FIG. 9 semiconductor chip according to FIG. 8 after application of a metallization.
  • FIG. 10 semiconductor chip after the spitting of an elastic, flexible elevation.
  • FIG. 11 semiconductor chip according to FIG. 10 after application of a semi-elastic insulating layer.
  • FIG. 12 semiconductor chip according to FIG. 11 after application of a metallization.
  • FIGS. 1 to 5 The manufacture of an electronic component which has a flexible elevation according to the invention is explained by way of example in FIGS. 1 to 5.
  • an insulating layer 7 is first applied to a semiconductor chip 6, which is shown in detail in FIG. 1, which at least partially covers a first surface 2 of the semiconductor chip 6.
  • the application and structuring of this insulating layer 7 can be done by conventional means
  • a flexible elevation 3 is then placed on the semiconductor chip 6 in the region of its first surface 2 applied, the flexible elevation 3 may be arranged on or next to the insulating layer.
  • the surface of the flexible elevation 3 and the insulating layer 7 can now be roughened with the aid of a laser in those areas in which line paths 8 and conductor lines 4 are to be formed in a later step. This is indicated by the vertical arrows m Figure 2.
  • the rough surface ensures in particular better adhesion of the conductive material of the conductor paths 8 and conductor runs 4 to the respective surfaces.
  • a metallization is then applied to the surface of the flexible elevation 3 and to the surface of the insulating layer 7.
  • This metallization can, for example, as shown in FIGS. 3 and 4, take place in two steps, a first basic metallization 4a, 8a being generated first, or germs 4a, 8a being deposited on the surface, which in each case are used to form conductors on the surface insulating layer and a conduction path on the flexible elevation.
  • the seeds can be made of any suitable material such as palladium.
  • a final metallization 4b, 8b then takes place for the final production of the conductor runs and conductor paths.
  • This metallization already forms an electrical contact 1 on the flexible elevation, via which the electronic component can be contacted.
  • FIG. 5 shows, however, it can be provided as an alternative that an additional solder ball 5 is attached to the flexible elevation 3, which then forms the electrical contact 1.
  • FIG. 6 schematically shows an overall cross section of the electronic component, in which case the flexible elevations 3 at the edge of the electronic component are shown and the conductor tracks 4 lead to the corresponding connections of an electronic circuit (not shown) in the semiconductor chip 6.
  • the surveys 3 can, however can also be arranged in a suitable manner over the entire first surface 2.
  • FIG. 7 shows an alternative to the line paths of FIGS. 3 and 4, a line path 9 leading through the flexible elevation 3 here.
  • Such an arrangement can be produced, for example, by first applying an insulating layer 7 to the semiconductor chip 6, as in FIG. 1. This is followed by metallization for the production of conductor tracks 4 on the insulating layer 7. Only then is the flexible elevation 3 applied, for example by a printing process. Finally, a line path 9 is formed in the interior of the flexible elevation 3, for example by laser structuring starting from the surface of the flexible elevation 3 and a subsequent metallization.
  • FIGS. 8 and 9 the production of an electronic component in which the flexible elevation according to the invention is produced by means of injection stamping is now explained by way of example.
  • FIG. 8 shows a semiconductor chip 6, which is shown in detail.
  • An insulating layer 7 and a flexible elevation 3 are applied to this.
  • Spray stamping now advantageously enables the flexible layer 7 and the flexible elevation 3 m to be applied in a single operation.
  • a correspondingly shaped tool is provided, in which a plastic, for example a thermoplastic or a thermoset, is introduced.
  • the insulating layer 7 and the flexible elevation 3 are preformed in the tool.
  • the tool is placed on the first surface 2 of the semiconductor chip 6 and the plastic, for example a semi-elastic material (insulating layer 7, flexible elevation 3), is connected to the semiconductor chip 6.
  • the process control can be carried out in a simplified manner. In contrast to a printing process, much finer structures can be applied to the semiconductor chip.
  • a flexible elevation made from a semi-elastic plastic material has the properties that it is flexible and compressible.
  • the flexible elevation does not act like a spring.
  • the elasticity of the flexible elevation 3 is achieved exclusively via the geometrical configuration of the elevation.
  • the flexible elevation 3 is relatively narrow in relation to its height.
  • a spring action can be achieved in the directions that are parallel to the first surface of the semiconductor chip 6.
  • a spring action orthogonal to the first surface of the semiconductor chip 6 is not possible.
  • the entire first surface of the semiconductor chip 6 can be covered with the plastic, i.e. to be provided with insulating layers 7 and flexible elevations 3.
  • the areas that will later be provided with conductor tracks can be activated by a laser, i.e. to be roughened. These activated conductor lines are then germinated, as a result of which the metallizations of the conductor lines applied therein only adhere at these points.
  • the entire insulating layer 7 to be e.g. by means of a laser, whereby the insulating layer 7 is only applied at the locations on the first surface of the semiconductor chip 6 at which the conductor lines are later provided. The activation and germination also takes place with this procedure.
  • Spray stamping offers the advantage that the flexible elevation 3 and the insulating layer 7 can be applied to the first surface of the semiconductor chip 6 in one operation. However, this is not absolutely necessary. It is it is also conceivable to apply the isolated layers 7 and the flexible elevations 3 m to the semiconductor chip 6 in two separate stamping processes.
  • FIG. 9 shows the semiconductor chip according to the invention after the metallization 8 has been applied.
  • the metallization of the conductor lines only takes place at the points at which the plastic has been activated and germinated.
  • the metallization 8 is applied in cross section to the entire surface of the flexible elevation 3. This procedure is particularly advantageous if a test of the semiconductor chip is to be carried out before a solder connection is made between the semiconductor chip and a printed circuit board.
  • a temporary electrical connection between the electrical contact 1 and a recessed rewiring level, the electrical contact 1 and a recessed rewiring level of the printed circuit board can be established, the electrical connection between the electrical contact 1 and the recess being via the lateral conductor lines of the flexible survey 3 is produced.
  • the electrical contacts 1 are therefore introduced into the recesses of the rewiring level.
  • the semiconductor chip and the printed circuit board with the rewiring plane are moved parallel to the first surface 2 of the semiconductor chip 6, whereby the spring action of the flexible elevations 3 is used to establish a contact between each individual electrical contact 1 and the side borrowed with conductors provided recess of the rewiring level.
  • the flexible elevation 3 consists of an elastic and a semi-elastic element.
  • the elastic bump 3 can be applied either in a Sp ⁇ tzprage or in an injection molding process.
  • the flexible elevation 3 is made of an elastic material, e.g. Silicon or polyurethane, applied to the first surface 2 of the semiconductor chip 6.
  • the material properties of elastic plastics are generally such that they cannot be metallized. For this reason, it is necessary that an insulating and semi-elastic layer 7 is applied to the elastic element.
  • the insulating, semi-elastic layer 7 is applied both to parts of the first surface of the semiconductor chip 6 and to the surface of the flexible elevation 3.
  • one side surface of the flexible elevation 3 is left out of the insulating, semi-elastic layer 7. This procedure is advantageous in order to support the spring action of the elastic element 3 of the flexible elevation 3. If this side surface was also covered with the insulating layer 7, the layer 7 could possibly tear under unfavorable circumstances.
  • the material properties of the insulating, semi-elastic layer 7 are now such that it can be activated and germinated by a laser. This means that dd a metallization are applied to those areas of the insulating and elastic layer 7 that were previously activated.
  • the metallization of the conductor tracks is preferably carried out without current, ie in a chemical manner.
  • An embodiment of the semiconductor component according to the procedure just described requires a two-part stamping or injection molding process.
  • the metallizations 8 of the flexible elevations in FIGS. 9 and 12 already form an electrical contact 1, via which the electronic component can be contacted.
  • a solder ball can also be attached to the flexible elevation, which then forms the electrical contact 1. This is not shown in the figures.
  • the method according to the invention for producing a semiconductor component with flexible contacts thus essentially comprises three successive individual process steps.
  • a plastic in particular a polymer
  • a plastic chip which may already be structured.
  • (heavy metal) germs contained in the plastic are activated, for example by the use of UV light, the use of suitable chemical substances or the use of a-core activated material.
  • a chemical, ie currentless, metallization of the conductor tracks can then be carried out.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Beschrieben wird ein elektronisches Bauelement mit einer elektronischen Schaltung sowie elektrischen Kontakten (1) zumindest auf einer ersten Oberfläche (2) des elektronischen Bauelements zur Kontaktierung der elektronischen Schaltung, wobei auf der ersten Oberfläche (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und zumindest ein elektrischer Kontakt (1) auf der zumindest einen flexiblen Erhebung (3) angeordnet ist und ein Leitungspfad (8) auf der Oberfläche oder im Inneren der flexiblen Erhebung (3) zwischen dem zumindest einen elektrischen Kontakt (1) und der elektronischen Schaltung angeordnet ist.

Description

Beschreibung
Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zum Herstellen eines derartigen Bauelements
Die vorliegende Erfindung betrifft ein elektronisches Bauelement mit einer elektronischen Schaltung sowie elektrischen Kontakten zumindest auf einer ersten Oberflache des elektronischen Bauelements, die zur Kontaktierung der elektronischen Schaltung dienen.
Problematisch bei einer Kontaktierung dieser Bauelemente, beispielsweise über Lotkugeln, Kontaktstifte oder direkte Lotverbindungen zwischen dem elektronischen Bauelement und einem Trager, auf den das Bauelement montiert werden soll, ist dabei, daß es bei thermischer Beanspruchung zu einer unterschiedlichen Langenausdehnung des elektronischen Bauelements und des Tragers kommen kann. Folge sind mechanische Spannungen an den Lotverbindungen zwischen dem Trager und dem elektronischen Bauelement. Solche Spannungen können jedoch auch durch andere, mechanische Belastungen des Bauelements oder des Tragers auftreten. Eine Folge dieser Spannungen ist die Gefahr einer Beschädigung oder Zerstörung der Lotverbindungen zwischen dem Bauelement und dem Trager.
Aus dem Stand der Technik ist aus US 5,685,885 bekannt, elektrische Kontakte auf einer flexiblen Schicht anzuordnen. Diese erweist sich jedoch als nicht ausreichend elastisch, um die auftretenden mechanischen Spannungen optimal aufzunehmen, Außerdem ist die Herstellung von Bauelementen mit der dort offenbarten Schicht relativ aufwendig.
Aufgabe der vorliegenden Erfindung ist es daher, ein elektronisches Bauelement bereitzustellen, das unempfindlicher gegen mechanische Spannungen im Bereich der elektrischen Kontakte ist. Ferner soll ein Verfahren zum Herstellen eines derartigen Bauelementes angegeben werden. Diese Aufgabe wird gelöst durch die Merkmale der Patentansprüche 1 und 2. Das erfindungsgemäße Herstellungsverfahren wird mit den Merkmalen des Patentanspruchs 7 angegeben.
Erfindungsgemäß ist vorgesehen, daß auf der ersten Oberfläche des elektronischen Bauelementes, auf der die elektrischen Kontakte des Bauelementes angeordnet sind, zumindest eine flexible Erhebung aus einem isolierenden Material vorgesehen ist, wobei zumindest ein elektrischer Kontakt auf der zumindest einen flexiblen Erhebung angeordnet ist. Man erreicht damit eine elastische Anbringung der elektrischen Kontakte auf dem elektronischen Bauelement, so daß bei einer thermischen oder mechanischen Beanspruchung des Bauelements die entsprechenden Spannungen durch die flexible Erhebung aufgefangen werden. Dies ist bei einer Erhebung, im Gegensatz zu einer durchgehenden Schicht nach dem Stand der Technik, viel besser möglich, da die Erhebung eine größere Bewegungsfreiheit aufweist und daher größere Toleranzen ausgleichen kann.
Eine besondere Bedeutung hat diese erfindungsgemäße Anordnung bei elektronischen Bauelementen, deren Größe weitgehend der Größe der elektronischen Schaltung, bzw. des Schaltungschips des Bauelementes entspricht, also bei sogenannten Chip-Size- Bauelementen. Da hier außer der elektronischen Schaltung bzw. außer dem Schaltungschip praktisch keine weiteren Gehäuseelemente vorgesehen sind, die Spannungen am elektronischen Bauelement abfangen können, besteht bei solchen Bauelementen eine besonders hohe Gefahr der Beschädigung oder Zerstörung der elektrischen Kontakte. Gerade in solch einem Fall kann durch eine flexible Erhebung, wie sie erfindungsgemäß vorgeschlagen wird, das Auftreten zu hoher mechanischer Spannungen vermieden werden und somit die Betriebssicherheit des Bauelements garantiert werden.
Die elektrischen Kontakte des elektronischen Bauelements sind somit auf einer flexiblen Erhebung angeordnet, die die auf- tretenden mechanischen Spannungen ausgleicht. Um eine leitende Verbindung zu einem elektrischen Kontakt auf einer Erhebung herzustellen, kann beispielsweise vorgesehen sein, daß ein Leitungspfad auf der Oberfläche der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet ist. Die elektronische Schaltung kann beispielsweise direkt an die flexible Erhebung angrenzen, es kann jedoch auch vorgesehen sein, daß zwischen der flexiblen Erhebung und der elektronischen Schaltung noch zusätzliche Leiterzüge angeordnet sind, so daß die flexible Erhebung von der elektronischen Schaltung beabstandet angeordnet werden kann.
Als Alternative zu einem Leitungspfad auf der Oberfläche der flexiblen Erhebung kann auch ein Leitungspfad im Inneren der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet sein. Die leitende Verbindung wird somit ausgehend von dem elektrischen Kontakt auf der flexiblen Erhebung durch die flexible Erhebung hindurch und zu der elektronischen Schaltung hin geführt.
Grundsätzlich kann auch die gesamte flexible Erhebung aus einem flexiblen und elektrisch leitfähigen Material hergestellt sein, so daß die leitende Verbindung nicht durch einen sepa- raten Leitungspfad aus einem anderen Material, sondern durch das flexible Material selbst hergestellt wird. Hierzu sind jedoch sehr spezifische Materialien nötig, die die Auswahl an flexiblen Materialien und deren Zusammensetzung einschränken. Außerdem sind solche Materialien in der Regel hochohmiger als ein reines Leitungsmaterial, welches einen Leitungspfad bildet. Bei der erfindungsge äßen Lösung ist somit eine separate Optimierung des flexiblen Verhaltens und des Leitungsverhaltens der Erhebung möglich.
Sofern weitere Leiterzüge zwischen der elektronischen Schaltung und der flexiblen Erhebung vorgesehen sind, können diese auf einer isolierenden Schicht, die zumindest teilweise die erste Oberflache des elektronischen Bauelementes bedeckt, angeordnet sein, wobei die isolierende Schicht an die flexible Erhebung angrenzt. Dies hat den Vorteil, daß eine Strukturierung der Leiterzuge beispielsweise durch eine indirekte Strukturierung, nämlich durch eine Strukturierung der isolierenden Schicht, erfolgen kann.
Das elektronische Bauelement kann grundsatzlich m jeder geeigneten, verwendbaren Form ausgebildet sein. So kann das Bauelement beispielsweise ein Halbleiterbauelement oder ein Polymerbauelement sein. Auch der elektrische Kontakt auf der flexiblen Erhebung kann beliebig ausgebildet und an die jeweilige spezielle Verwendung des elektronischen Bauelementes angepaßt werden. So kann der elektrische Kontakt beispiels- weise durch eine leitende Schicht, einen leitenden Stift oder eine leitende Kugel gebildet werden.
Die Aufbringung der flexiblen Erhebung auf das elektronische Bauelement erfolgt m einem möglichen Verfahren durch einen Druckprozeß, der einfach und kostengünstig durchfuhrbar ist. Die Anforderungen an die Festigungstoleranzen für solche Erhebungen werden durch die heute technisch möglichen Druckprozesse erfüllt.
Alternativ kam die flexible Erhebung durch Spritzgießen oder Spritzpragen erfolgen. Als Material wird dann bevorzugt ein Thermo- oder ein Duroplast verwendet. Stattdessen konnten auch Kunststoffe am ABS (Acrylnitrid-Butaden-Styrol) , PC (Po- lycarbonat) , PA (Polyamid) oder PPO (Polyphenylen-Oxid) ver- wendet werden.
Ebenso kann auch die Aufbringung der isolierenden Schicht durch einen Druckprozeß erfolgen. Das leitende Material zur Herstellung der Leiterzuge bzw. der Leitungspfade und der elektrischen Kontakte kann durch übliche Verfahren, wie beispielsweise Sputtermetallisierung oder chemische Metallisierung auf die flexible Erhebung bzw. auf die isolierende Schicht aufgebracht werden. Spezielle Verfahren hierzu sind in WO 98/55 669 und WO 99/05 895 beschrieben, wobei zunächst eine Keimbildung in einer isolierenden Schicht erfolgt und anschließend eine Metallisierung dieser Bereiche erfolgt. Als Alternative zu diesen Verfahren aus dem Stand der Technik kann vorgesehen werden, daß durch eine Laserbehandlung der Oberfläche der flexiblen Erhebung und gegebenenfalls auch der flexiblen Schicht oder durch ein anderes geeignetes Verfahren eine Aufrauhung dieser Oberfläche erfolgt, die dem später aufzutragenden leitenden Material der Metallisierung eine bessere Haftung bietet. Es kann dabei auch vorgesehen werden, daß vor den Aufbringen der Metallisierung und nach der Oberflächenaufrauhung Metallkeime oder andere geeignete Keime auf die rauhe Oberfläche aufgebracht werden, die aus jedem geeig- neten Material bestehen können, z.B. aus Palladium.
Spezielle Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der Figuren 1 bis 7 erläutert. Hierbei wird beispielhaft auf ein Chipsize-Halbleiterbauelement Bezug genommen.
Es zeigen:
Figur 1: Halbleiterchip nach Aufdrucken einer isolierenden Schicht.
Figur 2: Halbleiterchip nach Figur 1 nach Aufdrucken einer flexiblen Erhebung.
Figur 3: Halbleiterchip nach Figur 2 nach Aufbringen einer ersten Metallisierung.
Figur 4: Halbleiterchip nach Figur 3 nach Aufbringen einer zweiten Metallisierung.
Figur 5: Halbleiterchip nach Figur 4 nach Aufbringen einer Lötkugel auf die Kontaktstelle. Figur 6: Gesamtansicht eines Bauelements nach Figur 5.
Figur 7: Alternative Ausfuhrungsform der leitenden Verbin- düng zu Figuren 3 und 4.
Figur 8 : Halbleiterchip nach dem Spitzpragen einer halbelastischen, flexiblen Erhebung und einer isolierenden Schicht.
Figur 9: Halbleiterchip nach Figur 8 nach Aufbringen einer Metallisierung.
Figur 10: Halbleiterchip nach dem Spπtzpragen einer elasti - sehen, flexiblen Erhebung.
Figur 11: Halbleiterchip nach Figur 10 nach Aufbringen einer halbelastischen, isolierenden Schicht.
Figur 12: Halbleiterchip nach Figur 11 nach Aufbringen einer Metallisierung.
In den Figuren 1 bis 5 wird beispielhaft die Herstellung eines elektronischen Bauelementes erläutert, das eine erfm- dungsgemaße flexible Erhebung aufweist. Wie Figur 1 zeigt, wird dabei zunächst auf einen Halbleiterchip 6, der m Figur 1 ausschnitthaft dargestellt ist, eine isolierende Schicht 7 aufgebracht, die eine erste Oberflache 2 des Halbleiterchips 6 zumindest teilweise bedeckt. Das Aufbringen und Strukturie- ren dieser isolierenden Schicht 7 kann dabei durch übliche
Verfahren erfolgen, idealerweise wird jedoch ein Druckverfahren verwendet, das einfach und kostengünstig durchfuhrbar
Wie Figur 2 zeigt, wird anschließend eine flexible Erhebung 3 auf den Halbleiterchip 6 im Bereich seiner ersten Oberflache 2 aufgebracht, wobei die flexible Erhebung 3 auf oder neben der isolierenden Schicht angeordnet sein kann.
Es kann nun eine Aufrauhung der Oberflache der flexiblen Er- hebung 3 und der isolierenden Schicht 7 mit Hilfe eines Lasers m denjenigen Bereichen erfolgen, m denen m einem spateren Schritt Leitungspfade 8 und Leiterzuge 4 gebildet werden sollen. Dies ist durch die senkrechten Pfeile m Figur 2 angedeutet. Die rauhe Oberflache sorgt dabei insbesondere für eine bessere Haftung des leitenden Materials der Leitungspfade 8 und Leiterzuge 4 auf den jeweiligen Oberflachen.
Anschließend wird eine Metallisierung auf die Oberflache der flexiblen Erhebung 3 sowie auf die Oberflache der lsolieren- den Schicht 7 aufgebracht. Diese Metallisierung kann beispielsweise, wie Figuren 3 und 4 zeigen, m zwei Schritten erfolgen, wobei zunächst eine erste Grundmetallisierung 4a, 8a erzeugt wird oder eine Abscheidung von Keimen 4a, 8a auf der Oberflache erfolgt, welche jeweils zur Bildung von Lei- terzugen auf der isolierenden Schicht und einem Leitungspfad auf der flexiblen Erhebung dienen. Die Keime können aus jedem geeigneten Material wie beispielsweise Palladium bestehen. Anschließend erfolgt eine endgültige Metallisierung 4b, 8b zur endgültigen Herstellung der Leiterzuge und Leitungspfade. Diese Metallisierung bildet bereits auf der flexiblen Erhebung einen elektrischen Kontakt 1, über den die Kontaktierung des elektronischen Bauelementes erfolgen kann. Wie Figur 5 zeigt, kann jedoch als Alternative vorgesehen werden, daß zusatzlich eine Lotkugel 5 auf der flexiblen Erhebung 3 ange- bracht wird, die dann den elektrischen Kontakt 1 bildet.
Figur 6 zeigt schematisch einen Gesamtquerschnitt des elektronischen Bauelements, wobei m diesem Fall die flexiblen Erhebungen 3 am Rand des elektronischen Bauelementes darge- stellt sind und die Leiterzuge 4 zu den entsprechenden Anschlüssen einer nicht dargestellten elektronischen Schaltung im Halbleiterchip 6 fuhren. Die Erhebungen 3 können jedoch auch m geeigneter Weise über die gesamte erste Oberflache 2 verteilt angeordnet werden.
In Figur 7 ist eine Alternative zu den Leitungspfaden der Fi- guren 3 und 4 dargestellt, wobei hier ein Leitungspfad 9 durch die flexible Erhebung 3 hindurchfuhrt. Eine solche Anordnung kann beispielsweise dadurch hergestellt werden, daß zunächst, wie m Figur 1, eine isolierende Schicht 7 auf den Halbleiterchip 6 aufgebracht wird. Anschließend erfolgt be- reits eine Metallisierung zur Herstellung von Leiterzugen 4 auf der isolierenden Schicht 7. Erst dann erfolgt die Aufbringung der flexiblen Erhebung 3, beispielsweise durch einen Druckprozeß. Schließlich erfolgt die Bildung eines Leitungspfades 9 im Inneren der flexiblen Erhebung 3, beispielsweise durch eine Laserstrukturierung ausgehend von der Oberflache der flexiblen Erhebung 3 und eine anschließende Metallisierung.
In den Figuren 8 und 9 wird nunmehr beispielhaft die Herstel- lung eines elektronischen Bauelementes erläutert, bei dem die erfmdungsgemäße flexible Erhebung mittels Spritzpragen hergestellt ist.
Figur 8 zeigt einen Halbleiterchip 6, der ausschnitthaft dar- gestellt ist. Auf diesem ist eine isolierende Schicht 7 und eine flexible Erhebung 3 aufgebracht. Das Spritzpragen ermöglicht es nunmehr vorteilhaft, daß die flexible Schicht 7 und die flexible Erhebung 3 m einem einzigen Arbeitsvorgang aufgebracht werden. Hierzu wird ein entsprechend ausgeformtes Werkzeug bereitgestellt, m das ein Kunststoff, z.B. ein Thermoplast oder ein Duroplast, eingebracht wird. In dem Werkzeug werden die isolierende Schicht 7 und die flexible Erhebung 3 vorgeformt. Anschließend wird m einem Pragevor- gang das Werkzeug auf die erste Oberflache 2 des Halbleiter- chips 6 aufgesetzt und der Kunststoff, z.B. ein halbelasti- sches Material (isolierende Schicht 7, flexible Erhebung 3) mit dem Halbleiterchip 6 verbunden. Durch das Spritzpragen ist die Prozeßfuhrung vereinfacht ausfuhrbar. Im Gegensatz zu einem Druckverfahren können wesentlich feinere Strukturen auf dem Halbleiterchip aufgebracht werden.
Eine aus einem halbelastischen Kunststoff- Material hergestellte flexible Erhebung weist die Eigenschaften auf, daß diese nachgiebig und komprimierbar ist. Die flexible Erhebung wirkt somit nicht wie eine Feder. Die Elastizität der flexiblen Erhebung 3 wird ausschließlich über die geometrische Ausgestaltung der Erhebung erreicht. Im vorliegenden Beispiel ist die flexible Erhebung 3 im Verhältnis zu ihrer Hohe relativ schmal. Hierdurch kann eine Federwirkung m den Richtungen erreicht werden, die parallel zu der ersten Oberflache des Halbleiterchips 6 liegen. Eine Federwirkung orthogonal zur ersten Oberflache des Halbleiterchips 6 ist nicht möglich.
Es ist denkbar, die gesamte erste Oberflache des Halbleiterchips 6 mit dem Kunststoff, d.h. mit isolierenden Schichten 7 und flexiblen Erhebungen 3 zu versehen. In einem anschließenden Vorgang können die Bereiche, die spater mit Leiterzugen versehen werden sollen, durch einen Laser aktiviert, d.h. aufgerauht werden. Anschließend findet eine Bekeimung dieser aktivierten Leiterzuge statt, wodurch nur an diesen Stellen die Metallisierungen der darin aufgebrachten Leiterzuge haften bleiben. In einer Alternative wäre es denkbar, die gesamte isolierende Schicht 7 an allen Stellen z.B. mittels eines Lasers, abzutragen, wodurch die isolierende Schicht 7 nur noch an den Stellen auf der ersten Oberflache des Halbleiter- chips 6 aufgebracht ist, an denen spater die Leiterzuge vorgesehen sind. Die Aktivierung und Bekeimung findet auch bei diesem Vorgehen statt.
Das Spritzpragen bietet den Vorteil, daß die flexible Erhe- bung 3 und die isolierende Schicht 7 m einem Vorgang auf die erste Oberflache des Halbleiterchips 6 aufgebracht werden können. Dies ist jedoch nicht zwangsläufig notwendig. Es ist ebenso denkbar, die isolierten Schichten 7 und die flexiblen Erhebungen 3 m zwei getrennten Pragevorgangen auf den Halbleiterchip 6 aufzubringen.
Gleiches gilt für die Herstellung der flexiblen Erhebungen 3 und der isolierten Schicht 7 mittels eines Spritzgießvorgan- ges . In diesem Fall wird ein vorgeformtes Werkzeug mit Kavi- taten auf die erste Oberflache 2 des Halbleiterchips 6 aufgebracht, und anschließend m die Kavitaten der Kunststoff em- gespritzt. Auch hierbei ist es möglich, diesen Vorgang entweder m einem oder m zwei Schritten durchzufuhren.
Die Figur 9 zeigt den erfmdungsgemaßen Halbleiterchip nach dem Aufbringen der Metallisierung 8. Wie bereits weiter oben beschrieben, findet die Metallisierung der Leiterzuge nur an den Stellen statt, an denen der Kunststoff aktiviert und bekeimt wurde. Im vorliegenden Ausfuhrungsbeispiel ist die Metallisierung 8 im Querschnitt auf der gesamten Oberflache der flexiblen Erhebung 3 aufgebracht. Dieses Vorgehen ist msbe- sondere dann vorteilhaft, wenn vor dem Herstellen einer Lotverbindung zwischen dem Halbleiterchip und einer Leiterplatte ein Test des Halbleiterchips durchgeführt werden soll.
In diesem Fall kann eine temporare elektrische Verbindung zwischen dem elektrischen Kontakt 1 und einer mit Ausnehmungen versehenen Umverdrahtungsebene dem elektrischen Kontakt 1 und einer mit Ausnehmungen versehenen Umverdrahtungsebene der Leiterplatte hergestellt werden, wobei die elektrische Verbindung zwischen dem elektrischen Kontakt 1 und der Ausneh- mung über die seitlichen Leiterzuge der flexiblen Erhebung 3 hergestellt wird. Die elektrischen Kontakte 1 werden deshalb m die Ausnehmungen der Umverdrahtungsebene eingebracht. Anschließend werden der Halbleiterchip und die Leiterplatte mit der Umverdrahtungsebene parallel zu der ersten Oberflache 2 des Halbleiterchips 6 verschoben, wodurch die Federwirkung der flexiblen Erhebungen 3 ausgenutzt wird, um einen Kontakt zwischen jedem einzelnen elektrischen Kontakt 1 und der seit- lieh mit Leitern versehenen Ausnehmung der Umverdrahtungsebene herzustellen.
Nach einem ausreichenden Testen können entweder defekte Halb- leiterchips entfernt werden oder aber eine feste Lotverbindung zwischen den Halbleiterchips und der Leiterplatte hergestellt werden.
In den Figuren 10 bis 12 wird nachfolgend beispielhaft die Herstellung eines elektrischen Bauelementes erläutert, bei dem die flexible Erhebung 3 aus einem elastischen und einem halbelastischen Element besteht. Das Aufbringen der elastischen Erhebung 3 kann dabei entweder m einem Spπtzprage- oder m einem Spritzgießverfahren erfolgen.
In einem ersten Verfahrensschritt wird die flexible Erhebung 3 aus einem elastischen Material, z.B. Silicon oder Polyurethan, auf die erste Oberflache 2 des Halbleiterchips 6 aufgebracht. Die Material- eigenschaften elastischer Kunststoffe sind m der Regel derart beschaffen, daß sie nicht metalli- sierbar sind. Aus diesem Grund ist es erforderlich, daß auf das elastische Element eine isolierende und halbelastische Schicht 7 aufgebracht wird. Die isolierende, halbelastische Schicht 7 wird dabei sowohl auf Teilen der ersten Oberflache des Halbleiterchips 6 als auch auf der Oberflache der flexiblen Erhebung 3 aufgebracht. Wie aus der Figur 11 ersichtlich ist, ist jedoch eine Seitenflache der flexiblen Erhebung 3 von der isolierenden, halbelastischen Schicht 7 ausgespart. Dieses Vorgehen ist vorteilhaft, um die Federwirkung des ela- stischen Elementes 3 der flexiblen Erhebung 3 zu unterstutzen. Wurde auch diese Seitenfläche mit der isolierenden Schicht 7 bedeckt werden, so konnte unter ungunstigen Umstanden evtl. die Schicht 7 reißen.
Die Materialeigenschaften der isolierenden, halbelastischen Schicht 7 sind nunmehr derart beschaffen, daß diese über einen Laser aktivierbar und bekeimbar ist. Somit kann anschlie- ßend eine Metallisierung auf diejenigen Bereiche der isolierenden und elastischen Schicht 7 aufgebracht werden, die vorher aktiviert wurden. Die Metallisierung der Leiterbahnzüge wird vorzugsweise stromlos, d.h. auf chemische Weise, vorge- nommen.
Dadurch, daß für die flexible Erhebung 3 ein elastisches Element eingesetzt wird, sind keine besonderen Anforderungen an die geometrische Ausgestaltung der flexiblen Erhebung 3 ge- stellt. Um das Aufbringen der isolierenden und elastischen
Schicht 7, 11 sowie der Leiterzüge zu erleichtern, ist es jedoch vorteilhaft, die Seitenflächen der flexiblen Erhebung nicht rechtwinklig zu der ersten Oberfläche des Halbleiterchips 6 verlaufen zu lassen. Eine Ausgestaltung des Halblei- terbauelements nach der eben beschriebenen Vorgehensweise erfordert einen zweiteiligen Präge- bzw. Spritzgußprozeß.
Die Metallisierungen 8 der flexiblen Erhebungen in den Figuren 9 und 12 bilden bereits einen elektrischen Kontakt 1, über den die Kontaktierung des elektronischen Bauelementes erfolgen kann. Es kann jedoch zusätzlich eine Lotkugel auf der flexiblen Erhebung angebracht werden, die dann den elektrischen Kontakt 1 bildet. Dies ist in den Figuren nicht dargestellt .
Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes mit flexiblen Kontaktierungen umfaßt somit im wesentlichen drei aufeinanderfolgende Einzelprozeßschritte . In einem ersten Schritt wird auf eine erste Oberfläche eines Halbleiterchips ein Kunststoff, insbesondere ein Polymer aufgebracht, wobei dieser bereits strukturiert sein kann. Anschließend werden in dem Kunststoff enthaltene (Schwermetall-) Keime, z.B. durch die Verwendung von UV-Licht, die Verwendung geeigneter chemischer Substanzen oder die Verwen- düng von a-priori-kernaktiviertem Material aktiviert. In einem dritten Schritt kann dann eine chemische, d.h. stromlose Metallisierung der Leiterzüge vorgenommen werden. Beim Auf- bringen des Kunststoffes auf den Halbleiterchip weist dieser bereits vorteilhafterweise die flexiblen Erhebungen auf, die die späteren elektrischen Kontakte des Halbleiterbauelementes bilden.

Claims

Patentansprüche
1. Elektronisches Bauelement mit einer elektronischen Schaltung sowie elektrischen Kontakten (1) zumindest auf einer ersten Oberflache (2) des elektronischen Bauelements zur Kontaktierung der elektronischen Schaltung, wobei auf der ersten Oberflache (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und zumindest ein elektrischer Kontakt (1) auf der zumindest einen flexiblen Erhebung (3) angeordnet ist und ein Leitungspfad (8) auf der Oberflache der flexiblen Erhebung (3) zwischen dem zumindest einen elektrischen Kontakt (1) und der elektronischen Schaltung angeordnet ist.
2. Elektronisches Bauelement mit einer elektronischen Schaltung sowie elektrischen Kontakten (1) zumindest auf einer ersten Oberflache (2) des elektronischen Bauelements zur Kontaktierung der elektronischen Schaltung, wobei auf der ersten Oberflache (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und zumindest ein elektrischer Kontakt (1) auf der zumindest einen flexiblen Erhebung (3) angeordnet ist und ein Leitungspfad (9) im Inneren der flexiblen Erhebung (3) zwischen dem zumindest einen elektrischen Kontakt (1) und der elektronischen Schaltung angeordnet ist.
3. Elektronisches Bauelement nach einem der Ansprüche 1 bis 2, d a d u r c h g e k e n n z e i c h n e t, daß eine isolierende Schicht (7, 11) zumindest teilweise die erste Oberflache (2) bedeckt und an die flexible Erhebung (3) angrenzt und Leiterzuge (4) auf der isolierenden Schicht angeordnet sind, die eine leitende Verbindung zwischen der flexiblen Erhebung (3) und der elektronischen Schaltung bilden.
4. Elektronisches Bauelement nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß die isolierende Schicht (7,11) zumindest teilweise die flexible Erhebung (3) bedeckt.
5. Elektronisches Bauelement nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß die isolierende Schicht (7,11) elastisch ist.
6. Elektronisches Bauelement nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß das elektronische Bauelement ein Halbleiterbauelement
7. Elektronisches Bauelement nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß das elektronische Bauelement ein Polymerbauelement ist.
8. Elektronisches Bauelement nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß der elektrische Kontakt (1) durch eine leitende Schicht, einen leitenden Stift oder eine leitende Kugel (5) gebildet wird.
9. Verfahren zur Herstellung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß die Aufbringung der flexiblen Erhebung (3) durch einen
Druckprozeß erfolgt.
10. Verfahren zur Herstellung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß die Aufbringung der flexiblen Erhebung (3) durch Spπtz- giessen oder Spritzpragen erfolgt.
11. Verfahren nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t, daß die flexible Erhebung (3) aus Thermo- oder Duroplast besteht .
12. Verfahren nach einem der Ansprüche 9 bis 11, d a d u r c h g e k e n n z e i c h n e t, daß nach dem Aufbringen der flexiblen Erhebung (3) eine Aufrauhung der Oberflache der Erhebung (3) zumindest im Bereich der spateren Leitungspfade (8) erfolgt, insbesondere mit Hilfe eines Lasers.
13. Verfahren nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t, daß nach der Aufrauhung der Oberflache der flexiblen Erhebung (3) und vor dem Aufbringen eines leitenden Materials zur Bil- düng von Leitungspfaden (8) auf der Oberflache der Erhebung (3) eine Abscheidung von Keimen auf der Oberflache der Erhebung (3) erfolgt.
14. Verfahren nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, daß die Keime aus Palladium bestehen.
15. Verfahren nach einem der Ansprüche 12 bis 14, d a d u r c h g e k e n n z e i c h n e t, daß die Bildung der Leitungspfade (8) auf der Oberflache der Erhebung (3) durch die Abscheidung eines leitenden Materials auf der aufgerauhten Oberflache erfolgt.
16. Verfahren nach einem der Ansprüche 9 bis 15, d a d u r c h g e k e n n z e i c h n e t, daß die Aufbringung der isolierenden Schicht (7) durch einen Druckprozeß erfolgt.
17. Verfahren nach einem der Ansprüche 9 bis 15, d a d u r c h g e k e n n z e i c h n e t, daß die Aufbringung der isolierenden Schicht (7,11) durch Spritzgiessen oder Spritzprägen erfolgt.
18. Verfahren nach einem der Ansprüche 9 bis 16, d a d u r c h g e k e n n z e i c h n e t, daß auch eine Aufrauhung der Oberfläche der isolierenden Schicht (7, 11) zumindest im Bereich von zu bildenden Leiterzügen (4) erfolgt, insbesondere mit Hilfe eines Lasers.
19. Verfahren nach Anspruch 18, d a d u r c h g e k e n n z e i c h n e t, daß nach der Aufrauhung der Oberfläche der isolierenden
Schicht (7,11) und vor dem Aufbringen eines leitenden Materials zur Bildung von Leitungspfaden (8) auf der Oberfläche der isolierenden Schicht (7,11) eine Abscheidung von Keimen auf der Oberfläche der isolierenden Schicht (7,11) erfolgt.
20. Verfahren nach Anspruch 19, d a d u r c h g e k e n n z e i c h n e t, daß die Keime aus Palladium bestehen.
EP00934894A 1999-06-17 2000-04-11 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements Withdrawn EP1186035A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19927750 1999-06-17
DE19927750 1999-06-17
PCT/DE2000/001123 WO2000079589A1 (de) 1999-06-17 2000-04-11 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements

Publications (1)

Publication Number Publication Date
EP1186035A1 true EP1186035A1 (de) 2002-03-13

Family

ID=7911618

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00934894A Withdrawn EP1186035A1 (de) 1999-06-17 2000-04-11 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements

Country Status (5)

Country Link
US (2) US6956287B2 (de)
EP (1) EP1186035A1 (de)
JP (2) JP2003502866A (de)
KR (1) KR20020011440A (de)
WO (1) WO2000079589A1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10063914A1 (de) 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
DE10126296B4 (de) * 2001-05-30 2008-04-17 Qimonda Ag Verfahren zur Herstellung eines elektronischen Bauelements
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP2003163312A (ja) * 2001-11-28 2003-06-06 Shinkawa Ltd 半導体装置の製造方法
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US8012774B2 (en) * 2005-01-11 2011-09-06 SemiLEDs Optoelectronics Co., Ltd. Coating process for a light-emitting diode (LED)
US8680534B2 (en) 2005-01-11 2014-03-25 Semileds Corporation Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP5149876B2 (ja) * 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8912021B2 (en) 2011-09-12 2014-12-16 SemiLEDs Optoelectronics Co., Ltd. System and method for fabricating light emitting diode (LED) dice with wavelength conversion layers
US8841146B2 (en) 2011-09-12 2014-09-23 SemiLEDs Optoelectronics Co., Ltd. Method and system for fabricating light emitting diode (LED) dice with wavelength conversion layers having controlled color characteristics
US8492746B2 (en) 2011-09-12 2013-07-23 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) dice having wavelength conversion layers
US8410508B1 (en) 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
KR20140091029A (ko) 2011-10-31 2014-07-18 티코나 엘엘씨 레이저 직접 구조체 기판의 형성에 사용하기 위한 열가소성 조성물
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641254A (en) * 1969-06-27 1972-02-08 W S Electronic Services Corp Microcircuit package and method of making same
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) * 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JP2781560B2 (ja) 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
IL104056A (en) * 1991-12-13 1997-02-18 Hoechst Ag Process for the preparation of L-phosphinothricin and its derivatives
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JPH0684917A (ja) 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 高周波用バンプの形成方法
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
DE4300652C1 (de) * 1993-01-13 1994-03-31 Bosch Gmbh Robert Verfahren zur Herstellung einer hybrid integrierten optischen Schaltung und Vorrichtung zur Emission von Lichtwellen
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
US6140456A (en) * 1997-10-24 2000-10-31 Quester Techology, Inc. Chemicals and processes for making fluorinated poly(para-xylylenes)
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0079589A1 *

Also Published As

Publication number Publication date
US7820482B2 (en) 2010-10-26
JP2006108705A (ja) 2006-04-20
JP4226589B2 (ja) 2009-02-18
US20020089058A1 (en) 2002-07-11
KR20020011440A (ko) 2002-02-08
US20050208703A1 (en) 2005-09-22
JP2003502866A (ja) 2003-01-21
US6956287B2 (en) 2005-10-18
WO2000079589A1 (de) 2000-12-28

Similar Documents

Publication Publication Date Title
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE69111834T2 (de) Elektronische Vorrichtung mit einem elektrisch leitenden Klebstoff.
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP2338207B1 (de) Rfid-transponderantenne
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
EP1186036A1 (de) Elektronische anordnung mit flexiblen kontaktierungsstellen
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
WO1999004453A1 (de) Kontakt sowie verfahren zur herstellung eines kontaktes
DE102011085471A1 (de) Anordnung zur Direktkontaktierung von Kontaktmitteln und zugehörige Anschlusseinheit für eine Druckmesszelle
DE102009005996A1 (de) Verfahren zum Herstellen einer elektrischen und mechanischen Verbindung und Anordnung, die eine solche aufweist
DE2214163A1 (de) Elektrische schaltungsanordnung
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE102019108977B4 (de) Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner
DE102017208628A1 (de) Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
WO1999010926A1 (de) Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20011207

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20090122

R17C First examination report despatched (corrected)

Effective date: 20090209

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090620