[go: up one dir, main page]

JP2833326B2 - 電子部品実装接続体およびその製造方法 - Google Patents

電子部品実装接続体およびその製造方法

Info

Publication number
JP2833326B2
JP2833326B2 JP4045333A JP4533392A JP2833326B2 JP 2833326 B2 JP2833326 B2 JP 2833326B2 JP 4045333 A JP4045333 A JP 4045333A JP 4533392 A JP4533392 A JP 4533392A JP 2833326 B2 JP2833326 B2 JP 2833326B2
Authority
JP
Japan
Prior art keywords
electrode
resin
thin film
metal thin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4045333A
Other languages
English (en)
Other versions
JPH05243231A (ja
Inventor
哲郎 河北
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4045333A priority Critical patent/JP2833326B2/ja
Publication of JPH05243231A publication Critical patent/JPH05243231A/ja
Priority to US08/341,842 priority patent/US5477087A/en
Application granted granted Critical
Publication of JP2833326B2 publication Critical patent/JP2833326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/133 - H01L2224/13391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子部品おもには半導
体素子を回路基板やフィルムキャリアに実装する接続技
術に関するものである。
【０００２】
【従来の技術】半導体素子のアルミ電極上に形成された
突起電極と回路基板の配線電極とを絶縁性の樹脂で圧接
接合する技術（以下マイクロバンプボンディング技術と
呼ぶ。）を従来例として説明する。図９とともに説明す
る。まず図９（ａ）に示すように回路基板５２上のＬＳ
Ｉチップ１３が実装される領域に適量の光硬化性の絶縁
樹脂５３を滴下する。この回路基板５２にはガラスやセ
ラミックを用いる。ついで（ｂ）に示すようにＬＳＩチ
ップ１３のＡｌ電極１４上に形成された金属突起電極８
１と回路基板５２上の電極５１とを位置合わせする。Ｌ
ＳＩチップのＡｌ電極に突起電極を形成する方法にはい
ろいろあるが、主にはＡｌ電極上にＴｉ／Ｐｄ／Ａｕや
Ｃｒ／Ａｕなどのバリヤメタルを介して電解めっき法に
よってＡｕの金属突起電極８１を形成する方法と、金属
突起形成用基板上に形成された金属突起を転写法によっ
てＬＳＩチップのＡｌ電極上に形成する方法とがある。
このＡｕの突起電極は一般には電解めっきによって形成
される。ついで位置合わせが終わるとＬＳＩチップ１３
を（ｃ）に示すように加圧治具４２で加圧する。このと
き加重で金属突起電極８１下の絶縁性樹脂５３は完全に
周辺に押しやられるとともに金属突起電極８１が押しつ
ぶされてて、回路基板の電極５１と接触することにな
り、電気的な接続が得られるわけである。次に紫外線５
４を照射して光硬化性絶縁樹脂５３を（ｄ）に示すよう
に硬化させる。このとき回路基板５２がガラス等の透明
なものであればガラス裏面から紫外線を照射し、セラミ
ックのような不透明なものであればＬＳＩチップの側面
より照射する。ついで、（ｅ）にしめすように硬化が終
了してから加圧治具４２を取り去るとＬＳＩチップ１３
と回路基板の電極５１との接続が完了する。
【０００３】
【発明が解決しようとする課題】しかしながら従来例に
おいては以下のような問題点がある。 １）この方式ではピン数が多くなると接続する加重も大
きくなり、この加重で半導体素子や回路基板が容易に変
形して接続信頼性を低下させたり、素子自体に損傷を与
えたりする。 ２）また、半導体素子の数十〜数百の電極を均一に加圧
する必要があり、これには高度な加圧治具の平行度と回
路基板の平面度が要求される。そしてこれらはピン数が
多くなりチップサイズが大きくなると益々難しくなって
くる。たとえわずか３〜５μｍの突起電極のバラツキや
回路基板のそりがあっても接続不良をおこす原因とな
る。 ３）また、半導体素子が実際に動作状態にあり、素子が
発熱を起こすと材料の違いによる熱膨脹係数の差で歪み
やそりが生じ、突起電極と回路基板の電極と間に接続不
良を起こす原因になる。
【０００４】これは上記の従来例に示したマイクロバン
プボンディング技術に限らず、ハンダバンプを用いたフ
リップチップ技術においても接続部の劣化を引き起こす
原因となる。本発明はかかる点に鑑み、半導体素子の電
極と回路基板の電極との接続を行う突起電極に弾性力を
持たせ、上記のような不良原因をなくすことを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、第１の電極ま
たは第２の電極上に内部に多くの空孔を有した樹脂とそ
の表面に形成された金属被膜からなる突起電極を形成
し、前記突起電極にて前記第１、第２の電極を電気的に
接続する。
【０００６】また、本発明は半導体素子もしくは配線電
極上に前記突起電極を形成し、前記半導体素子の電極と
配線電極とを位置合わせし、絶縁性樹脂により前記半導
体素子と前記配線基板を固着し、前記突起電極と前記配
線電極とを電気的に接触させることを特徴とした電子部
品実装接続体の製造方法を提供する。また、本発明は半
導体素子もしくは配線電極上に請求項記載の突起電極を
形成し、前記半導体素子の電極と配線電極とを位置合わ
せした後、前記突起電極の表面に形成された金属薄膜を
溶融させることによって前記突起電極と前記配線電極と
を接合することを特徴とした電子部品実装接続体の製造
方法を提供する。また、本発明は半導体素子の電極上も
しくはフィルムキャリアのインナーリード上に前記突起
電極を形成し、前記インナ−リ−ドと前記半導体素子の
電極とを位置合わせした後、加圧、加熱することにより
前記フィルムキャリアのインナーリードと前記半導体素
子の電極とを前記突起電極によって接合することを特徴
とした電子部品の実装接続体の製造方法を提供する。
【０００７】
【作用】上記の手段により弾性力のある突起電極を得る
ことができる。この突起電極を用いることにより、接続
部に弾性力を持たせることが可能となるため、接合時に
加えられる加重をこの突起電極により緩和するとともに
低加重接続が可能となるため半導体素子に損傷を与える
ことなく接続することができる。また熱的歪による接合
部の劣化も改善することができる為、接続信頼性を大幅
に向上させることができる。また、回路基板のそりや
歪、金属突起電極のばらつきがあっても、約２〜５μｍ
であれば吸収できるので基板、材料の選択の自由度が向
上する。
【０００８】
【実施例】本発明の一実施例を図面とともに説明する。
【０００９】図１は本発明の実施例における内部に空孔
を有する突起電極１０がＬＳＩチップ１３のＡｌ電極１
４上に形成された断面図を示すものである。この図にお
いて１２は金属層、１１は空孔、１５は樹脂、１６はＳ
ｉＯ2等の絶縁膜を示す。金属層１２はＳｎ，Ｉｎやハ
ンダなどの低融点金属を用い、樹脂１５はシリコン系や
フッ素系、ポリイミド系の耐熱性の樹脂を用いる。この
構造を持つ突起電極１０をＡｌ電極上に形成する一例を
図２とともに説明する。突起電極１０を形成するＬＳＩ
チップ１３全面にバリヤメタル２１として用いる金属薄
膜を形成する。このバリヤメタル２１としてはＴｉ／Ｐ
ｄ／ＡｕやＣｒ／Ａｕなどをもちい、厚さはそれぞれ
０．１〜０．３μｍ程度である。これにフォトレジスト
を０．８〜１．５μｍ塗布して、Ａｌ電極に対応した位
置にのみバリアメタル２１を残して、それ以外を全てエ
ッチィングする。この後、フォトレジストを除去して
（ａ）に示すようにする。
【００１０】次に発泡材と整泡材を光反応性の樹脂に混
入する。光反応性の樹脂には今回は感光性ポリイミドを
用い、発泡剤にはポリオ−ル・ポリイソシアナ−トを、
整泡剤にはシリコン系の整泡剤であるジメチルポリシロ
キサンやジメチルポリシロキサン−ポリオキシアルキレ
ン共重合体を用いた。混入と同時に発泡剤は反応して炭
酸ガスを発生し、発生した炭酸ガスは整泡剤により樹脂
中に均一にかつ安定よく捕捉され、内部に多くの空孔１
１を有した樹脂１５ができる。これを（ｂ）に示すよう
にＬＳＩチップ１３上全面に塗布する。厚みは１０〜３
０μｍで、塗布方法はスピンコ−トでおこなった。その
後約８０℃でこの樹脂１５を硬化する。次に（Ｃ）に示
すように、この樹脂１５の上から低融点金属であるイン
ジウム２３を蒸着により０．８〜１．５μｍ形成し、Ａ
ｌ電極１４及びバリアメタル２１に対応した位置にのみ
インジウム２３を残して、残りをすべてエッチィングし
た。次に（ｄ）に示すようにこのインジウム２３をマス
クとして紫外線２４を照射する。そして次に現像液にて
現像を行い（ｅ）に示すようにＡｌ電極１４及びバリア
メタル２１上にのみ樹脂１５を残す。この後（ｆ）に示
すように約３００℃の熱処理を行い、樹脂１５を硬化さ
せるとともにインジウム２３を溶融させて樹脂１５の表
面全体を覆いかぶせる様にする。
【００１１】このようにして内部に多くの空孔を有する
樹脂の表面を金属被膜１２が被覆した構造の突起電極１
０を得ることができる。
【００１２】また、図２ではＬＳＩチップのＡｌ電極上
に突起電極を形成する方法を説明したが、回路基板の配
線電極上にも同様の方法で突起電極を形成することがで
きる。この方法を図３で説明する。まず（ａ）にしめす
ように回路基板５２上に形成された配線電極５１の上か
ら図２で説明した樹脂１５をスピンコート法により、厚
みが１０〜３０μｍになるように形成する。その後
（ｂ）に示すように樹脂１５上に配線電極５１上のＬＳ
ＩチップのＡｌ電極が対応する位置にのみ低融点金属１
２を形成する。方法は図２で説明しのと同様である。次
に（ｃ）に示すようにこの低融点金属１２をマスクとし
て紫外線２４を照射する。そして次に現像液にて現像を
行い（ｄ）に示すように配線電極５１上のＬＳＩチップ
のＡｌ電極に対応した位置にのみ樹脂１５を残す。この
後（ｅ）に示すように約３００℃の熱処理を行い、樹脂
１５を硬化させるとともに低融点金属１２を溶融させて
樹脂１５の表面全体を覆いかぶせる様にする。
【００１３】このようにして内部に多くの空孔を有する
樹脂の表面を金属被膜が被覆した構造の突起電極１０を
回路基板５２上に得ることができる。
【００１４】また、この構造を持った突起電極１０をＡ
ｌ電極１４上に形成する方法として、別基板上にこの突
起電極だけを形成しておいて、その後Ａｌ電極上に転写
法によって形成する方法がある。以下その方法を図４に
もとずいて説明する。まず図２に示した工程と同様にし
てガラス基板４１上にＡｌ電極１４に対応した位置にの
みに突起電極１９を形成する。
【００１５】次に（ｂ）に示すように、ガラス基板４１
上に形成された突起電極１０とＬＳＩチップ１３のＡｌ
電極１４とを位置合わせし、次に加圧冶具４２により加
圧、加熱しＡｌ電極１４と突起電極１０とを接合する
（（ｃ）に示す）。このとき、加圧治具４２のおんどは
３００℃〜４００℃で、圧力は１０〜２０ｇ／バンプで
ある。その後加圧冶具４２を取り除くと突起電極１０の
Ａｌ電極１４への転写を完了する。（（ｄ）に示す）。
このように樹脂を分散させた構造を有する金属突起電極
をＬＳＩチップのアルミ電極上に形成するわけである。
【００１６】次に、この突起電極を有したＬＳＩチップ
と回路基板との接続を図５とともに説明する。まず、
（ａ）に示すように配線電極５１を有した回路基板５２
上のＬＳＩチップが搭載される部分に光硬化性絶縁樹脂
５３を塗布する。もちいた配線基板はガラスやセラミッ
クで、光硬化性絶縁樹脂はエポキシ系、アクリル系、シ
リコン系等のものを用いた。
【００１７】つぎに、（ｂ）に示すようにＬＳＩチップ
１３のＡｌ電極１４上に形成した突起電極１０と配線基
板上の配線電極５１とを位置合わせし、その後加圧ツ−
ル４２によって加圧する。このとき樹脂はＬＳＩチップ
の周辺にまで押し広げられる。このときの加圧力は突起
電極１０が完全に塑性変形を起こさないで、弾性変形を
起こすぐらいの荷重、すなわち突起電極１０が５〜３０
％ぐらい変形する荷重に設定した。次に、光硬化性絶縁
樹脂５３を紫外線５４にて硬化させた（（ｃ）に示す）
後、加圧を解除することにより（ｄ）に示すようにＬＳ
Ｉチップ１３が配線基板５２に固着される。そしてＬＳ
ＩチップのＡｌ電極１４上に形成された突起電極１０と
配線基板５２とが接触した状態で保持され、電気的な接
続を行うことができる。なお、光硬化性絶縁樹脂５３の
硬化方法は回路基板５２がガラスのように透明の場合は
紫外線５４はガラス裏面より照射し、セラミックのよう
に不透明の場合はＬＳＩチップ側面より照射する。図５
ではＬＳＩチップ側に突起電極を形成したものと配線基
板とを用いた例を示したが、逆に配線基板の配線電極上
にこの突起電極を形成しておいてもよい。たとえば図５
（ａ）に示した回路基板５２に形成された配線電極５１
上に突起電極１０を図３に示した方法で形成しておいた
後、ＬＳＩチップ１３のＡｌ電極１４とを位置合わせ
し、以下図５（ｂ）以下にしめすのと同様のプロセスで
接続することができる。
【００１８】実験の結果、ＬＳＩチップ１３と配線電極
５１の間隔が接続後３〜５μｍまで変化しても接続が保
たれていることが確認できた。また、配線電極５１の高
低差も３〜５μｍまでならこの突起電極１０で吸収し
て、接続することが可能である。この図５に示した方式
の接続原理を図６に示す。ＬＳＩチップ１３と回路基板
５２は光硬化性絶縁樹脂５３の持つ収縮力Ｗと、ＬＳＩ
チップ１３と光硬化性絶縁樹脂５３および回路基板５２
と光硬化性絶縁樹脂５３間は各々の密着力α、βが作用
しているため突起電極１０と回路基板の電極５１同士は
圧接・接触させられている。また、接続する際に加える
荷重によって突起電極１０は弾性変形△ｒだけ変形して
保持されている。
【００１９】このほかには図７に示すようにＬＳＩチッ
プ１３のＡＬ電極１４上に例えば図２の方法にて突起電
極１０を形成したものを回路基板７１に接合する実装体
にも適用できる。ここでは突起電極１０の表面に形成さ
れている金属は半田を用いる。また、図８に示すような
ＬＳＩチップ１３とフィルムキャリア８１のリード８２
とをこの突起電極１０により接合する実装体にも適用で
きる。図７、図８に示した適用例では図２，もしくは図
４に示した方法によりＬＳＩチップのＡｌ電極上に突起
電極を形成したのち、回路基板７１、またはフィルムキ
ャリア８１と接続する。接続方法としては両方とも加圧
治具による熱圧着方を用い、図７においては回路基板の
配線電極とを半田接合を、図８においては突起電極１０
の表面に形成された金属被膜に錫を用い、リ−ド８２表
面に形成してある金、もしくは錫との共晶によって接合
する。以上の様に接合部に本発明による突起電極を用い
ることにより接合部に弾性力を持たせることができ、外
部から働く機械的応力や熱応力に対して非常に強い接続
構造を提供することができる。
【００２０】
【発明の効果】以上のように本発明は突起電極を内部に
多くの空孔を有した樹脂とその表面に金属被膜を形成し
た構成とすることによって以下に示すような効果があ
る。 １）突起電極が弾性力を持っているために接続時に加え
る加重をこの突起電極で緩和できるため、ＬＳＩチップ
に大きな加重をかけることなく接続することができる。
このため電極数の多いＬＳＩチップにおいても低加重で
の接続が可能となり、接続時にＬＳＩチップに与えるダ
メ−ジ低減でき、接続信頼性を大幅に向上させることが
できる。 ２）ＬＳＩチップのＡｌ電極上に形成した上記突起電極
と回路基板の配線電極との接続を光硬化性絶縁樹脂の収
縮力と金属突起電極の持つ弾性力で、両者が接触、固定
されている接続構造を有する実装体では、接続加重をこ
の金属突起電極によって緩和できると供に、低加重での
接続を可能とするのでＬＳＩチップに反りや歪みを与え
ずに接合することが可能となり、接続信頼性を向上させ
る。また、ＬＳＩチップの動作による発熱や、周囲温度
の上昇によって光硬化性絶縁樹脂に熱応力（熱膨張）が
働いた場合、突起電極と回路基板の電極同士を引き剥が
そうとする力Ｗ（図７に示す）が発生する。しかしなが
ら、突起電極のもつ弾性力△ｒによって常に回路基板の
配線電極とは接続を保つことができる。今回用いた突起
電極では弾性回復力は最大で約５μｍ程度ある。また、
用いている光硬化性絶縁樹脂は２００℃でも約１〜２μ
ｍしか膨張しない。したがって低温領域から高温領域ま
で非常に安定した接続を得ることができる。 ３）また、従来は加圧治具の平行度、回路基板の平面
度、突起電極のチップ内でのバラツキなどを高精度に調
整、制御しておく必要があったが、本発明のように突起
電極に弾性力をもたせることにより、約５μｍぐらいの
ギャップはこの突起電極で吸収できるようになった。し
たがってＬＳＩチップを回路基板やフィルムキャリに接
合する実装形態のものでは回路基板の選択の自由度が向
上すると供に、低加重での接続を可能としＬＳＩチップ
にそりや歪みを与えずに接続することができ接続信頼性
を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の突起電極の構造断面図
【図２】本発明の実施例における突起電極を形成するた
めの工程断面図
【図３】本発明の別の実施例の突起電極形成工程断面図
【図４】本発明における突起電極をＡｌ電極上に形成す
る工程断面図
【図５】本発明の他の実施例における実装方式の断面図
【図６】本発明の実施例における実装方式の接続原理図
【図７】本発明の実施例における実装方式の断面図
【図８】本発明の実施例における実装方式の断面図
【図９】従来例に示す実装体の工程断面図
【符号の説明】
１０ 突起電極 １１ 空孔 １２ 金属被膜 １３ ＬＳＩチップ １５ 樹脂 １４ Ａｌ電極 ２１ バリアメタル ２３ 低融点金属 ２４ 紫外線 ４１ ガラス基板 ４２ 加圧治具 ５１ 配線電極 ５２ 回路基板 ５３ 光硬化性絶縁樹脂
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子に形成された第１の電極もしく
    は配線基板に形成された第２の電極上に突起電極が形成
    され、前記突起電極が内部に多くの空孔を有する樹脂と
    前記突起電極の表面を被覆するように形成された金属薄
    膜からなり、前記第１の電極もしくは第２の電極上の突
    起電極が前記第１の電極もしくは第２の電極と接合して
    なることを特徴とする電子部品実装接続体。
  2. 【請求項２】発泡剤と整泡剤を樹脂と反応させて内部に
    多くの空孔を有した樹脂を形成する工程、前記樹脂を基
    板上に形成する工程、前記樹脂を仮硬化する工程、前記
    樹脂上全面に低融点金属からなる前記金属薄膜を形成す
    る工程、前記金属薄膜を突起電極を形成する領域のみに
    残して選択的にエッチィングする工程、前記金属薄膜を
    マスクとして前記金属薄膜のない樹脂を選択的にエッチ
    ィングする工程、前記樹脂と前記樹脂上に形成された前
    記金属薄膜を熱処理する工程を備え、前記樹脂と金属薄
    膜よりなる電極間接続用の突起電極を形成することを特
    徴とした電子部品実装接続体の製造方法。
  3. 【請求項３】半導体素子もしくは配線電極上に内部に多
    くの空孔を有し表面を被覆する金属薄膜を有する突起電
    極を形成し、前記半導体素子の電極と配線電極とを位置
    合わせし、絶縁性樹脂により前記半導体素子と前記配線
    基板を固着し、前記突起電極と前記配線電極とを電気的
    に接触させることを特徴とした電子部品実装接続体の製
    造方法。
  4. 【請求項４】半導体素子もしくは配線電極上に内部に多
    くの空孔を有し表面を被覆する金属薄膜を有する突起電
    極を形成し、前記半導体素子の電極と配線電極とを位置
    合わせした後、前記突起電極の表面に形成された金属薄
    膜を溶融させることによって前記突起電極と前記配線電
    極とを接合することを特徴とした電子部品実装接続体の
    製造方法。
  5. 【請求項５】半導体素子の電極上もしくはフィルムキャ
    リアのインナーリード上に内部に多くの空孔を有し表面
    を被覆する金属薄膜を有する突起電極を形成し、前記イ
    ンナ−リ−ドと前記半導体素子の電極とを位置合わせし
    た後、加圧、加熱することにより前記フィルムキャリア
    のインナーリードと前記半導体素子の電極とを前記突起
    電極によって接合することを特徴とした電子部品の実装
    接続体の製造方法。
JP4045333A 1992-03-03 1992-03-03 電子部品実装接続体およびその製造方法 Expired - Fee Related JP2833326B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4045333A JP2833326B2 (ja) 1992-03-03 1992-03-03 電子部品実装接続体およびその製造方法
US08/341,842 US5477087A (en) 1992-03-03 1994-11-18 Bump electrode for connecting electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4045333A JP2833326B2 (ja) 1992-03-03 1992-03-03 電子部品実装接続体およびその製造方法

Publications (2)

Publication Number Publication Date
JPH05243231A JPH05243231A (ja) 1993-09-21
JP2833326B2 true JP2833326B2 (ja) 1998-12-09

Family

ID=12716381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4045333A Expired - Fee Related JP2833326B2 (ja) 1992-03-03 1992-03-03 電子部品実装接続体およびその製造方法

Country Status (2)

Country Link
US (1) US5477087A (ja)
JP (1) JP2833326B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
EP0827190A3 (en) * 1994-06-24 1998-09-02 Industrial Technology Research Institute Bump structure and methods for forming this structure
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
US6518088B1 (en) 1994-09-23 2003-02-11 Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw Polymer stud grid array
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co., Ltd. Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
EP1271640A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Mold for manufacturing semiconductor device
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
KR100278561B1 (ko) * 1996-10-15 2001-02-01 포만 제프리 엘 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US6208022B1 (en) * 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
DE19841996B4 (de) * 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
DE19927749A1 (de) 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US6442039B1 (en) 1999-12-03 2002-08-27 Delphi Technologies, Inc. Metallic microstructure springs and method of making same
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
DE10126568B4 (de) * 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
AU2003246477A1 (en) * 2002-07-03 2004-01-23 Quelis Id Systems Inc. Wire positioning and mechanical attachment for a radio-frequency identification device
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10238582B4 (de) * 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
JP3841087B2 (ja) 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
JP4165495B2 (ja) * 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
US7274050B2 (en) * 2004-10-29 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Packaging and manufacturing of an integrated circuit
US7166326B1 (en) * 2004-12-14 2007-01-23 Palo Alto Research Center (Parc) Method of electroplating stressed metal springs
JP4142041B2 (ja) 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2008124501A (ja) * 2005-03-23 2008-05-29 Seiko Epson Corp 半導体装置の実装方法及び実装構造
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
JP4419926B2 (ja) * 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4822774B2 (ja) * 2005-09-02 2011-11-24 パナソニック株式会社 基板接合方法と実装基板
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
DE102005055487B3 (de) * 2005-11-18 2007-05-16 Infineon Technologies Ag Elektronische Struktur mit über lötbare Verbindungselemente verbundenen Komponenten sowie Verfahren zu seiner Herstellung
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
JP2007214164A (ja) * 2006-02-07 2007-08-23 Epson Imaging Devices Corp 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
TWI277190B (en) * 2006-03-07 2007-03-21 Ind Tech Res Inst Package structure for electronic device
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
JP2008124355A (ja) * 2006-11-15 2008-05-29 Epson Imaging Devices Corp 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
TWI341628B (en) * 2008-02-12 2011-05-01 Taiwan Tft Lcd Ass Contact structure and bonding structure
WO2009122912A1 (ja) * 2008-03-31 2009-10-08 三洋電機株式会社 はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
JP2008219049A (ja) * 2008-06-12 2008-09-18 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP2010093674A (ja) * 2008-10-10 2010-04-22 Epson Toyocom Corp 圧電デバイス及び圧電基板の製造方法
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US9735117B2 (en) * 2012-01-20 2017-08-15 Skyworks Solutions, Inc. Devices and methods related to interconnect conductors to reduce de-lamination
JP6734531B2 (ja) * 2016-03-09 2020-08-05 富士通株式会社 電子部品の製造方法、半導体装置の製造方法、及び半導体装置
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
US11662612B2 (en) * 2019-11-21 2023-05-30 Eagle Technology, Llc Acousto-optic modulator system and device with connections and related methods
US11454837B2 (en) * 2019-11-22 2022-09-27 Eagle Technology, Llc AOM system with interface board and signal vias and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607758A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置
JPH0237129A (ja) * 1988-07-26 1990-02-07 Fuji Heavy Ind Ltd 自動変速機付車輌の暴走防止装置
JPH02177540A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置
JPH046841A (ja) * 1990-04-24 1992-01-10 Matsushita Electric Works Ltd 半導体装置の実装構造

Also Published As

Publication number Publication date
US5477087A (en) 1995-12-19
JPH05243231A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
US5666270A (en) Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode
JPS60262430A (ja) 半導体装置の製造方法
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JPH10242208A (ja) 半導体装置の製造方法
JP3180800B2 (ja) 半導体装置及びその製造方法
WO2004064142A1 (ja) 半導体装置及びその製造方法
JP3914431B2 (ja) 半導体装置の製造方法
JP2000260819A (ja) 半導体装置の製造方法
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JPH0727924B2 (ja) 実装体の製造方法
JP3269390B2 (ja) 半導体装置
JP3084021B1 (ja) 電子部品の製造方法
JPH09246325A (ja) 半導体素子の実装構造及びその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2002231765A (ja) 半導体装置
JP5736714B2 (ja) 半導体装置及びその製造方法
JP5589598B2 (ja) 半導体装置の製造方法
JP2000058597A (ja) 電子部品実装方法
JP2959215B2 (ja) 電子部品およびその実装方法
JP2998507B2 (ja) 半導体装置の製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees