[go: up one dir, main page]

EP0649231B1 - Verfahren zur digitalen Signalverarbeitung, insbesondere zur Mischung von digitalen Signalen - Google Patents

Verfahren zur digitalen Signalverarbeitung, insbesondere zur Mischung von digitalen Signalen Download PDF

Info

Publication number
EP0649231B1
EP0649231B1 EP19940250238 EP94250238A EP0649231B1 EP 0649231 B1 EP0649231 B1 EP 0649231B1 EP 19940250238 EP19940250238 EP 19940250238 EP 94250238 A EP94250238 A EP 94250238A EP 0649231 B1 EP0649231 B1 EP 0649231B1
Authority
EP
European Patent Office
Prior art keywords
input signals
signals
mixing
coefficients
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19940250238
Other languages
English (en)
French (fr)
Other versions
EP0649231A3 (en
EP0649231A2 (de
Inventor
Helmut Dr. Ing. Jahne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STAGE TEC ENTWICKLUNGSGESELLSCHAFT fur PROFESSION
Original Assignee
STAGE TEC ENTWICKLUNGSGESELLSCHAFT fur PROFESSIONELLE AUDIOTECHNIK MBH
STAGE TEC ENTWICKLUNGSGESELLSC
Stage Tec Entwicklungsgesellschaft fur Professionelle Audiotechnik Mbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STAGE TEC ENTWICKLUNGSGESELLSCHAFT fur PROFESSIONELLE AUDIOTECHNIK MBH, STAGE TEC ENTWICKLUNGSGESELLSC, Stage Tec Entwicklungsgesellschaft fur Professionelle Audiotechnik Mbh filed Critical STAGE TEC ENTWICKLUNGSGESELLSCHAFT fur PROFESSIONELLE AUDIOTECHNIK MBH
Publication of EP0649231A2 publication Critical patent/EP0649231A2/de
Publication of EP0649231A3 publication Critical patent/EP0649231A3/xx
Application granted granted Critical
Publication of EP0649231B1 publication Critical patent/EP0649231B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H60/00Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04Studio equipment; Interconnection of studios

Definitions

  • the scope of the invention extends to entire field of digital signal processing, primarily at processing large amounts of data in predetermined times, for example in digital image and sound processing.
  • the invention relates to a method of digital signal processing for weighted summation of data, the weighted summation of data often also as mixing referred to as.
  • AT-A-389784 addresses the problem of mixing many input signals solved too many output signals by sub-bus systems be created, so-called input cross and Longitudinal buses. There is a fixed assignment of which Input on which input bus is mixed. By the The presence of multiple input buses can go to the same Various signals are present in the system at the time. The Theoretically, it divides the number of input buses available required number of timeslots of a bus. The disadvantage is that to link the independent input buses additional cross and longitudinal buses are required to get the respective partial mixes on the input buses Mix. Another disadvantage is the mixture by means of several Signal processors, each located at the connection points of the buses are located, as this reduces the signal throughput time considerably enlarged and a large control effort necessary is.
  • bus widths of 24 or 32 that are common in audio technology are unsuitable for the introduction of a large number of bits Buses with many signal processors connected to them. This requires a lot of space in the PCB unbundling, which however contradicts the high Bus clock frequencies and the resulting number of timeslots stands.
  • the aim of the invention is a digital mixture of signals under real-time conditions, without much control effort, with a parallel bus that has a different can lead to a signal created by mixing and without time slots are reserved for input signals must, with a problem-free dynamic routing should be achieved.
  • the object of the invention is to develop a Process for digital signal processing.
  • a "summing bus" at which all input signals weighted with coefficients at the same time be placed on a summing field, the output of which is the bus for the output signals created by mixing.
  • the Summing field has at least as many inputs as input signals available. Basically all existing ones Input signals multiplied by coefficients and the Summing field supplied. The output signals created by mixing are therefore always the sum of all input signals. Input signals that are not for mixing with the current output signal are determined using the coefficient Multiplied "zero". Dynamic routing does the trick therefore no change in the signal flow, just a modification in a table of coefficients.
  • the circuit includes three multipliers, one Summing field with three inputs and one output bus MIX and three registers D.
  • the multipliers multiply the input signals IN1, IN2, and IN3 with the coefficients c1i * IN1, c2i and c3i of time slot i, the three are created with Coefficients multiplied input signals c1i * IN1, c2i * IN2 and c3i * IN3.
  • These three signals become the summation field fed and the signal is generated on the output bus MIX MIXi of the time slot i, which the D register i-th time slot the data from the output bus decreases to Output signal OUT2, in this example, is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)
  • Studio Circuits (AREA)

Description

Das Anwendungsgebiet der Erfindung erstreckt sich auf das gesamte Gebiet der digitalen Signalverarbeitung, vorrangig bei der Verarbeitung großer Datenmengen in vorgegebenen Zeiten, beispielsweise in der digitalen Bild- und Tonverarbeitung. Die Erfindung betrifft ein Verfahren der digitalen Signalverarbeitung zum gewichteten Summieren von Daten, wobei das gewichtete Summieren von Daten vielfach auch als Mischen bezeichnet wird.
Bekannterweise erfolgt die digitale Signalverarbeitung heute zum großen Teil mit Signalprozessoren. In der Bild- und der Ton-Bearbeitung werden vielfach eine große Anzahl dieser Signalprozessoren benötigt, um die gewünschte Bearbeitung durchzuführen. Je mehr Signalprozessoren eingesetzt werden, um so größer wird im allgemeinen auch der Datenverkehr zwischen diesen Prozessoren. Der Datenverkehr erfolgt dabei auf den sogenannten Bussen. Die Busse mit dem höchsten Datendurchsatz sind Parallelbusse, d.h. es steht für jedes Bit eine einzelne Leitung zur Verfügung. Jedes zum Datenaustausch vorgesehene Signal belegt dabei für eine bestimmte Zeit, auch Zeitschlitz genannt, den Bus. In solchen Systemen ist aber die Anzahl der verfügbaren Zeitschlitze begrenzt, bedingt durch einen maximalen Takt oder durch eine fest vorgegebene Abtastfrequenz. Eine der häufigsten Operationen ist die des Mischens, beispielsweise die Zusammensetzung von vollständigen Bildern aus Grundelementen beim Trickfilm oder das Mischen von Tonsignalen. Es ergibt sich aber eine Beschränkung für die Signale, die gemischt werden sollen. Die Summe aus der Anzahl der gewichteten Signale darf die Anzahl der Zeitschlitze nicht übersteigen, oder es werden mehrere parallele Busse notwendig. Neben dem extrem ansteigenden Hardwareaufwand vervielfacht sich der hohe Aufwand für die Steuerung der Zeitschlitze insbesondere bei dynamischer Verwaltung bei mehreren Bussen und erreicht eine kaum noch beherrschbare Größe. Bei tontechnischen Anlagen, die zum Beispiel auch für die Deltastereofonie verwendet werden sollen, besteht zusätzlich die Forderung, daß durch Quellgebietsverschiebungen auch unter Echtzeitbedingungen nicht nur die Koeffizienten, sondern auch die zur Mischung herangezogenen Eingangssignale in der Anzahl verändert werden können (dynamisches Routing). Die naheliegendste Lösung für die digitale Mischung von Signalen ist die Verwendung eines parallelen Busses. Die Nachteile liegen in der technisch bedingten Beschränkung der Zeitschlitze, die in der Summe für alle zur Mischung verwendeten Eingangssignale und deren Ausgangsignale ausreichen müssen. Durch den enormen Steuerungsaufwand ist ein dynamisches Routing wie es für Deltastereofonieanlagen erforderlich ist, nicht möglich.
In der AT-A-389784 wird das Problem des Mischens vieler Eingangssignale zu vielen Ausgangssignalen gelöst, indem Teilbussysteme geschaffen werden, sogenannte Eingangs- Quer- und Längsbusse. Es besteht hierbei eine feste Zuordnung, welcher Eingang auf welchen Eingangsbus gemischt wird. Durch das Vorhandensein von mehreren Eingangsbussen können zum selben Zeitpunkt verschiedene Signale im System vorhanden sein. Die Anzahl der vorhandenen Eingangsbusse teilt die theoretisch erforderliche Zeitschlitzanzahl eines Busses. Nachteilig ist, daß zur Verknüpfung der voneinander unabhängigen Eingangsbusse zusätzliche Quer- und Längsbusse erforderlich sind, um die jeweiligen Teilmischungen auf den Eingangsbussen weiter zu mischen. Nachteilig ist weiterhin die Mischung mittels mehrerer Signalprozessoren, die sich jeweils an den Verbindungspunkten der Busse befinden, da sich hierdurch die Signaldurchlaufzeit erheblich vergrößert und ein großer Steuerungsaufwand notwendig ist. Die in der Audiotechnik üblichen Busbreiten von 24 oder 32 bit sind denkbar ungeeignet zur Einführung einer Vielzahl von Bussen mit jeweils vielen mit ihnen verbundenen Signalprozessoren. Dies erfordert sehr viel Fläche bei der Leiterplattenentflechtung, was jedoch im Widerspruch zu den hohen Bustaktfrequenzen und den daraus resultierenden Zeitschlitzanzahlen steht.
In der US-PS 4993073 wird die Summation der bereits mit Koeffizienten multiplizierten Eingangssignale mit den Signalprozessoren erledigt, wobei jedoch ein zusätzlicher Bus vorhanden ist, der nur mit dem Nachbareingang verbunden ist. Jeder Signalprozessor summiert zu dem Ergebnis des Nachbarprozessors das eigene mit einem Koeffizienten multiplizierte Signal und übergibt diese Teilsumme seinem benachbarten Signalprozessor auf der anderen Seite. Dadurch entsteht eine Kette mit erheblichen Verzögerungszeiten, die beispielsweise bei Audiosystemen nicht mehr tolerierbar sind. Außerdem ist bei einem Ausfall eines Prozessors sie ganze Kette gestört.
In den DE-OS 3346500 und DE-OS 39066734 erfolgt die Summation der digitalen Eingangswerte in dem analogen Signalverarbeitungsteil, indem alle Eingangsignale sehr schnell nacheinander auf den parallelen Bus geschaltet und von einem DA-Wandler in ein analoges Signal gewandelt werden. Das dem DA-Wandler nachgeschaltete Filter erzeugt dann die Summation der Eingangssignale. Dieses Verfahren ist jedoch nur anwendbar, wenn das gemischte Signal auch in analoger Form benötigt wird. Außerdem benötigt auch dieses Verfahren für jedes Eingangssignal einen einzelnen Zeitschlitz und verlangt nach sehr hohen Abtastfrequenzen für den DA-Wandler.
Das Ziel der Erfindung ist eine digitale Mischung von Signalen unter Echtzeitbedingungen, ohne großen Steuerungsaufwand, mit einem parallelen Bus, der in jedem Zeitschlitz ein anderes, durch Mischung entstandenes Signal führen kann und ohne daß dabei Zeitschlitze für Eingangssignale reserviert werden müssen, wobei außerdem ein probelemloses dynamisches Routing erzielt werden soll.
Die Aufgabe der Erfindung besteht in der Entwicklung eines Verfahrens zur digitalen Siganalverarbeitung.
Diese Aufgabe wird durch einen "summierenden Bus" gelöst, bei dem alle mit Koeffizienten gewichteten Eingangsignale gleichzeitig an ein Summierfeld gelegt werden, dessen Ausgang den Bus für die durch Mischung entstandenen Ausgangssignale bildet. Das Summierfeld besitzt dabei mindestens soviele Eingänge wie Eingangssignale vorhanden sind. Grundsätzlich werden alle vorhandenen Eingangssignale mit Koeffizienten multipliziert und dem Summierfeld zugeführt. Die durch Mischung entstandenen Ausgangssignale sind somit immer die Summe aus allen Eingangssignalen. Eingangssignale, die nicht für die Mischung mit dem momentanen Ausgangssignal bestimmt sind, werden mit dem Koeffitienten "Null" multipliziert. Ein dynamisches Routing bewirkt somit keine Änderung des Signalflusses, sondern nur eine Modifikation in einer Tabelle der Koeffizienten.
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung ist das Prinzip einer erfindungsgemäßen Mischanordnung mit drei digitalen Eingangssignalen IN1, IN2 und IN3 und drei digitalen Ausgangssignalen OUT1, OUT2 und OUT3, die durch Mischung entstehen dargestellt. Die Schaltung beinhaltet drei Multiplizierer, ein Summierfeld mit drei Eingängen und einem Ausgangsbus MIX und drei Register D. Die Multiplizierer multiplizieren die Eingangssignale IN1, IN2, und IN3 mit den Koeffizienten c1i*IN1, c2i und c3i des Zeitschlitzes i, dabei entstehen die drei mit Koeffizienten multiplizierten Eingangssignale c1i*IN1, c2i*IN2 und c3i*IN3. Diese drei Signale werden dem Summierfeld zugeführt und es entsteht auf dem Ausgangsbus MIX das Signal MIXi des Zeitschlitzes i, welches durch das Register D das im i-ten Zeitschlitz die Daten vom Ausgangsbus abnimmt zum Ausgangsignal OUT2, in diesem Beispiel, wird.

Claims (4)

  1. Verfahren der digitalen Siganalverarbeitung, bei dem Eingangssignale (IN1, IN2, IN3) zu Ausgangssignalen (OUT1, OUT2, OUT3) gemischt werden und bei dem mindestens jedem Ausgangssignal (OUT1, OUT2, OUT3) ein Zeitschlitz (i) auf einem Bus zugeordnet ist, dadurch gekennzeichnet, daß alle mit Koeffizienten (c1i, c2i, c3i) gewichteten Eingangssignale (IN1, IN2, IN3) gleichzeitig an ein Summierfeld gelegt werden, dessen Ausgang den Bus (Mix) für das Ausgangssignal (OUT) bildet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch Pipelining des Summierfeldes der Zeitschlitz (i), in dem die mit Koeffizienten (c1i, c2i, c3i) gewichteten Eingangssignale (IN1, IN2, IN3) an das Summierfeld gelegt werden, verschieden von dem Zeitschlitz (i) ist, in dem das diesen Eingangssignalen (IN1, IN2, IN3) zugeordneten Ausgangssignal (OUT) des Summierfeldes vorhanden ist.
  3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß durch die Auslegung des Summierfeldes ein zeitlicher Versatz zwischen den einzelnen mit Koeffizienten (c1i, c2i, c3i) gewichteten Eingangssignalen (IN1, IN2, IN3), die einem Ausgangssignal (OUT) zugeordnet sind, vorhanden ist.
  4. Verfahren nach Anspruch 1; 2 und/oder 3, dadurch gekennzeichnet, daß die Koeffizienten (c1i, c2i, c3i) zur Wichtung der Eingangssignale (IN1, IN2, IN3) aus wenigen Werten wie Null oder Eins bestehen.
EP19940250238 1993-10-03 1994-10-01 Verfahren zur digitalen Signalverarbeitung, insbesondere zur Mischung von digitalen Signalen Expired - Lifetime EP0649231B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4334151 1993-10-03
DE19934334151 DE4334151C2 (de) 1993-10-03 1993-10-03 Verfahren zur digitalen Signalverarbeitung zum Mischen von Eingangssignalen zu Ausgangssignalen

Publications (3)

Publication Number Publication Date
EP0649231A2 EP0649231A2 (de) 1995-04-19
EP0649231A3 EP0649231A3 (en) 1995-05-10
EP0649231B1 true EP0649231B1 (de) 1999-03-03

Family

ID=6499592

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19940250238 Expired - Lifetime EP0649231B1 (de) 1993-10-03 1994-10-01 Verfahren zur digitalen Signalverarbeitung, insbesondere zur Mischung von digitalen Signalen

Country Status (3)

Country Link
EP (1) EP0649231B1 (de)
DE (1) DE4334151C2 (de)
ES (1) ES2132331T3 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT379262B (de) * 1983-10-13 1985-12-10 Siemens Ag Oesterreich Einrichtung zur additiven ueberlagerung tonfrequenter signale
JPS63501451A (ja) * 1985-08-02 1988-06-02 ア− エヌ テ− ナツハリヒテンテヒニ−ク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 係数転送用転送回路及び転送方法
AT389784B (de) * 1987-09-10 1990-01-25 Siemens Ag Oesterreich Verfahren zur verarbeitung und konzentration von digitalen audiosignalen
GB2210535B (en) * 1987-10-01 1991-12-04 Optical Tech Ltd Digital signal mixing apparatus
DE3906734A1 (de) * 1989-03-03 1990-09-06 Bosch Gmbh Robert Verfahren zum mischen von tonsignalen
JPH0453369A (ja) * 1990-06-21 1992-02-20 Matsushita Electric Ind Co Ltd ディジタルミキサー回路

Also Published As

Publication number Publication date
DE4334151A1 (de) 1995-04-20
EP0649231A3 (en) 1995-05-10
DE4334151C2 (de) 1995-07-20
ES2132331T3 (es) 1999-08-16
EP0649231A2 (de) 1995-04-19

Similar Documents

Publication Publication Date Title
EP0952520B1 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE68904924T2 (de) Videoschaltsystem in modulbauweise.
DE1499175B2 (de) Steuereinrichtung in einem mehrspezies rechner
DE102004011629A1 (de) Verfahren zur Steuerung einer Einrichtung zur Verteilung und Bearbeitung von Videosignalen
DE69215719T2 (de) Digitaler Generator eines Randes um ein einem Hintergrund überlagertes Objekt
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE102004041823B4 (de) Kommunikationsbaustein mit einem Kommunikationsschnittstellenelement und Kommunikationsschnittstellenelement
EP0649231B1 (de) Verfahren zur digitalen Signalverarbeitung, insbesondere zur Mischung von digitalen Signalen
DE69908911T2 (de) Zuweisungsvorrichtung für eine datenvermittlungsanlage
DE19628039B4 (de) Speicheradressen-Steuerschaltung
EP0858178B1 (de) Verfahren und Vorrichtung zum Mischen von digitalen Audio-Signalen
DE3314139A1 (de) Mikrobefehlgesteuerte arithmetische steuereinheit
DE3015357C2 (de)
DE102004057410B4 (de) Anordnung mit einem Schnittstellenmodul und Schnittstellenmodul
EP0025855A2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen
EP1095338A2 (de) Can-modul
DE4406927C1 (de) Verfahren zur digitalen Signalverarbeitung
DE602004005178T2 (de) Systeme und verfahren zur bereitstellung von mehrkanal-pulsbreitemoduliertem audio mit versetzten ausgängen
AT389784B (de) Verfahren zur verarbeitung und konzentration von digitalen audiosignalen
EP0489952A1 (de) Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung
DE4234341C1 (de) Schaltungsanordnung zum Umwandeln von digitalen Tonsignalen
DE102006030977A1 (de) Datenübertragungsverfahren und Gerät zur Durchführung des Verfahrens
EP0705054B1 (de) Tonwiedergabeanordnung
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
WO2001053952A2 (de) Multi-master-bus-system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): BE ES FR GB IT LU NL

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): BE ES FR GB IT LU NL

RIN1 Information on inventor provided before grant (corrected)

Inventor name: JAHNE, HELMUT, DR. ING.

17P Request for examination filed

Effective date: 19951108

17Q First examination report despatched

Effective date: 19970602

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: STAGE TEC ENTWICKLUNGSGESELLSCHAFT FUER PROFESSION

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): BE ES FR GB IT LU NL

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19990525

ET Fr: translation filed
REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2132331

Country of ref document: ES

Kind code of ref document: T3

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20050902

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20050927

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 20051019

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: LU

Payment date: 20051027

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20051028

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20051031

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20061031

Year of fee payment: 13

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20070501

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20061001

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20070501

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20070629

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20061001

BERE Be: lapsed

Owner name: *STAGE TEC ENTWICKLUNGSG.- FUR PROFESSIONELLE AUDI

Effective date: 20061031

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20061002

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20061031

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20061002

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20061001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071001

Ref country code: BE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20061031