DE8715356U1

DE8715356U1 - Speicherkassette

Info

Publication number: DE8715356U1
Application number: DE8715356U
Authority: DE
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 1986-11-19
Filing date: 1987-11-19
Publication date: 1988-03-03
Also published as: EP0268419B1; NO174310B; KR880006606A; NO874800D0; EP0268419A2; CA1330596C; JPS63245535A; BR8706190A; CN1011093B; AU617092B2; CN87107950A; US5276831A; AU1112492A; AU653578B2; KR920008440B1; DE3752046T2; US4949298A; DE3752046D1; NZ222364A; ES2103256T3

Description

Beschreibung

Die Erfindung betrifft eine Speicherkassette, insbeson-

(Sor·&agr; &ogr;&iacgr;&eegr;&ogr; ficoichorkascot^o. dio &lgr;&pgr; ainar BatonuoravhoitutiOR-

einheit, beispielsweise an einem Hausvideospielgerät angeordnet und davon abgenommen werden kann, das in Verbindung mit einem normalen Fernsehempfänger benutzt wird, wobei die Speicherkassette in die Datenverarbeitungseinheit eingeladen wird, wenn sie benutzt wird*

Es gibt eine Reihe von Ausführungsbeispielen von Datenverarbeitungseinheiten, die auf dem Markt erhältlich sind, und bei denen ein Bild an einem Fernsehempfänger angezeigt wird. Diese Datenverarbeitungseinheiten werden dadurch aktiviert, daß eine externe Speicherkassette eingeladen wird, in die ein Spielsoftwareprogramm, ein Unterrichtssoftwareprogrämm oder ähnliches vorher eingeschrieben wurde. Ein Festspeicher (ROM) zum Speichern von, Programmdäten und von Zeichendaten zur Anzeige ist in der Speicherkassette enthalten.

In der letzten Zeit wurde in den oben beschriebenen Speicherkassetten manchmal ein Speicher vorgesehen, der eine größere Kapazität von beispielsweise 1 oder 4 M Bits hat. Wenn ein derartiger Speicher mit großer Kapazität verwandt wird, muß von dem sog. Bankumschalten Gebrauch gemacht werden, da der von einer Zentraleinheit der Datenverarbeitungseinheit zugreifbare Adressenraum begrenzt ist.

Aus der US-PS 4 432 067 ist ein Verfahren bekannt, die Speicherkapazität auszudehnen, während die Anzahl der Adressenleitungen, die mit der Datenverarbeitungseinheit verbunden sind, d. h. der Adressenraum, beibehalten wird. Die US-PS 4 432 067 beschreibt eine Speicherkassette, in der ein Adressendekodierer, eine Sperrschaltung, ein Hilfsspeicherchip und eine Signalleitung zum Wählen des Speicherchips

Nintendo do. Ltd, G 3847-DE

angeordnet sind.

Gemäß US-PS 4 432 067 erfaßt der Adressendekodierer den Zeitpunkt, an dem die Ädressendaten eine bestimmte Adresse angeben, die zeigt, daß der Speicherchip umgeschaltet werden ■ollte, woraufhin das Umschalten des Speicherchips durch die

Snorrenhaitune iinrl rH &ogr; SinnalloiHinn ofiolat. nae horlotitot .

daß das Umschalten des Speicherchips über eine dazu vorgesehene Hardwareschaltung gesteuert wird und nur auf Speicherchipbasis erfolgt. Es ist daher unmöglich, eine Bank mit willkürlicher Speichsrgröße umzuschalten. Da weiterhin nur •in festes bestimmtes Umschalten durch die Hardwareschaltung ausgeführt werden kann, gibt es viele Beschränkungen in der Auslegung eines Programms eines Spiels oder eines ähnlichen Programms.

Durch die Erfindung soll daher eine Speicherkassette geschaffen werden, die ein Bankumschalten eines Speichers mit willkürlicher Speichergröße erlaubt.

Die erfindungsgemäße Speicherkassette soll insbesondere Bänke über ein Programm einer Datenverarbeitungseinheit umschalten können, so daß das Maß an Freiheit der Programmauslegung zunimmt.

Ziel der Erfindung ist schließlich eine Speicherkassette »it höherer Leistung, die als externer Speicher verwandt werden kann.

Die erfindungsgemäße Speicherkassette ist an einer Datenverarbeitungseinheit anbringbar und davon abnehmbar, die einen Mikroprozessor enthält und wird in die Datenverarbeitungseinheit geladen, wenn sie benutzt wird. Sie umfaßt eine gedruckte Schaltungsplatte, die mit der Datenverarbeitungseinheit verbunden ist, wenn sie in diese eingeladen ist, einen Speicher, der auf der gedruckten Schaltungsplatte vorgesehen ist und dessen Speicherbereich in eine Vielzahl von Bänken unterteilt ist, und eine Speichersteuereinrichtung, die auf der gedruckten Schaltungsplatte vorgesehen ist und Daten empfängt, die die Bankumschaltbedingungen wiedeirge-

C I * I · &Ogr;&Igr;**·

Nintendo Co* Ltd. G 3847-DE

ben, die vom Mikroprozessor kommen, und eine Adresse zum Angeben einer Bank dem Speicher liefert, wobei die Speichereteuereinrichtung eine Vielzahl von Registern, denen die Daten vom Mikroprozessor geliefert werden, und Adressengeneratoreinrichtungen umfaßt, um die Adresse auf der Grundlage der Daten der Register zu erzeugen.

Wenn die Speicherkassette in die Datenverarbeitungseinheit geladen ist, steht die gedruckte Schaltungsplatte iiiit der Datenverarbeitungseinheit in Verbindung und ist die Anordnung, die die Speicherkassette und die Datenverarbeitungseinheit umfaßt, betriebsbereit. Die Daten, die die Bankumschaltbedingungen wiedergeben, werden vom Mikroprozessor in der Datenverarbeitungseinheit der »Speicherkassette geliefert. Auf der Grundlage dieser Daten liefert die Speichersteuereinrichtung eine Adresse dem Speicher, die der zu wählenden Bank entspricht. Dementsprechend wird vom Mikroprozessor der Datenverarbeitungseinheit direkt auf die gewählte Bank des Speichers zugegriffen.

Gemäß der Erfindung liefert die Speichersteuereinrichtung die Adresse für die Bankumschaltung des Speichers auf der Grundlage der Daten vom Mikroprozessor der DatenverarL^itungseinheit, so daß eine willkürliche Bank des Speichers wahlweise duch Ändern der Daten vom Mikroprozessor aktiviert '- werden kann. Dadurch, daß dafür gesorgt wird, daß der Mikroprozessor in angemessener Weise 'eine Daten ändert, die während des Ablaufs des Programmschrittes auftreten, kann folglich das Bankumschalten des Speichers nach dem Programm ausgeführt werden. Aus diesem Grunde kann die erfindungsgemäße Speicherkassette das Maß an Freiheit in der Auslegung oder Benutzung des Programmes verglichen mit der herV^Tjyni liehen Speicherkassette erheblich erhöhen, bei der das Bankumschalten nur über eine Hardwareschaltung erfolgte.

Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen

Nintendo Co. Ltd. G 3847-DE

Fig. 1 in einer auseinandergezogenen perspektivischen | Ansicht ein Ausführungsbeispiel der Erfindung, |

Fig. 2 in einem Blockschaltbild ein Beispiel einer Datenverarbeitungseinheit, bei der das in Fig. 1 dargestellte Ausführungsbeispiel verwendbar ist,

Fig. 3 in einem Blockschaltbild den Aufbau des in Fig. 1 «

dargestellten Ausführungsbeispiels, |

Fig. 4 eine Draufsicht auf einen Mehrfachspeichersteuer- f teil MMC,

Fig. 5 das Blockschaltbild des in Fig. 4 dargestellten |

MMC, I

Fig. 6 das Schaltbild des MMC entsprechend dem Blockschaltbild von Fig. 5,

Fig. 7A und 7B Ansichten zur Darstellung des Adressen- |

raumes einer Zentraleinheit CPU, I

Fig. 8 eine Ansicht zur Darstellung des Adressenraumes %

I einer Bildverarbeitungseinheit PPU und

Fig. 9 eine Ansicht zur Darstellung des Speicherplans eines Bildspeichers mit direktem Zugriff V-RAM. I

Das in Fig. 1 dargestellte Ausführungsbeispiel der f

erfindungsgemäßen Speicherkassette 10 weist ein Gehäuse 12 | mit einem oberen Gehäuseteil 12a und einem unteren Gehäuse- X teil 12b auf. Das Gehäuse 12 ist nahezu rechtwinklig ausgebildet, und es ist ein Vorsprung 12c an einer Seite j

vorgesehen. Eine öffnung 12d ist durch den Vorsprung 12c gebildet, und die anderen Seiten des Gehäuses 12 sind durch Seitenwände geschlossen. >

Eine gedruckte Schaltungsplatte 14 und eine Energiever- \ sorgung 16 sind im Gehäuse 12 aufgenommen. Ein Vorsprung 14a ist an dem Teil der gedruckten Schaltungsplätte 14 ausgebildefc/ der dem Vorsprung 12c des oben beschriebenen Gehäuses 12 entspricht« Der¹ VölfsprUrt^ 14a der¹ gedrUckfcan Schaitüngsplatte 14 liegt durcih die öffnung 12d deö Gehäuses 12 frei« Auf dem Vorsprung 14a sind Leitungömuster oder Verbindungselektroden ISa biö 1811 die VerbindungöeinriöhtUngen 2u einem KantenVer^

Nintendo Co. Ltd. G 3847-DE

binder 32 (Fig. 2) der Haupteinheit 30 eines Spielgerätes darstellen, das später beschrieben wird, so ausgebildet, daß sie in der Richtung verteilt sind, in der die Seite des Vorsprunges 14a verläuft.

Ein Programmspeicher 20, der aus einem nichtlöschbar/^a Halbleiterspeicher, beispielsweise einem ROM oder einem EEPROM besteht, ist auf einer der Hauptflächen der gedruckten Schaltungsplatte 14 angeordnet. Der Programmspeicher 20 hat einen Speicherbereich von beispielsweise 4 M Bits, wobei die Programmdaten, die zur Ausführung eines bestimmten Arbeitsvorganges der Zentraleinheit CPU 34 (Fig. 2) in der Haupteinheit 30 des Spielgerätes benötigt werden, vorher darin gespeichert sind. Auf der gedruckten Schaltungsplatte 14 ist weiterhin ein Zeichenspeicher 22 vorgesehen, der aus einem ähnlichen, nicht löschbaren Halbleiterspeicher besteht. Der Zeichenspeicher 22 weist einen Speicherbereich von beispielsweise 4 M Bits auf, wobei Daten (Zeichendaten) bezüglich der zum Spielen oder ähnlichem anzuzeigenden Zeichen vorher darin gespeichert sind. Ein Erweiterungsspeicher 24 befindet sich gleichfalls auf der gedruckten Schaltungsplatte 14, wobei der Erweiterungsspeicher 24 dann benutzt werden kann, wenn die Kapazität des Programmspeichers 20 beispielsweise nicht ausreicht, und aus einem Speicher mit direktem Zugriff RAM besteht, der eine Kapazität von beispielsweise 64 \ Bits hat.

Ein Mehrfachspeichersteuerteil MMC 20, der einen Teil der erfindungsgemäßen Ausbildung darstellt, ist auf der gedruckten Schaltungsplatte 14 vorgesehen. Der MMC 26 empfängt Daten von der CPU 34 und einer Bildverarbeitungseinheit PPU 42 der Haupteinheit 30 des Spielgerätes und dient dazu, die Bänke des Programmspeichers 20 und/öder des Zeichenspeichers 22 umzuschalten.

Die oben eiiwähnte Energieversorgung 16, die im Gehäuse 12 vorgesehen ist, dient dassu/ den dberi beschriebenen ErWeitertingsspeieher 24 zn sichern. Für eine derartige

till t**l

Nintendo Co. Ltd. G 3847-DE

Energieversorgung 16 kann beispielsweise eine Primärbatterie, beispielsweise eine Lithiumbatterie oder eine Alkalibatterie, eine Sekundärbatterie, die aufgeladen werden kann, wie beispielsweise eine Nickel-Cadmi'Jim-Batterie oder eine elektrostatische Kapazität wie beispielsweise ein elektrischer Doppelschichtkondensator verwandt werden.

D&r oben beschriebene Zeichenspeicher 22 kann ähnlich wie. der " rweiterungsspeicher 24 auch aus einem RAM bestehen, wobei in diesem Fall ähnlich wie beim Erweiterungsspeicher 24 eine Energieversorgung zur Sicherstellung vorgesehen ist.

Die erfindunysgemäße Ausbildung ist bei einer Speicherkassette, bei der ein Gehäuse und eine gedruckte Schaltungsplatte so vereinigt ist, daß sie kompakt und flach ist, d.h. bei einem kartenartigen Speicher, wie beispielsweise einer sog. IC-Karte anwendbar.

Die Haupteinl'itiit 30 des Spielgerätes als einem Beispiel der Datenverarbeitungseinheit, für die das beschriebene Ausführungsbeispiel der erfindungsgemäßen Kassette verwendbar ist, ist so aufgebaut, wie es in Fig. 2 dargestellt ist. Die Elektroden 18a bis 18n der Kassette 10 werden in den Kantenverbinder 32 der Haupteinheit 30 eingeschoben, xvodurch beide Teile elektrisch miteinander verbunden werden und somit eine Anlage bilden.

Die Haupteinheit 30 des Spielgerätes enthält einen 8 Bit-Mikroprozessor CPU 34 zum Spielen, beispielsweis die integrierte Schaltung 2A03, hergestellt von Nintendo Company, Ltd., Kyoto/Japan und Spielsteuerteile 40a und 40b, die mit der CPU 34 über eine Eingangs/Ausgangsschnittstelle 38 verbunden sind.

Ein Arbeitsspeicher mit direktem Zugriff W-RAM 36, eine Bildverarbeitungseinheit PPU 42, ein Bildspeicher mit direktem Zugriff V-RAM 44 und ein HF-Modulator 46 sind weiterhin in der Häupteinheit 30 vorgesehen. Als PPU 42 kann beispielsweise die integrierte Schaltung 2C02 von Nintendo benutzt werden, wobei die PPU 42 Daten des Zeichenspeichers

•«Mt* IMt Il

• &igr; I &igr; « III III

Nintendo Co. Ltd. G 3847-DE

\. 22 und des V-RAM 44 unter der Steuerung der CPU 34 ausliest ' und diese in Videosignale umwandelt, die am HF-Modulator 46 liegen. Der HF-Modulator 46 moduliert die gelieferten Videosignale und gibt Fernsehsignale, beispielsweise der NTSC-Norm für den Fernsehempfänger als Bildanzeigeeinrichtung aus.

\ Im folgenden wird anhand von Fig. 3 der Aufbau der in

! Fig. 1 dargestellten Speicherkassette im einzelnen bet-chrie- % ben, die in den Kantenverbinder 32 eingeladen ist, der in Fig. 2 dargestellt ist. Wie es oben beschrieben wurde, steht die Speicherkassette 10 mit dem Kantenverbinder 32 in Verbindung, so daß die verschiedenen Daten oder Signale von ' der CPU 34 und der PPÜ 42 der Haupteinheit 30 des Spielgerätes über den Kantenverbinder 32 kommen.

Der Programmspeicher 20 empfängt die Programmadressen AO bis A13 von der CPU 34 (Fig. 2) und Acht-Bit-Daten über den Kantenverbinder 32. Eine Programmadresse A14 von der CPU 34 liegt am MMC 26 zusammen mit der Programmadresse A13. Andererseits werden im Zeichenspeicher 22 die Zeichenadressen AO bis All von der PPU 42 geliefert und die Zeichenadresse A12 liegt zusammen mit den Zeichenadressen AlO und All an dem MMC 26. Dann werden von der PPU 42 Acht-Bit-Daten dem Zeichenspeicher 22 geliefert. Die Programmadressen AO bis A12 und die Acht-Bit-Daten liegen auch am Erweiterungsspeicher 24 ähnlich wie am Programmspeicher 20.

Am MMC 26 liegt ein Systemtaktsignal 2 von der CPU 34 und gleichfalls ein Signal ROMSELi, das die Adressen 8000H FFFFH des Programmspeicherp 20 angibt. Ei^ Leseschreib&ignal R/W wird von der CPU 34 weiterhin dem MMC 26 geliefert. Das Leseschreibsignal R/W liegt auch am oben beschriebenen Erweiterungsspeicher 24.

Wie es später im einzeihen beschrieben wird, lieget ein Signal RAMSEL zürn Aktivieren des Erweiterungsspeiehers 24 Von dem MMC 26 am Erweiterungsspeicher 24* Wenn ein 64 k Bit RAM aus zwei iulips als Erweiterungsspeicher 24 Vorgesehen ist/

t 41* * M

I lit

« III

Nintendo Co. Ltd* Ö 3847-DE

dann liegt ein Chipwählsignal RAMi Zusätzlich vom MMC 26 am Erweiterungsspeicher 24. Der MMC 26 gibt weiterhin ein Signal ROMSELO aus, um den Programmspeicher 20 zu aktivieren. Der MMC 26 arbeitet auch als Steuereinrichtung für das jeweilige Bankumschalten des Programmspeichers 20 und des Zeichenspsishsrs 22, ss daft vcjs MMC &Xgr;6 Visr-Bit-Prcgraisisadrssssn PRA14 - PRA17 dem Programmspeicher 20 und Fünf-Bit-Zeichenadressen CRA12 - CRA16 dem Zeichenspeicher 22 geliefert werden.

Die negative Elektrode der Energieversorgung 16 in der Speicherkassette 10 liegt an Masse und ihre positive Elektrode ist mit dem Energieversorgungsanschluß Vcc des Kantenverbinders 32 über eine in Vorwärtsrichtung geschaltete Diode 50 und eine in Sperrichtung geschaltete Diode 52 verbunden, die mit der Diode 50 in Verbindung steht. Die Energieversorgung von der Haupteinheit 30 des Spielgerätes liegt an diesem Energieversorgungsanschluß Vcc Der Ausgang der Diode 50 ist über einen Widerstand mit einem Chipwählanschluß CS des Erweiterungsspeichers 24 und gleichfalls mit dem Kollektor eines Transistors 54 verbunden. Der Emitter des Transistors 54 liegt an Masse, und das oben beschriebene Signal RAMSEL vom MMC 26 liegt an seiner Basis. Der Ausgang der anderen Diode 52 ist mit dem Energieversorgungsanschluß Vcc des Erweiterungsspeichers 24 verbunden.

Weira daher die Speicherkassette 10 in die Haupteinheit 30 des Spielgerätes über den Kantenverbinder 32 eingeladen ist, dann liegt die Spannung Vcc über die Diode 52 am Erweiterungsspeicher 24. Wenn die Speicherkassette 10 vom Kantenverbinder 32 gelöst oder wenn im eingeladenen Zustand der Energieversorgungsschalter 48 der Haupteinheit 30 des Spielgerätes ausgeschaltet wird, dann liegt die Spannung Vcc von der Energieversorgung 16 über die Diode 50 am Erweiterungsspeicher 24. Die Diode 50 wirkt somit als Schalter zum Anlegen einer Spannung an den Erweiterungsschalter 24 und gleichfalls als Rückflußsperrdiode, um einen Stromfluß von

Nintendo Co* Ltd. G 3847-DE

- 12 -

der Haüpteinheit 30 des Spielgerätes in die Energieversorgung 16 zu verhindern*

Im folgenden wird anhand der Figuren 4 bis 6 der in der Speicherkassette 10 Vorgesehene Steuerteil MMC 26 im einzelnen beschrieben. Wie es in Fig. 4 dargestellt ist, ist der MMC 26 in Form einer üblichen integrierten Schaltungsplatte ausgebildet, wobei die Anschlüsse Nr. 1 bis Nr. 11 und Nr. 16 als Ausgänge dienen, während die Anschlüsse Nr. 13 bis Nr. 15 und Nr. 17 bis Nr. 23 als Eingänge dienen. Am Anschluß Nr. 12 liegt ein Massepotential GND und an einem Anschluß Mr. 24 liegt die Spannung Vcc.

Das heißt im einzelnen, daß die Anschlüsse Nr. 1 bis Nr. 4 als Ausgänge für die Vier-Bit-Programmadressen £RA14 PRA17 verwandt werden, und unter diesen Anschlüssen der Anschluß Nr. 4 manchmal als Ausgang für das Chipwählsignal RAMl des Erweiterungsspeichers 24 dient. Wenn ein Speicher aus einem Chip als Erweiterungsspeicher 24 benutzt wird (Fig. 3), hat das Signal RAMl keine Bedeutung, es wirkt als ein Ein-Bit-Chipwählsignal dann, wenn zwei Speicherchips vorgesehen sind, wobei es einen der Chips über den logischen Wert 1 oder den logischen Wert 0 auswählt.

Der Anschluß Nr. 5 dient als Ausgang für das Signal ROMSELO, das am oben beschriebenen Programmspeicher 20 liegt und als ein Signal mit niedrigem Pegel nur dann ausgegeben wird, wenn der Programmspeicher 20 gelesen wird, d.h. wenn das Leseschreibsignal R/W von der CPU 34 einen hohen Pegel hat.

Der Anschluß Nr. 6 ist ein Ausgang für das Signal RAMSEL₇ das am oben beschriebenen Transistor 54 liegt und die Adressen 6000H - 7 FFFH des Erweiterungsspeicher 24 bezeichnet.

Die Anschlüsse Nr. 7 bis Nr. 11 dienen als Ausgänge der Adressen zum Bankumschalten des Zeichenspeichers 22, d.h. für die Zeichenadressen CRA12 - CRA16.

Die Anschlüsse Nr, 13 - Nr. 15 dienen als Eingänge für

Nintendo Co* Ltd»

G 3847-DE

- 13 -

die Adressen PAlO - PA12 von der PPU 42*

Der Anschluß Nr. 16 ist ein Ausgang für ein signal VRAMlOi das dem zehnten Adresöenbit der Adresse des V-RAM geliefert wird, und das Signal VRAMlO dient dazu,, den von der PPU 42 im V-RAM 44 zugreifbaren Speicherbereich anzugeben und einen Bilddurchlauf durchzuführen oder zu unterbrechen*

Das Leseschreibsignal R/W von der CPU 34 li<sgt am Anschluß Nr. 17, Ein-Bit-^Seriendaten liegen von der CPU 34 am Anschluß Nr. 18 und ein Ein-Bit-Datenlöschsignal,, d.h. ein Synchronz2itsteuersignal der oben erwähnten Seritendaten liegt am Anschluß Nr. 19.

Das Signal ROMSELl, das die Adressen 8000H - FFFFH des Programmspeichers 20 angibt, liegt von der CPU 34 am Anschluß Nr. 20.

Die Programmadressen A13 und A14 von der CPiJ 34 werden dann den Anschiüssen Nr. 21 und Nr. 22 geliefert. Das Systemtaktsignal 2 liegt am Anschluß Nr. 23.

Wie es in Fig. 5 dargestellt ist, ist im MMC 26 ein SP-Register 56 vorgesehen, das die Seriendaten von der CPU 34 empfängt, die am oben beschriebenen Anschluß Nr. 18 liegen. Wie es in Fig. 6 dargestellt ist, besteht das SP-Register aus einem Sieben-Bit-Schieberegister, dessen beide höchstwertigen Bits an einem Dekodierer 58 liegen. Der MMC 26 enthält gleichfalls einen Zeitsteuergenerator 60, der die Signale ROMSELl und R/W, das Datenlöschsignal und das Systemtaktsignal 2 empfängt. Auf der Grundlage des Signals ROMSELl und des Signals R/W gibt der Zeitsteuergenerator 16 das Signal ROMSEL mit niedrigem Pegel aus, wenn das zuerst genannte Signal den niedrigen Pegel und das zuletzt genannte Signal den hohen Pegel hat, und liefert der Zeitsteuergenerator 60 einen Schiebetaktimpuls SCLK dem SP-Register 56 von einem UND-Glied 60a (Fig. 6) auf das Systemtaktsignal 2 ansprechend. Zusammen damit wird der Schiebetaktimpuls von einem Zähler 60b (Fig. 6) gezäölt, der im ZextSteuergenerator 60 vorgesehen ist, und der Zextsteuergenerator 60 liefert ein

it·

Nintendo Co* Ltd.

It ··

II·· Il *

■· · t

. « < t 11 III» «· *·

G 3847-DE

- 14 -

Dätensetzfreigabesigitial DSE dem Dekodierer 58 zu dem Zeitpunkt, zu dem dei' siebte Taktimpuls nach dem Datenlöscheignal gegeben wurde, d.h. zu dem Zeitpunkt, an dem alle Siebön-Bit-Seriendaten von der CPU 34 in das SP-Register geladen sind.

Der Dekodierer 58 empfängt die beiden höchstwertigen Bits der Daten vom SP-Register 56, dekodiert diese und liefert ein Datensetzsignal einem ersten, zweiten, dritten oder vierten Register 62, 64, 66, 68» Das oben beschriebene SP-Register 56 und der Dekodierer 58 arbeiten daher so zusammen, daß sie einen Datenmultiplexer bilden.

Das erste bis vierte Register 62 bis 68 besteht jeweils aus einem Fünf-Bit ^-Register und lädt die restlichen Fünf-Bit-Daten des SP-Registers 56, wenn vom Dekodierer 58 ein Datensetzsignal gegeben wird. Der Inhalt des ersten bis vierten Registers 62 bis 68 wird als Speichersteuerdaten für den Programmspeicher 20, den Zeichenspeicher 22 oder den V-RAM 44, beispielsweise in Form einer Bankspezifiziarungskodierung verwandt.

Ein Zeichenbanksteuerteil 70 empfängt die jeweiligen Fünf-Bit-Daten vom ersten Register 62 und vom zweiten Register 64 und auch das niedrigstwertige Bit vom dritten Register 66. Die Adresse PA12 von der PPU 42 (Fig. 2), die über den Kantenverbinder 32 (Fig. 3) kommt, liegt gleichfalls am Zeichenbanksteuerteil 70. Der Zeirhenbanksteuerteil 70 enthält eine große Anzahl von logischen Verknüpfungsgliedern, wie es \n Fig. 6 dargestellt ist und gibt die Zeichenadressen CRA12 bis CRA16 zur Bankumschaltung des Zeichenspeichers über die Arbeit dieser Verknüpfungsglieder aus.

Ein V-RAM-Steuerteil 72 empfängt Zwei-Bit-Daten vom dritten Register 66 und gleichfalls die Adressen PAiO und PAIl von der PPU 42 und gibt das Adressensignal VRAMlO des V-RAM 44 nach Maßgabe der Arbeit einer großen Anzahl von Verknüpfungsgliedern aus, die in Fig. 6 dargestellt sind.

Ein Programmbanksteuerteil 74 empfängt die beiden

Nintendo Co. Ltd. G 3847-DE

höchstwertigen Bits des dritten Registers 66 und Fünf-Bit-Daten des vierten Registers 68 sowie die Programmadresse A14,
die von der CPU 34 kommt, und gibt die Programmadressen PRA14
bis PRA17 für die Bankumschaltung des Programmspeichers 20
nach Maßgabe der Arbeit einer großen Anzahl von Verknüpfungsgliedern aus, die in Fig. 6 dargestellt sind. t-

Weiterhin ist notwendigerweise ein Dekodierer 76 im MMC § 26 vorgesehen, und liegen die Programmadressen A13 und A14 |

von der CPU 34 und gleichfalls das Systemtaktsignal 2 und f

das Signal RAMSELl an dem MMC 26. Wie es in Fig. 6 darge- |

stellt ist, besteht der Dekodierer 76 aus UND-Gliedern mit | vier Eingängen und gibt der Dekodierer 76 das Signal RAMSEL
zum Aktivieren des Erweiterungsspeichers 24 auf die Ausbildung bestimmter Verhältnisse ansprechend aus. i

Die CPU 34 ist ein Acht-Bit-Mikrocomputer, wie es oben I beschrieben wurde, so daß dementsprechend der Adressenraum, 1 auf den die CPU 34 zugreifen kann, die Adressen 000OH - FFFFH 1 umfaßt, was durch 2¹⁶ wiedergegeben wird, wie es in Fig. 7A
dargestellt ist. Darunter dienen die Adressen 000OH - 60000H
als W-RAM 36, der in Fig. 2 dargestellt ist, oder als ein j

anderer Registerbereich. Die Adressen 6000H - 7FFFFH unter J, den Adressen 6000H - 8000H dienen als Adressenraum für den \ Zugriff zum Erweiterungsspeicher 24 (Fig. 3), und die
Adressen 8000H bis FFFFH dienen als Adressenraum zum Zugriff
2U einer Bank (256 k Bits = 32 k Bytes) des Programmspeichers
20. Wenn der Programmspeicher 20 eine Speicherkapazität von 4 I M Bit (512 k Byte) hat, dann gibt es dementsprechend 16 |

Speicherbereichsbänke, die in Form der Adressen 8000H - FFFFH | adressiert werden. Diese jeweiligen Bänke werden durch den \,

MMC 26 in der später beschriebenen Weise umgeschaltet*

Wie es in Fig* 8 dargestellt ist; dienen in der PPU 42

die Adressen 000OH - 2000H als Adressen zum Zügriff zu einer

Bank (64 k Bits) deö Zeichenepeicherö 22.

Das bedeutet, daß bei diesem Ausführungsbeispiel der

Programmspeicher 20 mit einer¹ Kapazität Von 4 M Bit in 16

Nintendo Co. Ltd. G 3847-DE

- 16 -

Bänke mit einer Kapazität von jeweils 256 k Bit aufgeteilt ist, und daß diese 16 Bänke durch den Programmbanksteuerteil 74 umgeschaltet werden (Fig. 5). In ähnlicher Weise ist der Zeichenspeicher 22 mit einer Kapazität von 1 M Bit in 16 Bänken mit einer Kapazität von jeweils 64 k Bit unterteilt und werden diese 16 Bänke durch den Zeichenbanksteuerteil umgeschaltet.

Der V-RAM 44 (Fig. 4), auf den die PPU 42 zugreift, weist gleichfalls einen Speicherbereich von 4 k Byte auf, wie es in Fig. 9 dargestellt ist. Praktisch werden jedoch nur 2 k Byte als V-RAM 44 benutzt. Wenn an einer Kathodenstrahlröhre als Bildanzeigeeinrichtung, die nicht dargestellt ist, ein Bilddurchlauf erfolgen soll, müssen die zugreifbaren Adressen des V-RAM 44 um diese 2 k Byte umgeschaltet werden. Dieses umschalten der Adressen erfolgt durch den V-RAM-Steuerteil 72. Das bedeutet, daß in der in Fig. 6 dargestellten Weise der V-RAM-Steuerteil 72 zwei UND-Glieder 72a und 72b enthält, die die Adressen PAlO und PAIl von der PPU 42 jeweils empfangen, wobei durch diese UND-Glieder 72a und 72b gewählt wird, welches der PAlO und PAIl dem Signal V-RAMlO des zehnten Adressenbit des V-RAM 44 zu geben ist. Durch diese Wahl ist bestimmt, wie auf den Speicherbereich von 2 k Byte des V-RAM 44 zugegriffen wird, d.h. wie der Speicherbereich im Adressenraum angeordnet sein sollte, damit folglich zwischen einem vertikalen Durchlauf (wenn PAlO zum VRAMlO gegeben wird) oder einem horizontalen Durchlauf (wenn PAIl zum VRAMIl gegeben wird) oder einem Zustand umgeschaltet wird, in dem kein Durchlauf erfolgt.

Wenn dann ein UND-Glied 72c des V-RAM-Steuerteils 74 durch ein anderes Ausgangsbit des dritten Registers 66 gesperrt wircl, dann Werden die Adressen PAlO oder PAIl der PPU 42 als signal VRAMlO nicht ausgegeben und kommt dieses signal VRAMIO des zehnten Adressenbit des V-RAM 44 immer auf den niedrigen Pegel. In dem Fall kann die PPU 42 unabhängig von der Adresse von deif PPU 42 auf einen Speicherbereich des

• · · ■

Nintendo Co. Ltd. G 3847-DE

- 17 -

V-RAM 44 für nur ein Bildraster, d.h. auf 1 k Byte zugreifen.

Im folgenden wird insbesondere das Bankumschalten des Programmspeichers 20 und das Bankumschalten des Zeichenspeichers 22 beschrieben.

Um die Bänke des Programmspeichers 20 umzuschalten, liegen Seriendaten, dessen beide höchstwertigen Bits gleich "11·· sind und deren restliche fünf Bits eine Kodierung sind, die eine der 16 Bänke des Programmspeichers 20 angibt, an den Anschluß v\. 18 des MMC 26 von der CPU 34 über den Kantenverbinder 32 gelegt. Dann werden die Sieben-Bit-Daten in das SP-Register geladen und wird zu diesem Zeitpunkt das Signal DSE vom Zeitsteuergenerator 60 zum Dekodierer 58 ausgegeben. Der Dekodierer 58 dekodiert die Zwei-Bit-Daten "11" des SP-Registers 56 und liefert das Datensetzsignal dem vierten Register 68. Dementsprechend werden die restlichen fünf Bits des SP-Registers 56 zu diesem Zeitpunkt in das vierte Register 68 geladen. Die Bankwählkodierung, die in das vierte Register 68 geladen ist, wird dem Programmbankste'.iert?il 74 geliefert.

Der Programmbanksteuertfeil 74 gibt die Adressen PRA14 PRA17 für die Bankumschaltung des Programmspeichers 20 aus, wenn das höchstwertige Bit der fünf zu liefernden Bits gleich Null ist und gibt das Signal RAMl, das als Chipwählsignal arbeitet, vom Anschluß Nr. 4 zum Erweiterungsspeicher 74 aus, wenn das höchstwertige Bit gleich 1 ist. Ob nur die Bankadresse des Programmspeichers 20 vom Programmbanksteuerteil 74 ausgegeben wird, oder ob eine Drei-Bit-Programmadresöe für die Bankumschaltung ausgegeben wird und ein Ein-Bit-Umschaltsignal für den Erweiterungsspeicher 24 ausgegeben wird,, hängt somit davon ab, ob das höchstwertige Bit unter den Fünf-Bit-Daten, die in das vierte Register 68 geladen sind/ gleich 0 oder 1 ist.

Wenn die Vier-Bit-Programmadressen PRA14 - PRA17 vom Programmbanksteuerteil 74 dem Programmspeicher 2 0 geliefert Werden, dann wird eine der 16 Bänke des Programmspeichers 20

Nintendo Co. Ltd. G 3847-DE

- 18 -

j wahlweise durch die Vier-Bit-Adressen aktiviert. Dann ist nur die aktivierte Bank direkt durch die CPU 34 zugreif bar. Das bedeutet, daß unter Verwendung des Adressenraumes 8000H FFFFH die CPU 34 zu dieser Bank des Programmspeichers 20 zugreift.

Für die Bänke des Programmspeichers 20 wird somit eine willkürliche Bank nur dadurch gewählt, daß die Seriv.zdaten von der CPU 34 geändert werden, so daß das Bankumschalten des Programmspeichers 20 über ein Programm, d.h. in Form einer Software ausgeführt werden kann, indem derartige Bankwähldaten vorher durch das Programm der CPU 34 eingegeben werden. Das gleiche gilt für das Bankumschalten des Zeichenspeichers 22, wie es im folgenden beschrieben wird.

Im folgenden wird der Fall erläutert, in dem der Erweiterungsspeicher 24 gewählt wird. Der Erweiterungsspeicher 24 wird dann verwendet, wenn die Speicherkapazität (2 k Byte) des W-RAM 36 in der Haupteinheit 30 nicht ausreicht. Die Adressen 6000H - 7000H, die vom Adressenraum (8000H - FFFFH) des Programmspeichers 20 verschieden sind, werden dem Adressenraum des Erweiterangsspeichers 24 zugeordnet. Das UND-Glied 76 gibt das Signal RAMSEL in kurzer Zeit aus, wenn di*ä UND-Bedingung durch die Adressen A13 und A14, das Systemtaktsignal 2 und die Umkehr des Signals ROSELl verwirklicht ist. Auf das Signal RAMSEL ansprechend schaltet der Transistor 54 durch, so daß der Erweiterungsspfcicher 24 gewählt ist. In diesem Zustand liefert die CPU Adressendaten im Adressenraum und die zu schreibenden Daten dem Erweiterungsspeicher 24, um die Daten in den Erweiterungsspeicher 24 einzuschreiben, oder liest die CPU 34 die Daten vom Erweiterungsspeicher 24. Wenn sich das Systemtaktsignal 2 umkehrt und das UND-Glied 76 die Ausgabe des signals RAMSEL beendet, kömmt der Erweiterungsspeiehei: 24 in den nicht gewählten Zustand. Das bedeutet, daß deif Erweiterüngsspfeicher 24 innerhalb kurzer Zeit des Opeifationszyklüs der CPU 34 gewählt wird und keine Beziehung zum Umschalten

S S *· &iacgr; &Igr; &Igr; t « « Φ · .

Nintendo Co. Ltd. _ G 3847-DE

der Bank des Programmspeichers 20 hat, wobei die Daten in den Erweiterungsspeicher 24 in Echtzeit geschrieben oder vom Erweiterungsspeicher 24 in Echtzeit gelesen werden* Die Adressensammelleitung und die Datensammelleitung des Programmspeichers 20 können somit für den Erweiterungsspeicher (kam) 24 ohne zusätzliche aufessen- und Dätenieicüngen für die CPU 34 verwandt werden. Wenn darüberhinaus die Sicherungsenergiequelle 16 in Verbindung mit dem Erweiterungsspeicher 24 vorgesehen ist und ein fortgeschrittener Spielzustand, beispielsweise eine Punktezahl, eine Stuferinümmer, die fortgeschrieben wird, und ähnliches im Erweiterungsspeicher 24 gespeichert ist, dann werden die Daten, die den Spielzustand des zuletzt ausgeführten Spiels wiedergeben, beibehalten und kann das nächste Spiel als Fortsetzung des letzten Spieles selbst dann begonnen werden, wenn die Speicherkassette 10 entladen wurde oder der Energieversorgungsschalter nach dem Abschluß des Spieles ausgeschaltet wurde.

Der Programmspeicher 20 kann darüberhinaus in Form von Bänken aus 128 k Bits (= 16 Bytes) beispielsweise, statt einer Umschaltung auf einer Bankbasis mit 256 k Bit, umgeschaltet werden. In diesem Fall gibt das Ausgangssignal des dritten Registers an, daß der Programmspeicher 20 für jede Bankeinheit von 128 k Bit (16 k Byte) umzuschalten ist. Wenn die Adresse A14 gleich 1 ist, dann ist der Adressenraum COOOH - BFFFK als Kausbank angegeben und wird der Ädressenraua 3000H - BFFFH banxweise auf del: Grundlage des Ausgangssignals des vierten Registers 68 umgeschaltet, wie es in der Mitte der Fig. 7B dargestellt ist. Wenn andererseits die Adresse A14 gleich 0 ist, dann ist der Adressenraum 8000H - COOOH als Hausbank angegeben, und wird der Adressenraum COOOH - FFFFH bankweise durch das Ausgangssignal des vierten Registers 68 umgeschaltet, wie es auf der rechten Seite in Fig. 7B dargestellt ist. Die Hausbank ist ein Bereich, an dem das Main-Programm und ähnliches gespeichert ist. Eine Anordnung,

Nintendo Co. Ltd. G 3847-DB

- 20 -

bei der die Bänke jeweils mit einer Kapazität von 256 k Bit Umgeschaltet werden, wird zweckmäßigerweise in dem Fall benutzt, in dem die Programme umgeschaltet und auf Bankbasis ausgeführt werden. Ein System, bei dem die Bänke mit jeweils 128 k Bit umgeschaltet werden, wird im Gegensatz dazu wirkungsvoll iin dom Fell benutz-t; in dem dio Daten für ein Spiel (beispielsweise die Position eines Zeichens, die Daten für die Angabe der Art des Zeichens), die in einer derartigen Bank gespeichert sind, umgeschaltet und benutzt werden, während das Programm der Hausbank ausgeführt wird. Das heißt, daß das zuletzt genannte System zum Ausführen eines Unterbrechungsprogrammes, während das Programm der Hausbank ausgeführt wird, oder zum Erzeugen eines Tonsignals vorteilhaft ist.

Im folgenden wird das Bankumschalten des Zeichenspeichers 22 erläutert. Das Bankumschalten des Zeichenspeichers 22 kann wahlweise auf zwei Wegen erfolgen: Auf einer 64 k Bit-Bankbasis oder auf einer 32 k Bit-Bankbasis. Das heißt, daß gewählt wird, ob der Zeichenspeicher 22 in Form von 16 Bänken oder in Form von 32 Bänken umgeschaltet wird. Ein derartiges Umschalten der Bankgröße erfolgt durch das niedrigstwertige Bit des dritten Registers 66, und das Umschalten geschieht auf 64 k Bit-Bankbasis, wenn dieses Bit gleich 0 ist, und auf 32 k Bit-Bankbasis, wenn dieses Bit glesich 1 ist.

Wenn dann das niedrigstwertige Bit des dritten Registers 66 gleich 1 ist_f dann wählt der Zeichenbanksteuerteil 70 eine der 32 Bänke des Zaichenspeichers 22 auf der Grundlage der Bankangabekodierung aus insgesamt 10 Bit vom ersten Register 62 und zweiten Register 64. Wenn das niedrigstwertige Bit des dritten Registers 66 gleich 0 ist, dann aktiviert der Zeichenbanksteuerteil 70 in gleicher Weise wahlweise eine der 16 Bänke nach Maßgabe des Inhaltes der vier höchstwertigen Bits des zweiten Registers 64.

In dem Fall, in dem der Seichenspeicher 22 auf einer 32

Nintendo Go. Ltd* G 3847-DE

k Bit-Bankbasis umgeschaltet wird, benutzt dann die PPU 42 den Adressenraum 000OH - OFFFH oder lOOOH - iFFFH. In dem Fall, in dem die Umschaltung auf einer 64 k Bit-Bankbasis erfolgt, benutzt die PPU 42 den Adressenraum 000OH - IFFFH.

Bei dem oben beschriebenen Ausführungsbeispiel bestehen darüberhinaus der Programmspeicher 20 und der Zeichenspeicher 22 aus getrennten Speicherchips jeweils. Wenn beide Speicher jedoch aus demselben ROM oder RAM bestehen, dann können beide jeweils verschiedene Speicherbereiche auf dem gleichen Speicherchip benutzen.

Bei dem oben beschriebenen Ausführungsbeispiel wurde weiterhin ein aus einem Chip bestehender Speicher mit einer großen Speicherkapazität als Programmspeicher 20 benutzt. Es können jedoch auch mehrere Speicherchips verwandt werden, wenn es Schwierigkeiten bereitet, einen großformatigen Speicher zu verwenden.

Gegenstand der Erfindung ist somit eine Speicherkassette mit einem Gehäuse und einer gedruckten Schaltungsplatte, die im Gehäuse aufgenommen ist und mit einer Datenverar^- beitungseinrichtung verbunden ist, die einen Mikroprozessor enthält, wenn die Speicherkassette in die Datenverarbeitungseinrichtung eingeladen ist. Ein Speicher, der mit der Datenverarbeitungseinheit zusammenarbeitet, ist auf der gedruckten Schaltungsplatte vorgesehen, und der Speicherbereich des Speichers ist in mehrere Bänke unterteilt. Ein Mehrfachspeichersteuerteil auf der gedruckten Schaltungsplatte enthält eine Vielzahl von Registern, in die Daten geladen werden, die Bankumschaltbedingungen wiedergeben, die vom Mikroprozessor kommen. Eine Adresse zum Umschalten einer Speicherbank wird auf den Inhalt wenigstens eines der Vielzahl von Registern ausgegeben. Durch eine Änderung der oben beschriebenen Daten kann der Mikroprozessor somit eine willkürliche Bank zu einem willkürlichen Zeitpunkt bezeichnen und diese Bank benutzen.

Claims

WILHELMS

. PARTiMEFi

PATENTANWÄLTE IN MÜNCHEN UNQ HAMBURG * *

European Patent Attorneys - Mandataires en Brevets Europeens

Nintendo Co., Ltd. Kyoto / Japan

Speicherkassette

Schut&zgr;ansprüche

DR RER. NAT. ROLF E. WILHELMS DR-RER NAT. HELMUT KIUAN DR.-ING. J. SCHMIDT-BOGATZKY DIPL-PHYS. ECKART POHLMANN

Eduard-Schmid-Strasse D-8000 München 90 Telefon (089) 652091 Telex 523467 (wilp-d) Telegramme Patrans Müncher Telefax GIII/GII (089) 6516206

G 3847-DE

1. Speicherkassette, die an einem Datenverarbeitungsgerät, das einen Mikroprozessor enthält, anbringbar und von dem Datenverarbeitungsgerät abnehmbar ist und dann, wenn sie benutzt wird, in das Datenverarbeitungsgerät eingeladen wird,

gekennzeichnet durch eine gedruckte Schaltungsplatte (14), die mit dem Datenverarbeitungsgerät (3 0) verbunden ist, wenn die Kassette eingeladen ist, einen Speicher (20, 22, 24), der auf der gedruckten Schaltungsplatte (14) vorgesehen ist und dessen Speicherbereiche in eine Vielzahl von Bänken unterteilt sind, und eine Speichersteuereinrichtung (26), die auf der gedruckten Schaltungsplatte (14) vorgesehen ist, Daten empfängt, die Bähkumschaltbedingungön wiedergeben/ die vom Mikroprozessor kommen, und eine Adresse liefert, um eine Bank dem Speicher (20, 22, 24) zu

* -■ * m

Nintendo Co. Ltd. G 3847-DE

bezeichnen, wobei die Speichersteuereinrichtung (26) eine Vielzahl von Registern (62 bis 68) , in die die Daten vom Mikroprozessor geladen werden, und Adressengeneratoreinrichtungen (70, 72, 74) axifweist, die die Adresse auf der
Grundlage der Daten eines der Vielzahl von Registern (62 bis 68) erzeugt.
2. Speicherkassette nach Anspruch 1, dadurch gekennzeichnet , daß die Speichersteuereinrichtung (26) ein weiteres Register (56), in das die Daten vom
Mikroprozessor kurzzeitig geladen werden können, und eine Datenladeeinrichtung (58) aufweist, um wahlweise Daten in eines der Vielzahl der Register (62 bis 68) auf den Inhalt des weiteren Registers (56) ansprechend zu laden.
3. Speicherkassette nach Anspruch 2, dadurch gekennzeichnet , daß der Speicher (20, 22, ?,4) eine Vielzahl von Speicherbereichen enthält, und daß die Adressengeneratoreinrichtung eine Vielzahl von Adressengeneratoreinrichtungen (70, 72, 74) imfaßt, die jeweils eine Adresse für die Bankumschaltung eines der Vielzahl von
Speicherbereichen auf den Inhalt von wenigstens einem der Vielzahl von Registern (62 bis 68) ansprechend ausgibt.
4. Spesicherkassette nach Anspruch 3, dadurch gekennzeichnet , daß die Vielzahl von Speicherbereichen in verschiedenen Speichern jeweils ausgebildet ist.
5. Speicherkassette nach Anspruch 3, dadurch gekennzeichnet , daß die Vielzahl von Speicherbereichen in verschiedenen Bereichen des gleichen Speichers ausgebildet ist.
6. Speicherkassette nach Anspruöh 1, dadurch g e *» kennüeiöhnet , daß die DatehVerarbeitUiigsein^ richtung (30) eine Bildverarbeitungseinheit (42) für die

» * · · &igr; * ft t i

Nintendo Co₄ Ltd. G 3 8 47-DEi

Bildverarbeitung, einen Bildspeicher (44), auf den die Bildverarbeitungseinheit (42) zugreift, und einen Bildmonitör aufweist, um ein Bild am Schirm auf der Grundlage der Daten von der Bildverarbeitungseinrichtung (42) anzuzeigen, und daß die Speichersteuereinrichtung (26) eine Bereichsspezifizie-^ rungseinrichtung zum Spezifizieren eines Speicherbereiches des Bildspeichers (44) auf der Grundlage Von Daten vom Mikroprozessor aufweist, auf den durch die Bildverarbeitungseinheit (42) zugegriffen werden kann.
7. Speicherkassette nach Anspruch 6, dadurch gekennzeichnet , daß der AL'ressenraum für den Bildspeicher (44) gleich einer ersten Anzahl von Rastern des Bildmonitors ist, und die reale Adresse des Bildspeichers (44) gleich einer zweiten Anzahl von Rastern kleiner als die erste Anzahl von Rastern ist, wobei die Bereichsspezifizierungseinrichtung eine Signaläusgabeeinrichtung enthält, um ein Signal auszugeben, das angibt, welcher Stelle des ^!

Adressenraumes der Speicherbereich des Bildspeichers (44) zuzuordnen ist, wodurch ein vertikaler oder horizontaler Bilddurchlauf auf dem Schirm des Bildmonitors auftritt.
8. Speicherkassette nach Anspruch 6, dadurch ge kennzeichnet , daß der Speicher (20, 22, 24) einen Programmspeicher (20) zum Speichern eines Programmes einer Bildverarbeitung und einen Zeichenspeicher (22) zum Speichern von Zeichendaten zur Verwendung iJür die Bildverarbeitung enthält, und daß die Speichersteuereinrichtung (26) eine Programmbanksteuereinrichtung (74), die eine Adresse zur Bankumschaltung des Programmspeichers (20) auf der Grundlage der Daten vom Mikroprozessor erzeugt, und eine Zeichenbanksteuereinrichtung (70) enthält, die eine Adresse für die Bankumschaltung des Zeichenspeichers (22) auf der Grundlage der Daten vom Mikroprozessor erzeugt.