DE69903161T2

DE69903161T2 - Schnittstellenmodul mit schutzkreis und verfahren um eine schnittstelle zu schützen

Info

Publication number: DE69903161T2
Application number: DE69903161T
Authority: DE
Inventors: Ting-Li Chan; D. Tran
Original assignee: QLogic LLC
Current assignee: QLogic LLC
Priority date: 1998-06-25
Filing date: 1999-06-22
Publication date: 2003-04-10
Anticipated expiration: 2019-06-23
Also published as: JP2002519761A; EP1088276A1; ATE225057T1; US6167321A; AU4707399A; WO1999067717A1; CA2335312C; CA2335312A1; EP1088276B1; DE69903161D1

Description

Technischer Hintergrund der Erfindung

Technisches Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Kommunikationssystem, in dem Systemkomponenten über einen Kommunikationsbus kommunizieren. Insbesondere betrifft die Erfindung Schnittstellenmodule für solche Systemkomponenten und ein Verfahren zum Schutz solcher Schnittstellen.

Beschreibung des relevanten Standes der Technik

Ein beispielhaftes Kommunikationssystem umfaßt einen Computer und ein oder mehrere externe Geräte. Die externen Geräte können beispielsweise externe Plattenlaufwerke, Drücker oder Datenkommunikationsgeräte einschließen. Der Computer und die externen Geräte kommunizieren über einen Kommunikationsbus, der beispielsweise ein Bus in Übereinstimmung mit einer Spezifikation für ein Interface für ein kleines Computersystem (SCSI) ist. Die SCSI-Spezifikation definiert einen Bus, der 54 Leitungen umfaßt und bidirektionale Datenübertragung in zwei elektrischen Spezifikationen unterstützt: einseitig geerdet und Niederspannungsdifferenz. Weitere Details des SCSI-Busses sind in einem Buch mit dem Titel "SCSI Unterstanding the Small Computer System Interface", PTR Prentice Hall, Englewood Cliffs, New Jersey 07632, ISBN 0-13-796855-8, beschrieben.
Der Computer und die externen Geräte weisen Schnittstellenmodule auf, die unter anderem die Kommunikationen zwischen dem Computer und den externen Geräten in Übereinstimmung mit einem definierten Kommunikationsprotokoll organisieren.
Intern weisen die Schnittstellenmodule integrierte Schaltkreise auf, die beispielsweise mit einer Halbleiterprozeßtechnologie hergestellt sind unter Verwendung eines Leitungsbreite von 0,45 Mikrometer oder darunter. Diese Schaltkreise sind dafür vorgesehen, mit einem 3-Volt-Bus zu kommunizieren. Hersteller von integrierten Schaltkreisen wünschen, mehr integrierte Schaltkreise in einen Chip zu integrieren, um die Komplexität von Leiterplatten zu reduzieren. Um das Leistungsverlustproblem, das von dicht gepackten Schaltkreisen verursacht wird, zu kontrollieren, versuchen die Hersteller zur gleichen Zeit die Energieversorgungsspannung, die notwendig ist, um die integrierten Schaltkreise zu betreiben, auf beispielsweise 3,3 Volt und darunter zu reduzieren. Dies erfordert eine Reduktion der Schwellspannungen der Feldeffekttransistoren, die in solchen integrierten Schaltkreisen verwendet werden. Durch Reduzieren der Dicke des Gateoxids von etwa 120 Angström (Å) auf etwa 70 Å, wurde die Gateoxiddurchbruchsspannung eines Transistors von etwa 6-7 Volt auf etwa 4,5 Volt reduziert.
Die reduzierte Gateoxiddurchbruchsspannung bringt ein mögliches Risiko für einen integrierten Schaltkreis, der in einem nicht aktiven Gerät aufgenommen ist, mit sich, wenn dieses nicht aktive Gerät mit einem aktiven System verbunden wird ("hot plugging" bzw. Anschließen unter Spannung). Unter solch einer Bedingung kann eine Spannung, die an die Transistoren des integrierten Schaltkreises angelegt wird, die Durchbruchsspannung überschreiten und einen integrierten Schaltkreis zerstören.
EP-A-0 621 692 zeigt einen Überspannungsschutzschaltkreis, der integrierte Schaltkreise schützt, die bei niedrigen Spannungen von beispielsweise 3 Volt arbeiten und eine Schnittstelle zu einem Schaftkreis haben, der bei einer höheren Spannung von beispielsweise 5 Volt arbeitet. Ein Spannungsknoten des Überspannungsschutzschaltkreises folgt der Ausgangsspannung oder der niedrigen Zulieferungsspannung, je nachdem was höher ist. Der Überspannungsschutzschaltkreis erzeugt logische Signale, die anzeigen, wenn ein Bus auf ein logisches "high" gezogen wird und schaltet in Antwort darauf eine PMOS-Vorrichtung ab, um die Beschädigung des Schaltkreises aufgrund der Überspannung zu verhindern.

Zusammenfassung der Erfindung

Es besteht daher die Notwendigkeit, die integrierten Schaltkreise, die in den Komponenten eines Kommunikationssystems enthalten sind, zu schützen.
Ein Aspekt der vorliegenden Erfindung ist ein Schnittstellenmodul für ein Kommunikationssystem. Das System weist eine Verarbeitungseinrichtung und eine externe Einrichtung auf, die über einen Kommunikationsbus miteinander verbunden sind. Das Schnittstellenmodul weist eine Transceiver- Schnittstelle und einen Schutzschaltkreis auf. Der Schutzschaltkreis ist im wesentlichen zwischen der Transceiver-Schnittstelle und einem Anschluß positioniert, der derart konfiguriert ist, daß er ein Signal von einem Anschlußpunkt des Kommunikationsbusses empfängt. Weiterhin ist der Schutzschaltkreis derart konfiguriert, daß er eine Schutzspannung der Transceiver-Schnittstelle zur Verfügung stellt, wenn eine Stromquelle für die Transceiver-Schnittstelle inaktiv ist. Die Schutzspannung wird aus dem Signal bestimmt, das von dem Anschlußpunkt empfangen wird.
Ein anderer Aspekt der vorliegenden Erfindung ist ein Kommunikationssystem, das eine Verarbeitungsvorrichtung und eine externe Vorrichtung aufweist, die über einen Kommunikationsbus miteinander verbunden sind. Sowohl die Verarbeitungsvorrichtung und die externe Vorrichtung weisen ein Schnittstellenmodul auf, das eine Transceiver-Schnittstelle und einen Schutzschaltkreis aufweist.
Ein weitere Aspekt der vorliegenden Erfindung ist ein Verfahren zum Schützen einer Transceiver- Schnittstelle, die mit einem Kommunikationsbus verknüpft ist, an den eine Verarbeitungsvorrichtung und eine externe Vorrichtung angeschlossen sind, wobei jede dieser Vorrichtungen eine Transceiver-Schnittstelle aufweist. Das Verfahren weist das Positionieren eines Schutzschaltkreises zwischen dem Bus und der Transceiver-Schnittstelle auf, wobei der Schutzschaltkreis einen ersten Eingang für eine Quellspannung, einen zweiten Eingang, der mit dem Bus verbunden ist und einen Ausgang, der mit der Transceiver-Schnittstelle verbunden ist, hat. Das Verfahren weist weiterhin auf das Erzeugen einer Steuersignals innerhalb des Schutzschaltkreises, wenn die Quellspannung deaktiviert wird, unter Verwendung des Steuersignals für das Verbinden des zweiten Eingangs mit dem Ausgang, um eine Schutzspannung von einem Signal abzuleiten, das von dem Bus empfangen wird, und Zuführen der Schutzspannung zu der Transceiver-Schnittstelle über den Ausgang.
Ein zusätzlicher Aspekt der vorliegenden Erfindung ist ein Schnittstellenmodul für ein Kommunikationssystem, das eine Verarbeitungseinrichtung und eine externe Einrichtung aufweist, die über einen Kommunikationsbus mit einer Mehrzahl von Datenleitungen verbunden sind. Das Schnittstellenmodul weist eine Transceiver-Schnittstelle und eine Einrichtung für das Ableiten einer Schutzspannung von einem Signal, das von diesem Bus empfangen wird, auf. Die Einrichtung für das Ableiten einer Schutzspannung ist im wesentlichen zwischen der Transceiver-Schnittstelle und einem Anschluß positioniert, welcher konfiguriert ist, um das Signal zu empfangen und die Einrichtung ist konfiguriert, um automatisch die Schutzspannung der Transceiver-Schnittstelle zur Verfügung zu stellen, wenn eine Energieversorgung für die Transceiver-Schnittstelle inaktiv ist.

Kurze Beschreibung der Figuren

Die vorhergehenden Merkmale und andere Merkmale der vorliegenden Erfindung werden nun unter Bezug auf die Figuren einer bevorzugten Ausführungsform eines Schnittstellenmoduls beschrieben. In den Figuren haben dieselben Komponenten dieselben Referenzzahlen. Die dargestellte Ausführungsform ist dafür vorgesehen, die Erfindung darzustellen, jedoch nicht zu begrenzen. Die Figuren beinhalten die folgenden Figuren:
Fig. 1 zeigt ein Kommunikationssystem, das eine Verarbeitungseinrichtung und eine externe Einrichtung aufweist, die über einen Kommunikationsbus miteinander verbunden sind,
Fig. 2A zeigt ein Blockdiagramm eines Schnittstellenmoduls in Übereinstimmung mit der Erfindung,
Fig. 2B zeigt ein Blockdiagramm eines Abschnittes des Schnittstellenmoduls, das in Fig. 2A gezeigt ist,
Fig. 3 zeigt eine Ausführungsform eines Schutzschaltkreises, der in dem Abschnitt des in Fig. 2B gezeigten Schnittstellenmoduls beinhaltet ist,
Fig. 4 zeigt ein beispielhaftes Blockdiagramm eines elektronischen Schaltkreises, der in einer Transceiver-Schnittstelle des Schnittstellenmoduls beinhaltet ist,
Fig. 5 zeigt eine schematische Darstellung des elektronischen Schaltkreises, der in Fig. 4 gezeigt ist,
Fig. 6 zeigt eine schematische Darstellung eines "Pull-up"-Schaltkreises, der in einem Transceivermodul des Schnittstellenmoduls aufgenommen ist, und
Fig. 7 zeigt eine Ausführungsform eines Schaltmoduls, das in dem Abschnitt des in Fig. 2B gezeigten Schnittstellenmoduls aufgenommen ist.

Detaillierte Beschreibung der bevorzugten Ausführungsform

Fig. 1 zeigt eine vereinfachte Struktur eines allgemeinen Kommunikationssystems, das eine Verarbeitungseinrichtung 4 und eine externe Einrichtung 2 aufweist, die über einen Kommunikationsbus 5 miteinander verbunden sind. Die externe Einrichtung 2 kann ein externes Plattenlaufwerk, einen Drucker, ein Datenkommunikationsgerät oder irgendein anderes Gerät sein, das mit der Verarbeitungsvorrichtung 4 verbunden werden kann. Obgleich es in dem dargestellten Kommunikationssystem nicht gezeigt ist, wurde in Betracht gezogen, daß ein oder mehrere externe Vorrichtungen und ein oder mehrere Verarbeitungsvorrichtungen mit dem Bus 5 verbunden sein können. Die vorliegende Erfindung wird unter Bezug auf ein Kommunikationssystem beschrieben, das die Verarbeitungseinrichtung 4, die in einer Ausführungsform ein Computer ist, und eine einzelne externe Vorrichtung 2 aufweist. Der Computer 4 und die externe Vorrichtung 2 kommunizieren über den Bus 5, der beispielsweise ein Bus in Übereinstimmung mit der "Small Computer System Interface" (SCSI)- Spezifikation ausgeführt ist. Für Fachleute ergibt es sich, daß der Bus 5 in Übereinstimmung mit anderen Spezifikationen konfiguriert sein kann, für das Ermöglichen von Kommunikationen zwischen den Systemkomponenten 2, 4.
In der folgenden Beschreibung wird die bevorzugte Ausführungsform der Erfindung unter Bezug auf einen Bus beschrieben, der in Übereinstimmung mit der SCSI-Spezifikation ist. Die SCSI- Spezifikation definiert einen Bus, der aus 54 Leitungen aufgebaut ist und bidirektionale Datenübertragung in zwei elektrischen Spezifikationen unterstützt, nämlich einseitig geerdet und Niederspannungsdifferenz. Die einseitig geerdete Version verwendet eine einzelne Leitung für jedes Signal, die auf eine gemeinsame Masse Bezug nimmt. Die differentielle Version verwendet ein Leitungspaar, manchmal als "positiv" und "negativ" bezeichnet, um tatsächliche Signale von dem Rauschen abzuziehen. In der differentiellen Version hat jeder Signaltreiber zwei Ausgänge und jeder Signalempfänger hat zwei Eingänge.
Der Computer 4 und die externe Vorrichtung 2 weisen ein Schnittstellenmodul 1 auf, was unter anderem die Kommunikation zwischen dem Computer 4 und der externen Vorrichtung 2 in Übereinstimmung mit einem Kommunikationsprotokoll, das die Taktung, die Steuerung, die Formatierung und die Datendarstellung der Datenübertragung umfaßt, überwacht und steuert. Diese Schnittstellenmodule 1 schließen den Bus innerhalb des Computers 4 und der externen Einrichtung 2 ab.
Fig. 2A zeigt ein Blockdiagramm einer bevorzugten Ausführungsform des Schnittstellenmoduls 1, das in dem Computer 4 und der externen Vorrichtung 2, die in Fig. 1 gezeigt sind, aufgenommen ist. Das Schnittstellenmodul 1 weist 27 individuelle und identische Sektionen auf, wobei eine Sektion für jedes Leitungspaar des Busses 5 steht. Aus Illustrationsgründen zeigt Fig. 2A jedoch nur zwei Sektionen, die mit #1 und #27 bezeichnet sind.
Jede Sektion weist eine Transceiver-Schnittstelle 20 auf, die bidirektional arbeitet. D. h. die Transceiver-Schnittstelle 20 empfängt Daten- und Steuersignale von dem Bus 5 und gibt die Daten- und Steuersignale für die weitere Verarbeitung zu dem Computer 4 bzw. der externen Vorrichtung 2 aus. Weiterhin empfängt die Transceiver-Schnittstelle 20 interne Daten- und Steuersignale für die Übertragung zu der anderen Systemkomponente über den Bus 5.
In der dargestellten Ausführungsform weist zusätzlich jede Sektion einen Multiplexer 16 und einen Schutzschaltkreis 18 auf. Der Multiplexer 16 ist zwischen der Transceiver-Schnittstelle 20 und internen Verarbeitungsschaltkreisen (nicht gezeigt) des Computers 4 bzw. der externen Vorrichtung 2 zwischengeschaltet. Der Schutzschaltkreis 18 ist im wesentlichen zwischen der Transceiver- Schnittstelle 20 und dem Bus 5 zwischengeschaltet. Die Transceiver-Schnittstelle 20 hat jedoch in der dargestellten Ausführungsform zusätzliche direkte Verbindungen mit dem Bus 5.
Unter Bezug auf die Sektion #27 in Fig. 2 hat die Transceiver-Schnittstelle 20 zwei Ausgänge 22, 24, die mit Eingängen A, B des Multiplexers 16 verbunden sind, der weiterhin einen Eingang für ein Steuersignal SEL hat. Abhängig davon, welcher Eingang A, B von dem Steuersignal SEL ausgewählt wird, gibt der Multiplexer 16 ein Signal DATA OUT aus, das einem Signal OUT_S entspricht, das an dem Eingang A empfangen wurde, oder einem Signal OUT_D entspricht, das an dem Eingang B empfangen wurde.
Die Transceiver-Schnittstelle 20 hat verschiedene Eingänge, die Eingangssignale PDN, PUP, DATA IN, EN, BIAS empfangen und einen Ausgang für ein Ausgangssignal DI, die ausführlicher unten in Verbindung mit Fig. 2B beschrieben sind
Fig. 2B zeigt ein Blockdiagramm einer Sektion des Schnittstellenmoduls 1, das in Fig. 2A gezeigt ist. Die Transceiver-Schnittstelle 20 und der Schutzschaltkreis 8 sind mit gestrichelten Linien dargestellt, um die Übereinstimmung mit Fig. 2A anzuzeigen. Fachleute werden erkennen, daß solch eine Gruppierung willkürlich ist und daß eine andere Gruppierung oder gar keine Gruppierung möglich sind.
Die Transceiver-Schnittstelle 20 ist vorzugsweise eine Universaltransceiver-Schnittstelle, die den Betrieb in dem einseitig geerdeten Modus und dem Niederspannungs-Differenzmodus, abhängig von dem gewählten Modus, erlaubt. Die Transceiver-Schnittstelle 20 weist drei individuelle Schnittstellen 8, 10, 12 auf. Die Schnittstellen 8, 12 werden nur in dem einseitig geerdeten Modus aktiviert, wobei die Schnittstelle 12, die ebenso als Massentreiber bezeichnet wird, die Masse dem Schnittstellenmodul 1 in dem einseitig geerdeten Modus zur Verfügung stellt. In der Allzweck-Transceiver- Schnittstelle 20 ist die Schnittstelle 12 nicht unmittelbar geerdet und hat einen EIN-Widerstand von weniger als 20 Ohm und soll für die gesamte Zeit angeschaltet bleiben, in der das Schnittstellenmodul 1 mit Energie versorgt wird und in dem einseitig geerdeten Modus verwendet wird.
Die Schnittstelle 10 wird nur in dem Niederspannungsdifferenzmodus verwendet. D. h., daß in dem einseitig geerdeten Modus die Schnittstelle 10 deaktiviert ist. In dem Niederspannungsdifferenzmodus sind die Schnittstellen 8, 12 deaktiviert. Als Treiber erzeugt die Schnittstelle 10 eine Differenzausgangsspannung, die ausreicht, um beispielsweise ein Minimum von +/-60 Millivolt Gleichstrom zu erzielen. Andere Charakteristika, die die Systemleistung beeinflussen, beinhalten beispielsweise die Gleichtaktausgangsspannung, die maximale differentielle Ausgangsspannung, die Ausgangsimpedanz und die Ausgangssignalwellenform.
Der Abschnitt des Interfacemoduls 1 hat zwei Anschlußpunkte L1, L2, die mit Leitungen des in Fig. 1 gezeigten Busses verbunden sind. Obgleich in Fig. 2 nicht gezeigt ist, wurde in Betracht gezogen, daß jede Schnittstelle 8, 10, 12 mit einer internen Stromzuführung verbunden ist, die dieselbe sein kann, wie die, die für den Computer 4 bzw. die externe Vorrichtung 2 verwendet wird. Typischerweise stellt die Stromzuführung eine Spannung von etwa 5 Volt zur Verfügung. Weiterhin kann durch An- und Ausschalten der Stromzuführung das Schnittstellenmodul 1 aktiviert (angeschaltet werden) und deaktiviert (ausgeschaltet) werden. Die Deaktivierung des Schnittstellenmoduls 1 kann absichtlich oder unabsichtlich während beispielsweise eines Energieausfalls oder einer anderen Fehlfunktion auftreten. In dem deaktivierten Zustand wird keine Energieversorgungsspannung an das Schnittstellenmodul 1 angelegt. Wie unten erörtert wird, empfangen jedoch bestimmte Teile des Schnittstellenmoduls 1 von dem Bus 5 Energie.
Ein Steuersignal PDN (pull down) wird an einen Eingang 26 der Schnittstelle 8 und an einen Eingang 40 der Schnittstelle 12 eingegeben. Ein Steuersignal PUP (pull up) wird an einen Eingang 41 der Schnittstelle 8 eingegeben. Ein Datensignal DATA_IN wird an einen Eingang 28 der Schnittstelle 8 und an einen Eingang 36 der Schnittstelle 10 eingegeben. Ein Aktivierungssignal EN wird an einen Eingang 30 der Schnittstelle 8 und an einen Eingang 38 der Schnittstelle 12 eingegeben. Ein Steuersignal BIAS wird an einen Eingang 34 der Schnittstelle 10 eingegeben. Die Schnittstellen 8, 12 sind weiterhin über einen Eingang 32 der Schnittstelle 8 und einen Eingang 44 der Schnittstelle 12 miteinander verbunden. Die Schnittstelle 8 gibt ein Signal DI an einen Ausgang 27 und das Signal OUT_S an seinem Ausgang 22 aus. Die Schnittstelle 10 gibt das Signal OUT_D an ihrem Ausgang 24 aus.
Die Schnittstelle 8 hat einen Eingangs-/Ausgangsanschluß 46, der mit dem Anschlußpunkt L1 für ein Signal NSIG verbunden ist, und einen Ausgang 48, der mit einem Eingangs-/Ausgangsanschluß 50 der Schnittstelle 10 verbunden. Der Eingangs-/Ausgangsanschluß 50 ist für ein Signal NEG reserviert und ein Eingangs-/Ausgangsanschluß 52 der Schnittstelle 10 ist für ein Signal POS reserviert. Dieser Anschluß 52 ist mit einem Ausgang 54 der Schnittstelle 12 verbunden. Ein Eingang/Ausgang 56 der Schnittstelle 12 ist mit einem Anschlußpunkt L2 (PSIG) verbunden.
Der Schutzschaltkreis 18 weist ein Selektormodul 6 und ein Schaltmodul 14 auf. Das Schaltmodul 14 hat zwei Ausgänge 68, 70, die mit den Anschlußstellen L1 bzw. L2 verbunden sind. Ein Eingang 72 des Schaltmoduls 14 ist mit dem Eingangs-/Ausgangsanschluß 52 (POS) der Schnittstelle 10 verbunden und ein weiterer Eingang 74 des Schaltmoduls 14 ist mit dem Eingangs- /Ausgangsanschluß 50 (NEG) der Schnittstelle 10 verbunden. Ein Eingang 76 des Schaltmoduls 14 ist mit den Eingängen 32, 44 der Schnittstellen 8 bzw. 12 und mit einem Ausgang 62 (VDD4_P) des Selektormoduls 6 verbunden. Ein weiterer Ausgang 64 (VDD4_NP) des Selektormoduls 6 ist mit einem Eingang 78 des Schaltmoduls 14 verbunden. Ein Eingang 66 des Selektormoduls 6 ist mit einem Ausgang 45 der Schnittstelle 8 verbunden. Ein Eingang 58 des Selektormoduls 6 ist mit einer Spannungsquelle, die als VDD5 bezeichnet ist, verbunden und ein Eingang 60 ist mit einer weiteren Spannungsquelle verbunden, die als VDD bezeichnet ist.
Wie in den Fig. 2A, 2B gezeigt ist, ist der Schutzschaltkreis 18 im wesentlichen zwischen den Anschlußpunkten L1, L2 des Busses 5 und der Transceiver-Schnittstelle 20 zwischengeschaltet. Unter normalen Betriebsbedingungen sind der Computer 4, die externe Vorrichtung 2 und ihre Schnittstellenmodule 1 angeschaltet und empfangen und übertragen Daten und Steuersignale. Die Übertragung eines digitalen Datensignals über den Bus tritt beispielsweise mit Niveaus von näherungsweise +3 Volt für eine logische "1" und 0 Volt für eine logische "0" in dem einseitig geerdeten Modus auf. Im folgenden wird dieser einseitig geerdete Modus verwendet, um den beispielhaften Betrieb des Schnittstellenmoduls 1 und des Schutzschaltkreises 18 zu beschreiben.
Unter bestimmten Bedingungen kann es jedoch passieren, daß entweder der Computer 4 oder die externe Vorrichtung 2 ihre interne Leistungsquelle VDD5 verliert und/oder irgendwann absichtlich oder unabsichtlich VDD verliert. Obgleich die Einrichtung Energie verliert, fährt sie damit fort, Daten von einem aktiven Bus zu empfangen. Alternativ dazu wird ein abgeschaltetes externes Gerät 2 mit einem aktiven Bus verbunden ("hot plugging"). Unter diesen Umständen stellt der Schutzschaltkreis 18 des abgeschalteten Computers 4 oder der externen Vorrichtung 2 sicher, daß eine Quellspannung der Transceiver-Schnittstelle 20 zur Verfügung gestellt wird, selbst wenn die Spannungsquelle des Computers 4 oder der externen Vorrichtung 2 abgeschaltet ist. Der Schutzschaltkreis 18 leitet eine Spannung (näherungsweise 3 Volt, wenn eine logische "1" vorliegt) von dem aktiven Bus ab, um eine "Schutzspannung" (VDD4_P in Fig. 3) dem Schnittstellenmodul 1 synchron mit der logischen "1" des Signals auf dem Bus 5 zur Verfügung zu stellen. Diese Schutzspannung stellt sicher, daß eine Spannung an die Gates des internen Feldeffekttransistors mit einer Busspannung an ihrem Source- oder Drain-Anschluß angelegt wird. Somit wird kein Transistor eine übermäßige Source-zu- Gate oder Drain-zu-Gate Spannung aufweisen. Zusätzlich blockieren die Transistoren, die mit dem Bus 5 verbunden sind, die Busspannung gegenüber allen inneren Transistoren, die nicht direkt mit dem Bus 5 verbunden sind, ab. Somit wird keine Spannung über beispielsweise 5 Volt an einen Feldeffekttransistor mit einem erdfreien Gate angelegt. Die Spannung wird immer auf einen Wert reduziert, der niedrig genug ist, so daß kein Risiko für einen Feldeffekttransistor mit einer reduzierten Dicke des Gateoxids (um 70 Ångström) besteht.
Fig. 3 zeigt Details einer bevorzugten Ausführungsform des Selektormoduls 6, das in dem Schutzschaltkreis 18, der in Fig. 2B gezeigt ist, aufgenommen ist. Wie in Fig. 2B gezeigt ist, hat das Selektormodul 6 die Eingänge und Ausgänge 58-66. In Fig. 3 sind die Spannungssignale den Eingängen und Ausgängen 58, 62, 64,66 zugeordnet. Der Eingang 66 empfängt eine Spannung PAD, der Eingang 58 erhält die Spannung VDD5, der Ausgang 64 gibt die VDD4_P ("geschützt im abgeschalteten Zustand") aus und der Ausgang 62 gibt eine Spannung VDD4_NP ("nicht geschützt im abgeschalteten Zustand") aus. Eine Spannung VDD wird an die Anschlüsse 60 angelegt.
Das Selektormodul 6 weist verschiedene p-Kanalfeldeffekttransistoren T1-T7, T9 und n- Kanalfeldeffekttransistoren T8, T10 auf. Jeder Transistor T1-T10 hat ein Gate G, einen Dram- Anschluß D und einen Source-Anschluß S. In der folgenden Bezeichnung wird ein Feldeffekttransistor allgemein als "FET" bezeichnet. Die FETs T1-T10 sind auf einem Substrat in der CMOS- Technologie implementiert. Ein p-Kanal FET ist aktiv (leitend), wenn eine niedrige Spannung, beispielsweise 0 Volt (logisch "0"), an seinem Gate-Anschluß ("active low") angelegt wird. Ein n-Kanal FET ist aktiv, wenn eine höhere Spannung, beispielsweise 5 Volt (logisch "1"), an seinem Gate- Anschluß ("active high") angelegt wird. Die FETs T1-T7, T9 sind jeweils in einer erdfreien Wellstruktur ("floating well" Struktur) verbunden, die es T1-T7, T9 erlaubt, mit unterschiedlichen Leistungsspannungen zu arbeiten. Das Substrat (bulk) der FETs T1-T7 ist mit dem Source-Anschluß S (T1, T3, T5 und T7) oder dem Drain-Anschluß D (T2, T4, T6) verbunden.
Der Eingang 58, der als VDD5 Anschlußpunkt bezeichnet ist, ist mit dem Drain-Anschluß D des FET T1 verbunden. Der Gate-Anschluß G, das Substrat (bulk) und der Source-Anschluß S des FET T1 sind mit einem ersten Anschlußpunkt eines Widerstands R1 verbunden, der in einer Ausführungsform einen Widerstandswert von etwa 4 Kiloohm hat. Ein zweiter Anschlußpunkt des Widerstands R1 ist mit dem Ausgang 64, der als VDD4_NP Anschlußpunkt bezeichnet ist, und mit dem Source- Anschluß S des FET T2 verbunden. Der Gate-Anschluß G, das Substrat (bulk) und der Source-An schluß S des FET T2 sind beide mit dem VDD Anschluß 60 (+3 Volt) verbunden.
Der VDD5 Anschlußpunkt 58 ist weiterhin mit dem Drain-Anschluß D des FET T3 verbunden. Der Gate-Anschluß G, das Substrat (bulk) und der Source-Anschluß S des FET T3 sind mit einem ersten Anschlußpunkt eines Widerstands R2 verbunden, der in einer Ausführungsform einen Widerstandswert von etwa 4 Kiloohm hat. Ein zweiter Anschlußpunkt des Widerstands R2 ist mit dem Ausgang 62 verbunden, der als VDD4_P Anschlußpunkt bezeichnet wird. Der VDD4_P Anschlußpunkt 62 ist weiterhin mit dem Source-Anschluß S des FET T9 verbunden, dessen Gate-Anschluß G mit dem Source-Anschluß S und dem Substrat (bulk) des FET T10 verbunden ist. Der Drain-Anschluß D des FET T10 ist mit Masse (VSS) verbunden und der Gate-Anschluß ist mit dem VDD Anschluß 60 verbunden. Der Drain-Anschluß D des FET T9 ist mit dem Source-Anschluß S des FET T4 verbunden. Der Drain-Anschluß D, das Substrat (bulk) und der Gate-Anschluß G sind mit dem VDD Anschluß 60 verbunden.
Der Eingang 66, als PAD Eingang bezeichnet, ist mit dem Drain-Anschluß D und dem Gate- Anschluß G des FET T8 verbunden, dessen Source-Anschluß S mit dem Drain-Anschluß D des FET T5 verbunden ist. Der n-Kanal FET T8 ist derart angeschlossen, daß er als eine Schutzdiode dient, um eine direkte Verbindung zwischen dem FET T5 und dem PAD Eingang 66 zu vermeiden. Der Gate-Anschluß G, das Substrat (bulk) und der Source-Anschluß S des FET T5 sind mit dem Drain- Anschluß D und dem Substrat (bulk) des FET T6 verbunden, dessen Gate-Anschluß G und Source- Anschluß S mit dem Drain-Anschluß D des FET T7 verbunden sind. Der Gate-Anschluß des FET T7 ist mit dem ersten Anschlußpunkt des Widerstands R2 und mit dem Gate-Anschluß G und dem Source-Anschluß S des FET T3 verbunden. Ein Steuersignal CTRL ist der Zwischenverbindung zwischen dem Gate-Anschluß G des FET T7 und dem Source-Anschluß S des FET T3 zugeordnet. Das Substrat (bulk) und der Source-Anschluß des FET T7 sind mit dem VDD4_P Anschlußpunkt 62 und mit dem Source-Anschluß S des FET T9 verbunden.
Unter normalen Bedingungen, d. h., wenn der Computer und die externe Vorrichtung angeschaltet sind und eine positive Spannung VDD5 von etwa 5 Volt an den VDD5 Anschlußpunkt 58 angelegt wird, und eine positive Spannung VDD von etwa 3 Volt an den VDD Eingang 60 angelegt wird, dann sind FET T1 und FET T3 leitend ("active low") und die FETs T2, T4 sind aus, um einen Verbindung mit hohem Widerstand zur Verfügung zu stellen, und ein kleiner Strom fließt von dem VDD5 Anschlußpunkt 58 zu dem VDD Anschluß 60. In jedem Zweig verursacht der Strom eine Spannung über den FETs T2 bzw. T4. Die Spannung von etwa 3,3 Volt (gemessen gegenüber Masse) über dem FET T2, die von dem Strom durch den FET T1 verursacht wird, wird an dem VDD4_NP Anschlußpunkt 64 ausgegeben, und die Spannung von etwa 3,3 Volt (gemessen gegenüber Masse), die von dem Strom durch den FET T3 verursacht wird, wird an dem VDD4_P Anschlußpunkt 62 ausgegeben.
Unter diesen normalen Bedingungen ist der FET T10 leitend ("active high") und verbindet den Gate- Anschluß G des FET T9 mit Masse (VSS). Der "active low" FET T9 ist leitfähig und stellt eine Verbindung mit niedrigem Widerstand zwischen dem Source-Anschluß S des FET T4 und dem VDD4-P Anschlußpunkt 62 zur Verfügung. Darüber hinaus fließt nur ein Kriechstrom über die FETs T5-T8 unter diesen normalen Bedingungen, da das Steuersignal CTRL "high" ist, aufgrund der Spannung über dem Widerstand R2.
Wenn jedoch die Spannung VDD5 abgeschaltet wird oder ausfällt, fließt kein Strom von dem VDD5 Anschlußpunkt 58 zu dem VDD Anschluß 60 und das Steuersignal CTRL ist "low", wodurch FET T7 aktiviert wird. In dieser Situation, wenn eine positive Spannung PAD, beispielsweise 3 Volt, die von einem aktiven Bussignal abgeleitet wird, an den PAD Eingang 66 angelegt wird, fließt ein Strom von dem PAD Eingang 66 durch die FETs T4-T8 zu dem VDD Anschluß 60, was in einer Ausführungsform einer Spannung von etwa 3 Volt entspricht. Der Strom verursacht eine Spannung von etwa 1 Volt über den FETs T4, T9, die an dem VDD4_P Anschlußpunkt 62 ausgegeben wird. Diese Spannung entspricht der Schutzspannung VDD4_P. Der VDD4_P Anschlußpunkt 62 gibt daher eine Spannung von etwa 3,3 Volt unter normalen Betriebsbedingungen aus und eine Spannung von etwa 1,35 Volt im abgeschalteten Zustand oder unter Fehlerbedingungen, wenn eine PAD Spannung von dem aktiven Bus abgeleitet wird.
Die oben beschriebene positive Spannung PAD wird in einer Ausführungsform des Schnittstellenmoduls von der Schnittstelle 8 (Ausgang 45), die in Fig. 2B gezeigt ist, ausgegeben. Ein Teil der Schnittstelle 8, der mit dem Ausgang 45 verknüpft ist, ist in Fig. 4 gezeigt. Der dargestellte Teil der Schnittstelle 8 weist verschiedene ähnliche Schaltkreise 82, 84, 86 auf, wobei der Schaltkreis 82 die PAD Spannung ausgibt, die an dem Ausgang 45 der Schnittstelle 8 ausgegeben wird. Details des Schaltkreises 82 sind in Fig. 5 gezeigt. Ein verbleibender Abschnitt des Schaltkreises 82 wird allgemein als ein Block 100 bezeichnet. Ein Eingang 92 des Schaltkreises 82 ist mit dem VDD4_P Eingang 32 verbunden und ein Anschluß 94 ist mit dem NSIG Anschluß 46 verbunden. Der Schaltkreis 82 hat Eingänge 96, 98 für ein Steuersignal PD1.
Der VDD4_P Eingang 32 ist weiterhin mit einem Eingang 91 des Schaltkreises 84 und mit einem Eingang 101 des Schaltkreises 86 verbunden. Das Steuersignal PD1 wird an ein Verzögerungsmodul 88 angelegt, dessen Ausgang mit den Eingängen 93, 95 des Schaltkreises 84 verbunden ist. Ein Anschluß 97 des Schaltkreises 84 und ein Anschluß 99 des Schaltkreises 86 sind ebenso mit dem NSIG Anschluß 46 verbunden. Der Ausgang des Verzögerungsmoduls 88 ist weiterhin mit einem Eingang eines Verzögerungsmoduls 90 verbunden, dessen Ausgang mit einem Eingang 105 des Schaltkreises 86 verbunden ist. Ein Eingang 103 des Schaltkreises 86 empfängt ein weiteres Steuersignal PD2, das ebenso in den Schaltkreis 100 eingegeben wird. Der Schaltkreis 100 ist zusätzlich mit dem VDD4_P Eingang 32 und dem NSIG Anschluß 46 verbunden.
Fig. 5 zeigt Details des Schaltkreises 82, der in der dargestellten Ausführungsform acht n-Kanal FETs 102-116 aufweist. Die FETs 102, 104 sind in Reihe zwischen dem Ausgang 45 (PAD) und Masse (VSS) geschaltet. Der Gate-Anschluß des FET102 ist mit dem VDD4_P Eingang 92 verbunden und der Gate-Anschluß des FET104 ist mit dem PD1 Eingang 96 verbunden. Die FETs 106 und 108, 110 und 12 und 114 und 116 sind in gleicher Weise angeschlossen, wobei die Gate- Anschlüsse der FETs 112, 116 mit dem PD1 Eingang 98 verbunden ist. Ein Widerstand R3 ist zwischen den Ausgang 45 (PAD) und den Anschluß 94 (NSIG) geschaltet. Der Widerstand R3 hat einen Wert von etwa 2 Ohm. Aufgrund dieses niedrigen Wertes wird in Betracht gezogen, daß das Signal NSIG direkt (über den PAD Ausgang 45) in den PAD Eingang 66 des in Fig. 2B gezeigten Selektormoduls eingegeben wird.
Unter Bezug auf die Fig. 4 und 5 dient der Teil der Schnittstelle 8 dazu, den NSIG Anschluß 94 in einer vorbestimmten gesteuerten Art und Weise auf ein niedrigeres Potential abzusenken, wenn das Steuersignal PDN in Fig. 2B einen Leistungszusammenbruch für das System anzeigt. Diese kontrollierte Leistungsabsenkungsprozedur verhindert, daß der NSIG Anschluß 94 geerdet wird. Die Steuersignale PD1, PD2 werden von dem Steuersignal PDN abgeleitet. Wenn sowohl der VDD4_P Eingang 32 (92) als auch das Steuersignal PD1 hoch sind, werden die FETs 102-116 leitend und eine Verbindung mit niedrigem Widerstand zwischen dem PAD Ausgang 45 und Masse zur Verfügung stellen, wodurch der NSIG Anschluß 94 mit VSS (Masse) über eine Verbindung mit niedrigem Widerstand verbunden wird.
Das Steuersignal PD1 wird weiterhin in das Verzögerungsmodul 88 eingegeben, das das Steuersignal PD1 für eine bestimmte Zeit verzögert. Der Schaltkreis 84 verbindet somit den NSIG Anschluß 94 mit VSS (Masse) über eine Verbindung mit niedrigem Widerstand, jedoch später als den Schaltkreis 82. Auf gleiche Weise stellt der Schaltkreis 86 einen zusätzlichen (verzögerten) Pfad von dem NSIG Anschluß 94 zu VSS zur Verfügung. Der NSIG Anschluß 94 wird hierdurch Schritt für Schritt zusätzlich mit VSS über eine Verbindung mit niedrigem Widerstand verbunden.
Fig. 6 zeigt einen "Pull-up"-Schaltkreis, der in der Schnittstelle 8 enthalten ist. Der "Pull-up"- Schaltkreis hat den Eingang 49 (Fig. 2B) für ein Steuersignals PUP und den Ausgang 48 (Fig. 2B) für ein "Pull-up"-Signal PU. Der Eingang 49 ist mit einem Invertierer 109 verbunden, der das Steuersignal PUP invertiert. Beispielsweise sind sechs p-Kanal FETs 110-120 parallel mit den Gate- Anschlüssen, die mit einem Ausgang des Invertierers 109 verbunden sind, den Source-Anschlüssen S. die mit dem Ausgang 48 verbunden sind, und den Drain-Anschlüssen D, die mit der VDD Spannung verbunden sind, verbunden. Wenn das Steuersignal PUP hoch ist, dann werden die FETs angeschaltet, was veranlaßt, daß das "Pull-up"-Signal PU auf die Spannung VDD angehoben wird. Da der Ausgang 48 mit dem Eingangs-/Ausgangsanschluß 50 der Schnittstelle 10 und dem Eingang 74 des Schaltmoduls 14 verbunden ist, werden diese Anschlüsse 50, 74 auch von dem aktiven Signal PU angehoben.
Fig. 7 zeigt eine bevorzugte Ausführungsform des Schaltmoduls 14, das in Fig. 2B gezeigt ist. Das illustrierte Schaltmodul 14 hat Eingänge und Ausgänge 68-78 und weist eine Mehrzahl von individuellen und identischen Schaltern S1-S4, W1-W4 auf. Die Schalter S1-S4 sind parallel zwi schen den Eingängen 72 (POS), 76 (VDD4_P), 78 (VDD4_NP) und dem Ausgang 70 (PSIG) angeschlossen. Die Schalter W1-W4 sind parallel zwischen den Eingängen 74 (NEG), 76 (VDD4_P), 78 (VDD4_NP) und dem Ausgang 68 (NSIG) angeschlossen.
Unter Bezug auf den Schalter S1 weist jeder Schalter S1-S4 einen aktiv hohen, d. h. im aktiven Zustand hohen, n-Kanal FET 130 auf, dessen Gate-Anschluß G mit dem Eingang 76, der als VDD4P Eingang bezeichnet wird, verbunden ist und dessen Drain-Anschluß D mit dem Ausgang 70, der als PSIG Ausgang bezeichnet wird, verbunden ist. Jeder Schalter S1-S4 beinhaltet weiterhin einen aktiv hohen n-Kanal FET 132, dessen Gate-Anschluß G mit dem Eingang 78 verbunden ist, der als VDD4_NP Eingang bezeichnet wird, und dessen Source-Anschluß S mit dem Eingang 72 verbunden ist, der als POS Ausgang bezeichnet wird, und dessen Drain-Anschluß D mit dem Source-Anschluß S des FETs 130 verbunden ist. Wenn der VDD4_P Eingang 76 und der WDD4_NP Eingang 78 beide "high" sind, werden beide FETs 130, 132 leitend und Strom fließt von dem POS Eingang 72 über einen Widerstand R4 zu dem PSIG Ausgang 70.
Wie unter Bezug auf den Schalter W1 gezeigt ist, weist jeder Schalter W1-W4 einen aktiv hohen n- Kanal FET 134 auf, dessen Gate-Anschluß G mit dem VDD4_P Eingang 76 verbunden ist, und dessen Drain-Anschluß D über einen Widerstand R5 mit dem Ausgang 68 verbunden ist, der als NSIG Ausgang bezeichnet wird. Jeder Schalter W1-W4 beinhaltet weiterhin einen aktiv hohen n-Kanal FET 136, dessen Gate-Anschluß G mit dem VDD4_NP Eingang 78 verbunden ist und dessen Source-Anschluß S mit dem Eingang 74, der als NEG Eingang bezeichnet wird, verbunden ist. Der Source-Anschluß S des FET 134 ist mit dem Drain-Anschluß D des FET 136 verbunden. Wenn der VDD4-P Eingang 76 und der VDD4_NP Eingang 78 beide "high" sind, werden beide FETs 134, 136 leitend und Strom fließt von dem NEG Eingang 74 zu dem NSIG Ausgang 68. Das Schaltmodul 14 trennt den Bus von der Schnittstelle 10, sobald das Schaltstellenmodul abgeschaltet wird.
In dem einseitig geerdeten Modus stellt die Schnittstelle 12 den PSIG Anschlußpunkt L2 (Fig. 2B) und den Eingangs-/Ausgangsanschluß 52 der Schnittstelle 10 und den POS Eingang 72 des Schaltmoduls 14 Masse zur Verfügung, d. h. das Signal POS wird auf "low" (Masse) heruntergezogen. In dem Fall, wenn das Schnittstellenmodul angeschaltet ist und der Bus aktiv ist, ist der P SIG Anschlußpunkt L2 "low" und der NSIG Anschlußpunkt L1 empfängt ein Signal von dem Bus. Der Schutzschaltkreis 18 verwendet dieses Signal, um die Schutzspannung abzuleiten, die an Gate- Anschlüsse von Feldeffekttransistoren, die in den Schnittstellen 8, 12 aufgenommen ist, angelegt wird.
Obgleich diese Erfindung in Begriffen von bestimmten bevorzugten Ausführungsformen beschrieben wurde, sind andere Ausführungsform, die sich dem Fachmann ergeben, ebenso innerhalb des Schutzbereichs dieser Erfindung. Folglich ist es beabsichtigt, den Schutzbereich der Erfindung durch die Ansprüche, die folgen, zu definieren.

Claims

1. Schnittstellenmodul (1) für ein Kommunikationssystem, das ein Verarbeitungsgerät (4) und ein peripheres Gerät (2) aufweist, die über einen Kommunikationsbus (5) mit einer Mehrzahl von Datenleitungen miteinander verbunden sind, wobei das Schnittstellenmodul gekennzeichnet ist durch:

eine Sende- und Empfangs- bzw. Transceiver-Schnittstelle (20) und

einen Schutzschaltkreis (18), wobei der Schutzschaltkreis (18) im wesentlichen zwischen der Transceiver-Schnittstelle (20) und einem Anschluß positioniert ist, der derart ausgelegt ist, daß er ein Signal von einem Anschluß des Kommunikationsbusses (5) empfängt, und so konfiguriert ist, daß er automatisch der Transceiver-Schnittstelle (20) eine Schutzspannung zur Verfügung stellt, wenn eine Stromquelle für die Transceiver-Schnittstelle (20) inaktiv ist,

wobei die Schutzspannung von dem Signal bestimmt wird, das an dem Anschluß empfangen wird.

2. Schnittstellenmodul nach Anspruch 1, in dem der Schutzschaltkreis (18) ein Auswahlmodul (6) aufweist, das so ausgestaltet ist, daß es mit der Stromzuführung verbunden ist und das Signal von dem Anschluß empfängt, wobei das Auswahlmodul (6) weiterhin konfiguriert ist, um zu erfassen, wenn die Stromzuführung inaktiv ist und die Schutzspannung auszugeben, wenn die Stromzuführung inaktiv ist.

3. Schnittstellenmodul nach Anspruch 2, in dem der Schutzschaltkreis (18) weiterhin ein Schaltmodul (14) aufweist, das so ausgestellt ist, daß es mit dem Auswahlmodul (6), dem Bus (5) und der Transceiver-Schnittstelle (20) verbunden ist, wobei das Schaltmodul (14) einen ersten Schalter, der von der Schutzspannung gesteuert wird, und einen zweiten Schalter, der mit der Stromquelle verknüpft ist aufweist und derart ausgelegt ist, daß es die Transceiver-Schnittstelle (20) von dem Bus (5) trennt, wenn die Stromquelle inaktiv ist.

4. Schnittstellenmodul nach Anspruch 3, in dem der erste Schalter einen ersten Transistor (130) aufweist und der zweite Schalter einen zweiten Transistor (132) aufweist, der in Reihe mit dem ersten Transistor (130) geschaltet ist, wobei der erste Transistor (130) so ausgelegt ist, daß er die Schutzspannung an einem ersten Steueranschluß (6) empfängt und mit dem Anschluß des Busses (5) verbindet und der zweite Transistor (132) so ausgelegt ist, daß er die Stromzuführung an einem zweiten Steueranschluß (6) empfängt und mit der Transceiver- Schnittstelle (20) verbindet, wobei der erste Transistor (139) von der Schutzspannung aktiviert wird und der zweite Transistor (132) deaktiviert wird, wenn die Stromquelle inaktiv ist.

5. Schnittstellenmodul nach Anspruch 4, in dem der erste und der zweite Transistor (130, 132) Feldeffekttransistoren sind.

6. Schnittstellenmodul nach Anspruch 2, in dem das Auswahlmodul (6) aufweist:

einen ersten Anschluß (58), der dafür ausgelegt ist, mit der Stromquelle verbunden zu werden,

einen zweiten Anschluß (66), der dafür ausgelegt ist, das Signal von der Bus (5) zu empfangen,

einen ersten Ausgang (64) für eine erste Spannung und

einen zweiten Ausgang (62) für eine zweite Spannung,

wobei der erste und der zweite Ausgang (62, 64) jeweils eine Spannung zur Verfügung stellen, wenn die Stromquelle aktiv ist, und wobei nur der zweite Ausgang (62) die Schutzspannung zur Verfügung stellt, wenn die Stromquelle inaktiv ist.

7. Schnittstellenmodul nach Anspruch 6, in dem das Auswahlmodul (6) weiterhin aufweist:

eine erste Verzweigung, die mit dem ersten Anschluß (58) und dem ersten Ausgang (64) verknüpft ist, wobei die erste Verzweigung einen dritten Schalter aufweist,

eine zweite Verzweigung, die mit dem ersten Anschluß (58) und dem zweiten Ausgang (62) verknüpft ist, wobei die zweite Verzweigung einen vierten Schalter aufweist, und

eine dritte Verzweigung, die mit dem zweiten Anschluß (66) und dem zweiten Ausgang (62) verknüpft ist, wobei die dritte Verzweigung einen fünften Schalter aufweist, der dafür ausgelegt ist, ein Steuersignal von der zweiten Verzweigung zu empfangen.

8. Schnittstellenmodul nach Anspruch 7, in dem der dritte Schalter einen dritten Transistor aufweist, der vierte Schalter einen vierten Transistor aufweist und der fünfte Schalter einen fünften Transistor aufweist, der von dem Steuersignal gesteuert wird.

9. Schnittstellenmodul nach Anspruch 1, das eine Mehrzahl der besagten Transceiver- Schnittstellen (20) und der besagten Schutzschaltkreise (18) aufweist, wobei jede Transceiver-Schnittstelle (20) und jeder Schutzschaltkreis (18) mit einer der Datenleitungen verknüpft ist.

10. Kommunikationssystem, das einen Kommunikationsbus (5), ein Verarbeitungsgerät (4) und ein peripheres Gerät (2) aufweist, wobei der Kommunikationsbus (5) eine Mehrzahl von Datenleitungen aufweist und derart ausgelegt ist, daß er bidirektionale Signalübermittlung erlaubt, dadurch gekennzeichnet, daß:

das Verarbeitungsgerät (4) ein erstes Schnittstellenmodul (1) aufweist, wobei das erste Schnittstellenmodul (1) derart ausgelegt ist, daß es das Verarbeitungsgerät (4) mit dem Kommunikationsbus (5) verbindet, und

das periphere Gerät (2) ein zweites Schnittstellenmodul (1) aufweist, wobei das zweite Schnittstellenmodul (1) derart ausgelegt ist, daß es das periphere Gerät (2) mit dem Kommunikationsbus (5) verbindet,

wobei das erste und das zweite Schnittstellenmodul (1) jeweils eine Transceiver-Schnittstelle (20) und einen Schutzschaltkreis (18) aufweisen, wobei der Schutzschaltkreis (18) im wesentlichen zwischen der Transceiver-Schnittstelle (20) und einem Anschluß des besagten Kommunikationsbusses (5) positioniert ist und dafür ausgelegt ist, automatisch eine Schutzspannung der Transceiver-Schnittstelle (20) zur Verfügung zu stellen, wenn eine Stromquelle für die Transceiver-Schnittstelle (20) inaktiv ist, wobei die Schutzspannung von einem Signal bestimmt wird, das an einem Anschluß des Busses (59) empfangen wird.

11. System nach Anspruch 10, in dem jedes Schnittstellenmodul (1) eine Mehrzahl der besagten Transceiver-Schnittstellen (20) und der besagten Schutzschaltkreise (18) aufweist, wobei jede Transceiverschnittstelle (20) und jeder Schutzschaltkreis (18) mit einem der besagten Datenleitungen verknüpft ist.

12. System nach Anspruch 10, in dem das Signal ein digitales Signal ist und die Schutzspannung mit dem digitalen Signal synchronisiert ist.

13. Verfahren zum Schützen einer Transceiver-Schnittstelle (20), die mit einem Kommunikationsbus (5) verknüpft ist, an den ein Verarbeitungsgerät (4) und ein peripheres Gerät (2) angeschlossen sind, wobei jedes der Geräte (2, 4) eine Transceiver-Schnittstelle (20) aufweist, wobei das Verfahren aufweist:

das Positionieren eines Schutzschaltkreises (18) zwischen dem Bus (5) und der Transceiver- Schnittstelle (20), wobei der Schutzschaltkreis (18) mit einem ersten Eingang für eine Quellspannung, einem zweiten Eingang, der mit dem Bus (5) verbunden ist und einem Ausgang, der mit der Transceiver-Schnittstelle (20) verbunden ist,

das Erzeugen eines Steuersignals innerhalb des Schutzschaltkreises (18), wenn die Quellspannung deaktiviert wird,

das Verwenden des Steuersignals für das Verbinden des zweiten Eingangs mit dem Ausgang, um eine Schutzspannung von einem Signal abzuleiten, das von dem Bus (5) empfangen wird, und

Zuführen der Schutzspannung zu der Transceiver-Schnittstelle (20) über den Ausgang.