-
Die Erfindung betrifft eine integrierte Halbleiterschaltung, die unter Verhältnissen
betreibbar ist, bei denen eine Anzahl Betriebsspannungen nebeneinander vorhanden sind,
beispielsweise in dem Fall, dass die integrierte Schaltung auf einer Platine montiert ist, die
für den Betrieb mit einer Energiequelle entworfen ist, die mehrere Versorgungsspannungen
enthält. Die Erfindung betrifft zudem eine integrierte Halbleiterschaltung, die das Abtrennen
der Betriebsspannung erlaubt.
-
Beim Entwurf von Schaltungsplatinen verwendet man neuerdings eine Technik, bei
der man die Versorgungsspannung für einen Teil der Bauelemente auf z. B. 3 V senkt, die
anderen Bauteile dagegen mit 5 V betreibt. In den meisten Fällen versucht man damit, den
Gesamtenergieverbrauch zu senken, oder der Grund liegt darin, dass die
Nennbetriebsspannung für einen Teil der Bauteile weniger als 5 V beträgt. Unter diesen
Bedingungen, bei denen voneinander verschiedene Betriebsspannungen für die einzelnen
Abläufe nebeneinander vorhanden sind, kann die Schwierigkeit auftreten, dass beim
Einspeisen eines Signals aus einem 5 V-Bauteil in ein Bauteil mit niedrigerer Spannung oder
beim Verbinden von Bauteilen mit dem gleichen Bus, die mit voneinander verschiedenen
Spannungen betrieben werden, ein Strom vom 5 V-Bauteil zum Bauteil mit niedrigerer
Spannung fließt. Ein solcher unerwünschter Stromfluss kann beträchtliche Nachteile mit sich
bringen, z. B. einen erhöhten Energieverbrauch, ein Latch-Up der Bauteile und insbesondere
bei einer Spannung von 5 V die Zerstörung der Transistoren in den neuesten besonders
dicht gepackten Miniaturbauteilen.
-
Fig. 9 zeigt, wie normalerweise ein mit 3 V betriebenes Bauteil und ein mit 5 V
betriebenes Bauteil auf einer Platine zusammenarbeiten, wenn sie mit einem gemeinsamen
Bus verbunden sind. Fig. 10 zeigt eine Schaltskizze einer herkömmlichen bekannten
bidirektionalen Pufferschaltung, die in Fig. 9 in einem Kreis dargestellt ist.
-
Verbindet man ein 3 V-Bauteil und ein 5 V-Bauteil wie in Fig. 9 dargestellt mit einem
gemeinsamen Bus, so treten in der Schaltung nach Fig. 10 die folgenden Schwierigkeiten
(1) bis (3) auf.
-
(1) Beim Eingeben von 5 V von einem äußeren Bus 10 über die Anschlussfläche
11 wird eine parasitäre Diode 12a für einen P-Kanal-Transistor 12 in der letzten Ausgangsstufe
durchgeschaltet und bildet folglich einen Strompfad (1), über den ein großer Leckstrom
fließt.
-
(2) Da am Gate des P-Kanal-Transistors 12 nur 3 V anliegen, sperrt dieser
Transistor 12 nicht vollständig und gelangt daher in einen teilweise durchgeschalteten
Zustand, so dass sich in ihm ebenfalls ein Strompfad (2) ausbildet.
-
(3) Da sowohl an den N-Kanal-Transistor 13 in der letzten Ausgangsstufe als
auch an den N-Kanal-Transistor 14 in der vordersten Eingangsstufe 5 V angelegt werden,
wird ein hohes elektrisches Feld erzeugt, das schließlich zu Schwierigkeiten mit der
Stehspannung der Gateoxidschichten, mit Hot Carriers usw. führen kann. Dadurch können
die N-Kanal-Transistoren 13 und 14 zerstört werden.
-
Fig. 11 zeigt übliche konventionelle Maßnahmen, die zum Lösen der genannten
Probleme erdacht wurden. In diesem Schaltplan ist nur die Ausgangspufferschaltung
enthalten.
-
Um einen Leckstrom zu verhindern, falls die Versorgungsspannung für den Bus 10
auf der Platine 5 V beträgt, legt man an die letzte Ausgangsstufe 5 V an. Zudem stellt man
die Oxidschicht des Transistors nur in der letzten Ausgangsstufe dicker her, so dass dieser
Transistor auch beim Anlegen von 5 V an die letzte Ausgangsstufe nicht zerstört wird.
Zusätzlich zu dieser Gegenmaßnahme nimmt man eine Pegelumsetzschaltung zum
Umsetzen eines 3 V-Signals in ein 5 V-Signal auf, damit der P-Kanal-Transistor in der
letzten Ausgangsstufe vollständig sperrt. Die Pegelumsetzschaltung wandelt ein 3 V-Signal
aus einem Schaltungssystem mit 3 V in ein 5 V-Signal um, das dann an das Gate des
P-Kanal-Transistors in der letzten Ausgangsstufe angelegt wird.
-
Durch die genannten Maßnahmen erreicht man ein verbessertes Schaltungssystem,
in dem man sowohl ein mit 3 V betriebenes Bauteil als auch ein mit 5 V betriebenes Bauteil
mit dem gemeinsamen Bus 10 verbinden kann.
-
Zum Ausführen der Maßnahmen nach Fig. 11 ist es jedoch unvermeidbar, dass
einige Verfahrensschritte umfangreicher werden, beispielsweise das Ausbilden einer
dickeren Oxidschicht auf nur einigen Teilen, und dass eine längere Zeit zum Herstellen eines
Chips erforderlich ist, wodurch letztlich die Herstellungskosten steigen.
-
Zudem ist es nötig, den Bauteilen Spannungen aus zwei Systemen zuzuführen,
nämlich 3 V und 5 V. Folglich wird die Verdrahtung auf der Platine zusätzlich schwieriger,
und die Anzahl der erforderlichen Anschlussstifte auf dem Chip nimmt in nachteiliger Weise
zu.
-
In der veröffentlichten japanischen Patentschrift Hei 4 (1992)-290008 ist eine vom
Chip getrennte Treiberschaltung offenbart, die umfasst: einen einzigen Pull-Up-Transistor;
einen Ausgangsanschluss; eine Spannungsquelle zum Bereitstellen einer
Versorgungsspannung mit einem vorbestimmten Wert in einer Anordnung, in der der Pull-Up-Transistor
zwischen der Spannungsquelle und dem Ausgangsanschluss angeordnet ist; einen
Steuertransistor, der zwischen die Gateelektrode des Pull-Up-Transistors und den
Ausgangsanschluss geschaltet ist, und von dem eine Gateelektrode an einen ersten
Bezugspotentialpunkt angeschlossen ist; ein Busgate; eine Vortreiberschaltung, die über
das Busgate mit der Gateelektrode des Pull-Up-Transistors verbunden ist; und eine
Vorrichtung zum gezielten Anlegen einer Spannung an den Ausgangsanschluss, die
beträchtlich größer ist als die genannte Versorgungsspannung mit einem vorbestimmten
Wert.
-
Diese bekannte Treiberschaltung hat jedoch auch einige Nachteile, da der
Widerstand des rückwärtig angeschlossenen Gates hoch gemacht wird und damit leicht ein
Latch-Up-Problem entsteht, weil das Substrat (rückwärtig angeschlossenes Gate) des Pull-
Up-Transistors über den Steuertransistor aus der Energiequelle vorgespannt ist.
-
Schließt man eine Teilplatine an einen Verbinder eines Hauptsystems an bzw. trennt
man die Teilplatine davon ab, ohne die Versorgungsspannung des Hauptsystems
abzuschalten, so kann durch das Trennen des Verbinders eine Spannung an der
Anschlussfläche anliegen, ohne dass die Ausgangspufferschaltung an der Betriebsspannung
liegt. Für diesen Fall der abgetrennten Betriebsspannung treten in der herkömmlichen
Ausgangspufferschaltung die gleichen Strompfade (1) und (2) auf, die in Fig. 10 dargestellt sind.
Damit stellt sich ein Zuverlässigkeitsproblem ein.
-
Wird insbesondere über den Verbinderstift "H" in die Anschlussfläche 11
eingegeben, und zwar unter der Voraussetzung, dass die 3 V-Spannungsversorgung für den
Transistor 12 in der letzten Stufe auf 0 V gezogen (ausgeschaltet) wird, so fließen die in
Fig. 10 dargestellten Ströme (1) und (2) im Transistor 12, so dass die parasitäre Diode 12a
und dann der Transistor 12 durchschalten.
-
JP-A-62 090 020, das dem Oberbegriff von Anspruch 1 entspricht, offenbart eine
Eingangspufferschaltung, bei der ein N-Kanal-MOS-Transistor und ein P-Kanal-MOS-
Transistor zwischen einem Eingangsanschluss und einem Eingangsgate der Pufferschaltung
bzw. zwischen einem Spannungsversorgungsanschluss und dem Eingangsgate in Reihe
geschaltet sind. An das Gate des N-Kanal-MOS-Transistors ist ein Taktsignal angelegt.
-
Eine Ausführungsform der Erfindung kann eine Eingangspufferschaltung
bereitstellen und ebenso eine bidirektionale Pufferschaltung, die man herstellen kann, ohne
dass irgendein zusätzlicher Verfahrensschritt erforderlich ist, in der lediglich eine einzige
Spannungsquelle enthalten ist, und bei der das Anlegen einer Spannung an einen
gemeinsamen Bus erlaubt ist, die größer ist als die Spannung der einzigen
Spannungsquelle.
-
Gemäß der Erfindung wird eine Eingangspufferschaltung bereitgestellt, die einem
inneren Schaltkreis einen "H"-Pegel oder einen "L"-Pegel zuführt, der an eine
Anschlussfläche eingegeben wird, über die ein Signal von einer äußeren Schaltung empfangen oder an
diese ausgegeben wird, umfassend:
-
einen Inverter;
-
einen N-Kanal-Transistor, der zwischen der Anschlussfläche und einem
Eingangsanschluss des Inverters angeordnet ist, wobei sein Gate mit der Spannungsquelle verbunden
ist; und
-
eine Rückführschaltung, die das Eingangspotential des Inverters auf das Potential
der Spannungsquelle anhebt, falls ein Signal mit "H"-Pegel in die Anschlussfläche
eingegeben wird, wobei
-
die Rückführschaltung einen P-Kanal-Rückführtransistor enthält, der zwischen der
Spannungsquelle und dem Eingangsanschluss des Inverters angeordnet ist, dadurch
gekennzeichnet, dass
-
ein Gate des P-Kanal-Rückführtransistors mit einem Ausgangsanschluss eines
zweiten Inverters verbunden ist, der vom ersten Inverter unabhängig ist, und ein
Eingangsanschluss des zweiten Inverters mit einem Eingangsanschluss des ersten Inverters
verbunden ist.
-
Zudem umfasst eine bidirektionale Pufferschaltung gemäß einer Ausführungsform
der Erfindung eine Ausgangspufferschaltung und eine Eingangspufferschaltung, die aus den
oben festgelegten Bauteilen besteht, wobei die Ausgangs- und Eingangspufferschaltungen
mit der gleichen Anschlussfläche verbunden sind.
-
In einer Pufferschaltung der Erfindung kann die gegenseitige Verbindung zwischen
dem Gate eines jeden Transistors und der Energiequelle oder der Masse entweder direkt
erfolgen oder indirekt über ein Impedanzbauteil, z. B. einen Widerstand.
-
In einer Eingangspufferschaltung, die die Erfindung ausführt, werden bezüglich des
genannten Problems (3) die folgenden Maßnahmen ergriffen.
-
Da der oben angegebene N-Kanal-Transistor zusätzlich bereitgestellt ist, verteilt sich
die hohe Spannung auf diesen N-Kanal-Transistor und den genannten Inverter, so dass die
Erzeugung irgendwelcher starken elektrischen Felder, die die Stehspannung davon
überschreiten, verhindert wird. Zudem dient die angegebene Rückführschaltung dem
Anheben der Eingangsspannung des Inverters auf einen regulären Wert, so dass folglich ein
korrekter Betrieb des Inverters sichergestellt ist.
-
Damit erzielt man erfindungsgemäß Verbesserungen in der Eingangspufferschaltung
und der bidirektionalen Pufferschaltung, die man fertigen kann, ohne die Verfahrensschritte
in irgendeiner Weise zu verändern oder Verfahrensschritte hinzuzufügen. Dabei ist lediglich
eine einzige Spannungsquelle erforderlich.
-
Die bevorzugte Ausführungsform wird mit Bezug auf die Zeichnungen beschrieben,
wobei gleiche Elemente in den Abbildungen mit gleichen Bezugszeichen bezeichnet sind.
Es zeigt:
-
Fig. 1 einen Schaltplan einer bidirektionalen Pufferschaltung;
-
Fig. 2 einen ähnlichen Schaltplan wie Fig. 1, der die Zustände der einzelnen Bauteile
darstellt, wenn ein "H"(High)-Pegel-Signal mit 3 V an eine Anschlussfläche ausgegeben
wird;
-
Fig. 3 einen ähnlichen Schaltplan wie Fig. 1, der die Zustände der einzelnen Bauteile
darstellt, wenn ein "L"(Low)-Pegel-Signal mit 0 V an die Anschlussfläche ausgegeben wird;
-
Fig. 4 einen ähnlichen Schaltplan wie Fig. 1, der den Zustand darstellt, der eintritt,
wenn die Ausgangspufferschaltung eine hohe Impedanz an die Anschlussfläche anlegt und
eine äußere Schaltung einen "H"-Pegel (5 V) an die Anschlussfläche anlegt;
-
Fig. 5 einen ähnlichen Schaltplan wie Fig. 1, der den Zustand darstellt, der eintritt,
wenn die Ausgangspufferschaltung eine hohe Impedanz an die Anschlussfläche anlegt und
eine äußere Schaltung einen "L"-Pegel (0 V) an die Anschlussfläche anlegt;
-
Fig. 6 einen Schaltplan einer Ausführungsform der erfindungsgemäßen
bidirektionalen Pufferschaltung;
-
Fig. 7 einen Schaltplan einer bidirektionalen Pufferschaltung;
-
Fig. 8 einen Schaltplan ähnlich der Schaltung in Fig. 7, wobei eine teilweise
Abwandlung ihrer Ausgangspufferschaltung eingezeichnet ist;
-
Fig. 9 das normale Zusammenwirken eines mit 3 V betriebenen Bauteils und eines
mit 5 V betriebenen Bauteils mit einer gemeinsamen Verbindung zu einem gemeinsamen
Bus auf der Platine;
-
Fig. 10 einen Schaltplan einer herkömmlichen bidirektionalen Pufferschaltung, die
in Fig. 9 mit einem Kreis umschlossen ist; und
-
Fig. 11 den üblichen Einsatz der bekannten Maßnahmen gemäß dem Stand der
Technik.
-
Im Weiteren wird die bevorzugte Ausführungsform der Erfindung ausführlich mit
Bezug auf die beiliegenden Zeichnungen beschrieben.
-
Fig. 1 zeigt einen Schaftplan einer bidirektionalen Pufferschaltung. Vor der
Beschreibung der Eingangspufferschaltung, die das Hauptanliegen der Erfindung darstellt,
wird eine Ausgangspufferschaltung als Hintergrunderläuterung beschrieben. Die
Ausgangspufferschaltung 100 in Fig. 1 dient zum Ausgeben eines "H"-Pegels oder eines
"L"-Pegels an eine Anschlussfläche 11 oder zum Anlegen einer hohen Impedanz an die
Anschlussfläche 11. In der Ausgangspufferschaltung 100 sind nacheinander ein erster
P-Kanal-Transistor 101 und ein zweiter P-Kanal-Transistor 102 zwischen einer 3 V-Energiequelle
Vdd und der Anschlussfläche 11 in dieser Reihenfolge hintereinander geschaltet.
Dabei ist ein rückwärtig angeschlossenes Gate des ersten P-Kanal-Transistors 101 mit der
Energiequelle Vdd verbunden. Ein rückwärtig angeschlossenes Gate des zweiten P-Kanal-
Transistors 102 ist mit der Anschlussfläche 11 verbunden. In der Ausgangspufferschaltung
100 sind auch nacheinander ein erster N-Kanal-Transistor 103 und ein zweiter N-Kanal-
Transistor 104 zwischen der Anschlussfläche 11 und der Masse GND in dieser Reihenfolge
hintereinander geschaltet.
-
Ein Gate des ersten P-Kanal-Transistors 101 ist mit einem Ausgangsanschluss eines
ersten Inverters 105 verbunden. Ein Signal D1 wird in den ersten Inverter 105 eingegeben.
In dieser Schaltung entspricht ein Ausgangsanschluss 121 des ersten Inverters 105, d. h.
ein Gateanschluss des ersten P-Kanal-Transistors 101, dem ersten
Signaleingabeanschluss. Daher ist das Signal D1 dasjenige Signal, das man durch Invertieren der Logik des
ersten Signals erhält.
-
Das Gate des zweiten P-Kanal-Transistors 102 ist mit einem Ausgangsanschluss
121 des ersten Inverters 105 verbunden, und zwar über einen dritten N-Kanal-Transistor 106
und einen vierten N-Kanal-Transistor 107, die zwischen dem Ausgangsanschluss 121 des
ersten Inverters 105 und dem Gate des zweiten P-Kanal-Transistors 102 in Reihe geschaltet
sind. Zudem ist ein dritter P-Kanal-Transistor 108, dessen rückwärtig angeschlossenes Gate
mit der Anschlussfläche 11 verbunden ist, zwischen das Gate des zweiten P-Kanal-
Transistors 102 und die Anschlussfläche 11 geschaltet.
-
Ein Freigabesignal EN wird in das Gate des dritten N-Kanal-Transistors 106
eingegeben. In dieser Schaltung entspricht der Gateanschluss des dritten N-Kanal-
Transistors 106 einem Freigabesignal-Eingangsanschluss.
-
Ein Gate des vierten N-Kanal-Transistors 107 und ein Gate des dritten P-Kanal-
Transistors 108 sind beide mit einem Eingangsanschluss 123 eines zweiten Inverters 109
verbunden. In den zweiten Inverter 109 wird ein Signal D2 eingegeben.
-
Ein Gate des ersten N-Kanal-Transistors 103 ist mit der Energiequelle Vdd
verbunden. Ein Gate des zweiten N-Kanal-Transistors 104 ist mit einem Ausgangsanschluss
122 des zweiten Inverters 109 verbunden. In dieser Schaltung entspricht der Ausgangsanschluss
122 des zweiten Inverters 109, d. h. der Gateanschluss des zweiten N-Kanal-
Transistors 104, einem zweiten Signaleingangsanschluss. Der Eingangsanschluss 123 des
zweiten Inverters 109, d. h. jeder Gateanschluss des vierten N-Kanal-Transistors 107 und
des dritten P-Kanal-Transistors 108, entspricht einem dritten Signaleingangsanschluss.
Daher entspricht das Signal D2 dem dritten Signal. Das Signal, das man durch Invertieren
des dritten Signals im zweiten Inverter 109 enthält, entspricht dem zweiten Signal.
-
Die in der bidirektionalen Pufferschaltung in Fig. 1 verwendete
Eingangspufferschaltung 200 umfasst einen Inverter 201, der aus zwei Transistoren besteht, nämlich dem
P-Kanal-Transistor 202 und dem N-Kanal-Transistor 203, die zwischen einer Energiequelle
Vdd und der Masse GND in Reihe geschaltet sind, einem fünften N-Kanal-Transistor 204,
der zwischen der Anschlussfläche 11 und einem Eingangsanschluss des Inverters 201
angeordnet ist, wobei sein Gate an der Energiequelle Vdd liegt, einem Rückführ-P-Kanal-
Transistor 205, der zwischen der Energiequelle Vdd und dem Eingangsanschluss des
Inverters 201 angeordnet ist, wobei sein Gate an einem Ausgangsanschluss des Inverters
201 liegt, und einem dritten Inverter 206, dessen Eingangsanschluss mit dem
Ausgangsanschluss des Inverters 201 verbunden ist.
-
Fig. 2 zeigt einen Schaltplan ähnlich zu Fig. 1, der die Zustände der einzelnen
Bauteile darstellt, wenn ein "H"-Pegel-Signal (3 V) an die Anschlussfläche 11 ausgegeben
wird.
-
Beim Ausgeben eines "H"-Pegels an die Anschlussfläche 11 gehen die Signale D1
und D2 beide auf "H"-Pegel über; das Freigabesignal EN wird dagegen auf "H"-Pegel
gehalten.
-
Gehen die Signale D1 und D2 in dem Zustand, in dem das Freigabesignal EN auf
"H"-Pegel gehalten wird, auf "H"-Pegel über, so wird ein "L"-Pegel an das Gate des ersten
P-Kanal-Transistors 101 angelegt, so dass der erste P-Kanal-Transistor 101 durchschaltet.
Anschließend wird eine parasitäre Diode 102a des zweiten P-Kanal-Transistors 102 über
das Volumen (Bulk) mit Ladung versorgt, um den Übergang der Anschlussfläche 11 auf
"H"-Pegel einzuleiten.
-
Da der dritte N-Kanal-Transistor 106 und der vierte N-Kanal-Transistor 107 beide
leiten, wird der zweite P-Kanal-Transistor 102 danach ebenfalls leitend, wobei über den
ersten P-Kanal-Transistor 101 und den zweiten P-Kanal-Transistor 102 ein "H"-Pegel an die
Anschlussfläche 11 ausgegeben wird. Gleichzeitig wird ein "L"-Pegel an das Gate des
zweiten N-Kanal-Transistors 104 angelegt, damit er sperrt.
-
In dieser Stufe des Ablaufs wird auch an die Eingangspufferschaltung 200 ein
"H"-Pegel angelegt. Durch das Anlegen von 3 V aus der Energiequelle Vdd an das Gate des
fünften N-Kanal-Transistors 204 empfängt der Eingangsanschluss des Inverters 201 eine
Spannung (Vdd - Vth), die um eine Schwellenspannung Vth kleiner ist als die Quellspannung
Vdd, beispielsweise 2,2 V, wenn gilt Vth = 0,8 V. Folglich wird das Potential am
Ausgangsanschluss des Inverters 201 gesenkt, um damit den P-Kanal-Transistor 205
durchzuschalten, so dass die Quellspannung Vdd = 3 V über den P-Kanal-Transistor 205
an den Eingangsanschluss des Inverters 201 angelegt wird. Dadurch wird der
Ausgangsanschluss des Inverters 201 vollständig auf "L"-Pegel gezogen. Dieses Signal wird über den
dritten Inverter 206 weitergegeben, der dann das Signal D3 auf "H"-Pegel überführt. Der
obige Ablauf wird in der Eingangspufferschaltung 200 aufgrund der Ausgabe des "H"-Pegels
an die Anschlussfläche 11 ausgeführt. Normalerweise wird das Signal D3 zum Zeitpunkt der
Ausgabe des Signals aus der Ausgangspufferschaltung 100 an die Anschlussfläche 11 nicht
verwendet. Diese bidirektionale Pufferschaltung zeigt wie beschrieben eine
zufriedenstellende Arbeitsweise. Es treten beim Ausgeben eines "H"-Pegel-Signals an die
Anschlussfläche 11 keinerlei Probleme auf.
-
Fig. 3 zeigt einen Schaltplan ähnlich zu Fig. 1 und stellt die Zustände der einzelnen
Bauteile dar, wenn ein Signal mit "L"-Pegel (0 V) an die Anschlussfläche 11 ausgegeben
wird. Beim Ausgeben eines "L"-Pegels an die Anschlussfläche 11 gehen beide Signale D1
und D2 auf "L"-Pegel über. Inzwischen wird das Freigabesignal EN weiterhin auf "H"-Pegel
gehalten.
-
Nachdem die Signale D1 und D2 in dem Zustand, in dem das Freigabesignal EN auf
"H"-Pegel gehalten wird, beide auf "L"-Pegel übergegangen sind, wird der zweite N-Kanal-
Transistor 104 durchgeschaltet. Da der erste N-Kanal-Transistor 103 zu diesem Zeitpunkt
ebenfalls leitet, sind die Anschlussfläche 11 und die Masse GND über die ersten und zweiten
N-Kanal-Transistoren 103 und 104 miteinander verbunden, wobei ein "L"-Pegel (0 V) an die
Anschlussfläche 11 ausgegeben wird.
-
In diesem Stadium des Ablaufs wird ein "H"-Pegel an das Gate des ersten P-Kanal-
Transistors 101 angelegt, der dadurch sperrt. Das Gatepotential des zweiten P-Kanal-
Transistors 102 bleibt dabei unbestimmt. Da sein rückwärtig angeschlossenes Gate jedoch
mit der Anschlussfläche 11 verbunden ist, ändert sich das Potential auf 0 V, so dass der
zweite P-Kanal-Transistor 102 ebenfalls sperrt.
-
Gleichzeitig wird ein "L"-Pegel an den Eingangsanschluss des Inverters 201 in der
Eingangspufferschaltung 200 angelegt. Dadurch geht der Ausgangsanschluss des Inverters
201 auf "H"-Pegel und das Ausgangssignal D3 des dritten Inverters geht auf "L"-Pegel.
-
Damit arbeitet die bidirektionale Pufferschaltung in Fig. 3 zufriedenstellend und auch
dann ohne irgendwelche Probleme, wenn ein "L"-Pegel-Signal an die Anschlussfläche 11
ausgegeben wird.
-
Fig. 4 zeigt einen Schaltplan ähnlich wie in Fig. 1 und stellt den Zustand dar, der
eintritt, falls die Ausgangspufferschaltung 100 eine hohe Impedanz an die Anschlussfläche
11 anlegt und eine äußere Schaltung einen "H"-Pegel (5 V) an die Anschlussfläche 11
anlegt.
-
In diesem Stadium des Ablaufs wird ein "L"-Pegel als Freigabesignal EN eingegeben.
Als Signale D1 bzw. D2 werden ein "L"-Pegel bzw. ein "H"-Pegel eingegeben.
-
Es wird nun ein "H"-Pegel an das Gate des ersten P-Kanal-Transistors 101 angelegt,
der dadurch sperrt. Gleichzeitig damit werden die 3 V des Signals D2 an das Gate des
dritten P-Kanal-Transistors 108 angelegt, während die 5 V der Anschlussfläche 11 an sein
rückwärtig angeschlossenes Gate angelegt werden. Dadurch fließt ein in Fig. 10 mit dem
Bezugszeichen (2) bezeichneter Strom im dritten P-Kanal-Transistor 108, der dadurch
bewirkt, dass 5 V an das Gate des zweiten P-Kanal-Transistors 102 angelegt werden.
Folglich sperrt der zweite P-Kanal-Transistor 102 vollständig. In dieser Stufe des Vorgangs leitet
der vierte N-Kanal-Transistor 107, da ein "H"-Pegel (3 V) des Signals D2 an seinem Gate
anliegt. Da es sich um einen N-Kanal-Transistor handelt, beträgt das Potential an der
Verbindungsstelle des dritten N-Kanal-Transistors 106 und des vierten N-Kanal-Transistors
107 z. B. 2,2 V, so dass auch im vierten N-Kanal-Transistor 107 keinerlei starkes
elektrisches Feld erzeugt wird, das die Stehspannung übersteigt. Zudem wird die
Potentialdifferenz zwischen Source und Drain des dritten N-Kanal-Transistors 106 auf 0,8 V
heruntergedrückt.
-
Da gleichzeitig damit ein "L"-Pegel an das Gate des zweiten N-Kanal-Transistors 104
angelegt wird, sperrt der Transistor 104. Die an die Anschlussfläche 11 angelegten 5 V
verteilen sich auf den ersten N-Kanal-Transistor 103 und den zweiten N-Kanal-Transistor
104, so dass weder im ersten N-Kanal-Transistor 103 noch im zweiten N-Kanal-Transistor
104 irgendein starkes elektrisches Feld erzeugt wird, das die Stehspannung übersteigt.
-
Eine an die Anschlussfläche 11 angelegte Spannung von 5 V wird nachfolgend an
den fünften N-Kanal-Transistor 204 angelegt, und zwar in dem Zustand, in dem 3 V am Gate
des Transistors 204 anliegen, so dass 2,2 V an den Eingangsanschluss des Inverters 201
angelegt werden. Dadurch liegen lediglich 2,8 V zwischen der Source und dem Drain des
fünften N-Kanaf-Transistors 204 an. Folglich wird in ihm keinerlei starkes elektrisches Feld
erzeugt, das die Stehspannung übersteigt.
-
Anschließend werden wie erwähnt über den Rückführ-P-Kanal-Transistor 205 3 V
an den Eingangsanschluss des Inverters 201 angelegt. Das Ausgangssignal des Inverters
201 geht auf "L"-Pegel, und das Ausgangssignal D3 des dritten Inverters 206 geht auf
"H"-Pegel. Das so erhaltene "H"-Pegel-Signal D3 wird dann ins Innere eingespeist.
-
Legt die Ausgangspufferschaltung 100 wie beschrieben eine hohe Impedanz an die
Anschlussfläche 11, und legt eine äußere Schaltung 5 V an die Anschlussfläche 11, so tritt
keine der Schwierigkeiten (1) bis (3) auf, die mit Bezug auf Fig. 10 beschrieben wurden. Das
an die Anschlussfläche 11 angelegte "H"-Pegel-Signal mit 5 V wird in ein "H"-Pegel-Signal
mit 3 V umgewandelt und dann ins Innere eingespeist.
-
Fig. 5 zeigt einen Schaltplan ähnlich wie in Fig. 1, der den Zustand darstellt, in dem
die Ausgangspufferschaltung 100 eine hohe Impedanz an die Anschlussfläche 11 anlegt und
die äußere Schaltung einen "L"-Pegel (0 V) an die Anschlussfläche 11 anlegt.
-
In diesem Fall arbeitet jeder Transistor so, wie es in Fig. 5 dargestellt ist. Das an die
Anschlussfläche 11 angelegte "L"-Pegel-Signal (0 V) wird ins Innere eingespeist, ohne
irgendeines der mit Bezug auf Fig. 10 beschriebenen Probleme (1) bis (3) zu verursachen.
-
Damit kann man gemäß der Schaltung nach Fig. 1 eine verbesserte bidirektionale
Pufferschaltung verwirklichen, ohne irgendeinen der Verfahrensschritte abzuwandeln oder
Verfahrensschritte zu ergänzen, wobei die Pufferschaltung lediglich eine einzige
Energiequelle mit 3 V enthält und das Anlegen einer äußeren Spannung von 5 V zulässig ist.
-
In dieser Schaltung ist das rückwärtig angeschlossene Gate (Substrat) des ersten
P-Kanal-Transistors 101, der als Pull-Up-Transistor auf der Spannungsversorgungsseite
dient, und dessen Sourceelektrode mit der Energiequelle Vdd verbunden ist, direkt mit der
Energiequelle Vdd verbunden. Der zweite P-Kanal-Transistor 102 befindet sich zwischen
dem ersten P-Kanal-Transistor 101 und der Anschlussfläche 11, so dass es möglich wird,
das Auftreten von Latch-Up-Schwierigkeiten zu verhindern.
-
Fig. 6 zeigt einen Schaltplan einer Ausführungsform, die die erfindungsgemäße
bidirektionale Pufferschaltung darstellt. Im Folgenden werden nur die Unterschiede zur
genannten ersten Ausführungsform nach Fig. 1 beschrieben.
-
Ein Gate eines ersten N-Kanal-Transistors 10 : 3 in der zweiten Ausführungsform ist
mit einem Ausgangsanschluss 121 (erster Signaleingabeanschluss) eines ersten Inverters
105 verbunden. Ein Gate eines vierten N-Kanal-Transistors 107 ist mit einem
Eingangsanschluss 123 eines zweiten Inverters 109 verbunden. Ein Gate eines dritten P-Kanal-
Transistors 108 ist mit einer Energiequelle Vdd verbunden. Die Verbindung eines jeden
Gates des ersten N-Kanal-Transistors 103 und des dritten P-Kanal-Transistors 108, die
einen Teil der Ausgangspufferschaltung 100 bilden, können jeweils gemäß Fig. 1 oder Fig. 6
verändert werden.
-
Ein Gate eines Rückführ-P-Kanal-Transistors 205 in der Eingangspufferschaltung
200 der zweiten Ausführungsform ist mit einem Ausgangsanschluss eines Inverters 207
verbunden. Ein Eingangsanschluss des Inverters 207 ist mit einem Eingangsanschluss eines
Inverters 201 verbunden. Auf diese Weise kann man die Rückführschaltung zum Anheben
des Eingangsanschlusspotentials des Inverters 201 von 2,2 V auf 3 V in zahlreichen
Anordnungen ausbilden, ohne dass man allein auf das genannte Beispiel eingeschränkt ist.
-
Fig. 7 zeigt den Schaltplan einer bidirektionalen Pufferschaltung. Im Folgenden
werden nur die Unterschiede zur genannten Schaltung nach Fig. 1 beschrieben.
-
In Fig. 7 ist eine Verbindung 110 eines ersten P-Kanal-Transistors 101 und eines
zweiten P-Kanal-Transistors 102 an die Verbindung 111 eines ersten N-Kanal-Transistors
103 und eines zweiten N-Kanal-Transistors 104 angeschlossen.
-
Fig. 8 zeigt einen Schaltplan ähnlich wie in Fig. 7, wobei ein Teil der
Ausgangspufferschaltung abgewandelt ist.
-
Durch den gemeinsamen Anschluss der beiden Verbindungen 110 und 111 sind der
zweite P-Kanal-Transistor 102 und der erste N-Kanal-Transistor 103 zueinander parallel
geschaltet, siehe Fig. 8. Es könnte sowohl in der ersten wie in der zweiten Ausführungsform
möglich sein, eine mit der Anschlussfläche 11 verbundene äußere Last dadurch schnell
anzusteuern, dass man die parasitäre Diode zum Zeitpunkt des Pegelübergangs
durchschaltet. In der dritten Ausführungsform, in der der zweite P-Kanal-Transistor 102 und
der erste N-Kanal-Transistor 103 parallel geschaltet sind, darf verglichen mit der ersten und
zweiten Ausführungsform ein größerer Strom fließen, wenn das Signal an der
Anschlussfläche 11 von "L"-Pegel auf "H"-Pegel oder von "H"-Pegel auf "L"-Pegel übergeht, wodurch
man die äußere Last mit höherer Frequenz ansteuern kann.
-
Beispielsweise umfasst eine bidirektionale Pufferschaltung einen zweiten P-Kanal-
Transistor (102), dessen rückwärtig angeschlossenes Gate mit einer Anschlussfläche (11)
verbunden ist, einen dritten P-Kanal-Transistor (108), der zwischen einem Gate des zweiten
P-Kanal-Transistors (102) und der Anschlussfläche (11) angeordnet ist, und dessen
rückwärtig angeschlossenes Gate mit der Anschlussfläche (11) verbunden ist, und einen
ersten N-Kanal-Transistor (103) und einen fünften N-Kanal-Transistor (204), deren Gates
mit einer Energiequelle (Vdd) verbunden sind, so dass man eine Ausgangspufferschaltung
(100), eine Eingangspufferschaltung (200) und eine bidirektionale Pufferschaltung herstellen
kann, ohne dass irgendein zusätzlicher Verfahrensschritt erforderlich ist. In den Schaltungen
ist nur eine einzige Energiequelle enthalten, und es darf eine über der Betriebsspannung
liegende Spannung an einen gemeinsamen Bus angelegt werden.
-
Die Erfindung ist nun vollständig beschrieben worden. Einem Fachmann ist klar, dass
man an der Erfindung zahlreiche Abwandlungen und Veränderungen vornehmen kann, ohne
den Bereich der Erfindung zu verlassen, wie er in den folgenden Ansprüchen bestimmt ist.