[go: up one dir, main page]

DE69830541T2 - Takt-extraktionsschaltkreis - Google Patents

Takt-extraktionsschaltkreis Download PDF

Info

Publication number
DE69830541T2
DE69830541T2 DE69830541T DE69830541T DE69830541T2 DE 69830541 T2 DE69830541 T2 DE 69830541T2 DE 69830541 T DE69830541 T DE 69830541T DE 69830541 T DE69830541 T DE 69830541T DE 69830541 T2 DE69830541 T2 DE 69830541T2
Authority
DE
Germany
Prior art keywords
frequency
signal
edge
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69830541T
Other languages
English (en)
Other versions
DE69830541D1 (de
Inventor
Satoshi Minato-ku Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE69830541D1 publication Critical patent/DE69830541D1/de
Application granted granted Critical
Publication of DE69830541T2 publication Critical patent/DE69830541T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Takt-Extraktionsschaltkreis zum Extrahieren eines Zeittaktsignals aus einem No-Return-to-Zero-Signal (NRZ-Signal), das im Gebiet optischer Kommunikation oder dergleichen eingesetzt wird, wobei das Zeittaktsignal an eine Identifikations-Reproduktionsvorrichtung zur Durchführung einer Datenreproduktion geleitet wird.
  • 2. Beschreibung des verwandten Stands der Technik
  • Bei der digitalen Hochgeschwindigkeitskommunikation, welche beispielsweise eine Übertragungsgeschwindigkeit von 1 [Gb/s] oder höher aufweist, bei der Daten zeitmultiplext werden und derart übertragen/empfangen werden, dass sie eine Zeittrennung vornehmen, benötigt ein Empfangsabschnitt einen Takt entsprechend einer Übertragungsgeschwindigkeit zur Identifikation empfangener Daten oder zur Zeittrennung. Gemäß einem herkömmlichen Verfahren wird eine Taktkomponente aus den Hochge schwindigkeitsdaten vor der Zeittrennung extrahiert und durch die Verwendung dieses Takts werden eine Identifikation und Zeittrennung ausgeführt. Folglich ist ein Takt-Extraktionsschaltkreis nötig, der bei hoher Geschwindigkeit betrieben wird, und eine Verarbeitung hängt stark von einem charakteristischen Merkmal der Vorrichtung ab. Insbesondere in einem Bereich, in welchem eine Datenübertragungsgeschwindigkeit 1 [Gb/s] übersteigt, ist es schwierig, einen Hochgeschwindigkeits-Phasenvergleicher zu realisieren.
  • Der herkömmliche in 1 gezeigte Takt-Extraktionsschaltkreis umfasst einen Flanken-Erfassungsschaltkreis 1 zum Erfassen des Änderungspunkts eines NRZ-Signals, das von einem Eingangsanschluss 10 eingegeben wird, einen Phasenvergleicher 4 für das Vergleichen der Phase des empfangenen NRZ-Signals mit der des Ausgangssignals des Spannungsregelungs-Oszillators 7 basierend auf dem Ausgangssignals des Flanken-Erfassungsschaltkreises 1 und dem Ausgangssignal des Spannungs-Regelungsoszillators 7, ein Tiefpassfilter 6 zur Ausgabe nur eines Signals, das eine spezifizierte niedrige Spannung aufweist, und einen Spannungsregelungsoszillator 7 zum Oszillieren eines Impulssignals entsprechend einem von dem Tiefpassfilter 6 gesendeten Signal und zum Senden des oszillierten Impulssignals an den Ausgangsanschluss 20 und den Phasenvergleicher 4.
  • In dem vorher erwähnten herkömmlichen Takt-Extraktionsschaltkreis ist es der Phasenvergleicher, der immer eine Maximalgeschwindigkeit bestimmt, welche die Ausführung eines stabilen Betriebs ermöglicht. Mit anderen Worten muss der Phasenvergleicher, um ein NRZ-Signal mit einer Übertragungsgeschwindigkeit von f [b/s] zu empfangen, auch bei der Geschwindigkeit von f [Hz] betrieben werden. Da jedoch eine Obergrenze für die Betriebsgeschwindigkeit eines augenblicklich erhältlichen Phasenvergleichers existiert, ist die Anzahl der Phasenvergleicher, die bei hohen Geschwindigkeiten tatsächlich stabil arbeiten können, sehr gering.
  • Wie aus der vorausgehenden Beschreibung ersichtlich ist, gibt es in einem Kommunikationssystem, welches einen den herkömmlichen Takt-Extraktionsschaltkreis verwendenden Empfänger aufweist, eine maximale Betriebsgeschwindigkeit des Phasenvergleichers, und folglich ist die Informations-Übertragungsgeschwindigkeit des gesamten Kommunikationssystems beschränkt.
  • Einige Phasenvergleicher, die bei hohen Geschwindigkeiten arbeiten können, wurden realisiert. Da diese jedoch sehr kostspielig und groß in ihrer Abmessung sind, ist es unmöglich, Marktanforderungen zur Reduzierung der Kosten und Größe der Vorrichtung zu erfüllen.
  • Die japanische ungeprüfte Patentveröffentlichung Nr. 1988-7050 offenbart einen Zeittakt-Extraktionsschaltkreis, der einen ersten Frequenzteiler zum Teilen der Frequenz des Ausgangssignals aus einem Spannungsregelungs-Oszillator in ein Frequenzband, das mit der Übertragungsgeschwindigkeit eines eingegeben Signals nahezu identisch ist, aufweist, und einen zweiten Frequenzteiler zum Teilen der Frequenz des Ausgangssignals aus dem ersten Frequenzteiler in 1/2, wobei anschließend das Ausgangssignal des zweiten Frequenzteilers in einen Phasenvergleicher eingegeben wird. Dieser Zeittakt-Extraktionsschaltkreis ist jedoch insofern nachteilhaft, dass, wie später noch beschrieben wird, im Falle der Verwendung zur Erfassung einen NRZ-Signals seine Konfiguration einen Fehlerwert als Phasendifferenz erzeugen kann.
  • Die Veröffentlichung Nakamura S et al: "FP 15.6: A 4.25 GHZ BiCMOS Clock Recovery Circuit with an AV-DSPD Architecture for NRZ Data Stream; BiCMOS-Taktgewinnungsschaltkreis mit AV-DSPD-Aufbau für einen NRZ-Datenstrom", IEEE International Solid State Conference, Band 40, 1. Februar 1997, Seiten 248–249, 467, betrifft einen Takt-Extraktionsschaltkreis, welcher Folgendes aufweist: einen ersten Frequenzteiler (wie in 1 auf Seite 249 gezeigt) zum Teilen der Frequenz eines empfan genen NRZ-Signals durch zwei; einen Flanken-Erfassungsschaltkreis zum Erfassen eines Änderungspunkts eines von dem ersten Frequenzteiler ausgegebenen Signals und zum Erzeugen eines Flankenimpulses nach dem Änderungspunkt (Seite 428, Spalte 1, letzten beiden Zeilen bis Spalte 2, Zeile 2; 2 auf Seite 429); einen Spannungsregelungs-Oszillator (VCO) zum Oszillieren eines Taktsignals (CLK) in einen Frequenzbereich (4,25 GHz), der nahezu identisch mit der Übertragungsgeschwindigkeit (4,25 Gb/s) des NRZ-Signals (NRZ-Daten) ist (1 auf Seite 429). Der Takt-Extraktionsschaltkreis dieser Veröffentlichung weist weiter einen zweiten Frequenzteiler zum Teilen der Frequenz des Taktsignals (CLK), das vom Spannungsregelungs-Oszillator (VCO) oszilliert wird, durch zwei auf; und einen Phasenvergleicher zum Vergleichen der Phasen des NRZ-Signas, dessen Frequenz vom ersten Frequenzteiler geteilt wird, mit dem Taktsignal, dessen Frequenz vom zweiten Frequenzteiler geteilt wird (1 auf Seite 249).
  • Diese bekannte Taktextraktion erfordert jedoch die Verwendung eines absoluten Wertschaltkreises am Ausgang des Phasenvergleichers, um ein Taktsignal aus einem ankommenden Hochgeschwindigkeits-NRZ-Signal zu extrahieren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung hat zum Ziel, die vorher beschriebenen Probleme des herkömmlichen Takt-Extraktionsschaltkreises zu lösen, und es ist eine Aufgabe der Erfindung, einen bei hoher Betriebsgeschwindigkeit betriebsfähigen Takt-Extraktionsschaltkreis bereitzustellen, der kompakt und mit niedrigen Kosten hergestellt werden kann. Diese Aufgabe wird durch einen Takt-Extraktionsschaltkreis gemäß Definition in den Ansprüchen 1, 2 und 3 erzielt.
  • Die vorliegende Erfindung ist insofern vorteilhaft, dass sogar dann, wenn ein Phasenvergleicher verwendet wird, der die selbe Betriebsgeschwindigkeit aufweist wie der herkömmliche Phasenvergleicher, eine neuartige erfindungsgemäße Konfiguration die Realisierung einer Hochgeschwindigkeits-Taktextraktion ermöglicht. Für die Betriebsgeschwindigkeit des Phasenvergleichers in dem herkömmlich konfigurierten Takt-Extraktionsschaltkreis war eine Betriebsgeschwindigkeit erforderlich, die identisch mit der Übertragungsgeschwindigkeit des Daten-Eingangssignals ist. Folglich ist die Betriebsgeschwindigkeit des Takt-Extraktionsschaltkreises durch die Betriebsgeschwindigkeit des Phasenvergleichers begrenzt. Jedoch benötigt die Konfiguration der vorliegenden Erfindung nur die Hälfte der Übertragungsgeschwindigkeit eines Daten-Eingangssignals für die Betriebsgeschwindigkeit des Phasenvergleichers. Dementsprechend kann die Takt-Extraktion bei einer hohen Geschwindigkeit durchgeführt werden. Darüber hinaus, wenn der selbe Phasenvergleicher wie in dem herkömmlichen Schaltkreis verwendet wird, kann die Datensignal-Taktextraktion bei hoher Geschwindigkeit bis zu einer Übertragungsgeschwindigkeit durchgeführt werden, die doppelt so schnell wie die herkömmliche Geschwindigkeit ist. Weiter können Abmessung und Kosten für den Hochgeschwindigkeits-Taktextraktionsschaltkreis mehr als im Normalfall verringert werden, da ein derartiger Hochgeschwindigkeits-Taktextraktionsschaltkreis auf einem Chip konfiguriert sein kann.
  • Die vorstehend genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung mit Bezug auf die anliegenden Zeichnungen, welche ein Beispiel für eine bevorzugte Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 ein Blockdiagramm, das eine Konfiguration eines herkömmlichen Beispiels zeigt;
  • 2 ein Blockdiagramm, das eine Konfiguration einer ersten erfindungsgemäßen Ausführungsform zeigt;
  • 3a bis 3e Zeittafeln, welche jeweils Probleme zeigen, wenn ein Phasenvergleich zwischen frequenzgeteilten Signalen in dem herkömmlichen Beispiel ausgeführt wird;
  • 4a bis 4c Ansichten, die jeweils ein Ausgangsmerkmal eines Phasenvergleichers mit Bezug auf einen Phasenunterschied zeigen;
  • 5a bis 5g Zeittafeln, welche jeweils einen erfindungsgemäßen Vorgang zeigen;
  • 6 ein Schaltkreisdiagramm, das ein Beispiel für einen Flanken-Erfassungsschaltkreis zeigt;
  • 7 ein Schaltkreisdiagramm, das ein Beispiel für einen Frequenzteiler zeigt;
  • 8 ein Schaltkreisdiagramm, das ein Beispiel für einen Phasenvergleicher zeigt;
  • 9 ein Blockdiagramm, das eine Konfiguration einer zweiten erfindungsgemäßen Ausführungsform zeigt;
  • 10 ein Blockdiagramm, das eine Konfiguration einer dritten erfindungsgemäßen Ausführungsform zeigt;
  • 11 ein Blockdiagramm, das eine Konfiguration einer vierten erfindungsgemäßen Ausführungsform zeigt; und
  • 12 ein Schaltkreisdiagramm, das ein Beispiel eines zweifachen Flanken-Erfassungsschaltkreises zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Mit Bezug auf 2 weist der Takt-Extraktionsschaltkreis der ersten Ausführungsform einen Flanken-Erfassungsschaltkreis 1, einen Frequenzteiler 2, einen Flankenimpuls-Auswahlschaltkreis 3, einen ersten Phasenvergleicher 4, einen zweiten Phasenvergleicher 5, ein Tiefpassfilter 6 und einen Spannungsregelungs-Oszillator 7 auf.
  • Mit Hilfe eines Flanken-Erfassungsschaltkreises 1 wird ein Änderungspunkt für ein Eingangsdatensignal, das vom Eingangsanschluss 10 eingegeben wird, erfasst. Ein Flankenimpuls wird dann entsprechend dem erfassten Änderungspunkt ausgegeben.
  • Der Flankenimpuls wird in den Flankenimpuls-Auswahlschaltkreis 3 eingegeben. Es werden zwei Arten von Impulsen ausgewählt, die später noch beschrieben werden.
  • Ein extrahiertes Taktsignal aus dem Spannungsregelungs-Oszillator 7 wird mit Hilfe des Frequenzteilers 2 frequenzgeteilt. Durch Verwendung beider ausgewählter Flankenimpulse wird das extrahierte Taktsignal, das frequenzgeteilt wurde, in die beiden Phasenvergleicher 4 und 5 eingegeben. Die Phase des Eingangsdatensignals wird mit der des frequenzgeteilten Taktsignals verglichen. Dann wird ein Signal, das einer Phasendifferenz zwischen den vorangehenden Signalen entspricht, an das Tiefpassfilter 6 gesendet.
  • Beim Vergleich der Phasen zwischen dem empfangenen Eingangsdatensignal und dem frequenzgeteilten Taktsignal aus dem Spannungsregelungs-Oszillator 7 kann das folgende Problem auftreten. Wie in dem herkömmlichen Fall können, falls der Ände rungspunkt des eingegebenen Signals basierend auf der Anstieg-/Abfallflanke des Eingangsdatensignals erfasst werden soll, und durch Verwendung eines erhaltenen Flankenimpulses Informationen über die Phasendifferenz für das Taktsignal des Spannungsregelungs-Oszillators nach einer Frequenzteilung erhalten werden sollen, völlig entgegengesetzte positive und negative Ausgangssignale sogar bei identischen Phasendifferenzen erzeugt werden.
  • 3a bis 3d zeigen jeweils den vorhergehenden Zustand.
  • Insbesondere zeigt 3a ein einzugebendes NRZ-Datensignal, 3b zeigt einen Flankenimpuls, der durch Erfassen der Anstieg/Abfallflanke des Signals aus 3a erzeugt wird, und 3c zeigt ein Taktsignal, das vom Spannungsregelungs-Oszillator ausgegeben wird. 3d zeigt ein Signal, das nach Frequenzteilung eines vom Spannungsregelungs-Oszillator ausgegebenen Taktsignals erhalten wird.
  • Für gewöhnlich wird basierend auf dem Flankenimpuls von 3b eine Phasendifferenz zwischen dem extrahierten Taktsignal von 3c und den Eingangsdaten von 3a erfasst. Wie in 3c gezeigt ist, werden der Flankenimpuls und das Taktsignal mit Hilfe des Phasenvergleichers auf Anstieg verglichen und dann wird ein Wert entsprechend. dieser Phasendifferenz ausgegeben. 3c zeigt einen Zustand, bei dem eine Phasendifferenz Φ erfasst wird.
  • Falls jedoch die herkömmliche Erfassung der Phasendifferenz ausgeführt wird, während sich der extrahierte Takt in einem frequenzgeteilten Zustand befindet, kann das folgende Problem auftreten. Da der Phasendetektor ursprünglich die Phasendifferenz durch Verwendung der Anstiegflanken der beiden Signale erfasst, wird auf diese Weise sogar dann, falls die Phasendifferenzen nicht nur für die Anstiegflanke des frequenzgeteilten Taktsignals, sondern auch für die Abfallflanke des frequenzge teilten Taktsignals ausgeführt werden müssen, wie es in 3d gezeigt ist, eine Phasendifferenz für eine Anstiegflanke vor einer Halbperiode erfasst, und folglich können falsche Informationen über die Phasendifferenz ausgegeben werden. Die Zeichnung zeigt einen Zustand, bei dem, wenn eine Phasendifferenz für die Abfallflanke des frequenzgeteilten Taktsignals für die Phasendifferenz Φ erfasst wird, ein falscher Wert wie beispielsweise eine Phasendifferenz Φ + π für eine tatsächliche Phasendifferenz Φ ausgegeben wird.
  • Es ganz und gar unmöglich, einen solchen Fehler vorauszusagen, da eingegebene Signale zufällige Signale sind.
  • 4a zeigt entsprechend dem herkömmlichen Beispiel von 1 ein Beispiel für eine Beziehung zwischen einer Phasendifferenz und einem Ausgangssignal, wenn eine Phasendifferenz für die Anstiegflanke eines extrahierten Taktsignals mit Hilfe des Phasenvergleichers erfasst wird.
  • Es versteht sich, dass das Ausgangssignal des Phasenvergleichers einmalig für eine optionale Phasendifferenz bestimmt wird, das Ausgangssignal des Phasenvergleichers monoton für eine Phasendifferenz zwischen –π/2 bis +π/2 erhöht wird, und ein Takt extrahiert werden kann. Eine derartige Konfiguration weist jedoch ein Problem bei einem Hochgeschwindigkeitsbetrieb auf, ähnlich dem Problem, wie es oben in dem Abschnitt über den verwandten Stand der Technik beschrieben worden ist.
  • 4b zeigt eine Beziehung zwischen einer Phasendifferenz und dem Ausgangssignal des Phasenvergleichers, wenn der herkömmliche Phasenvergleich nach Frequenzteilung eines Takts wie oben mit Bezug auf 3d beschrieben ausgeführt wird (wenn der Phasenvergleicher eine Erfassung der Phasendifferenz für sowohl die Anstieg- als auch die Abfallflanken eines extrahierten Takts durchführt).
  • Insbesondere 4b zeigt einen Zustand, bei dem das Ausgangssignal aus dem Phasenvergleicher zwei Werte für eine vorgegebene Phasendifferenz annehmen kann. In diesem Fall ist eine Taktextraktion jedoch unmöglich.
  • Wie oben beschrieben kann, falls die herkömmliche Konfiguration verwendet wird, kein präziser Phasenvergleich durchgeführt werden, nachdem ein aus den Eingangsdaten ausgewählter Datenbestand oder ein extrahierter Takt oder beide frequenzgeteilt wurden. Zur Lösung eines derartigen Problems, das der herkömmlichen Konfiguration innewohnt, stellt die vorliegende Erfindung einen Takt-Extraktionsschaltkreis zur Durchführung einer Signalreproduktion bereit, indem sie ein NRZ-Signal empfängt. Dieser Takt-Extraktionsschaltkreis weist eine Konfiguration auf, bei der die Verwendung eines vom Flanken-Erfassungsschaltkreis ausgegebenen Flankenimpulses für einen frequenzgeteilten Takt bestimmt ist, um mindestens eine der beiden erfassten Anstieg- oder Abfallflanke auszuwählen.
  • Das Arbeitsprinzip des Takt-Extraktionsschaltkreises der vorliegenden Erfindung wird mit Bezug auf die 5a bis 5g beschrieben.
  • Die Wellenformen der 5a bis 5d sind identisch mit denen der 3a bis 3d. 5e zeigt eine Wellenform, die durch Verschieben der Phase des frequenzgeteilten Taktsignals von 5d um 90 Grad erhalten wird. Wie es durch das Blockdiagramm von 2 gezeigt ist, verwendet der Flankenimpuls-Auswahlschaltkreis der vorliegenden Erfindung die Wellenform von 5e. 5f und 5g zeigen Wellenformen, die mit Hilfe des Flankenimpuls-Auswahlschaltkreis ausgewählt worden sind. Insbesondere 5f zeigt eine UND-Verknüpfung zwischen allen Flankenimpulsen der 5b und 5e, die vom Flanken-Erfassungsschaltkreis ausgegeben worden sind. Auf der anderen Seite zeigt 5g eine UND-Verknüpfung zwischen dem Flankenimpuls von 5b und dem negativen Flankenimpuls von 5e. Wie durch die gepunkteten Linien zur Verbindung der 5d mit den 5f bis 5g angezeigt ist, zeigt 5f einen Flankenimpuls, der nur für die Erfassung einer Anstiegflanke von 5d verwendet wird. 5g zeigt einen Flankenimpuls, der nur für die Erfassung einer Abfallflanke von 5d verwendet wird. Die Verwendung dieser ausgewählten Flankenimpulse ermöglicht es dem Phasenvergleicher, abhängig von dem Phasenvergleich mit der Anstiegflanke des frequenzgeteilten Takts oder mit seiner Abfallflanke unterschiedlich verwendet zu werden. Dementsprechend kann ein präziser Phasenvergleich auch nach einer Frequenzteilung durchgeführt werden, und es kann eine Taktextraktion ausgeführt werden.
  • Zwei Phasenvergleicher 4 und 5, die in 2 gezeigt sind, sind jeweils für den Phasenvergleich für eine Takt-Anstiegflanke und für den Phasenvergleich für eine Takt-Abfallflanke verantwortlich. Da der zweite Phasenvergleicher einen Phasenvergleich nur für die Abfallflanke eines frequenzgeteilten Takts ausführt, muss sein Ausgangssignal invertiert werden, bevor eine Summe mit dem Ausgangssignal aus dem ersten Phasenvergleicher erhalten wird, wie es in 2 gezeigt ist.
  • 4c zeigt eine Eigenschaft der Summe der Ausgangssignale aus den beiden Phasenvergleichern der vorliegenden Erfindung im Hinblick auf eine Phasendifferenz.
  • Es versteht sich aus den Zeichnungen, dass das Ausgangssignal des Phasenvergleichers einmalig für eine gegebene Phasendifferenz bestimmt wird, das Ausgangssignal des Phasenvergleichers monoton für eine Phasendifferenz zwischen –π/2 und +π/2 erhöht wird, und dass eine Taktextraktion ausgeführt werden kann. Aus seiner Eigenschaft versteht sich auch, dass von einem Synchronismus zwischen einem frequenzgeteilten Takt und Eingangsdaten nicht nur dann ausgegangen wird, wenn eine Phasendifferenz 0 beträgt, sondern auch dann, wenn eine Phase um +π/2 verzögert wird, wie es in 3e dargestellt ist.
  • Da jedoch im Falle eines extrahierten Takts vor der Frequenzteilung eine Phasenverzögerung von +π/2 des frequenzgeteilten Takts äquivalent zu einer Phasenverzögerung von +2π des ursprünglichen extrahierten Takts ist, ist die vorstehend beschriebene Situation überhaupt kein Problem.
  • Die Summe der Ausgangssignale aus den beiden Phasenvergleichern wird in das Tiefpassfilter eingegeben. Diese Summe der Ausgangssignale wird vom Tiefpassfilter ausgegeben, nachdem überflüssige Hochfrequenzkomponenten entfernt worden sind. Basierend auf dem Ausgangssignal des Tiefpassfilters wird der Spannungsregelungs-Oszillator gesteuert, und es wird von einem Phasensynchronismus ausgegangen, so dass ein Taktsignal f [Hz], das vom Spannungsregelungs-Oszillator ausgegeben wird, an die Datenübertragungsgeschwindigkeit f [b/s] eines eingegebenen Datensignals angeglichen wird. Der extrahierte Takt wird vom Ausgangsanschluss 20 nach außerhalb ausgegeben.
  • 6 zeigt ein spezifisches Beispiel für einen Flanken-Erfassungsschaltkreis. 7 zeigt ein spezifisches Beispiel für einen Frequenzteiler. 8 zeigt ein spezifisches Beispiel für einen Phasenvergleicher.
  • Als Nächstes wird die zweite Ausführungsform der vorliegenden Erfindung ausführlich mit Bezug auf die Zeichnungen beschrieben.
  • 9 zeigt den Takt-Extraktionsschaltkreis der zweiten Ausführungsform der vorliegenden Erfindung. Dieser Takt-Extraktionsschaltkreis umfasst einen ersten Frequenzteiler 2, einen Flanken-Erfassungsschaltkreis 1, einen zweiten Frequenzteiler 8, einen Flankenimpuls-Auswahlschaltkreis 3, einen ersten und zweiten Phasenvergleicher 4 und 5, ein Tiefpassfilter 6 und einen Spannungsregelungs-Oszillator 7.
  • Ein vom Eingangsanschluss 10 eingegebenes Datensignal wird mit Hilfe des zweiten Frequenzteilers 8 frequenzgeteilt. Anschließend gelangen die frequenzgeteilten Eingangsdaten in den Flanken-Erfassungsschaltkreis 1 und ihr Änderungspunkt wird erfasst. Dann wird ein Flankenimpuls, der dem erfassten Änderungspunkt entspricht, ausgegeben. Ein extrahiertes Taktsignal aus dem Spannungsregelungs-Oszillator 7 wird mit Hilfe des ersten Frequenzteilers 2 frequenzgeteilt. Der vorstehend erwähnte Flankenimpuls wird dann in den Flankenimpuls-Auswahlschaltkreis 3 eingegeben. Anschließend werden abhängig vom Phasenvergleich für die Anstiegflanke des frequenzgeteilten Takts oder für dessen Abfallflanke zwei Flankenimpulse ausgewählt.
  • Durch Verwendung der jeweiligen Flankenimpulse wird ein Phasenvergleich mit Hilfe des ersten und zweiten Phasenvergleichers 4 und 5 zwischen dem frequenzgeteilten Eingangsdatensignal und dem frequenzgeteilten Taktsignal ausgeführt. Dann wird ein Signal, das einer zwischen diesen Signalen erfassten Phasendifferenz entspricht, durch das Tiefpassfilter an den Spannungsregelungs-Oszillator 7 gesendet.
  • Der extrahierte Takt wird durch den Ausgangsanschluss 20 nach außerhalb ausgegeben. Die Eingangsdaten werden nicht in den Flanken-Erfassungsschaltkreis 1 eingegeben. Anstelle dessen werden die Eingangsdaten zuerst mit Hilfe des Frequenzteilers 8 frequenzgeteilt und dann in den Flanken-Erfassungsschaltkreis 1 eingegeben. Mit Ausnahme dieses Vorgangs ist der Betrieb aller Abschnitte identisch mit dem Betrieb der ersten Ausführungsform.
  • In der zweiten Ausführungsform wird nicht nur das extrahierte Taktsignal frequenzgeteilt, sondern auch die Eingangsdaten. Ein Flankenimpuls wird basierend auf dem Änderungspunkt der frequenzgeteilten Eingangsdaten erzeugt.
  • Der Flankenimpuls-Auswahlschaltkreis 3 wählt Flankenimpulse separat zwischen dem Phasenvergleich für die Anstiegflanke des frequenzgeteilten Takts und dem Phasenvergleich für dessen Abfallflanke aus. In den beiden Phasenvergleichern 4 und 5 werden die ausgewählten Flankenimpulse und das frequenzgeteilte extrahierte Taktsignal eingegeben, und die Phasen zwischen dem frequenzgeteilten Eingangsdatensignal und dem frequenzgeteilten Taktsignal werden verglichen. Anschließend wird ein entsprechend einer Phasendifferenz zwischen diesen Signalen erhaltenes Signal durch das Tiefpassfilter an den Spannungsregelungs-Oszillator 7 gesendet.
  • Die danach ausgeführten Vorgänge sind identisch mit denen der ersten Ausführungsform. In der zweiten Ausführungsform jedoch können, da ein erfasster Impuls und ein in die Phasenvergleicher eingegebenes Taktsignal beide frequenzgeteilt sind, die Phasenvergleicher bei niedrigeren Geschwindigkeiten betrieben werden, und auch wenn die Übertragungsgeschwindigkeit eines Eingangsdatensignals hoch ist, kann ein phasenvergleich besser gewährleistet werden.
  • In der Ausführungsform sind ein Frequenzteiler 8 für die Frequenzteilung eines eingegebenen NRZ-Signals sowie ein Frequenzteiler 2 für die Frequenzteilung eines Taktsignals, das vom Spannungsregelungs-Oszillator 7 ausgegeben wird, bereitgestellt. Basierend auf einem Impulssignal, das von einem Flankenimpuls-Auswahlschaltkreis 3 ausgegeben wird, und dem mit Hilfe des Frequenzteilers 2 frequenzgeteilten Taktsignals, werden die Phasen eines NRZ-Signals, das mit Hilfe des Frequenzteilers 8 frequenzgeteilt ist, und das vom Spannungsregelungs-Oszillator 7 ausgegebene und vom Frequenzteiler 2 frequenzgeteilte Taktsignal miteinander verglichen. Der Takt-Extraktionsschaltkreis kann jedoch derart konfiguriert sein, dass kein Frequenzteiler 2 bereitgestellt ist, und basierend auf einem vom Flankenimpuls-Auswahlschaltkreis 3 ausgegebenen Impulssignal und einem vom Spannungsregelungs-Oszillator 7 ausgegebenen Taktsignal werden die Phasen eines NRZ-Signal, das vom Frequenzteiler 8 frequenzgeteilt wird, und dem Takt signal, das vom Spannungsregelungs-Oszillator 7 ausgegeben wird, miteinander verglichen.
  • Als Nächstes wird die dritte Ausführungsform der vorliegenden Erfindung mit Bezug auf 10 beschrieben.
  • In der ersten Ausführungsform wird, wenn ein Phasenvergleich für die Anstieg-/Abfallflanke eines frequenzgeteilten Takts ausgeführt wird, um einen korrekten Phasenvergleich zu realisieren, das Ausgangssignal des zweiten Phasenvergleichers im Hinblick auf das Ausgangssignal aus dem ersten Phasenvergleicher invertiert, und die Summe ihrer Ausgangssignale wird erhalten und dann in das Tiefpassfilter eingegeben.
  • Jedoch kann in der in 10 gezeigten Ausführungsform, ohne dass das Ausgangssignal des zweiten Phasenvergleichers zur Ausführung eines Phasenvergleichs für eine Abfallflanke im Hinblick auf das Ausgangssignal des esten Phasenvergleichers zur Ausführung eines Phasenvergleichs für eine Anstiegflanke invertiert wird, ein frequenzgeteilter Takt für den Phasenvergleich in seinem invertierten Zustand verwendet werden. Dementsprechend sind die Ausgangsseiten der beiden Phasenvergleicher in ihrer Konfiguration symmetrisch zueinander und es wird erwartet, dass Differenzkomponenten, die in den Ausgangssignalen der Phasenvergleicher enthalten sind, reduziert werden können.
  • Als Letztes wird die vierte Ausführungsform der vorliegenden Erfindung mit Bezug auf 11 beschrieben.
  • Jede der vorhergehend beschriebenen Ausführungsformen benötigt zwei Phasenvergleicher. Durch Verbessern der Konfiguration des in 8 gezeigten Phasenvergleichers kann jedoch, wie es in 12 gezeigt ist, eine Schaltkreiskonfiguration realisiert werden, die es einem Phasenvergleicher ermöglicht, einen Phasenvergleich für sowohl Anstieg- als auch Abfallflanken durch zuführen. Auf diese Weise kann der einfach konfigurierte Takt-Extraktionsschaltkreis der vorliegenden Erfindung ebenso wie der in 11 gezeigte Schaltkreis realisiert werden. Man erwartet, dass die Verwendung dieses Takt-Extraktionsschaltkreises die Anzahl von Bauelementen und den Stromverbrauch verringern kann.
  • Es versteht sich, dass Änderungen und Modifikationen des in dieser Beschreibung offenbarten TAKT-EXTRAKTIONSSCHALTKREISES für einen Fachmann in der Technik offensichtlich sind. Es ist beabsichtigt, dass alle derartigen Modifikationen und Änderungen im Schutzumfang der anliegenden Ansprüche eingeschlossen sind.

Claims (3)

  1. Takt-Extraktionsschaltkreis, welcher Folgendes aufweist: – einen ersten Frequenzteiler (8) zum Teilen einer Frequenz eines empfangenen No-Return-to-Zero- oder NRZ-Signals durch zwei; – einen Flanken-Erfassungsschaltkreis (1) zum Erfassen eines Änderungspunktes eines von dem ersten Frequenzteiler (8) ausgegebenen Signals und zum Erzeugen eines Flankenimpulses ansprechend auf den Änderungspunkt; – einen Spannungsregelungs-Oszillator (7) zum Oszillieren eines Taktsignals in einem Frequenzbereich, der nahezu identisch mit einer Übertragungsrate des NRZ-Signals ist; – einen zweiten Frequenzteiler (2) zum Teilen der Frequenz des mit Hilfe des Spannungsregelungs-Oszillators (7) oszillierten Taktsignals durch zwei; und – einen Phasenvergleicher (4, 5) zum Vergleichen von Phasen zwischen dem NRZ-Signal, dessen Frequenz mit Hilfe des ersten Frequenzteilers (8) geteilt ist, und dem Taktsignal, dessen Frequenz mit Hilfe des zweiten Frequenzteilers (2) geteilt ist, dadurch gekennzeichnet, dass der Takt-Extraktionsschaltkreis weiter einen Auswahlschaltkreis (3) zum Auswählen von Flankenimpulsen, die vom Flanken-Erfassungsschaltkreis (1) erzeugt werden, aufweist; – wobei der Phasenvergleicher (4, 5) die Phasen basierend auf jedem der vom Auswahlschaltkreis (3) ausgewählten Flankenimpulse vergleicht; und – wobei der Auswahlschaltkreis (3) eine Vorrichtung zum Teilen der Flankenimpulse fallgemäß aufweist, indem sie ein frequenzgeteiltes Taktsignal verwendet, das um 90 Grad zu dem frequenzgeteilten Taktsignal phasenverschoben ist.
  2. Takt-Extraktionsschaltkreis, welcher Folgendes aufweist: – einen Flanken-Erfassungsschaltkreis (1) zum Erfassen eines Änderungspunktes eines empfangenen NRZ-Signals und zum Erzeugen eines Flankenimpulses ansprechend auf den Änderungspunkt; – einen Spannungsregelungs-Oszillator (7) zum Oszillieren eines Taktsignals in einem Frequenzbereich, der nahezu identisch mit einer Übertragungsrate des NRZ-Signals ist; – einen Frequenzteiler (2) zum Teilen der Frequenz des von dem Spannungsregelungs-Oszillator (7) oszillierten Taktsignals durch zwei; und – einen Phasenvergleicher (4, 5, 9) zum Vergleichen der Phasen zwischen dem NRZ-Signal und dem Taktsignal, dessen Frequenz mit Hilfe des Frequenzteilers (2) geteilt ist, dadurch gekennzeichnet, dass er weiter einen Auswahlschaltkreis (3) zum Auswählen von Flankenimpulsen, die vom Flanken-Erfassungsschaltkreis (1) erzeugt werden, aufweist; – wobei der Phasenvergleicher (4, 5, 9) die Phasen basierend auf jedem der vom Auswahlschaltkreis (3) ausgewählten Flankenimpulse vergleicht; und – wobei der Auswahlschaltkreis (3) eine Vorrichtung zum Teilen der Flankenimpulse fallgemäß aufweist, indem sie ein frequenzgeteiltes Taktsignal verwendet, das um 90 Grad zu dem frequenzgeteilten Taktsignal phasenverschoben ist.
  3. Takt-Extraktionsschaltkreis, welcher Folgendes aufweist: – einen Frequenzteiler (8) zum Teilen einer Frequenz eines empfangenen NRZ-Signals durch zwei; – einen Flanken-Erfassungsschaltkreis (1) zum Erfassen eines Änderungspunktes eines von dem ersten Frequenzteiler (8) ausgegebenen Signals und zum Erzeugen eines Flankenimpulses ansprechend auf den Änderungspunkt; – einen Spannungsregelungs-Oszillator (7) zum Oszillieren eines Taktsignals in einem Frequenzbereich, der nahezu identisch mit einer Übertragungsrate des NRZ-Signals ist; und – einen Phasenvergleicher (4, 5) zum Vergleichen von Phasen zwischen dem NRZ-Signal, dessen Frequenz mit Hilfe des Frequenzteilers (8) geteilt ist, und dem Taktsignal, dadurch gekennzeichnet, dass der Takt-Extraktionsschaltkreis weiter einen Auswahlschaltkreis (3) zum Auswählen von Flankenimpulsen, die vom Flanken-Erfassungsschaltkreis erzeugt werden, aufweist; – wobei der Phasenvergleicher (4, 5) die Phasen basierend auf jedem der vom Auswahlschaltkreis ausgewählten Flankenimpulse vergleicht; und – wobei der Auswahlschaltkreis (3) eine Vorrichtung zum Teilen der Flankenimpulse fallgemäß aufweist, indem sie ein extrahiertes Taktsignal verwendet, das um 90 Grad zu einem extrahierten Taktsignal phasenverschoben ist.
DE69830541T 1997-05-13 1998-05-08 Takt-extraktionsschaltkreis Expired - Lifetime DE69830541T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12230197 1997-05-13
JP12230197A JP3033520B2 (ja) 1997-05-13 1997-05-13 クロック抽出回路

Publications (2)

Publication Number Publication Date
DE69830541D1 DE69830541D1 (de) 2005-07-21
DE69830541T2 true DE69830541T2 (de) 2006-05-11

Family

ID=14832577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69830541T Expired - Lifetime DE69830541T2 (de) 1997-05-13 1998-05-08 Takt-extraktionsschaltkreis

Country Status (5)

Country Link
US (1) US6072370A (de)
EP (1) EP0878911B1 (de)
JP (1) JP3033520B2 (de)
CN (1) CN1155156C (de)
DE (1) DE69830541T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145348A (ja) * 1996-09-13 1998-05-29 Nec Corp クロック抽出回路
DE19983213B4 (de) * 1998-05-13 2006-02-09 Mitsubishi Denki K.K. Detektorvorrichtung zum Erfassen abnormaler Takte
US6166606A (en) * 1999-02-10 2000-12-26 Zilog, Inc. Phase and frequency locked clock generator
JP3327256B2 (ja) 1999-06-17 2002-09-24 日本電気株式会社 クロックリカバリ回路及び位相比較方法
WO2001041351A1 (fr) * 1999-12-03 2001-06-07 Fujitsu Limited Boucle de remise en phase et repeteur optique pourvu de cette boucle, dispositif de station terminale optique et systeme de communications optiques
US6606360B1 (en) * 1999-12-30 2003-08-12 Intel Corporation Method and apparatus for receiving data
US6608875B1 (en) * 2000-05-02 2003-08-19 Tektronix, Inc. Free-running-frequency adjustment circuit for a clock recovery system
US7113562B1 (en) * 2000-12-27 2006-09-26 Intel Corporation Method and apparatus for receiving data based on tracking zero crossings
JP2002246901A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 位相比較器
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置
AU2003253203A1 (en) * 2002-08-30 2004-03-19 Koninklijke Philips Electronics N.V. Phase locked loop
CN103969477A (zh) * 2014-05-27 2014-08-06 深圳市开立科技有限公司 一种信号发生器及其应用方法、系统
JP6725187B2 (ja) * 2018-03-09 2020-07-15 三菱電機株式会社 Pll回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1172083A (en) * 1966-09-06 1969-11-26 British Telecomm Res Ltd Digit Rate Synchronisation of a Network of Digital Stations
JPS637050A (ja) * 1986-06-27 1988-01-12 Sumitomo Electric Ind Ltd 高速タイミング抽出回路
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ

Also Published As

Publication number Publication date
US6072370A (en) 2000-06-06
EP0878911A2 (de) 1998-11-18
JP3033520B2 (ja) 2000-04-17
CN1155156C (zh) 2004-06-23
DE69830541D1 (de) 2005-07-21
JPH10313303A (ja) 1998-11-24
CN1210396A (zh) 1999-03-10
EP0878911B1 (de) 2005-06-15
EP0878911A3 (de) 2000-12-06

Similar Documents

Publication Publication Date Title
DE69027152T2 (de) Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung
DE69027574T2 (de) Methode und Vorrichtung zur Taktrückgewinnung und Datensynchronisierung von zufälligen NRZ-Daten
DE68923207T2 (de) Schaltung zur Verhinderung eines metastabilen Zustandes.
DE60015860T2 (de) Taktrückgewinnungsschaltung und Verfahren zur Phasendetektion
DE69830541T2 (de) Takt-extraktionsschaltkreis
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE69226074T2 (de) Vorrichtung zur phasenunabhängigen bandbreitenregelung in dem empfänger eines datenübertragungssystems
DE2734421A1 (de) Miller-kode-dekodierer
DE68915732T2 (de) Verfahren und Anordnung zur automatischen Phasenregelung in einer Phasenregelschleife.
DE102006051763A1 (de) Phasenregelschleife zur Taktgewinnung
DE69300291T2 (de) Frequenzregelschleife.
DE69021675T2 (de) Schaltung zur Unterdrückung eines Taktflatterns.
DE68912348T2 (de) Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal.
DE60213443T2 (de) Speicherschaltung und schaltung zur erkennung eines gültigen überganges
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE3834865C2 (de) Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen
DE2749493A1 (de) Signalgenerator
DE69835190T2 (de) Schaltung zur Taktrückgewinnung
DE69111669T2 (de) Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen.
DE60214411T2 (de) Parallel/Seriell-Wandler
DE60107899T2 (de) Parallele Datenschnittstelle
DE10143051B4 (de) Verzögerungsregelkreis zum Reduzieren der Last einer variablen Verzögerungseinheit beim Hochfrequenzbetrieb und zum stabilen Verriegeln eines externen Taktsignals
DE602004002698T2 (de) Bitdetektionsanordnung und vorrichtung zur wiedergabe von informationen
DE10152102B4 (de) Vorrichtung zum Detektieren von Eingangssignalflanken zur Signalverarbeitungsausführung auf der Basis von Flankenzeitsteuerungen
DE4243960C2 (de) Frequenzdiskriminator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 878911

Country of ref document: EP

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

R081 Change of applicant/patentee

Ref document number: 878911

Country of ref document: EP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Ref document number: 878911

Country of ref document: EP

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

Effective date: 20120828