DE69821292T2

DE69821292T2 - IC -Treiber mit niedriger Ausgangskapazität

Info

Publication number: DE69821292T2
Application number: DE69821292T
Authority: DE
Inventors: Peter Wappinger Falls Poechmueller
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 1997-06-30
Filing date: 1998-06-05
Publication date: 2004-11-25
Anticipated expiration: 2018-06-06
Also published as: EP0889592A2; US5889420A; TW396340B; JPH1188145A; DE69821292D1; CN1123888C; KR19990007228A; EP0889592A3; KR100476506B1; CN1204841A; EP0889592B1; JP3759314B2

Description

Erfindungsgebiet
Die Erfindung betrifft Unterstützungsschaltkreise für integrierte Schaltungen und insbesondere einen chipexternen Treiberkreis mit verringerter Ausgangskapazität.
Stand der Technik
Bei der Auslegung von integrierten Schaltungen (IC) wie beispielsweise Speicherchips werden chipexterne Treiber (OCD – Off-Chip-Drivers) zur Übertragung von Dateninformationen vom Speicherchip in die Außenwelt eingesetzt. Der OCD umfaßt im allgemeinen mehrere Transistoren einschließlich von n-Feldeffekttransistoren (n-FETs) und p-Feldeffekttransistoren (p-FETs), die so konfiguriert sind, daß sie ein internes Datensignal des Chips so schnell wie möglich zur externen Systemumgebung treiben, die eine starke Last darstellt (≈ 100 pF).
Um die Rauscheigenschaften zu verbessern, wie beispielsweise durch Leiterrahmeninduktivität verursachte gedämpfte Schwingungen zu verringern, wird der OCD gewöhnlich mit mehreren Stufen versehen. Beispielsweise kann in einem zweistufigen OCD die Ausgabe der zweiten Stufe um eine vorbestimmte Verzögerungszeit in bezug auf die Ausgabe an der erste Stufe verzögert werden.
Ein fortwährender Bedarf für die Miniaturisierung von Vorrichtungen hat immer kleiner Strukturgrößen zur Folge gehabt. Beispielsweise betragen die Gatelängen gegenwärtiger n-FET rund 0,25 Mikrometer (μm). Solche Längen sind jedoch für Hot-Carrier-Güteverlust empfindlich. Dies tritt in der Gegenwart von hohen Drain-Source-Spannungen während des Schaltens des Gates ein (schlimmster Fall: Gatespannung = 1/2 Drain-Source-Spannung).
Um Hot-Carrier-Güteverlust infolge von hohen Source-Drain-Spannungen zu verringern oder zu vermeiden, wird ein erster n-FET-Transistor in Reihe mit einem zweiten n-FET gestapelt bzw. plaziert. Das Gate des ersten oder im Stapel angeordneten n-FET ist an V_DD angekoppelt und stellt damit einen Spannungsabfall von V_t bereit (wobei V der Gate-Schwellwert des im Stapel angeordneten n-FET ist). Aufgrund des Body-Effekts ist der Spannungsabfall in Wirklichkeit sogar größer. Der vom n-FET im Stapel bereitgestellte Spannungsabfall setzt die Source-Drain-Spannung des zweiten n-FET während des Schaltens genügend herab, um Hot-Carrier-Güteverlust zu verringern oder zu vermeiden.
Lösungen mit im Stapel angeordneten Transistoren sind beispielsweise aus EP-A-633 727 oder JP-A-59-095730 bekannt.
Obwohl Hot-Carrier-Güteverlust durch die Stapelanordnung wirkungsvoll verringert wird, ergibt sich daraus jedoch eine relative hohe Ausgangskapazität. Der Grund dafür ist, daß durch das Stapeln der Transistoren die effektive Gatelänge verdoppelt wird, was aus Leistungsgründen eine Erweiterung der Transistoren erfordert. Ein derartiger Anstieg der Ausgangskapazität kann die angegebenen Grenzen überschreiten. Beispielsweise weist ein herkömmlicher OCD ohne die Stapelanordnung eine typische Ausgangskapazität von rund 4,5–5 pF auf. Bei Aufnahme einer Stapelanordnung nähert sich die Gesamtkapazität dem maximal zulässigen angegeben Wert, der rund 7 pF beträgt, oder überschreitet ihn. Der Grund dafür ist, daß durch die Stapelanordnung die Transistorlänge effektiv verdoppelt wird, was ein Verdoppeln der Breite erfordert, um dieselbe Leistung zu erzielen.
Es ist daher wünschenswert, einen OCD mit niedriger Ausgangskapazität bereitzustellen, ohne Leistung opfern zu müssen.
Kurze Beschreibung der Erfindung
Die Erfindung betrifft integrierte Schaltungen und insbesondere einen chipexternen Treiber. Gemäß einer Ausführungsform der Erfindung enthält der chipexterne Treiber mindestens eine erste Stufe, die erste und zweite in Reihe geschaltete Transistoren umfaßt, wobei ein erster Eingang an ein Gate des ersten Transistors und ein zweiter Eingang an ein Gate des zweiten Transistors angekoppelt ist. Es ist ein im Stapel angeordneter Transistor vorgesehen, um Hot-Carrier-Güteverlust während des Schaltens des zweiten Transistors zu verringern. Der im Stapel angeordnete Transistor ist in Reihe mit dem zweiten Transistor gekoppelt. Ein vom Steuersignal des zweiten Transistors abgeleitetes Steuersignal ist vorgesehen, um den im Stapel angeordneten Transistor vor dem Einschalten des zweiten Transistors einzuschalten, wodurch die Ausgangskapazität des chipexternen Treibers verringert wird.
Nach einer weiteren Ausführungsform der Erfindung wird ein Ableit-Schaltkreis dazu benutzt, an einem Knotenpunkt zwischen dem im Stapel angeordneten Transistor und zweiten Transistor einen Spannungspegel bereitzustellen, um die Source-Drain-Spannung des im Stapel angeordneten Transistors während des Schaltens unter den herabzusetzen, der einen Hot-Carrier-Güteverlust veranlaßt.
Kurze Beschreibung der Zeichnungen
1 zeigt ein Schaltschema eines herkömmlichen ODC mit im Stapel angeordneten Schutz;
2 zeigt eine Ausführungsform der vorliegenden Erfindung;
3 zeigt eine alternative Ausführungsform der Erfindung; und
4 zeigt eine noch andere Ausführungsform der Erfindung.
Beschreibung der Erfindung
Die Erfindung betrifft Hochleistungs-OCD mit niedriger Ausgangskapazität. Bei einer Ausführungsform wird niedrige Ausgangskapazität ohne OCD-Leistung zu opfern erzielt. Der OCD ist beispielsweise in einem Speicherchip mit einem Direktzugriffsspeicher (RAM – Random Access Memory) wie beispielsweise einem dynamischen RAM (DRAM), statischen RAM (SRAM) und synchronen DRAM (SDRAM) implementiert. Zu anderen IC, die OCD benutzen, gehören anwendungsspezifische CMOS-IC (ASIC) oder Logikvorrichtungen. Um das Verständnis der Erfindung zu erleichtern, wird eine Beschreibung eines herkömmlichen OCD geboten.
Bezugnehmend auf 1 ist ein herkömmlicher OCD 101 wie beispielsweise ein in einem Speicherchip eingesetzter dargestellt. Beispielhafterweise enthält der OCD erste und zweite Stufen 110 und 150. Die erste Stufe umfaßt einen p-FET 120, dessen Drain in Reihe mit n-FET 125 und 130 gekoppelt ist. Die Source von p-FET 120 ist an eine Betriebsspannung (V_DD) und die Source von n-FET 130 ist an Erde (GND) angekoppelt. Das Gate des p-FET reagiert auf ein Eingangssignal B und das Gate von n-FET 130 reagiert auf ein Eingangssignal A. Der n-FET 125 ist der im Stapel angeordnete n-FET, dessen Gate beispielsweise an V_DD angekoppelt ist. Typischerweise beträgt V_DD für Speichervorrichtungen des Standes der Technik rund 3,3 Volt (V) und die Gate-Schwellenspannung V_t beträgt rund 0,7 V. Der n-FET- Transistor ist dabei stets eingeschaltet und von Strom durchflossen, was einen Spannungsabfall von rund V_t über den Transistor verursacht. Aufgrund des Body-Effekts ist der Spannungsabfall größer als V_t. Dadurch weist der Knotenpunkt z eine Spannung von weniger als V_DD – V_t bzw. 2,3 V auf. Verringern der Spannung von 3,3 V auf weniger als 2,3 V genügt, Hot-Carrier-Güteverlust am Transistor 130 zu vermeiden.
Die zweite Stufe, die der ersten Stufe gleich ist, umfaßt den in Reihe mit n-FET 165 und 170 gekoppelten p-FET 160. Die Source von p-FET 160 ist mit der Source von p-FET 130 der ersten Stufe gemeinsam an V_DD angekoppelt. Die Source von n-FET 170 ist mit der Source von n-FET 130 gemeinsam an GND angekoppelt. Die Ausgänge der ersten und zweiten Stufen sind zusammengekoppelt, um den Ausgang 180 des OCD bereitzustellen. Das Gate von n-FET 165 ist an V_DD angekoppelt und schaltet den Transistor ein, um einen Abfall von V_t daran zu bewirken. Die Drain-Source-Spannung von n-FET 170 wird infolgedessen um V_t erniedrigt, um Hot-Carrier-Güteverlust zu verhindern oder zu verringern.
Die Eingänge A und B sind auch an das Gate von Transistor 170 bzw. 160 angekoppelt. Die Eingänge sind jedoch durch Verzögerungskreise 185 verzögert, die die Ausgabe der zweiten Stufe um d verzögern. Durch die Verzögerung wird die Ausgangsstromänderung (dI/dt) des OCD verringert und dadurch die Rauscheigenschaften verbessert.
Die Ausgabe des OCD ist von den Werten der Eingänge am Anschluß A und B abhängig. Beispielsweise ist die Ausgabe rund V_DD gleich, wenn A und B niedrig liegen. Die Ausgabe des OCD ist gleich rund GND, wenn sowohl A als auch B hoch liegen. Wenn der Eingang A niedrig und B hoch liegt, liegen drei Ausgangszustände vor, d. h. der Ausgang ist sowohl von V_DD als auch von GND abgetrennt.
Typischerweise sind den OCD hohe Leistungsanforderungen auferlegt. Beispielsweise müssen OCD hohe Ausgangsströme erzeugen, um relativ hohe Ausgangslasten (≈ 100 pF) innerhalb angegebener Zeitgrenzen anzutreiben. Um diese Leistungsanforderungen zu erfüllen, werden Bauelemente mit genügend Breite benutzt, die einen niedrigeren Widerstand ergeben und es werden höhere Ströme benutzt. Eine weitere Anforderung von OCD ist, die Ausgangskapazität in gewissen angegebenen Grenzen zu halten. Die Ausgangskapazität wird durch die Breite der Bauelemente beeinflußt. Insbesondere trifft zu, daß je breiter das Bauelement ist, desto höher die Kapazität ist. Die beiden Konstruktionsparameter (Leistung gegenüber niedriger Ausgangskapazität) können mögliche Konflikte bei der Auslegung von OCD veranlassen. Beispielsweise kann durch Anordnung von n-FET im Stapel, was eine Verbesserung der Zuverlässigkeit von Bauelementen durch Verringern des Hot-Carrier-Güteverlusts ergibt, die Gatelänge des Bauelements effektiv verdoppelt werden. Das erfordert wiederum breitere Bauelemente, um den Ausgangswiderstand zu erniedrigen, um dieselbe Leistung zu erreichen. Breitere Bauelemente erhöhen die Ausgangskapazität. Auch addiert sich die Gatekapazität des im Stapel angeordneten n-FET, der stets eingeschaltet ist, zu der Ausgangskapazität des OCD. Wie schon besprochen, überschreitet diese OCD-Gesamtausgangskapazität in manchen Fällen angegebene Grenzen, oder nähert sich an diese an und beeinträchtigt dadurch die Leistung.
Gemäß der Erfindung wird ein OCD mit verringerter Ausgangskapazität bereitgestellt. Die verringerte Ausgangskapazität wird ohne Aufgabe von Geschwindigkeit oder Schutz gegen Hot-Carrier-Güteverlust erreicht. Mit der Erfindung wird eine verringert Ausgangskapazität durch Takten der im Stapel angeordneten n-FET erreicht.
2 ist eine beispielhafte Ausführungsform eines OCD 201. Nach der Darstellung umfaßt der OCD 201 erste und zweite, parallelgeschaltete Stufen 210 und 250. Die erste Stufe umfaßt Transistoren 220, 225 und 230, die in Reihe aufgebaut sind. Auf gleiche Weise umfaßt die zweite Stufe in Reihe aufgebaute Transistoren 260, 265 und 270. Bei den Transistoren 220 und 260 sind die Sourcen gemeinsam an V_DD angekoppelt, das beispielsweise rund 3,3 Volt beträgt. Die Sourcen der Transistoren 230 und 270 sind mit GND verbunden. Transistoren 235 und 265 sind im Stapel angeordnet, um Bauelement-Güteverlustschutz für Transistoren 230 und 270 bereitzustellen. Die Ausgänge 286 und 287 der ersten bzw. zweiten Stufe sind zusammengekoppelt, um einen Ausgang 280 des OCD zu bilden. Beispielhafterweise sind die Transistoren 220 und 260 p-FETs und die Transistoren 225, 230, 265 und 270 sind n-FETs.
Am OCD sind Eingänge A und B vorgesehen, die beispielsweise Datensteuersignale in einem Speicherchip sind. Eingang B ist an die Gates der Transistoren 220 und 260 angeschlossen, während der Eingang A an die Gates der Transistoren 230 und 270 angeschlossen ist. Verzögerungskreise 285a und 285b stellen eine Verzögerung für Eingangssignale in die zweite Stufe in bezug auf die erste Stufe bereit und verzögern damit die Ausgabe des OCD in bezug auf Eingaben A und B. Die Verzögerung d ist lang genug, um gedämpfte Schwingungen zu verringern oder zu beseitigen, die durch ein Schalten der Transistoren als Ergebnis von Rauschen aufgrund einer hohen dI/dt in Verbindung mit Leitungsrahmeninduktivität verursacht werden.
Die Gates der im Stapel angeordneten Transistoren 225 und 265 werden durch ein Steuersignal C getaktet. Die im Stapel angeordneten Transistoren, die die n-FETs 230 und 270 gegen Hot-Carrier-Güteverlust schützen, werden vom Steuersignal C vor dem Einschalten der n-FET 230 und 270 eingeschaltet. Bei einer Ausführungsform ist das Steuersignal C dasselbe Signal, das die Transistoren 230 und 270 steuert. Nach der Darstellung wird das Eingangssignal A zur Steuerung von sowohl den im Stapel angeordneten Transistoren als auch den n-FET 230 und 270 benutzt. Wahlweise ist ein Pegelumsetzer 237 vorgesehen, um die im Stapel angeordneten Transistoren zu übersteuern, um ihren negativen Einfluß auf die OCD-Leistung durch Verringern ihres Widerstands zu verringern. Bei einer Ausführungsform wird der Pegelumsetzer zum Ansteuern des OCD-Gates mit einem Pegel gleich etwa V_DD benutzt.
Um sicherzustellen, daß die im Stapel angeordneten Transistoren vor den n-FETs 230 und 270 eingeschaltet werden, ist ein Verzögerungskreis 240 vorgesehen, um das Signal A zum Transistor 230 zu verzögern. Bei einer Ausführungsform umfaßt der Verzögerungskreis 240 zwei in Reihe gekoppelte Inverter. Ein solcher Verzögerungskreis genügt, um sicherzustellen, daß der Transistor 230 vor dem im Stapel angeordneten Transistor 225 eingeschaltet wird. Andere Verzögerungskreise wie beispielsweise ein Puffer oder eine Reihe von Puffern oder zusätzliche Inverter mit Verzögerungskondensatoren sind ebenfalls nützlich. Es ist jedoch zu bemerken, daß der Verzögerungskreis 240 eine Verzögerung im Ausgang des OCD erzeugt und damit seine Leistung beeinflußt.
Bei einer alternativen Ausführungsform wird der im Stapel angeordnete Transistor der zweiten bzw. Ausgangsstufe durch ein Steuersignal C getaktet. Das Steuersignal ist beispielsweise dasselbe Signal wie dasjenige, das n-FET-Transitoren 230 und 270 einschaltet. Der im Stapel angeordnete Transistor der ersten Stufe ist immer eingeschaltet, indem er beispielsweise mit V_DD verbunden ist. Da der Transistor 270 der zweiten Stufe durch den Verzögerungskreis d verzögert wird, ist kein zusätzlicher Verzögerungskreis erforderlich, um sicherzustellen, daß der im Stapel angeordnete Transistor vor dem Transistor 270 eingeschaltet wird. Die Tastung des im Stapel angeordneten Ausgangskondensators bewirkt keine Verzögerung im Betrieb des OCD. Es wird immer noch eine Verringerung der Ausgangskapazität erreicht, selbst wenn nur der im Stapel angeordnete Ausgangstransistor getaktet wird.
Durch Takten des im Stapel angeordneten Transistors zum Einschalten vor dem von ihm geschützten n-FET ist die im Stapel angeordnete Gatekapazität des im Stapel angeordneten Transistors und zusätzliche Diffusionskapazitäten nicht am Ausgang des OCD wirksam, wodurch die Gesamt-Ausgangskapazität des OCD verringert wird. Im Ergebnis wird ein zuverlässiger OCD mit guten Leistungseigenschaften bereitgestellt.
3 zeigt eine weitere Ausführungsform der Erfindung. Nach der Darstellung gleicht der OCD 301 dem in 2 gezeigten. Der OCD 301 benutzt vorteilhafterweise ein Signal ENBL zum Takten der im Stapel angeordneten Transistoren 325 und 365 sowie der n-FET 330 und 370. Das Signal ENBL ist ein externes Signal, das ein Speicherchip wie beispielsweise einen DRAM oder einen SDRAM steuert. Das Signal ENBL ist das globale Signal zur Freigabe und zum Sperren der Ausgänge des Speicherchips, wenn es aktiv bzw. inaktiv ist.
Typischerweise wird das Signal ENBL zusammen mit anderen Signalen in bestehende Speicherchip-Logikkreise 390 eingespeist. Die Logikkreise erzeugen einen Ausgang A, der den Transistor 330 und 370 steuert. Durch Verwenden des Signals ENBL zum Takten der im Stapel angeordneten Transistoren kann der Verzögerungskreis 240 der 2 vorteilhafterweise weggelassen werden.
Der Grund dafür ist, daß die Logikkreise 390 genügend Verzögerung bereitstellen und ermöglichen, daß die im Stapel angeordneten Transistoren eingeschaltet werden, bevor Daten zu treiben sind, d. h. Einschalten der Transistoren 330 und 370. Die OCD-Leistung wird dabei nicht beeinträchtigt.
4 zeigt eine noch weitere Ausführungsform eines OCDs 401, die dem OCD 301 der 3 gleicht. Nach der Darstellung ist ein Ableitkreis 490 bereitgestellt. Wenn der Ableitkreis eingeschaltet ist, verbindet er den Knotenpunkt z mit einem Spannungspegel x. Dabei ist die Spannung am Knotenpunkt z gleich etwa x – V_t, wobei V_t der Gate-Schwellwert des im Stapel angeordneten Transistors ist, wenn das im Stapel angeordnete Bauelement und der geschützte n-FET ausgeschaltet sind. Der Spannungspegel x genügt zum Verringern der Source-Drain-Spannung, um Hot-Carrier-Güteverlust zu verringern oder zu verhindern. Bei einer Ausführungsform ist x gleich etwa 2,5 V.
Durch selektives Verbinden des Knotenpunkts z mit der Spannung x wird durch den Ableitkreis zusätzlicher Schutz gegen Hot-Carrier-Güteverlust bereitgestellt. Beispielsweise könnte eine Situation eintreten, bei der der Knotenpunkt z undefiniert ist (d. h. wenn er von V_DD und GND abgetrennt ist), wenn sowohl das Steuersignal C als auch das Signal A niedrig liegen und den im Stapel angeordneten Transistor 425 und n-FET 430 ausschalten. Bei diesem Szenario könnte der Knotenpunkt z gleich GND sein. n-FET 425 könnte infolgedessen die Source-Drain-Spannung des schlimmsten Falls erfahren, wenn er eingeschaltet wird. Durch den Ableitkreis wird sichergestellt, daß der Knotenpunkt z auf einer Spannung gleich etwa x – V_t bleibt. So ist der n-FET 425 nur einer Source-Drain-Spannung von etwa V_DD – (x – V_t) ausgesetzt, was nicht dazu ausreicht, einen Hot-Carrier-Güteverlust zu veranlassen.
Bei einer Ausführungsform umfaßt der Ableitkreis 490 einen Inverter 492, dessen Eingang an das Steuersignal angekoppelt ist. Der Inverter wirkt als ein Schalter, der den Ableitkreis aktiviert oder deaktiviert. Der Ableitkreis wird eingeschaltet, wenn der im Stapel angeordnete Transistor ausgeschaltet wird, und umgekehrt. Der Ausgang des Inverters 495 ist an ein Gate eines Transistors 495 angekoppelt. Der Drain des Transistors 495 ist an den Knotenpunkt z angekoppelt und die Source ist an den Spannungspegel x angekoppelt. Wenn der Ableitkreis eingeschaltet und der Transistor 430 ausgeschaltet wird, liegt am Knotenpunkt z eine Spannung gleicht etwa x – V₁.
Während die Erfindung besonders unter Bezugnahme auf verschiedene beispielhafte Ausführungsformen dargestellt und beschrieben worden ist, kann der Fachmann erkennen, daß an der vorliegenden Erfindung Abänderungen und Änderungen durchgeführt werden können, ohne aus dem Sinn und dem Rahmen derselben abzuweichen. Nur beispielsweise ist jede OCD-Konstruktion nützlich, bei der eine Anordnung von Transistoren im Stapel benutzt wird. Zu einer solchen OCD-Konstruktion gehört eine, die auf komplizierteren Ansätzen basiert (z. B. selbstklemmende Diodenkonfiguration) oder einzelne oder mehrfache Stufen.

Claims

Chipexterner Treiber mit folgendem: mindestens einer ersten Stufe (210), die erste und zweite in Reihe geschaltete Transistoren (220, 230) umfaßt, wobei ein erster Eingang (B) an ein Gate des ersten Transistors (220) und ein zweiter Eingang (A) an ein Gate des zweiten Transistors (230) angekoppelt ist, einen im Stapel angeordneten, mit dem zweiten Transistor in Reihe geschalteten Transistor (225) zum Verringern der Source-Drain-Spannung des zweiten Transistors während des Schaltens, um Hot-Carrier-Güteverlust zu verringern, wobei der im Stapel angeordnete Transistor durch ein Steuersignal (C) gesteuert wird, wobei das Steuersignal vom Steuersignal des zweiten Transistors abgeleitet wird und den im Stapel angeordneten Transistor vor dem Schalten des zweiten Transistors einschaltet.