DE69707463T2 - Niederspannungs-vorspannungsschaltung zur erzeugung von stromversorgungsunabhängigen biaspotentialen und vorspannungsströmen - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf Vorspannungsschaltungen zur Erzeugung von Vorspannungen und Vorspannungsströmen. Eine Vorspannungsschaltung dieser Art kann zum Beispiel in integrierten Mixed-Mode-CMOS-Schaltkreisen, bei welchen analoge und digitale Schaltungen auf dem gleichen Halbleiterkörper integriert sind,. eingesetzt werden.
• Bei zukünftigen portablen Systemen müssen die Schaltkreise bis hinunter zu Versorgungsspannungen arbeiten, welche den Spannungsgrenzwert der MOS-Transistoren gerade überschritten haben. Wichtigster, in solchen Schaltkreisen erforderlicher Baustein ist eine Vorspannungsschaltung, welche stromversorgungsunabhängige Vorspannungen und Vorspannungsströme erzeugt. Zudem müssen Hochfrequenz-Versorgungsstörungen, welche im Allgemeinen durch den Digitalteil des Schaltkreises verursacht werden, unterdrückt werden, um eine gute Leistung des Analogteiles zu ermöglichen.
• Fig. 1 zeigt eine schwellwertbezogene Vorspannungsschaltung, welche von. P.R. Gray und R.G. Meyer, Analysis and design of analog integrated circuits, zweite Auflage, Wiley, New York, 1984, Fig. 4.24a, bekannt ist. Diese ist jedoch nicht für niedrige Versorgungsspannungen geeignet, da sie zwei geschichtete Gate-Source-Spannungsabfälle der Transistoren PA und NA sowie eine Drain-Source-Sättigungsspannung von Transistor NB vorsieht. Auch ist diese bekannte Vorspannungsschaltung gegen Netzschwankungen nicht zufriedenstellend geregelt.
• Es ist Aufgabe der vorliegenden Erfindung, eine Vorspannungsschaltung vorzusehen, welche stromversorgungsunabhängige Vorspannungen und Vorspannungsströme bis hinunter zu einer niedrigen Versorgungsspannung erzeugen kann.
• Gemäß der vorliegenden Erfindung ist eine Vorspannungsschaltung vorgesehen mit:
• - einem ersten Versorgungsanschluss, einem zweiten Versorgungsanschluss sowie einem Vorspannungsanschluss;
• - einem ersten Stromspiegel mit einem ersten und einem zweiten Transistor eines ersten Leitfähigkeitstyps, welcher einen Stromeingangsanschluss, einen Stromausgangsanschluss, welcher an den Vorspannungsanschluss gekoppelt ist, sowie einen, an den zweiten Versorgungsanschluss gekoppelten, gemeinsamen Anschluss aufweist;
• - einem zweiten Stromspiegel mit einem dritten und einem vierten Transistor eines zweiten Leitfähigkeitstyps, welcher einen Stromeingangsanschluss, einen Stromausgangsanschluss, welcher an den Stromausgangsanschluss des ersten Stromspiegels und an den Vorspannungsanschluss gekoppelt ist, sowie einen, an den ersten Versorgungsanschluss gekoppelten, gemeinsamen Anschluss aufweist;
• - Stromabgabemitteln, welche zwischen dem ersten Versorgungsanschluss und dem Stromeingangsanschluss des ersten Stromspiegels gekoppelt sind, um dem Eingangsanschluss des ersten Stromspiegels Strom zuzuführen;
• - einem fünften Transistor des ersten Leitfähigkeitstyps, welcher ein Gate, eine, an den zweiten Versorgungsanschluss gekoppelte Source und einen, an den Stromeingangsanschluss des zweiten Stromspiegels gekoppelten Drain aufweist;
• - Widerstandsmitteln, welche parallel zu dem Gate und der Source des fünften Transistors gekoppelt sind; sowie
• - einem sechsten Transistor des zweiten Leitfähigkeitstyps, welcher ein, an den Vorspannungsanschluss gekoppeltes Gate, eine, an den ersten Versorgungsanschluss gekoppelte Source und einen, an das Gate des fünften Transistors gekoppelten Drain aufweist.
• Die Vorspannungsschaltung gemäß der vorliegenden Erfindung arbeitet bis hinunter zu einer Versorgungsspannung, welche der Summe der Schwellenspannung und der Sättigungsspannung entspricht. Sie erzeugt, ähnlich wie die in Fig. 1 dargestellte, bekannte Vorspannungsschaltung, eine stromversorgungsunabhängige, schwellwertbezogene Vorspannung in Relation zu dem ersten Versorgungsanschluss. Die Vorspannung entspricht der Gate-Source-Spannung des sechsten Transistors, welche für einen Strom erforderlich ist, der einen Wert aufweist, welcher, dividiert durch den Widerstand der Widerstandsmittel, der Schwellenspannung des fünften Transistors entspricht. Änderungen der Versorgungsspannung resultieren in entsprechenden Änderungen der Gate-Source-Spannung des fünften Transistors. Daher ändert sich der Strom durch die Widerstandsmittel und den sechsten Transistor proportional, wodurch eine Änderung der Gate-Source-Spannung des sechsten Transistors und der Vorspannung hervorgerufen wird. Dieser Änderung wird infolge des Kanalverkürzungseffektes des sechsten Transistors durch eine Änderung des Drain- Stromes des sechsten Transistors entgegengewirkt. Das Gesamtergebnis ist eine Vorspannung, welche bei wechselnder Versorgungsspannung im Wesentlichen konstant ist.
• Die Vorspannungsschaltung kann weiterhin einen siebten Transistor des zweiten Leitfähigkeitstyps mit einem, an den Vorspannungsanschluss gekoppelten Gate, einer, an den ersten Versorgungsanschluss gekoppelten Source und einem, an den Drain des fünften Transistors gekoppelten Drain aufweisen. Der siebte Transistor kann zusätzlich angeordnet werden, um eine geringfügige, positive Rückkopplung vorzusehen, um den Strom des fünften Transistors zum Zwecke einer sehr niedrigen Versorgungsspannung zu erhöhen und eine konstante Vorspannung aufrechtzuerhalten.
• Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
• Fig. 1- ein elektrisches Schaltbild einer bekannten Vorspannungsschaltung; sowie
• Fig. 2- ein elektrisches Schaltbild einer Vorspannungsschaltung gemäß der Erfindung:
• Gleiche oder ähnliche Elemente tragen in diesen Figuren die gleichen Bezugsziffern.
• Fig. 1 zeigt eine konventionelle Vorspannungsschaltung. Eine Versorgungsspannung VDD ist zwischen einem positiven Versorgungsanschluss VP und einem negativen Versorgungsanschluss VN, welcher als Signalerde dient, geschaltet. Die Source eines PMOS-Transistors PA ist mit dem positiven Versorgungsanschluss VP verbunden, wohingegen Gate und Drain von Transistor PA, welche zusammengeschaltet sind, an einen Vorspannungsanschluss BVT angeschlossen sind. Die Vorspannung VB entspricht daher der Gate-Source-Spannung von Transistor PA. Der von Widerstand RB gelieferte Strom wird gezwungen, in Transistor NA zu fließen, wobei, um dieses zu realisieren, der Transistor NB dem Widerstand RA genug Strom zuführen muss, so dass die Gate-Source-Spannung von Transistor NA an den von Widerstand RB gelieferten Strom angepasst wird. Der Strom durch Transistor PA entspricht dem durch Widerstand RA fließenden Strom, welcher proportional zu der Gate-Source-Spannung von Transistor NA ist. Die Vorspannungsschaltung erzeugt somit eine schwellwertbezogene Vorspannung VB in Relation zu der Versorgungsspannung VDD. Der Strom durch Transistor PA wird durch den die NMOS-Transistoren NA und NB sowie die Widerstände RA und RB aufweisenden Regelkreis bestimmt. Mit Hilfe eines oder mehrerer PMOS Transistoren PB, deren Source, Gate und Drain jeweils an den positven Versorgungsanschluss VP, den Vorspannungsanschluss BVT und einen Vorspannungsstromanschluss BCT angeschlossen sind, können,Scaled Copies' des Stromes durch Transistor PA erhalten werden. Die niedrigst mögliche Versorgungsspannung VDD entspricht der Summe der Gate-Source-Spannungen der Transistoren NA und PA und der Drain-Source-Sättigungsspannung von Transistor NB. Eine ansteigende Versorgungsspannung VDD verursacht einen zunehmenden Strom durch Transistor NA sowie eine ansteigende Spannung an Widerstand RA. Dieses resultiert wiederum in einem zunehmenden Strom durch Transistor PA sowie einer ansteigenden Vorspannung VB. Die Vorspannungsschaltung von Fig. 1 ist daher gegen Netzschwankungen nicht zufriedenstellend geregelt.
• Fig. 2 zeigt eine Vorspannungsschaltung gemäß der Erfindung. Die Vorspannungsschaltung weist einen ersten Stromspiegel CM1 mit einem Stromeingangsanschluss IT1, einem Stromausgangsanschluss OT1, welcher an den Vorspannungsanschluss BVT gekoppelt ist, und einem, an den zweiten Versorgungsanschluss VN gekoppelten, gemeinsamen Anschluss CT1 sowie einen zweiten Stromspiegel CM2 mit einem Stromeingangsanschluss IT2, einem Stromausgangsanschluss, welcher an den Stromausgangsanschluss OT1 des ersten Stromspiegels CM1 und an den Vorspannungsanschluss BVT gekoppelt ist, und einem, an den ersten Versorgungsanschluss VP gekoppelten, gemeinsamen Anschluss CT2 auf. Der Stromeingangsanschluss IT1 von Stromspiegel CM1 ist an den Drain eines PMOS-Transistors P&sub1; gekoppelt, dessen Source mit dem positiven Versorgungsanschluss VP und dessen Gate mit dem negativen Versorgungsanschluss VN verbunden sind. Der Transistor P&sub1; führt dem Stromspiegel CM1 Strom zu. Der Transistor P&sub1; kann durch einen Widerstand ersetzt werden. Der Stromeingangsanschluss IT2 von Stromspiegel CM2 ist an den Drain eines NMOS-Transistors N&sub3; gekoppelt, dessen Source an den negativen Versorgungsanschluss VN geschaltet ist. Ein Widerstand RS ist zwischen dem Gate und der Source von Transistor N&sub3; geschaltet.
• Die Vorspannungsschaltung weist weiterhin einen PMOS-Transistor P&sub2; mit einem an den Vorspannungsanschluss BVT gekoppelten Gate, einer an den ersten Versorgungsanschluss VP gekoppelten Source und einem an das Gate von Transistor N&sub3; gekoppelten Drain, einen optionalen PMOS-Transistor P&sub3; mit einem an den Vorspannungsanschluss BVT gekoppelten Gate, einer an den ersten Versorgungsanschluss VP gekoppelten Source und einem an den Drain von Transistor N&sub3; gekoppelten Drain, einen optionalen Transistor P&sub6; mit einem an den Vorspannungsanschluss BVT gekoppelten Gate und einer Source und einem Drain, welche an den positiven Versorgungsanschluss VP gekoppelt sind, sowie einen oder mehrere optionale PMOS-Transistoren P&sub7; mit einem an den Vorspannungsanschluss BVT gekoppelten Gate, einer an den ersten Versorgungsanschlus VP gekoppelten Source und einem an den Vorspannungsstromanschluss BCT gekoppelten Drain auf.
• Der Stromspiegel CM1 ist mit NMOS-Transistoren N&sub1; und N&sub2; ausgestattet. Die Sources von Transistor N&sub1; und N&sub2; sind mit dem gemeinsamen Anschluss CT1 verbunden. Die Gates der Transistoren N&sub1; und N&sub2; sind zusammengeschaltet und ebenfalls mit dem Drain von Transistor N&sub1; verbunden. Der Drain von Transistor N&sub1; ist an den Stromeingangsanschluss IT1 und der Drain von Transistor N&sub2; an den Stromausgangsanschluss OT1 angeschlossen. Stromspiegel CM2 ist mit den PMOS-Transistoren PS und P&sub4; versehen, welche mit dem Stromeingangsanschluss IT2, Stromausgangsanschluss OT2 und dem gemeinsamen Anschluss CT2 in ähnlicher Weise wie die Transistoren N&sub1; und N&sub2; verbunden sind.
• Wie aus Fig. 2 ersichtlich ist, arbeitet die Vorspannungsschaltung bis hinunter zu einer Versorgungsspannung VDD, welche der Summe einer Schwellenspannung Vt von Transistor P&sub2; und einer Drain-Source-Sättigungsspannung VDSsat von Transistor N&sub2; entspricht. Ist jedoch die Mindestversorgungsspannung von geringer Wichtigkeit, können aufwendigere Stromspiegelkonfigurationen, wie zum Beispiel Kaskodenstromspiegel oder Wilson-Stromspiegel, eingesetzt werden.
• Die Vorspannungsschaltung arbeitet wie folgt: Die Transistoren P&sub3; und P&sub6; werden zuerst ignoriert. Transistor P&sub1; ist ein schwacher Transistor, d. h. ein Transistor mit einem geringen Breiten-Längen-Verhältnis (W/L) und geringem Steilheitsfaktor im Übersteuerungsbereich. Der Strom von Transistor P&sub1; wird durch das Spiegelverhältnis von Stromspiegel CM1 abgeschwächt und durch die aus den Transistoren P&sub2;, N&sub3;, PS und P&sub4; bestehende Gegenkopplungsschleife gezwungen, in Transistor P&sub4; zu fließen. Da die Transistoren P&sub4; und PS einen Stromspiegel bilden, ist der Strom von Transistor N&sub3; proportional zu diesem von Transistor P 1. Als Transistor N&sub3; wird ein starker Transistor, d. h. ein Transistor mit einem großen W/L, ausgewählt, damit dessen Gate-Source-Spannung geringfügig höher als die Schwellenspannung Vt ist. Folglich gleicht der Strom von Transistor P&sub2; in etwa Vt/R, wobei R den Widerstand von Widerstandselement RS darstellt. Die Vorspannung VB gleicht daher der Gate-Source-Spannung von Transistor P&sub2;, welche für einen Strom von Vt/R durch Transistor P&sub2; erforderlich ist. Der durch den optionalen Transistor P&sub7; abgegebene Vorspannungsstrom IB ist zu Vt/R proportional.
• Versorgungsspannungsschwankungen weisen einen zweifachen Effekt auf. Gehen wir davon aus, dass die Versorgungsspannung VDD ansteigt. Da die Ströme der Transistoren N&sub3; und P&sub1; proportional und beide Transistoren gesättigt sind, erhöht sich zuerst die Gate-Source-Spannung von Transistor N&sub3; proportional zu dem Anstieg der Versorgungsspannung VDD. Daher nimmt der Strom durch Widerstandselement RS ebenfalls proportional zu. Zweitens steigt die Source-Drain-Spannung von Transistor P&sub2; mit der Versorgungsspannung VDD. Folglich nimmt der Drainstrom infolge des Kanalverkürzungseffektes proportional zu dem Anstieg der Versorgungsspannung VDD zu. Wird die Vorspannungsschaltung so ausgeführt, dass die Zunahme des Stromes durch Widerstandselement RS infolge der Kanalverkürzung durch die Zunahme des Stromes von Transistor P&sub2; vorgesehen wird, kann erreicht werden, dass die Vorspannung VB bei sich ändernder Versorgungsspannung VDD konstant bleibt.
• Transistor P&sub3;, welcher sehr schwach ist, kann zusätzlich angeordnet werden, um eine geringfügige, positive Rückkopplung vorzusehen. Dieses ist lediglich bei sehr niedrigen Versorgungsspannungen relevant, um den Strom von Transistor N&sub3; zu erhöhen und somit einen konstanten Wert bei der Vorspannung VB aufrechtzuerhalten. Ein zu starker Transistor P&sub3; kann zu einer unerwünschten Hysterese führen.
• Transistor P&sub6; wirkt als Kompensationskondensator zur Stabilisierung der zuvor erwähnten Gegenkopplungsschleife der Transistoren P&sub2;, N&sub3;, PS und P&sub4;. Transistor P&sub6; kann durch einen, zwischen dem positiven Versorgungsanschluss VP und dem Vorspannungsanschluss BVT geschalteten Kondensator ersetzt werden. Bei Einsätzen, bei welchen große oder viele Transistoren, wie zum Beispiel Transistor P&sub7;, vorgespannt werden, kann auf Transistor P&sub6; verzichtet werden, da dann ausreichend Kapazität vorhanden ist. Ein Vorteil des Ausgleichens auf diese Art statt über den Miller-Effekt eines Kondensators zwischen dem Vorspannungsanschluss BVT und dem Gate von Transistor N&sub3; ist, dass Hochfrequenzstörungen auf dem positiven Versorgungsanschluss VP bei Erzeugen von VB unterdrückt werden.
• Bei Ersetzen der PMOS-Transistoren durch NMOS-Transistoren und umgekehrt wird eine Vorspannungsschaltung erhalten, welche eine Vorspannung relativ zur Erde erzeugt. Die Vorspannungsschaltung von Fig. 2 wurde zur Fertigung in einem 1,2 u n- Wannen-Digital-CMOS-Verfahren bei einer Schwellenspannung Vt von etwa 0,9 V sowohl für n- als auch für p-Bauelemente konstruiert. Die Konstruktionsdetails sind in Tabelle 1 angegeben. W und L kennzeichnen Breite und Länge des Transistors. Widerstandselement RS wurde durch ein n-Wannen-Widerstandselement mit Widerstand R = 80 kΩ dargestellt.
• Die gemessene Vorspannung VB betrug 1,123 V, wobei diese von VDD = 1,130 V bis VDD = 5 V um 9 mV schwankt. Eine Regulierung wird bis hinunter zu einer Versorgungsspannung lediglich um 7 mV höher als die Vorspannung VB und 220 mV höher als die Schwellenspannung Vt aufrechterhalten. Diese Leistungsfähigkeit ist das Resultat der Konduktanz, welche sich durch den Kanalverkürzungseffekt in Transistor P&sub2; und die durch Transistor P&sub3; vorgesehene, positive Rückkopplung aufhebt.

Claims (8)

1. Vorspannungsschaltung mit:

- einem ersten Versorgungsanschluss (VP), einem zweiten Versorgungsanschluss (VN) sowie einem Vorspannungsanschluss (BVT);

- einem ersten Stromspiegel (CM1) mit einem ersten (N&sub1;) und einem zweiten (N&sub2;) Transistor eines ersten Leitfähigkeitstyps, welcher einen Stromeingangsanschluss (IT1), einen Stromausgangsanschluss (OT1), welcher an den Vorspannungsanschluss (BVT) gekoppelt ist, sowie einen, an den zweiten Versorgungsanschluss (VN) gekoppelten, gemeinsamen Anschluss (CT1) aufweist;

- einem zweiten Stromspiegel (CM2) mit einem dritten (P&sub4;) und einem vierten (PS) Transistor eines zweiten Leitfähigkeitstyps, welcher einen Stromeingangsanschluss (IT2), einen Stromausgangsanschluss (OT2), welcher an den Stromausgangsanschluss (OT1) des ersten Stromspiegels (CM1) und an den Vorspannungsanschluss (BVT) gekoppelt ist, sowie einen, an den ersten Versorgungsanschluss (VP) gekoppelten, gemeinsamen Anschluss (CT2) aufweist;

- Stromabgabemitteln (P&sub1;), welche zwischen dem ersten Versorgungsanschluss (VP) und dem Stromeingangsanschluss (IT1) des ersten Stromspiegels (CM1) gekoppelt sind, um dem Eingangsanschluss (IT1) des ersten Stromspiegels (cm I) Strom zuzuführen;

- einem fünften Transistor (N&sub3;) des ersten Leitfähigkeitstyps, welcher ein Gate, eine, an den zweiten Versorgungsanschluss (VN) gekoppelte Source und einen, an den Stromeingangsanschluss (IT2) des zweiten Stromspiegels (CM2) gekoppelten Drain aufweist;

- Widerstandsmitteln (RS), welche parallel zu dem Gate und der Source des fünften Transistors (N&sub3;) gekoppelt sind; sowie

- einem sechsten Transistor (P&sub2;) des zweiten Leitfähigkeitstyps, welcher ein, an den Vorspannungsanschluss (BVT) gekoppeltes Gate, eine, an den ersten Versorgungsanschluss (VP) gekoppelte Source und einen, an das Gate des fünften Transistors (N&sub3;) gekoppelten Drain aufweist.

2. Vorspannungsschaltung nach Anspruch 1, wobei diese weiterhin einen siebten Transistor (P&sub3;) des zweiten Leitfähigkeitstyps mit einem, an den Vorspannungsanschluss (BVT) gekoppelten Gate, einer, an den ersten Versorgungsanschluss (VP) gekoppelten Source und einem, an den Drain des fünften Transistors (N&sub3;) gekoppelten Drain aufweist.

3. Vorspannungsschaltung nach Anspruch 1 oder 2, wobei diese ferner kapazitive Mittel (P&sub6;) aufweist, welche zwischen dem ersten Versorgungsanschluss (VP) und dem Vorspannungsanschluss (BVT) gekoppelt sind.

4. Vorspannungsschaltung nach Anspruch 3, wobei die kapazitiven Mittel einen achten Transistor (P&sub6;) des zweiten Leitfähigkeitstyps mit einem an den Vorspannungsanschluss (BVT) gekoppelten Gate sowie einer Source und einem Drain, welche an den ersten Versorgungsanschluss (VP) gekoppelt sind, aufweisen.

5. Vorspannungsschaltung nach Anspruch 1, 2, 3 oder 4, wobei diese außerdem einen neunten Transistor (P&sub7;) des zweiten Leitfähigkeitstyps mit einem Gate, einer Source und einem Drain, welche jeweils an den Vorspannungsanschluss (BVT), den ersten Versorgungsanschluss (VP) und einen Vorspannungsstromanschluss (BCT) gekoppelt sind, aufweist.

6. Vorspannungsschaltung nach Anspruch 1, 2, 3, 4 oder 5, wobei die Stromabgabemittel einen zehnten Transistor (P&sub1;) des zweiten Leitfähigkeitstyps mit einem Gate, einer Source und einem Drain, welche jeweils an den zweiten Versorgungsanschluss (VN), den ersten Versorgungsanschluss (VP) und den Stromeingangsanschluss (IT1) des ersten Stromspiegels (CM1) gekoppelt sind, aufweisen.

7. Vorspannungsschaltung nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei jeweilige Sources des ersten (N&sub1;) und zweiten (N&sub2;) Transistors an den gemeinsamen Anschluss (CT1) des ersten Stromspiegels (CM1), jeweilige Gates des ersten (N&sub1;) und zweiten (N&sub2;) Transistors an einen Drain des ersten Transistors (N&sub1;), der Drain des ersten Transistors (N&sub1;) an den Stromeingangsanschluss (IT1) des ersten Stromspiegels (CM1) und ein Drain des zweiten Transistors (N&sub2;) an den Stromausgangsanschluss (OT1) des ersten Stromspiegels (cm 1) gekoppelt sind.

8. Vorspannungsschaltung nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, wobei jeweilige Sources des dritten (P&sub4;) und vierten (PS) Transistors an den gemeinsamen Anschluss (CT2) des zweiten Stromspiegels (CM2), jeweilige Gates des dritten (P&sub4;) und vierten (PS) Transistors an einen Drain des vierten Transistors (PS), der Drain des vierten Transistors (PS) an den Stromeingangsanschluss (IT2) des zweiten Stromspiegels (CM2) und ein Drain des dritten Transistors (P&sub4;) an den Stromausgangsanschluss (OT2) des zweiten Stromspiegels (CM2) gekoppelt sind.