[go: up one dir, main page]

DE69626747T2 - Gedruckte Leiterplatte und ihre Anordnung - Google Patents

Gedruckte Leiterplatte und ihre Anordnung

Info

Publication number
DE69626747T2
DE69626747T2 DE69626747T DE69626747T DE69626747T2 DE 69626747 T2 DE69626747 T2 DE 69626747T2 DE 69626747 T DE69626747 T DE 69626747T DE 69626747 T DE69626747 T DE 69626747T DE 69626747 T2 DE69626747 T2 DE 69626747T2
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
component
recess
board assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69626747T
Other languages
English (en)
Other versions
DE69626747D1 (de
Inventor
Tousaku Nishiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69626747D1 publication Critical patent/DE69626747D1/de
Publication of DE69626747T2 publication Critical patent/DE69626747T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10083Electromechanical or electro-acoustic component, e.g. microphone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249994Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]
    • Y10T428/249995Constituent is in liquid form
    • Y10T428/249996Ink in pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Die Erfindung betrifft eine gedruckte Leiterplatte zum Befestigen einer Komponente, u. a. einer elektronischen Schaltung, sowie ihre Anordnung.
  • Mit kleineren und schmaleren tragbaren elektronischen Geräten ist die Montagedichte elektronischer Komponenten, z. B. Halbleiterbauelemente, Widerstände, Kondensatoren, auf Leiterplatten erheblich gestiegen. Mehrschichtige Leiterplatten ermöglichen die Montage solcher elektronischer Komponenten mit hoher Dichte. Hergestellt wird eine mehrschichtige Leiterplatte z. B. durch Laminieren mehrerer Leiterplatten, auf denen zuvor leitende Schaltungsmuster ausgebildet sind, und Verbinden der Schaltungsmuster der Leiterplatten über ein Kontaktloch miteinander.
  • Die JP-A-60-57999 offenbart eine mehrschichtige Leiterplatte, bei der die Innenschichtmuster der laminierten Leiterplatten teilweise schrittweise freigelegt sind und eine (leitende) Kontaktstelle mit den freigelegten leitenden Mustern verbunden ist. Bei einer allgemeinen mehrschichtigen Leiterplatte ist eine Kontaktstelle nur an der Außenschicht vorgesehen, weshalb zahlreiche Kontaktlöcher nötig sind, um die Außenmuster und die Innenschichtmuster zu verbinden. Andererseits kann die in dieser Literatur offenbarte mehrschichtige Leiterplatte die Anzahl der Kontaktlöcher reduzieren, indem eine weitere Kontaktstelle am freiliegenden Abschnitt der Innenschicht vorgesehen ist. Indes offenbart diese Literatur nicht, wie die am freiliegenden Abschnitt der Innenschicht vorgesehene Kontaktstelle mit der elektronischen Komponente zu verbinden ist oder wie eine solche mehrschichtige Leiterplatte herzustellen ist.
  • Die JP-A-5-41039 offenbart eine Leiterplatte, bei der eine Aussparung durch Ansenken vorgesehen und ein Halbleiterbauelement in der Aussparung plaziert ist. Das Halbleiterbauelement und die Kontaktstelle jeder Schicht sind durch einen Bonddraht verbunden und mit Harz abgedichtet. Auf diese Weise ist das Halbleiterbauelement aufgenommen, ohne die Dicke der Leiterplatte wesentlich zu überschreiten. Dieses Verfahren ist vom Verbinden durch Bonddrähte abhängig, weshalb diese Literatur keine Anwendung des Verfahrens auf eine Oberflächenmontagetechnik (SMT) offenbart.
  • Fig. 16 ist eine Querschnittansicht einer gedruckten Leiterplatte 31, auf der eine Komponente 32, z. B. eine integrierte Schaltung, durch herkömmliche Oberflächenmontagetechnik montiert ist. Da ein Anschlußstift 32a der Komponente 32 mit einer Kontaktstelle 33 auf der Leiterplatte 31 verlötet ist, ist die Komponente 32 mit der Leiterplatte 31 elektrisch verbunden und daran befestigt.
  • Fig. 17 zeigt ein Beispiel, in dem eine Komponente 34, z. B. ein Lautsprecher, auf der Oberfläche der Leiterplatte 31 montiert ist. Die Komponente 34 ist auf der Leiterplatte 31 durch ein Klebeband 35 befestigt, während der Anschlußdraht 34a von der Komponente 34 mit der Kontaktstelle 33 auf der Leiterplatte 31 verlötet ist.
  • Bei einer Leiterplättenanordnung mit SMT ist aber die Montagefläche wegen des Trends zu hoher Dichte reduziert, und die Anordnungsdicke ist nicht wesentlich verringert. Besonders bei der Montage einer vergleichsweise großen Komponente, etwa eines Halbleitergehäuses (z. B. IC, LSI), eines Lautsprechers oder eines Mikrofons, liegt die Komponente viel höher als die Oberfläche der Leiterplatte.
  • Die JP-A-06120670 offenbart eine mehrschichtige Leiterplatte mit einer elektrischen Komponente, die in einer Aussparung von ihr plaziert ist. Die Komponente ist durch Lot elektrisch verbunden, das an ihren Seitenabschnitten plaziert ist.
  • Die Anordnungen unter Verwendung einer herkömmlichen mehrschichtigen Leiterplatte erfüllen nicht die Forderungen nach schmalen tragbaren elektronischen Geräten. Ist die Anordnung dick, können die tragbaren elektronischen Geräte nicht schmal sein, was der Gestaltung solcher elektronischer Geräte Einschränkungen auferlegt. Das Gewicht der Anordnung zu reduzieren ist ein weiteres wichtiges Ziel.
  • Die Erfindung zielt darauf ab, eine schmale und leichte mehrschichtige Leiterplatte und ihre Anordnung bereitzustellen, um die o. g. Probleme der herkömmlichen Techniken zu lösen.
  • Die Leiterplattenanordnung der Erfindung ist in Anspruch 1 festgelegt. Ist eine zweite Komponente auf der Komponente montiert, die in der Öffnung aufgenommen ist, oder ist die zweite Komponente so montiert, daß sie die erste Komponente und die Leiterplatte überspannt, lassen sich andere Vorteile erzielen. Beispielsweise kann die Leiterplattenfläche verkleinert sein. Die anderen bevorzugten Ausführungsformen gemäß dieser Konfiguration werden nachfolgend erläutert.
  • Zu Beispielen für eine Leitschicht gehören eine Lötkugel oder eine zweistufige vorstehende Elektrode und ein Leitkleber. Gemäß dieser Konfiguration kann eine schmale Anordnung bereitgestellt werden, und mehrere Komponenten können in der Aussparung mit hoher Dichte montiert sein.
  • Die Aussparung zum Aufnehmen einer Komponente kann durch teilweises Entfernen einer oder mehrerer Schichten der mehreren Leitschichten und Isolierschichten hergestellt sein, die die mehrschichtige Leiterplatte ausmachen. Insbesondere weist das Verfahren zur Herstellung einer solchen Leiterplatte die folgenden Schritte auf:
  • a) Herstellen mehrerer doppelseitiger Leitschichtplatten, die durch Einfügen einer Isolierschicht zwischen zwei Leitschichten hergestellt sind, und Herstellen mindestens einer Isolierschichtplatte, die zwischen den doppelseitigen Leitschichtplatten, zu plazieren ist;
  • b) Bilden von Löchern in jeder Platte von Schritt a) zur elektrischen Verbindung zwischen den Leitschichten und Bilden eines Lochs, das eine Aussparung zum Aufnehmen einer Komponente in allen mit Ausnahme mindestens einer Platte bildet;
  • c) Ätzen der Leitschichten der doppelseitigen Leitschichtplatten von Schritt b), so daß ein vorbestimmtes Schaltungsmuster verbleibt;
  • d) elektrisches Verbinden der Leitschichten der geätzten doppelseitigen Leitschichtplatten von Schritt c); und
  • e) Laminieren der doppelseitigen Leitschichtplatten und mindestens einer Isolierschichtplatte mit ausgerichteten Löchern, um eine elektrische Verbindung zwischen den Leitschichten herzustellen und um eine Aussparung zum Aufnehmen der Komponente zu bilden, und Wärmeverpressen des Laminats.
  • Bevorzugt ist, daß die Isolierschichtplatte aus einem komprimierbaren Grundmaterial hergestellt ist, das mit Harz imprägniert ist, so daß ihr Gewicht minimiert sein kann. Außerdem ist der elektrische Widerstand reduziert und stabilisiert, wenn die Leitschichten elektrisch miteinander verbunden sind, indem das Loch zur elektrischen Verbindung, das im komprimierbaren porösen Material gebildet ist, mit Leitpaste gefüllt ist. Die Einzelheiten werden später erläutert.
  • Fig. 1 ist eine Querschnittansicht einer Leiterplattenanordnung.
  • Fig. 2 ist eine Querschnittansicht einer Variante der Leiterplattenanordnung von Fig. 1.
  • Fig. 3 ist eine Querschnittansicht einer weiteren Variante der Leiterplattenanordnung von Fig. 1.
  • Fig. 4 ist eine Querschnittansicht noch einer weiteren Variante der Leiterplattenanordnung von Fig. 1.
  • Fig. 5 ist eine Querschnittansicht noch einer weiteren Variante der Leiterplattenanordnung von Fig. 1.
  • Fig. 6 ist eine Querschnittansicht noch einer weiteren Variante der Leiterplattenanordnung von Fig. 1.
  • Fig. 7 ist eine Querschnittansicht einer Leiterplattenanordnung.
  • Fig. 8 ist eine Querschnittansicht einer Leiterplattenanordnung einer ersten Ausführungsform der Erfindung.
  • Fig. 9 ist eine Querschnittansicht einer weiteren Ausführungsform einer Leiterplattenanordnung.
  • Fig. 10 ist eine Querschnittansicht noch einer weiteren Ausführungsform einer Leiterplattenanordnung von Fig. 7.
  • Fig. 11 ist eine Querschnittansicht einer Leiterplattenanordnung.
  • Fig. 12 ist eine Draufsicht auf ein leitendes Wendelmuster der Leiterplattenanordnung von Fig. 11.
  • Fig. 13 ist eine Querschnittansicht einer Variante der Leiterplattenanordnung von Fig. 11.
  • Fig. 14 ist eine Querschnittansicht einer weiteren Variante der Leiterplattenanordnung von Fig. 11.
  • Fig. 15 ist eine Querschnittansicht noch einer weiteren Variante der Leiterplattenanordnung von Fig. 11.
  • Fig. 16 ist eine Querschnittansicht eines Beispiels für eine herkömmliche Leiterplattenanordnung.
  • Fig. 17 ist eine Querschnittansicht eines weiteren Beispiels für eine herkömmliche Leiterplattenanordnung.
  • Nachfolgend werden anhand von Fig. 8 bis 10 bevorzugte Ausführungsformen der Erfindung näher erläutert.
  • Fig. 1 ist eine Querschnittansicht einer Leiterplattenanordnung. Die Leiterplatte 1 weist eine Öffnung 2 auf, und eine Komponente 4 ist in der Öffnung 2 aufgenommen. Gemäß Fig. 1 ist die Komponente 4 schmaler als die Leiterplatte 1. Die sich von der Komponente 4 erstreckenden Anschlußstifte sind mit einer Kontaktstelle 3 auf der Leiterplatte 1 durch Löten elektrisch verbunden.
  • Die Leiterplatte 1 hat eine Struktur mit Innenkontaktloch (IVH), bei der sechs Leitschichten und fünf Isolierschichten abwechselnd laminiert und die Schichten miteinander über ein Durchgangsloch (oder Kontaktloch) elektrisch verbunden sind. Diese Leiterplatte kann im nachfolgend dargestellten Verfahren hergestellt werden.
  • Zunächst wird eine Vorimprägnierung durch Tränken eines Aramidfaservlieses mit ungehärtetem Epoxidharz hergestellt. Die zwischen zwei Kupferfolien eingefügte Vorimprägnierung wird etwa eine Stunde bei 180ºC und 40 kg/cm² wärmeverpreßt, so daß eine doppelseitige kupferkaschierte laminierte Platte (Kernplatte) hergestellt wird. Als nächstes wird die kupferkaschierte laminierte Platte mit einem Loch versehen. Ein Loch mit etwa 0,2 bis 0,4 mm Durchmesser wird für ein Durchgangsloch gebohrt. Außerdem wird eine Öffnung zur Komponentenaufnahme durch Ausstanzen oder Ausfräsen mit einem Stirnfräser gebildet. Auf diese Weise wird eine Öffnung in der Komponentengröße hergestellt.
  • Als nächstes wird ein Muster geätzt, um die Kupferfolien zu entfernen, obwohl die Kupferfolien für das gebildete Loch teilweise belassen werden. Allgemein kommt ein fotolithographisches Verfahren zum Musterätzen einer Leiterplatte mit hoher Dichte zum Einsatz. In diesem Verfahren wird das Verdrahtungsmuster auf die Kernplatte aufgedruckt, an der ein Trockenfilm klebt, indem ein Maskenfilm verwendet wird, auf den das Verdrahtungsmuster aufgedruckt ist. Später werden unnötiger Trockenfilm und unnötige Kupferfolien geschmolzen und entfernt, wodurch man ein gewünschtes Kupferfolienmuster erhält.
  • Beide Seiten der Leiterplatte werden vollständig mustergeätzt, und die gesamten Teile der Leiterplatte werden kupferplattiert. Dadurch wird die Innenwand des Durchgangslochs ebenfalls kupferplattiert, so daß die Leitschichten elektrisch miteinander verbunden sind. Die Leitschichten lassen sich auch durch andere Verfahren elektrisch miteinander verbinden. Zum Beispiel können die Schichten elektrisch verbünden werden, indem Leitpaste (eine halbgeknetete Mischung aus Harz und Pulver aus Silber, Kupfer usw.) in das Loch zur elektrischen Verbindung gefüllt wird. Werden die Schichten durch eine solche Leitpaste elektrisch miteinander verbunden, kann das Wärmeverpressen im Verfahren zur Herstellung der doppelseitigen kupferkaschierten laminierten Platte entfallen. Das Wärmeverpressen erfolgt am Ende.
  • Drei Arten von Kernplatten werden durch Bildung vorbestimmter Kupferfolienmuster auf beiden Seiten hergestellt. Diese drei Kernplatten und zwei Vorimprägnierungen für Isolierschichten werden abwechselnd laminiert und etwa eine Stunde bei 180ºC und 40 kg/cm² wärmeverpreßt. Dadurch wird eine Leiterplatte hergestellt, bei der sechs Kupferfolienmuster und fünf Isoliermuster abwechselnd laminiert sind. Die mehrschichtige Leiterplatte ist etwa 0,3 bis 2,0 mm dick. Eine Öffnung wird in den zwischen die Kernplatten einzufügenden Vorimprägnierungen so gebildet, daß sie der Öffnung der Kernplatten entspricht. Eine solche Öffnung in den Vorimprägnierungen wird ebenfalls durch Ausstanzen oder Ausfräsen mit einem, Stirnfräser gebildet.
  • Als nächstes werden Leitschichten mit einem Loch versehen, wenn sie nicht benachbart zueinander sind und elektrisch miteinander verbunden werden müssen. Danach wird die Innenwand des Durchgangslochs plattiert und elektrisch verbunden. Im Anschluß daran wird bei Bedarf ein Lötresistfilm auf die Leiterplatte aufgedruckt. Dadurch wird eine Komponente auf der komplettierten mehrschichtigen Leiterplatte montiert. Bei einer Oberflächenmontagetechnik (SMT) wird Lötpaste auf die Kontaktstelle der Leiterplatte durch Aufdrucken aufgetragen, und ein Verbindungsanschluß der Komponente wird darauf gelegt. Die Kontaktstelle wird auf 200ºC oder mehr erwärmt, indem sie durch einen Aufschmelzofen geführt wird, wodurch sich der Komponentenanschluß und die Kontaktstelle durch Schmelzen des Lots miteinander verbinden.
  • Beim Aufnehmen einer vergleichsweise großen Komponente 4 in der Öffnung der mehrschichtigen Leiterplatte 1 ist die Dicke der Anordnung nach Montage der Komponente nicht wesentlich erhöht. Dadurch läßt sich die Dicke des elektronischen Geräts reduzieren, in dem diese Leiterplattenanordnung aufgenommen ist. Zudem kann in dieser Ausführungsform eine leichte Anordnung bereitgestellt werden, da das Gewicht der Leiterplatte um das Volumen der Öffnung reduziert ist.
  • Das o. g. komprimierbare poröse Material, das mit Harz getränkt ist, dient als Isoliermaterial, so daß das Gewicht der Leiterplatte selbst im Vergleich zu dem Fall erheblich verringert ist, in dem andere Platten, z. B. aus Keramik, zum Einsatz kommen. Werden die Leitschichten elektrisch miteinander verbunden (Kontaktlochverbindung), indem Leitpaste in das Loch im komprimierbaren porösen Material gefüllt wird, wird das Bindemittel in der Leitpaste im porösen Material über die Lochwand leicht absorbiert. Als Ergebnis ist der elektrische Widerstand am Kontaktloch nach dem Wärmeverpressen verringert, und die elektrische Verbindung zwischen den Leitschichten ist stabilisiert.
  • In einigen Fällen ist es gemäß der vorstehenden Beschreibung bevorzugt, daß die Oberfläche der in der Öffnung der Leiterplatte aufgenommenen Komponente und die Oberfläche dieser Platte bündig sind. In einem solchen Fall wird ein komprimierbares poröses Material für die Isolierschicht so verwendet, daß die Kompressionsrate im Wärme-Druck-Verfahren eingestellt wird. Dadurch werden die Komponentenoberfläche und die Leiterplattenoberfläche bündig, da sich die Dicke der Leiterplatte leicht auf die Komponente abstimmen läßt.
  • Fig. 2 bis 6 zeigen Leiterplattenvarianten, in denen die Komponenten in den Leiterplattenöffnungen aufgenommen und die Komponenten schmaler als die Leiterplatten sind. Fig. 2 zeigt eine Variante, bei der eine zweite Komponente 5 auf der in der Öffnung 2 der Leiterplatte 1 aufgenommenen ersten Komponente 4 montiert ist. Sind mehrere Komponenten wie in dieser Zeichnung übereinander gestapelt, erhält man mehrere Effekte, z. B. läßt sich die Montagefläche verkleinern. In der Erfindung kann die Höhendifferenz zwischen der Oberfläche der Anordnung und der Leiterplatte reduziert sein.
  • Fig. 3 zeigt eine weitere Variante, in der eine zweite Komponente 6 so montiert ist, daß sie die in der Öffnung 2 der Leiterplatte 1 aufgenommene erste Komponente 4 überspannt. Bei einer herkömmlichen Technik sollte die erste Komponente 4 tief liegen, und die zweite Komponente 6 sollte lange Füße für dieses Montageverfahren haben. In dieser Variante läßt sich dagegen eine solche Montage auch dann leicht durchführen, wenn die erste Komponente 4 hoch liegt.
  • Fig. 4 zeigt eine weitere Variante, in der eine zweite Komponente 7 so montiert ist, daß sie die in der Öffnung 2 der Leiterplatte 1 aufgenommene erste Komponente 4 und die Leiterplatte selbst überspannt. Bei einer herkömmliche Technik ist eine solche Montage schwierig, wenn die Oberfläche der ersten Komponente 4 höher oder tiefer als die Oberfläche der Leiterplatte 1 liegt. In dieser Variante ist dies dagegen recht einfach. Daher ist bevorzugt, daß die Oberfläche der ersten Komponente 4 im wesentlichen flach und bündig mit der Oberfläche der Leiterplatte 1 ist.
  • Fig. 5 zeigt eine Variante, in der die Öffnung 2 mit einem Bahnenteil 8 abgedeckt wird, nachdem die Komponente 4 in der Öffnung 2 der Leiterplatte 1 aufgenommen ist. Das Bahnenteil 8 kann z. B. als elektrische Isolierung, elektromagnetische Abschirmung, Wärmesenke und Feuchtigkeitsschutz fungieren, um die Schwachpunkte der Komponente 4 zu kompensieren. Dadurch lassen sich mehrere Effekte erhalten, z. B. ist die Komponente 4 nach außen elektrisch isoliert, die Auswirkung unnötiger Abstrahlung ist eingedämmt, oder die Temperaturerhöhung der Komponente 4 wird gesteuert. Außerdem kann eine zweite Komponente (nicht gezeigt) auf dem Bahnenteil 8 plaziert sein. In Fig. 5 sind die Bahnenteile 8 vorgesehen, um die Oberfläche und Rückseite der Leiterplattenöffnung abzudecken, wobei aber eines der Bahnenteile entfallen kann.
  • Fig. 6 zeigt eine weitere Variante, in der ein Dichtungsharz 9 in die Öffnung 2 gefüllt ist, nachdem die Komponente 4 in der Öffnung 2 der Leiterplatte 1 aufgenommen ist. Durch Einfüllen des Dichtungsharzes ist die Komponente 4 stärker an der Leiterplatte 1 befestigt, und die elektrische Verbindung ist stabilisiert. Als weiterer Effekt ist die Komponente 4 vor Feuchtigkeit geschützt.
  • In den zuvor aufgeführten Varianten können die mehrschichtigen Leiterplatten durch einseitige Leiterplatten oder doppelseitige Leiterplatten ersetzt sein.
  • In den o. g. Varianten sind Kontaktstellen zur elektrischen Verbindung zwischen den Komponenten und den Leiterplatten nur auf der Vorderseite der Leiterplatten plaziert. Eine solche Kontaktstelle kann auch auf der Rückseite einer mehrschichtigen Leiterplatte oder doppelseitigen Leiterplatte plaziert sein. Hat z. B. eine Leiterplatte eine Komponente in ihrer Öffnung und erstrecken sich Anschlußstifte von beiden Seiten, können die Anschlußstifte mit den Kontaktstellen auf der Vorder- und Rückseite der Leiterplatte verbunden sein.
  • In den o. g. Varianten können die Komponenten und Leiterplatten durch Kontaktstellen, die auf den Innenschichten plaziert sind, statt durch die Kontaktstellen auf den Leiterplatten elektrisch verbunden sein. Beispielsweise kann die Öffnung mit einem sternförmigen Querschnitt so gebildet sein, daß die Leitschicht der Innenschicht zur Verbindung mit der Kontaktstelle teilweise freiliegt. Dadurch ist die in der Leiterplattenöffnung aufgenommene Komponente schmaler als die Leiterplatte, auch wenn sie die Teile zur elektrischen Verbindung mit der Leiterplatte aufweist. Ein weiterer Vorteil ist, daß die Komponente mit der elektrischen Verbindung vollständig mit Harz abgedichtet sein kann, wenn die Öffnung mit dem Dichtungsharz gefüllt ist.
  • Fig. 7 zeigt einen Querschnitt einer Leiterplattenanordnung. Die Leiterplatte 1 hat eine Aussparung 10, um die Komponente 4 aufzunehmen. Obwohl eine solche Aussparung durch Ansenken hergestellt werden kann, läßt sich auch ein anderes Verfahren für ein mehrschichtiges Substrat wählen, das effektiv und für die Massenproduktion ausgezeichnet ist. Die Aussparung 10 (siehe Fig. 7) der mehrschichtigen Leiterplatte mit sechs Leitschichten und fünf Isolierschichten ist durch teilweises Entfernen von vier Leitschichten und vier Isolierschichten gebildet, wodurch zwei Leitschichten und eine Isolierschicht verbleiben.
  • Zum Beispiel kann bei einem Verfahren zur Herstellung einer zuvor erläuterten Leiterplatte die Aussparung 10 gebildet werden, indem vorab eine Öffnung hergestellt wird, die so bemessen ist, daß sie die Komponente 4 in den Kernplatten und den Vorimprägnierungen mit Ausnahme einer Kernplatte aufnimmt, wenn eine sechsfache gemusterte mehrschichtige Leiterplatte hergestellt wird, indem drei mit doppelseitigen Kupferfolienmustern ausgebildete Kernplatten und zwei Vorimprägnierungen abwechselnd laminiert werden.
  • Besonders geeignet ist diese Variante, wenn die Komponente 4 auf der Leiterplattenrückseite nicht freiliegen sollte. In dieser Variante läßt sich eine leichtgewichtige Anordnung wie in den o. g. Varianten bereitstellen, indem verhindert ist, daß die Oberfläche der Komponente 4 auf der Oberfläche der Leiterplatte 1 freiliegt und stärker bevorzugt indem die Komponente 4 und die Leiterplatte 1 bündig ausgebildet sind. Die o. g. Varianten (Fig. 2 bis 6) können auch in dieser Variante zum Einsatz kommen. Anders ausgedrückt lassen sich die o. g. Effekte z. B. erhalten, indem eine weitere Komponente auf der in der Aussparung montierten Komponente montiert, indem eine Komponente in der Aussparung montiert und die Aussparung mit einem Bahnenteil abgedeckt oder indem ein Dichtungsharz in die Aussparung gefüllt wird.
  • Ausführungsformen der Erfindung sind in Fig. 8 bis 10 gezeigt. Während in Fig. 7 die Kontaktstelle 3, mit der die Anschlußstifte der Komponente 4 elektrisch verbunden sind, auf der Leiterplatte 1 wie in den vorgenannten Beispielen ausgebildet ist, sind in Fig. 8 bis 10 die Kontaktstellen auf den freiliegenden Flächen der Innenschichten der Leiterplatten hergestellt, d. h., die Kontaktstellen 3 sind auf dem Boden der Aussparung 10 gebildet.
  • In Fig. 8 sind die Anschlußstifte der Komponente 4 mit der Kontaktstelle 3 auf dem Boden der Aussparung verlötet. Wie in den vorstehenden Varianten erwähnt, können die Anschlußstifte unter Verwendung von Lötpaste zeitgleich mit dem Verlöten der anderen oberflächenmontierten Komponenten verlötet werden.
  • In Fig. 9 und 10 ist die Komponente 4 mit einem Anschluß 4a zur elektrischen Verbindung an ihrem Boden statt mit Anschlußstiften versehen. Dieser Verbindungsanschluß 4a wird mit Hilfe einer Leitschicht mit der Kontaktstelle 3 elektrisch verbunden, die auf dem Boden der Aussparung 10 der Leiterplatte 1 plaziert ist. Bei der Leitschicht handelt es sich z. B. um eine Lötkugel oder einen Leitkleber. Der Vorteil dieses Montageverfahrens ist, daß mehrere Komponenten (4, 4') mit hoher Dichte in der Aussparung gemäß Fig. 9 montiert werden können, weshalb es für die Nacktchipmontage eines Halbleiters geeignet ist.
  • In Fig. 9 sind der Verbindungsanschluß 4a der Komponente und die Kontaktstelle 3 über eine Lötkugel 11 elektrisch verbunden. Die Lötkugel wird auf der Kontaktstelle 3 plaziert, und die Komponente 4 wird temporär so fixiert, daß ihr Anschluß auf der Lötkugel positioniert ist. Als Ergebnis werden der Anschluß der Komponente 4 und die Kontaktstelle 3 durch Schmelzen der Lötkugel miteinander verbunden.
  • In Fig. 10 sind der Verbindungsanschluß 4a und die Kontaktstelle 3 mit Hilfe einer zweistufigen vorstehenden Elektrode 12 sowie eines Leitklebers 13 elektrisch miteinander verbunden. Ein solches Verbindungsverfahren bezeichnet man als Bonden mittels Bolzenkontakthöcker (SBB). In Fig. 10 ist die zweistufige vorstehende Elektrode 12 an die Anschlußseite der Komponente 4 geklebt, und der Leitkleber 13 ist zwischen der vorstehenden Elektrode 12 und der Kontaktstelle 3 aufgetragen. Ansonsten kann der Leitkleber zwischen dem Komponentenanschluß und der vorstehenden Elektrode aufgetragen werden, nachdem die vorstehende Elektrode an die Kontaktstellenseite der Leiterplatte geklebt ist. Ein Klebharz 14 ist zwischen den Boden der Komponente 4 und den Boden der Aussparung 10 der Leiterplatte 1 gefüllt, um die Befestigungsstärke zu verbessern.
  • Fig. 11 zeigt einen Querschnitt einer Leiterplattenanordnung. In diesem Beispiel besteht ein Lautsprecher (oder ein Mikrofon) aus einer in der Leiterplatte 1 gebildeten Aussparung 16, einem Magnetschwingungsfilm 17, der so plaziert ist, daß er diese Aussparung abdeckt, und einem leitenden Wendelmuster 18, das gegenüber dem Magnetschwingungsfilm 17 ausgebildet ist.
  • Das Wendelmuster 18 kann unter Verwendung der Kupferfolie der Leiterplatte 1 wie in der Draufsicht von Fig. 12 hergestellt sein. Der Magnetschwingungsfilm 17 kann durch Auftragen einer Magnetbeschichtung auf Kunststoffilm hergestellt sein, z. B. aus Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN) oder Aramid, Papier oder Vliesstoff usw. Statt die Magnetbeschichtung aufzutragen, kann Magnetpulver dem Material des Kunststoffilms zugegeben sein. Der Umfang des kreisförmigen Magnetschwingungsfilms 17 ist an den Umfang der Aussparung 16 der Leiterplatte 1 durch Wärme oder mit Klebematerialien geklebt.
  • Fließt ein Wechselstromsignal in das Wendelmuster 18, durchquert ein durch das Signal erzeugter Wechselfluß den Magnetschwingungsfilm 17, wodurch der Magnetschwingungsfilm 17 schwingt. Dadurch ist ein Lautsprecher zur Umwandlung des elektrischen Signals in Filmschwingung gebildet. Schwingt dagegen der magnetisierte Magnetschwingungsfilm 17, ändert sich der mit dem Wendelmuster 18 zusammenhängende Magnetfluß. Dadurch fließt Wechselstrom im Wendelmuster 18. Auf diese Weise ist ein Mikrofon zur Umwandlung der Filmschwingung in elektrischen Strom gebildet.
  • Als Variante gemäß Fig. 13 braucht der Magnetschwingungsfilm 17 nicht magnetisiert zu sein, wenn eine weitere Aussparung 16' in der Rückseite der Leiterplatte 1 vorgesehen und ein Magnet 19 darin angeordnet ist. Das heißt, ein Lautsprecher oder Mikrofon vom Magnettyp setzt sich aus einem Magnetschwingungsfilm 17, einem Wendelmuster 18 und einem Magneten 19 zusammen. In einem solchen Lautsprecher oder Mikrofon ändert sich das Magnetfeld infolge des Magneten 19 mit der Schwingung des Magnetschwingungsfilms 17, wodurch Wechselstrom im Wendelmuster erzeugt wird. Andererseits schwingt der Magnetschwingungsfilm 17 infolge des im Wendelmuster fließenden Wechselstroms. Der Magnet 19 ist mit einem Kleber auf Epoxidbasis an den Boden der Aussparung 16' der Leiterplatte 1 geklebt.
  • In einer weiteren Variante gemäß Fig. 14 ist ein dünner Magnet (z. B. ein Gummimagnet) 20a an einen nichtmagnetischen Film 20, der einen Kunststoffilm aufweist, so geklebt, daß die Funktion des Films die gleiche wie die des o. g. magnetisierten Magnetschwingungsfilms ist. Daher ist in diesem Fall ein Lautsprecher oder Mikrofon mit einem sogenannten beweglichen Magneten (mm) gebildet.
  • In noch einer weiteren Variante gemäß Fig. 15 ist ein Lautsprecher oder Mikrofon mit einer beweglichen Spule (MC) bereitgestellt, indem ein leitendes Wendelmuster 21a auf dem nichtmagnetischen Schwingungsfilm 21, der einen Kunststoffilm aufweist, gebildet und mit der Leiterplatte 1 elektrisch verbunden ist. Elektrischer Wechselstrom fließt im Wendelmuster 21a, der mit dem Magnetfluß infolge des Magneten 19 zusammenhängt. Der Wechselstrom versetzt den Schwingungsfilm 21, auf dem das Wendelmuster 21a gebildet ist, in Schwingung. Schwingt dagegen der Schwingungsfilm 21, ändert sich der mit dem Wendelmuster 21a zusammenhängende Magnetfluß, wodurch Wechselstrom im Wendelmuster 21a fließt. Der Magnet 19 ist an den Boden der Aussparung 16 der Leiterplatte 1 mit einem Kleber auf Epoxidbasis geklebt.
  • Neben den vorgenannten Varianten lassen sich mehrere andere Varianten zum Aufbau eines Lautsprechers oder Mikrofons herstellen. Durch Ausbilden eines in eine Leiterplatte integrierten Lautsprechers oder Mikrofons können die Kosten für die Herstellung einer Anordnung gegenüber dem Fall erheblich gesenkt werden, in dem ein Lautsprecher oder Mikrofon als separate Komponente auf einer Leiterplatte montiert wird. In diesem Verfahren läßt sich eine zunehmend leichte und schmale Anordnung bereitstellen. Die Ausführungsform der Erfindung kann z. B. für solche elektrischen Geräte wie tragbare Telefone zum Einsatz kommen.
  • Wie zuvor erwähnt wurde, kann die Erfindung eine leichte und schmale Anordnung bereitstellen, indem eine Komponente in einer Öffnung oder in einer Aussparung aufgenommen ist, die in einer Leiterplatte gebildet ist, wodurch die Komponentendicke genauso groß wie die Dicke der Leiterplatte wird. In dieser Ausführungsform läßt sich die Fläche der Leiterplatte reduzieren, indem eine weitere Komponente auf der ersten Komponente montiert wird, und die Schaltungsmuster lassen sich problemlos gestalten.
  • Im Verfahren, in dem eine Aussparung zum Aufnehmen einer Komponente unter Verwendung einer mehrschichtigen Leiterplatte gebildet wird, kann das Schaltungsmuster auch durch Aufdrucken statt Ätzen ausgebildet werden. In der Erfindung können die o. g. Ausführungsformen und ihre Varianten kombiniert werden.

Claims (12)

1. Leiterplattenanordnung mit:
einer mehrschichtigen Leiterplatte (1) mit einer Aussparung (10) und einem in der Platte gebildeten Innenkontaktloch sowie einer in der Aussparung (10) der Leiterplatte (1) plazierten elektrischen Komponente (4),
dadurch gekennzeichnet, daß
ein Verbindungsanschluß (4a) auf einem Bodenabschnitt der elektrischen Komponente (4) gebildet ist, eine Kontaktstelle (3) auf einem Bodenabschnitt der Aussparung (10) gebildet ist und eine Leitschicht zwischen dem Verbindungsanschluß (4a) und der Kontaktstelle (3) vorgesehen ist, um den Verbindungsanschluß (4a) und die Kontaktstelle (3) elektrisch zu verbinden, wobei die Kontaktstelle (3) mit dem Innenkontaktloch elektrisch verbunden ist.
2. Leiterplattenanordnung nach Anspruch 1, wobei die elektrische Komponente (4), die in der Aussparung (10) der Leiterplatte (1) aufgenommen ist, wesentlich tiefer als eine Außenfläche der Leiterplatte (1) liegt.
3. Leiterplattenanordnung nach Anspruch 2, wobei eine zweite Komponente (5) auf der in der Aussparung (10) plazierten elektrischen Komponente (4) befestigt ist.
4. Leiterplattenanordnung nach Anspruch 2, wobei eine zweite Komponente (6, 7) so montiert ist, daß sie die elektrische Komponente (4) und die Aussparung (10) überspannt.
5. Leiterplattenanordnung nach Anspruch 2, wobei ein Bahnenteil (8) so vorgesehen ist, daß es die Aussparung (10) der Leiterplatte (1) abdeckt.
6. Leiterplattenanordnung nach Anspruch 5, wobei das Bahnenteil (8) mindestens eine Funktion hat, die aus der Gruppe ausgewählt ist, die aus elektrischer Isolierung, elektromagnetischer Abschirmung, Wärmesenke und. Feuchtigkeitsschutz besteht.
7. Leiterplattenanordnung nach Anspruch 5 oder 6, wobei eine zweite Komponente auf dem Bahnenteil (8) montiert ist.
8. Leiterplattenanordnung nach einem der Ansprüche 1 bis 7, wobei ein Dichtungsharz (9) in die Aussparung (10) der Leiterplatte (1) gefüllt ist.
9. Leiterplattenanordnung nach einem der Ansprüche 1 bis 8, wobei eine Lötkugel (11) als Leitschicht verwendet wird.
10. Leiterplattenanordnung nach einem der Ansprüche 1 bis 8, wobei eine zweistufige vorstehende Elektrode (12) als Leitschicht verwendet wird.
11. Leiterplattenanordnung nach einem der Ansprüche 1 bis 10, wobei eine Isolierschicht der Leiterplatte (1) aus einem komprimierbaren porösen Grundmaterial hergestellt ist, das mit Harz getränkt ist.
12. Leiterplattenanordnung nach einem der Ansprüche 1 bis 11, wobei das Innenkontaktloch genau unter dem Bodenabschnitt der elektrischen Komponente (4) liegt.
DE69626747T 1995-11-16 1996-11-15 Gedruckte Leiterplatte und ihre Anordnung Expired - Fee Related DE69626747T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29832895 1995-11-16

Publications (2)

Publication Number Publication Date
DE69626747D1 DE69626747D1 (de) 2003-04-24
DE69626747T2 true DE69626747T2 (de) 2003-09-04

Family

ID=17858245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69626747T Expired - Fee Related DE69626747T2 (de) 1995-11-16 1996-11-15 Gedruckte Leiterplatte und ihre Anordnung

Country Status (4)

Country Link
US (1) US6324067B1 (de)
EP (1) EP0774888B1 (de)
CN (1) CN1094717C (de)
DE (1) DE69626747T2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036049A1 (de) * 2006-08-02 2008-02-07 Adc Automotive Distance Control Systems Gmbh Elektronische Baugruppe, Verfahren zur Herstellung einer derartigen elektronischen Baugruppe, sowie Strahlungssensor-Baugruppe mit einer derartigen elektronischen Baugruppe
DE102008047088A1 (de) * 2008-09-12 2010-03-18 Jabil Circuit Inc., St. Petersburg Optisches Modul für ein Mobiltelefon
DE102010022204A1 (de) * 2010-05-20 2011-11-24 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE112015007224B4 (de) 2015-12-23 2022-06-30 Intel Corporation Umgekehrt montiertes Gull-Wing Elektronikgehäuse
DE102015118920B4 (de) 2014-11-05 2023-08-10 Infineon Technologies Austria Ag Leiterplatte und Verfahren
DE112016000586B4 (de) 2015-02-03 2023-10-12 Autonetworks Technologies, Ltd. Schaltungsanordnung

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063709B2 (ja) * 1997-11-05 2000-07-12 日本電気株式会社 電子部品の実装構造、搭載用基板および電子部品の搭載方法
US6486544B1 (en) * 1998-09-09 2002-11-26 Seiko Epson Corporation Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US6570994B1 (en) * 1999-03-25 2003-05-27 Agere Systems Inc. Field layer speaker for consumer products
TW483074B (en) * 1999-05-14 2002-04-11 Seiko Epson Corp Semiconductor apparatus, its manufacturing method, circuit board and electronic machine
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
EP1814154A1 (de) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Verfahren zu ihrer Herstellung
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6459593B1 (en) * 2000-08-10 2002-10-01 Nortel Networks Limited Electronic circuit board
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US7439616B2 (en) 2000-11-28 2008-10-21 Knowles Electronics, Llc Miniature silicon condenser microphone
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
EP1821570B1 (de) * 2000-11-28 2017-02-08 Knowles Electronics, LLC Miniatursiliciumkondensatormikrofon und Herstellungsverfahren dafür
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
GB2370421A (en) * 2000-12-22 2002-06-26 Ubinetics Printed circuit board with recessed component
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002281134A (ja) * 2001-03-16 2002-09-27 Nec Corp マイクユニット実装構造
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US7015616B2 (en) * 2002-04-01 2006-03-21 Honeywell International, Inc. System and method for providing coil retention in the rotor windings of a high speed generator
US6680530B1 (en) 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP2004254138A (ja) * 2003-02-20 2004-09-09 Sanyo Electric Co Ltd コンデンサマイクロホン
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP2004288820A (ja) * 2003-03-20 2004-10-14 Alps Electric Co Ltd 電子回路モジュールおよびその製造方法
JP2005011837A (ja) * 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
FI20031341L (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
TW200404706A (en) * 2003-12-05 2004-04-01 Chung Shan Inst Of Science Composite material structure for rotary-wings and its producing method
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するlsiパッケージ、外部とのインターフェース機能を備えたlsiパッケージを有する実装体、外部とのインターフェース機能を備えたlsiパッケージを有する実装体の製造方法
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP4028863B2 (ja) 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
KR20060026130A (ko) * 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US7317250B2 (en) * 2004-09-30 2008-01-08 Kingston Technology Corporation High density memory card assembly
DE102004062547A1 (de) * 2004-12-28 2006-07-13 Siemens Ag Elektrische Baugruppe mit ineinander angeordneten Schaltungsträgern
DE102005002751B4 (de) * 2005-01-20 2012-06-14 Alre-It Regeltechnik Gmbh Leiterplatte mit funktionalem Element und Verfahren zur Positionisierung eines funktionalen Elements auf einer Leiterplatte
US20060162957A1 (en) * 2005-01-24 2006-07-27 Jorg Kindermann Printed circuit board, printed circuit module and method for producing a printed circuit board
US7968371B2 (en) * 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate
EP1691591A1 (de) * 2005-02-09 2006-08-16 Optimum Care International Tech. Inc. Leiterplatte mit Ausnehmungen um elektronischen Komponenten einzufügen
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
US20060203457A1 (en) * 2005-03-14 2006-09-14 Tyco Electronics Power Systems, Inc. Z-axis component connections for use in a printed wiring board
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
US7788801B2 (en) * 2005-07-27 2010-09-07 International Business Machines Corporation Method for manufacturing a tamper-proof cap for an electronic module
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US20070095564A1 (en) * 2005-11-02 2007-05-03 Ron Kozenitzky Thin printed circuit board
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US20070111598A1 (en) * 2005-11-14 2007-05-17 Quilici James E Electrical connector assemblies and methods of fabrication
KR20070056816A (ko) * 2005-11-30 2007-06-04 주식회사 유컴테크놀러지 무선주파수인식 시스템
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4654897B2 (ja) * 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP4848752B2 (ja) * 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JPWO2007069427A1 (ja) * 2005-12-15 2009-05-21 パナソニック株式会社 電子部品内蔵モジュールとその製造方法
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
TW200742515A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Printed-circuit board, and method for manufacturing the same
WO2007094123A1 (ja) * 2006-02-14 2007-08-23 Murata Manufacturing Co., Ltd. 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
KR100659510B1 (ko) * 2006-02-16 2006-12-20 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP2007317806A (ja) * 2006-05-24 2007-12-06 Fujitsu Ltd プリント基板ユニット
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
JP5168863B2 (ja) * 2006-09-20 2013-03-27 日本電気株式会社 プリント配線板製造方法
US7894622B2 (en) 2006-10-13 2011-02-22 Merry Electronics Co., Ltd. Microphone
KR100776189B1 (ko) * 2006-10-16 2007-11-16 주식회사 비에스이 마이크로폰을 연성인쇄회로기판에 실장하는 실장방법
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
WO2008088682A2 (en) 2007-01-11 2008-07-24 Keyeye Communications Wideband planar transformer
US8203418B2 (en) * 2007-01-11 2012-06-19 Planarmag, Inc. Manufacture and use of planar embedded magnetics as discrete components and in integrated connectors
KR101481682B1 (ko) * 2007-04-09 2015-01-12 삼성디스플레이 주식회사 터치스크린 표시장치
KR100885899B1 (ko) * 2007-04-27 2009-02-26 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN101296566B (zh) 2007-04-29 2011-06-22 鸿富锦精密工业(深圳)有限公司 电气元件载板及其制造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US7712210B2 (en) * 2007-06-07 2010-05-11 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion
GB2451921A (en) * 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
GB2451908B (en) * 2007-08-17 2009-12-02 Wolfson Microelectronics Plc Mems package
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
DE102008021750A1 (de) * 2008-04-30 2009-11-05 Endress + Hauser Gmbh + Co. Kg Elektronisch identifizierbare mit Bauteilen bestückte Leiterplatte und Verfahren zu deren Herstellung
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
US8395054B2 (en) * 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
EP2405727A1 (de) * 2009-04-02 2012-01-11 Panasonic Corporation Herstellungsverfahren für eine leiterplatte und leiterplatte
US20110051352A1 (en) * 2009-09-02 2011-03-03 Kim Gyu Han Stacking-Type USB Memory Device And Method Of Fabricating The Same
EP2481270A1 (de) * 2009-09-24 2012-08-01 Option Anordnung von kontaktpads eines gepackten systems mit einer platine und integrierten elektronischen elementen
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
US8649183B2 (en) * 2011-02-10 2014-02-11 Mulpin Research Laboratories, Ltd. Electronic assembly
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
DE102011051946A1 (de) * 2011-07-19 2013-01-24 Dorma Gmbh + Co. Kg Türöffner mit Mitteln zur Erfassung der Position von beweglichen Bauteilen des Türöffners
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
CN103828043B (zh) * 2011-09-07 2017-11-24 株式会社村田制作所 模块的制造方法及模块
WO2013066343A1 (en) 2011-11-04 2013-05-10 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
CN102739825A (zh) * 2012-06-13 2012-10-17 惠州Tcl移动通信有限公司 一种主板结构及移动通讯终端
US9648744B2 (en) * 2012-07-24 2017-05-09 Apple Inc. Ejectable component assemblies in electronic devices
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140158414A1 (en) * 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
CN103281876A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 凹坑埋置型电路基板立体组装方法
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
DE102014105754B4 (de) * 2014-04-24 2022-02-10 USound GmbH Lautsprecheranordnung mit leiterplattenintegriertem ASIC
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
EP2988577A1 (de) * 2014-08-20 2016-02-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN105025656A (zh) * 2015-07-24 2015-11-04 西安乾易企业管理咨询有限公司 一种减小装焊厚度的pcb板及其制作方法
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6602132B2 (ja) * 2015-09-24 2019-11-06 キヤノン株式会社 プリント回路板
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
CN106206332B (zh) * 2016-07-17 2019-04-05 山东华芯电子有限公司 一种集成电路封装结构的制造方法
USD877099S1 (en) * 2017-03-15 2020-03-03 Sumitomo Electric Industries, Ltd. Flexible printed wiring board for a module
US10390455B2 (en) * 2017-03-27 2019-08-20 Raytheon Company Thermal isolation of cryo-cooled components from circuit boards or other structures
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors
KR102397905B1 (ko) 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
CN109121293B (zh) * 2018-09-30 2020-05-15 西安易朴通讯技术有限公司 印刷电路板组件及电子设备
WO2020181559A1 (zh) * 2019-03-14 2020-09-17 华为技术有限公司 加工电路板的方法、电路板、电子器件、终端设备
JP7024919B2 (ja) * 2019-07-09 2022-02-24 株式会社村田製作所 回路基板
CN112312678A (zh) * 2019-09-29 2021-02-02 成都华微电子科技有限公司 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
US10980115B1 (en) * 2020-06-05 2021-04-13 Littelfuse, Inc. Flexible harness assembly for surface mounted devices
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
US11641720B2 (en) * 2020-09-18 2023-05-02 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US12159825B2 (en) * 2021-03-10 2024-12-03 Intel Corporation Dielectric-to-metal adhesion promotion material
US11915986B2 (en) * 2022-02-28 2024-02-27 Texas Instruments Incorporated Ceramic semiconductor device package with copper tungsten conductive layers
CN114615594A (zh) * 2022-03-01 2022-06-10 维沃移动通信有限公司 集成电路组件和电子设备

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
JPS6034880B2 (ja) * 1976-12-06 1985-08-10 凸版印刷株式会社 振動板の製造方法
US4188513A (en) * 1978-11-03 1980-02-12 Northern Telecom Limited Electret microphone with simplified electrical connections by printed circuit board mounting
DE2920012C2 (de) 1979-05-17 1988-09-29 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte
DE3019207A1 (de) 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS59175150A (ja) * 1983-03-24 1984-10-03 Sharp Corp 電子部品の取付構造
JPS59181650A (ja) * 1983-03-31 1984-10-16 Canon Inc 回路素子を封入したプリント板
JPS6057999A (ja) 1983-09-09 1985-04-03 日本電気株式会社 多層配線板
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
DE3346461A1 (de) * 1983-12-22 1985-07-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer fernsprechstation
US4677528A (en) 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS62156847A (ja) 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法
US4871608A (en) * 1986-12-10 1989-10-03 Ngk Spark Plug Co., Ltd. High-density wiring multilayered substrate
US4770922A (en) * 1987-04-13 1988-09-13 Japan Gore-Tex, Inc. Printed circuit board base material
JP2549393B2 (ja) * 1987-10-02 1996-10-30 新光電気工業株式会社 回路基板の製造方法
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
US5139851A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US5139852A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
JPH0239587A (ja) * 1988-07-29 1990-02-08 Oki Electric Ind Co Ltd 高密度実装プリント板
JPH0287695A (ja) * 1988-09-26 1990-03-28 Mitsubishi Electric Corp 面実装電子部品付きプリント配線板
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
JPH02268489A (ja) * 1989-04-11 1990-11-02 Toyo Commun Equip Co Ltd 密封収納構造を有したプリント基板
JPH02268490A (ja) * 1989-04-11 1990-11-02 Toyo Commun Equip Co Ltd 収納部を有したプリント基板
JPH02301183A (ja) * 1989-05-15 1990-12-13 Toshiba Corp 実装型回路部品の製造方法
JPH02301182A (ja) * 1989-05-16 1990-12-13 Matsushita Electric Ind Co Ltd 薄型実装構造の回路基板
US5116440A (en) * 1989-08-09 1992-05-26 Risho Kogyo Co., Ltd. Process for manufacturing multilayer printed wiring board
US4964019A (en) 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
JPH03230597A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置の実装構造
DE4022829A1 (de) * 1990-07-18 1992-01-23 Werner Vogt Tragbare speicherkarte
JPH0479360A (ja) 1990-07-23 1992-03-12 Nec Corp 半導体装置
JPH04212446A (ja) 1990-09-04 1992-08-04 Soshin Denki Kk 厚膜ハイブリッドic
JPH04263493A (ja) * 1991-02-18 1992-09-18 Ibiden Co Ltd プリント配線板の製造方法
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
US5274701A (en) * 1991-05-29 1993-12-28 Northern Telecom Limited Telephone alerter
JPH0529747A (ja) * 1991-07-19 1993-02-05 Akai Electric Co Ltd 印刷配線基板
JPH0582710A (ja) 1991-09-20 1993-04-02 Hitachi Ltd 半導体装置の実装構造
JPH05109952A (ja) 1991-10-15 1993-04-30 Fujitsu Ltd 半導体モジユール
JPH05160540A (ja) * 1991-12-04 1993-06-25 Seiko Epson Corp 回路基板ユニット
US5367764A (en) 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JPH05226803A (ja) * 1992-02-10 1993-09-03 Matsushita Electric Works Ltd 実装回路基板
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
JP2823029B2 (ja) 1992-03-30 1998-11-11 日本電気株式会社 マルチチップモジュール
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3006957B2 (ja) * 1992-05-13 2000-02-07 松下電器産業株式会社 半導体装置の実装体
JPH066043A (ja) * 1992-06-17 1994-01-14 Tanaka Kikinzoku Kogyo Kk プリント配線基板
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
KR940008054A (ko) * 1992-09-01 1994-04-28 김광호 반도체 패키지의 실장구조
JPH0730059A (ja) * 1993-06-24 1995-01-31 Nec Corp マルチチップモジュール
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
CN1075338C (zh) 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5386343A (en) * 1993-11-12 1995-01-31 Ford Motor Company Double surface mount technology for electronic packaging
US5650918A (en) 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
EP0658937A1 (de) 1993-12-08 1995-06-21 Hughes Aircraft Company Aus dielektrischen Bändern hergestellter vertikaler Stapel integrierter Schaltungen aus diskreten Trägern
US5640051A (en) 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
JPH07193164A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体集積回路装置
JP3152559B2 (ja) * 1994-04-04 2001-04-03 イビデン株式会社 半導体搭載基板
JPH07288385A (ja) 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5550403A (en) 1994-06-02 1996-08-27 Lsi Logic Corporation Improved laminate package for an integrated circuit and integrated circuit having such a package
JPH07254766A (ja) * 1994-07-21 1995-10-03 Akai Electric Co Ltd 印刷配線基板
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5541450A (en) 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5542175A (en) 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5583376A (en) 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
US5701233A (en) 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5616888A (en) 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
US5763947A (en) 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036049A1 (de) * 2006-08-02 2008-02-07 Adc Automotive Distance Control Systems Gmbh Elektronische Baugruppe, Verfahren zur Herstellung einer derartigen elektronischen Baugruppe, sowie Strahlungssensor-Baugruppe mit einer derartigen elektronischen Baugruppe
DE102008047088A1 (de) * 2008-09-12 2010-03-18 Jabil Circuit Inc., St. Petersburg Optisches Modul für ein Mobiltelefon
DE102008047088B4 (de) * 2008-09-12 2019-05-29 Jabil Circuit Inc. Kamera-Modul für ein Mobiltelefon
DE102010022204A1 (de) * 2010-05-20 2011-11-24 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE102010022204A8 (de) * 2010-05-20 2012-05-16 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
US9084366B2 (en) 2010-05-20 2015-07-14 Epcos Ag Electric component having a shallow physical shape, and method of manufacture
DE102010022204B4 (de) * 2010-05-20 2016-03-31 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE102015118920B4 (de) 2014-11-05 2023-08-10 Infineon Technologies Austria Ag Leiterplatte und Verfahren
DE112016000586B4 (de) 2015-02-03 2023-10-12 Autonetworks Technologies, Ltd. Schaltungsanordnung
DE112015007224B4 (de) 2015-12-23 2022-06-30 Intel Corporation Umgekehrt montiertes Gull-Wing Elektronikgehäuse

Also Published As

Publication number Publication date
CN1156949A (zh) 1997-08-13
EP0774888A3 (de) 1998-10-07
US6324067B1 (en) 2001-11-27
CN1094717C (zh) 2002-11-20
EP0774888B1 (de) 2003-03-19
EP0774888A2 (de) 1997-05-21
DE69626747D1 (de) 2003-04-24

Similar Documents

Publication Publication Date Title
DE69626747T2 (de) Gedruckte Leiterplatte und ihre Anordnung
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE69507459T2 (de) Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
DE102012216101B4 (de) Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10220982B4 (de) Sensor für schwach magnetische Felder unter Verwendung der Herstellungstechnik für gedruckte Leiterplatten und Verfahren zum Herstellen eines solchen Sensors
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
JPH02198187A (ja) プリント配線板
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102020120758A1 (de) Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger
DE10220983B4 (de) Sensor für schwach magnetische Felder unter Verwendung der Herstellungstechnik für gedruckte Leiterplatten und Verfahren zum Herstellen eines solchen Sensors
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE4320316C1 (de) Leiterplatte, Mehrlagenleiterplatte-Innenlage und Mehrlagenleiterplatte sowie Verfahren zur Herstellung derselben
JPH02241078A (ja) シールド層を備えるプリント配線板
DE69723001T2 (de) Gedruckte Leiterplatte und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee