-
Gemäß dem Oberbegriff von Anspruch 1 bezieht sich die vorliegende
Erfindung auf ein Verfahren zur Herstellung einer Halbleiteranordnung.
-
Ein Verfahren dieser Art und eine nach diesem Verfahren hergestellte
Anordnung sind unter anderem aus US-Patent 4 757 359 bekannt. Die dort beschriebene
Antisicherung weist eine, zwischen zwei Elektroden angeordnete, dünne Siliciumoxidschicht in
einer Stärke zwischen 8 und 1,1 nm auf. Sobald zwischen den Elektroden eine Spannung
angelegt wird, fließt durch das Oxid ein Fowler-Nordheim-Durchtunnelungsstrom. Bei
einer bestimmten Ladungsmenge wird zwischen den Elektroden eine leitende Verbindung
hergestellt. Das Element kann auf diese Weise programmiert werden und kann, zum
Beispiel als Speicherelement, zusammen mit identischen Elementen einen programmierbaren
Festspeicher (PROM) bilden. Zur Programmierung der bekannten Antisicherung wird eine
Spannung von 10 V, vorzugsweise 15 V, eingesetzt. Oftmals ist es wünschenswert, eine
niedrigere Spannung, d. h. unter 10 V, zu verwenden; dieses ist jedoch unmöglich, da die
Programmierungszeiten angesichts der obigen Stärke der Oxidschicht zu lang wären. Eine
weitere Reduzierung der Dicke des Oxids der Antisicherung, wodurch die Nachteile
zumindest zum Teil eliminiert werden könnten, hat den Nachteil, dass es mit Schwierigkeiten
verbunden ist, solche dünne Schichten auf reproduzierbare Weise herzustellen. Im
Allgemeinen ist der Zeitraum, welcher zur Ausbildung einer Oxidschicht von 5 mm erforderlich
ist, für ein normales IC-Verfahren viel zu kurz. Darüber hinaus erweist sich die Qualität
solcher extrem dünner Oxidschichten, insbesondere auf Grund des Vorhandenseins von
Defekten, oftmals als zu schlecht. Die veröffentlichte Japanische Patentanmeldung 63 215
061 offenbart die Verwendung einer lokalen Stickstoffimplantation, um Oxidschichten
unterschiedlicher Stärke, jedoch nicht in Verbindung mit einem EEPROM, welcher eine, von
der Kanalzone getrennte Tunnelzone aufweist, herzustellen.
-
Es ist unter anderem Aufgabe der vorliegenden Erfindung, ein Verfahren
vorzusehen, mit welchem es möglich ist, eine Oxidschicht mit einer Dicke unter 8 nm in
guter Qualität auf reproduzierbare Weise herzustellen.
-
Gemäß der vorliegenden Erfindung wird das in dem Oberbegriff von
Anspruch 1 rezitierte Verfahren gemäß dem kennzeichnenden Teil von Anspruch 1 ausgeführt.
-
Ein Ausführungsbeispiel, in welchem vorteilhafte Ergebnisse erzielt werden,
ist dadurch gekennzeichnet, dass der Halbleiterkörper mittels einer Implantation aus
Stickstoffionen in einer Konzentration, welche zwischen 2,10¹&sup4; pro cm² und 5,10¹&sup4; pro cm² liegt,
dotiert wird.
-
Ein weiteres bevorzugtes Ausführungsbeispiel eines Verfahrens gemäß der
Erfindung ist dadurch gekennzeichnet, dass der Halbleiterkörper ebenfalls mit einem nicht
flüchtigen Speicherelement in Form eines Feldeffekttransistors mit schwebendem Gate
versehen wird, welches durch Tunneloxid von der Oberfläche des Halbleiterkörpers lokal
getrennt ist, dass während der Stickstoffdotierung die Oberfläche im Bereich des
vorzusehenden Tunneloxids gegen diese Dotierung maskiert wird, und dass gleichzeitig mit der zur
Ausbildung der Siliciumoxidschicht durchgeführten Oxidation ebenfalls das Tunneloxid bis
zu einer Dicke vorgesehen wird, welche größer als die Stärke der Siliciumoxidschicht der
Antisicherung ist. Dieser weitere Aspekt der Erfindung basiert auf der Erkenntnis, dass
durch eine simultane Oxidation eines nicht mit Stickstoff dotierten Teils des
Siliciumkörpers eine Oxidschicht vorgesehen wird, welche dicker als das Oxid der Antisicherung,
jedoch noch immer dünn genug, zum Beispiel 10 nm, für Fowler-Nordheim-Strom ist, wie
dieser zum Laden oder Entladen eines schwebenden Gates verwendet wird. Der Einsatz
desselben macht es möglich, einen löschbaren, nicht flüchtigen Speicher, wie zum Beispiel
einen EEPROM, in welchem die Textinformationen gelöscht werden können, mit einem
PROM, welcher nicht gelöscht werden kann, dessen Elemente jedoch neben den oben
beschriebenen Vorteilen den zusätzlichen Vorteil haben, dass diese wesentlich kleiner als die
EEPROM-Zellen sind und infolgedessen besonders für Daten geeignet sind, welche
lediglich einmal eingegeben werden müssen, zu verbinden. Ein bevorzugtes
Ausführungsbeispiel dieses Verfahrens ist dadurch gekennzeichnet, dass, angesichts einer bestimmten
Konzentration der Stickstoffatome, die Oxidation so durchgeführt wird, dass die Dicke des
Tunneloxids etwa 10 nm und die Dicke der Siliciumoxidschicht der Antisicherung maximal
etwa 6 nm beträgt.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im Folgenden näher beschrieben. Es zeigen:
-
Fig. 1 - einen Querschnitt eines programmierbaren Halbleiterelements in
einigen Herstellungsstadien;
-
Fig. 2 - eine graphische Darstellung der Relation zwischen der Stärke der
Oxidschicht und der Dauer des Oxidationsverfahrens;
-
Fig. 3 - einen Querschnitt einer zweiten Halbleiteranordnung, welche
nach einem Verfahren gemäß der Erfindung hergestellt wurde; sowie
-
Fig. 4 - einige Stadien der Herstellung dieser Halbleiteranordnung.
-
Fig. 1 zeigt einen Querschnitt einer Antisicherung, welche nach einem
Verfahren gemäß der Erfindung hergestellt wurde. Die dargestellte Antisicherung kann einen
programmierbaren Festspeicher (PROM) oder ein PLD (programmierbares logisches
Bauelement) bilden. In weiteren Versionen kann das Element eingesetzt werden, um eine
selektive Verbindung in einem integrierten Schaltkreis, zum Beispiel zur Redundanz, zu
bilden. Die Anordnung kann einen Siliciumkörper mit einer Oberflächenzone 1 eines ersten
Leitfähigkeitstyps, in diesem Beispiel des p-Typs, darstellen, welcher an eine Oberfläche 2
angrenzt. Die Antisicherung weist eine, auf der Oberfläche 2 ausgebildete, dünne Schicht 3
aus Siliciumoxid und zwei Elektroden, eine auf jeder Seite der Siliciumoxidschicht 3, auf.
Eine dieser Elektroden wird durch eine Oberflächenzone 4 des zweiten, zu dem ersten
entgegengesetzten Leitfähigkeitstyps, in diesem Beispiel also des n-Typs, gebildet, welche in
dem Siliciumkörper 1 vorgesehen ist. Die andere Elektrode 5 wird durch eine leitende
Schicht gebildet, welche auf der Siliciumoxidschicht 3 vorgesehen ist. In diesem Beispiel
wird die Elektrode 5 durch n-dotiertes, polykristallines Silicium, oder auch Polysilicium
genannt, gebildet, jedoch liegt es auf der Hand, dass die Elektrode 5 alternativ ebenfalls aus
einem geeigneten Metall statt aus Polysilicium vorgesehen werden kann. Die
Siliciumoxidschicht 3 ist lateral durch dickeres Feldoxid 6 begrenzt.
-
In dem in Fig. 1 dargestellten Zustand sind die Elektrode 5 und die Zone 4
voneinander elektrisch isoliert. Die Antisicherung kann dadurch programmiert werden, dass
eine Spannung zwischen der Zone 4 und der Elektrode 5 angelegt wird, wodurch die
Leitung an der Oxidschicht 3 nach einer bestimmten Zeit ansteigt. Die Dicke der Oxidschicht
wird so gering wie möglich gewählt, um sowohl die Programmierungszeit als auch die
Programmierungsspannung auf geeigneten, niedrigen Pegeln, zum Beispiel unter 1 ms bzw. 10
V, zu halten. In diesem Beispiel liegt die Dicke der Oxidschicht zwischen 5 und 6 nm. Eine
solche Zelle kann bei einer Spannung von etwa 8 V innerhalb von 0,2 ms programmiert
werden. Während der Programmierung findet an dem Oxid ein elektrischer Durchbruch
lokal statt, so dass eine leitende Verbindung zwischen den Elektroden 4 und 5 hergestellt
wird. Der Widerstand dieser Verbindung kann zwischen etwa 100 Ohm und etwa 1000
Ohm variieren.
-
Die Zelle kann als Speicherelement in einem PROM verwendet werden,
wobei die Zone 3 mit einer der Source- und Drainzonen eines selektiven MOST verbunden
ist oder einen Teil derselben bildet.
-
Es wird nun ein Verfahren unter Bezugnahme auf die Fig. 1b - 1d
beschrieben, durch welches eine extrem dünne Oxidschicht 3 hoher Qualität auf reproduzierbare
Weise vorgesehen werden kann. Das Verfahren beginnt in Fig. 1b mit dem p-leitenden
Siliciumsubstrat 1, welches auf übliche Weise mit dem Feldoxid 6 versehen wird. An der
Stelle, an welcher das Oxid 3 der Antisicherung in einem späteren Stadium aufgetragen wird,
wird eine etwa 30 nm dicke Oxidschicht 7, zum Beispiel gleichzeitig mit dem Aufbringen
von Gateoxid an einer anderen Stelle des Schaltkreises, vorgesehen. Der Halbleiterkörper 1
wird für die auszubildende, n-leitende Zone 4 durch Implantation 8 von z. B. Phosphorionen
mit einem Fremdatom vom n-Typ dotiert. Danach wird die Oxidschicht 7 entfernt. In einer
nächsten, in Fig. 1c dargestellten Stufe wird in dem Bereich der auszubildenden
Antisicherung eine Stickstoffimplantation 9 durchgeführt. Die Implantationsenergie kann so gewählt
werden, dass das Feldoxid 6 das darunter liegende Silicium gegen Implantation maskiert.
An anderer Stelle des Schaltkreises, an welcher die Oberfläche nicht mit dickem Feldoxid
versehen ist, kann die Oberfläche auf übliche Weise, zum Beispiel mit einer
Photolackschicht, maskiert werden. Die Implantierungsdosis kann in Abhängigkeit der gewünschten
Oxidstärke und der Umstände, unter welchen die Oxidation durchgeführt wird, gewählt
werden. In dem vorliegenden Beispiel beträgt die Implantierungsdosis etwa 4,10¹&sup4; Ionen
pro cm². Nach Entfernen der Photolackschichten wird das Oxid 3 der Antisicherung durch
thermische Oxidation (Fig. 1d) aufgebracht. Dieser Verfahrensschritt wird zum Beispiel 15
Minuten lang bei 900ºC in einer N&sub2;/O&sub2;/HCl enthaltenden Atmosphäre ausgeführt. Es hat
sich gezeigt, dass unter diesen Umständen eine Oxidschicht von etwa 5 nm im Bereich der
n-Implantation gebildet wird. In Fig. 2 zeigt Kurve A die Relation zwischen der auf der
Horizontalachse graphisch dargestellten (in Minuten) Oxidationszeit t und der auf der
Vertikalachse graphisch dargestellten (in nm) Oxidstärke d. Das V erfahren beginnt mit einer
dünnen Oxidschicht von etwa 2 nm, welche auf der Oberfläche durch natürliche Ursachen
vorhanden ist. Es findet einige Minuten, bis zu t&sub0;, kein bzw. im Wesentlichen kein
Wachstum statt, was insbesondere von der Stickstoffdotierung abhängig ist. Ausgehend von t&sub0;
wächst das Oxid mit einer, für die oben erwähnten Verhältnisse normalen Geschwindigkeit
und hat binnen weniger Minuten eine Stärke von 5 nm erreicht. Zum Vergleich zeigt Kurve
B die Relation zwischen der Oxidationsstärke und der Oxidationszeit bei nicht mit
Stickstoff dotiertem Silicium. Die Dicke von 5 nm wird innerhalb kurzer Zeit, in diesem Beispiel
binnen 4 Minuten, erreicht, welche im Allgemeinen für eine reproduzierbare
Massenfertigung zu kurz ist. Die Erklärung der Differenz zwischen den beiden Kurven ist in der
Tatsache begründet, dass durch die Stickstoffimplantation eine dünne Siliciumnitridschicht von
etwa 1 nm Dicke auf der Oberfläche gebildet wird, welche das darunter liegende Silicium
gegen Oxidation maskiert, so dass das ausgebildete, genetische Oxid von 2 nm nicht dicker
wird. Während des Oxidationsschritts wird das Siliciumnitrid zuerst in Siliciumoxid
umgewandelt. Erst nach völligem Verschwinden des Nitrids setzt das Oxid sein Wachstum mit
der normalen, in Kurve B dargestellten Wachstumsgeschwindigkeit fort.
-
Die in der oben beschriebenen Weise vorgesehene Oxidschicht von 5 nm
wies trotz ihrer geringen Stärke eine ausgezeichnete Qualität auf und war praktisch
defektfrei. Dadurch eignet sich das hier beschriebene Verfahren zur Herstellung eines PROMs mit
einer großen Anzahl Speicherelementen in Form von Antisicherungen, welche bei einer
verhältnismäßig niedrigen Spannung programmiert werden können.
-
Fig. 3 zeigt einen Querschnitt einer Halbleiteranordnung, bei welcher eine
Antisicherung gemäß dem vorhergehenden Ausführungsbeispiel mit einem löschbaren,
nicht flüchtigen Speicher, wie zum Beispiel einem EEPROM, kombiniert wird. Zusammen
mit einem Auswahltransistor, welcher in der Zeichnung nicht dargestellt ist, kann die
Antisicherungszelle einen Teil eines einmalig programmierbaren ROMs darstellen. Die im
linken Teil der Zeichnung abgebildete Antisicherung wurde in Bezug auf die Bauelemente,
welche diesen in dem vorhergehenden Ausführungsbeispiel entsprechen, mit den gleichen
Bezugsziffern versehen und weist auch in diesem Fall zwischen der Elektrode 5 und der
Oberflächenzone 4 eine etwa 5 nm dicke Oxidschicht 3 auf. Das nicht flüchtige
Speicherelement weist einen Floating-Gate-MOST mit einer n-leitenden Source- und Drainzone
12 und 13 auf, welche in der p-leitenden Zone 1 vorgesehen sind. Die schwebende Gate-
Elektrode 15 ist über der Kanalzone zwischen der Source- und der Drainzone vorgesehen,
ist von der Kanalzone durch ein Gateoxid 14 getrennt und bildet, wie bekannt, einen
Speicherplatz für Informationen in Form einer elektrischen Ladung. Der Transistor weist
weiterhin eine normale Steuerelektrode 16 auf, welche von der schwebenden Gate-Elektrode
15 durch eine dünne Isolationsschicht 17 getrennt ist. Die elektrische Ladung kann der
schwebenden Gate-Elektrode 15 über das dünne Tunneloxid 18, welches zwischen der
schwebenden Gate-Elektrode und einer n-leitenden Oberflächenzone 19 in dem
Halbleiterkörper 1 lokal ausgebildet ist, zugeführt (bzw. von dieser zurückübertragen) werden. Das
Tunneloxid kann oberhalb der Drainzone 12 vorgesehen werden. In dem vorliegenden Aus-
Führungsbeispiel ist das Tunneloxid außerhalb der Zone des Transistors 11 vorgesehen. Der
zugeordnete Teil der schwebenden Gate-Elektrode ist mit dem Abschnitt der Gate-
Elektrode 15 oberhalb der Kanalzone außerhalb der Zeichnungsebene, welcher durch den
verbindenden Teil 20 schematisch gekennzeichnet ist, verbunden. Eine spezifische Stärke
des Tunneloxids 18 sind 10 nm.
-
Unter Bezugnahme auf Fig. 4 wird ein Verfahren beschrieben, in welchem
das Tunneloxid 18 gleichzeitig mit dem Oxid 3 der Antisicherung hergestellt wird. Diese
Figuren zeigen lediglich den Teil des Halbleiterkörpers 1, welcher die Antisicherung und
das Tunneloxid der schwebenden Gate-Elektrode aufweist. Der Floating-Gate-MOST 11
selbst ist in Fig. 4 nicht dargestellt. Fig. 4a zeigt das Stadium, in welchem der
Siliciumkörper 1 mit dem dicken Feldoxid 6 versehen und die Oberfläche der aktiven Zonen mit einer
30 nm dicken Gateoxidschicht 14 bedeckt wird. In den Teilen der mit dem Gateoxid 14
bedeckten Oberfläche wird zum Zwecke der auszubildenden n-leitenden Zonen 4 der
Antisicherung und der n-leitenden Zone 19 unterhalb des Tunneloxids eine, durch Pfeile 21
dargestellte n-Dotierung, zum Beispiel Phosphor, durch Ionenimplantation vorgesehen. Die
Implantationsenergie wird so gewählt, dass die Ionen nicht durch das Feldoxid 6 dringen. In
einer nächsten Stufe, Fig. 4b, wird über der auszubildenden Zone des Tunneloxids eine
Implantationsmaske in Form einer Photolackschicht 22 vorgesehen, wobei der Bereich der
Antisicherung frei bleibt. In ähnlicher Weise wie in dem vorangegangenen Beispiel wird
der auszubildende Bereich der Antisicherung, wie durch Pfeile 23 dargestellt, durch
Implantation von Stickstoffionen mit Stickstoff dotiert, so dass eine dünne Schicht 24 aus
Siliciumnitrid lokal ausgebildet wird, welche die Oxidation stoppt. Nach der Implantation
wird die Maske 22 auf übliche Weise entfernt. Danach wird eine neue Maske 25 (Fig. 4c)
vorgesehen, welche die Bereiche, in welchen Transistoren, wie zum Beispiel der Floating-
Gate-MOST 11, auszubilden sind, maskiert, die Bereiche der Antisicherung und des
Tunneloxids jedoch frei lässt. Das Gateoxid 14 der nicht maskierten Oberflächenbereiche wird
sodann durch Ätzen abgetragen; danach kann die Maske 25 ebenfalls entfernt werden. Nun
wird durch thermische Oxidation in der unter Bezugnahme auf das vorangegangene
Beispiel beschriebenen Weise das Oxid 3 der Antisicherung ausgebildet. Gemäß Kurve B in
Fig. 2 wird im Bereich der Zone 19, in welchem die Oberfläche nicht mit Stickstoff dotiert
ist, eine Oxidschicht 18 in einer Stärke von etwa 10 nm vorgesehen.
-
Die Kombination aus Antisicherungszelle und Floating-Gate-MOST, wie
hier beschrieben, bei welcher das Oxid der Antisicherung dünner als das Tunneloxid des
Floating-Gate-MOSTs ist, bietet einige wesentliche Vorteile neben den bereits erwähnten.
Der Floating-Gate-MOST 11 kann einen Teil eines EEPROMs darstellen, in welchem
schriftliche Informationen durch neue Daten ersetzt werden können. Die Antisicherung
kann zusammen mit weiteren Zellen, in welche Informationen eingeschrieben werden
können, welche nicht mehr geändert werden müssen, einen PROM bilden. Die Verwendung
eines PROMs statt eines EEPROMs für solche Informationen führt zu einer großen
Einsparung an Raum, da die hier beschriebene Antisicherung wesentlich kleiner als ein Transistor
mit schwebendem Gate ist. Auf Grund der geringen Stärke des Oxids kann die
Antisicherung, wie oben erwähnt, bei einer Spannung unter 10 V programmiert werden. Darüber
hinaus kann das Oxid der Antisicherung in dem hier beschriebenen Verfahren gleichzeitig
mit dem dickeren Tunneloxid der EEPROM-Zelle hergestellt werden.