[go: up one dir, main page]

DE69534412T2 - III-V-Halbleiterstruktur und Verfahren zu deren Herstellung - Google Patents

III-V-Halbleiterstruktur und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE69534412T2
DE69534412T2 DE69534412T DE69534412T DE69534412T2 DE 69534412 T2 DE69534412 T2 DE 69534412T2 DE 69534412 T DE69534412 T DE 69534412T DE 69534412 T DE69534412 T DE 69534412T DE 69534412 T2 DE69534412 T2 DE 69534412T2
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
semiconductor material
over
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534412T
Other languages
English (en)
Other versions
DE69534412D1 (de
Inventor
Jaeshin Gilbert Cho
Mark Chandler Durlam
Kelly W. Chandler Kyler
Jonathan K. Tempe Abrokwah
Wayne A. Tempe Cronin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE69534412D1 publication Critical patent/DE69534412D1/de
Publication of DE69534412T2 publication Critical patent/DE69534412T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine III-V-Halbleitervorrichtung und im Besonderen, aber nicht darauf beschränkt, auf die Galliumarsenidhalbleitervorrichtung und auf ein Verfahren zu deren Herstellung durch Verwenden einer Isolierschicht, die Aluminium umfasst.
  • Eine Siliziumnitridschicht und eine Siliziumdioxidschicht, die auf der Siliziumnitridschicht aufliegen, werden typischerweise verwendet, um die Oberfläche des Galliumarsenidhalbleitermaterials zu schützen. Eine Hochleistungsreaktivionenätzung wird verwendet, um Teile der Siliziumdioxidschicht zu entfernen. Mit dem Schrumpfen der Geometrie von Vorrichtungen ist es schwierig geworden, eine einheitliche Ätzung der Siliziumdioxidschicht quer über einen Wafer zu erhalten, ohne die darunter liegende Siliziumnitridschicht zu ätzen. Diese Schwierigkeit resultiert in einer durch eine Reaktivionenätzung induzierten Beschädigung der Galliumarsenidoberfläche. Diese Beschädigung der Galliumarsenidoberfläche führt zu einer schlechten Vorrichtungsausbeute, schlechten elektrischen Merkmalen und Leistungen der Halbleitervorrichtung.
  • Im IBM Technical Disclosure Bulletin, Band 32, Nr. 12, Seiten 168 bis 170 wird ein Verfahren offenbart, dass das Bilden einer Siliziumnitridschicht über der Oberfläche eines Halbleitermaterials, das Bilden eines Dielektrikums aus AL2O3 über dem Siliziumnitrid, das Bilden einer borophosphathaltigen Siliziumglasschicht (BPSG) über dem AL2O3 und Entfernen eines Teils des BPSG und eines Teils des AL2O3 über einem aktiven Bereich des Halbleiters umfasst, wobei AL2O3 als ein Ätzungsaufhalter verwendet wird.
  • Daher ist es wünschenswert, über ein herstellungsfähiges Verfahren zu verfügen, das die Herstellung von Galliumarsenidvorrichtungen erlaubt, die frei von Schäden sind, die durch eine Reaktivionenätzung induziert werden.
  • Die Erfindung wird gemäß den Ansprüchen 1 und 5 definiert.
  • Kurze Beschreibung der Zeichnungen
  • 1 stellt eine vergrößerte Querschnittsansicht einer Ausführungsform der vorliegenden Erfindung in einem Anfangsstadium der Herstellung dar;
  • 2 stellt die Ausführungsform der vorliegenden Erfindung in einem weiteren Stadium der Herstellung dar;
  • 3 stellt die Ausführungsform der vorliegenden Erfindung in einem weiteren Stadium der Herstellung dar;
  • 4 stellt die Ausführungsform der vorliegenden Erfindung in einem weiteren Stadium der Herstellung dar;
  • 5 stellt die Ausführungsform der vorliegenden Erfindung in einem weiteren Stadium der Herstellung dar;
  • 6 stellt die Ausführungsform der vorliegenden Erfindung in einem späteren Stadium der Herstellung dar.
  • Ausführliche Beschreibung der Zeichnungen
  • Die vorliegende Erfindung erlaubt die Bildung der III-V-Halbleitervorrichtung durch Verwenden einer dielektrischen Schicht, die Aluminiumoxid oder Aluminiumnitrid als Ätzungsaufhalter umfasst, um die Halbleiteroberfläche vor einer (Hochleistungs-)Reaktivionenätzung (RIE) einer darüber liegenden dielektrischen Schicht zu bewahren, die Silizium und Sauerstoff umfasst. Ohne die Verwendung der dielektrischen Schicht, die Aluminiumoxid oder Aluminiumnitrid umfasst, wird die Oberfläche des Halbleitermaterials aufgrund von Ungleichförmigkeiten der Ätzrate quer über dem Wafer der Hochleistungs-RIE ausgesetzt. Ein der Hochleistungs-RIE Aussetzen des Halbleitermaterials verursacht elektrisch wirksame Mängel in dem Halbleitermaterial. Wie unten beschrieben wird, verhindert die vorliegende Erfindung, dass das Halbleitermaterial der Hochleistungs-RIE ausgesetzt wird, wodurch die Herstellung von III-V-Halbleitervorrichtungen mit einer kleinen Geometrie ermöglicht wird.
  • 1 stellt eine vergrößerte Querschnittsansicht einer Ausführungsform der Erfindung dar. Es wird ein Halbleitermaterial 10 gezeigt, das eine II-V-Verbindung umfasst. Das Halbleitermaterial 10 umfasst Galliumarsenid (GaAs). Zuerst wird eine Siliziumnitridschicht 12 auf der Oberfläche des Halbleitermaterials 10 gebildet, um ein Entgasen des Halbleitermaterials 10 zu verhindern. Siliziumnitrid 12 kann durch ein Verwenden konventioneller Mittel gebildet werden, die dem Fachmann auf dem Gebiet bekannt sind, und hat vorzugsweise eine Dicke von ungefähr 100 bis 1000 Angström (wobei 1 Angström = 0,1 Nanometer), um die Oberfläche des III-V-Halbleitermaterials während einer nachfolgenden Verarbeitung zu schützen.
  • Als nächstes wird eine dielektrische Schicht 13, die Aluminiumnitrid oder Aluminiumoxid umfasst, über der Siliziumnitridschicht 12 gebildet. Vorzugsweise wird die dielektrische Schicht 13 durch ein reaktives Zerstäuben von Aluminium durch Verwenden von Argon- und Stickstoff- oder Sauerstoffgas gebildet. Es können andere Verfahren, wie zum Beispiel metallorganische chemische Bedampfungsverfahren, verwendet werden. Die Dicke der dielektrischen Schicht 13 beträgt vorzugsweise ungefähr 100 bis 1000 Angström. Die untere Grenze ist von dem Wunsch abhängig, die Bildung von Nadellöchern zu vermeiden, die mit dünneren Schichten verknüpft sind, wobei die dielektrische Schicht 13 ihre Ätzungsaufhaltungseigenschaft verlieren würde, während die obere Grenze von dem Verlust einer Dimensionssteuerung aufgrund einer Unterschneidung der dielektrischen Schicht 13 abhängt. Höchstvorzugsweise reicht die Dicke der dielektrischen Schicht 13 von ungefähr 300 bis 500 Angström, um sowohl ihre Ätzungsaufhaltereigenschaften als auch Ätzungsfreundlichkeit zu optimieren. Die dielektrische Schicht 13 fungiert als eine Opferätzungsaufhaltungsschicht, wie unten weiter beschrieben wird.
  • Weil die dielektrische Schicht 13 die Siliziumnitridschicht 12 bedeckt, ist es nötig, die Siliziumnitridschicht 12 frei von Wasserstoff und Feuchtigkeit zur Verfügung zu stellen. Andernfalls verhindert die dielektrische Schicht 13 die Freisetzung des Wasserstoffs und der Feuchtigkeit, was zu einem Brechen der Siliziumnitridschicht 12 führt.
  • Anschließend wird eine dielektrische Schicht 14, die Silizium und Sauerstoff umfasst, über der dielektrischen Schicht 13 gebildet. In einer bevorzugten Ausführungsform umfasst die dielektrische Schicht 14 Siliziumdioxid (SiO2), weil es bei der Halbleiterherstellung weit verbreitet ist, aber es kann zum Beispiel auch ein Siliziumoxinitrid (SiOxNy) verwendet werden. Die dielektrische Schicht 14 kann durch ein Verwenden typischer Aufbringungsverfahren gebildet werden, wie zum Beispiel ein plasmaverstärktes chemisches Bedampfungsverfahren. Die Dicke der dielektrischen Schicht 14 beträgt vorzugsweise ungefähr 1000 bis 7000 Angström, um als eine Maske weiterer Ionenimplantierungsverfahren zu fungieren.
  • Ein Teil der dielektrischen Schicht 14 und der dielektrischen Schicht 13 werden dann entfernt, um eine Öffnung über einem aktiven Bereich 15 zu bilden, dem Bereich in dem Halbleitermaterial 10, in dem die aktiven Teile der Halbleitervorrichtung zu bilden sind.
  • Das Verfahren des Entfernens der dielektrischen Schicht 14 und der dielektrischen Schicht 13 ist ein wichtiges Merkmal der vorliegenden Erfindung. Zuerst wird die dielektrische Schicht 14 durch Verwenden einer Reaktivionenätzung, die ein fluorbasiertes Plasma verwendet, entfernt. Typische fluorbasierte Plasmen umfassen C2F6, SF6, NF3, CF4 und CHF3. Aufgrund der Steuerbarkeit der Neigung der Sei tenwand der zu ätzenden Schicht wird vorzugsweise ein fluorkohlenstoffbasiertes Plasma verwendet.
  • Es ist wichtig, darauf hinzuweisen, dass das fluorbasierte Plasma die dielektrische Schicht 13, die Aluminiumoxid oder Aluminiumnitrid umfasst, nicht ätzt. Das ist wichtig, weil die Oberfläche des Halbleitermaterials 10 vor der Hochleistungs-RIE, die zum Ätzen der dielektrischen Schicht 14 verwendet wird, vollständig geschützt werden kann. In einer tatsächlichen Vorrichtungsherstellung ist ein bestimmtes Maß an Überätzung erforderlich, um der Ungleichförmigkeit der Ätzungsrate quer über dem Wafer, den täglichen Schwankungen der Ätzungsrate und den Dickenvariationen des aufgebrachten zu ätzenden Films Rechnung zu tragen. Weil die dielektrische Schicht 13 in der vorliegenden Erfindung ein unbegrenzter Ätzungsaufhalter für fluorbasierte Plasmen ist, puffert sie alle Prozessschwankungen, die während des Aufbringens und Ätzens der dielektrischen Schicht 14 auftreten. Durch ein Verwenden der dielektrischen Schicht 13 in dem Herstellungsverfahren wird daher die III-V-Halbleitervorrichtung einfacher und mehr mit einer großen Verfahrensfreiheit herstellbar, wie zum Beispiel einer Unabhängigkeit von der Art der Ätzausrüstung, dem Waferdurchmesser und der Dichte der photolithographischen Maske.
  • Die dielektrische Schicht 13 wird dann vorzugsweise durch Verwenden einer Ammoniumhydroxidlösung (NH4OH) entfernt. Höchstvorzugsweise hat die Lösung ein ungefähres Verhältnis von NH4OH:H2O (1:10) und wird bei einer Temperatur von 20 bis 40°C verwendet. Andere chemische Nassverfahren können geeignet sein, aber verdünntes Ammoniumhydroxid wird bevorzugt, da eine reproduzierbare Ätzrate erreicht wird und es mit Galliumarsenid kompatibel ist. Es ist außerdem wichtig darauf hinzuweisen, dass der Teil der dielektrischen Schicht 13, der entfernt werden muss, damit eine weitere Verarbeitung stattfinden kann, entfernt wird, bevor die dielektrische Schicht 13 einem Hochtemperaturschritt (höher als ungefähr 500°C) ausgesetzt wird. Es ist entdeckt worden, dass es schwierig wird, die dielektrische Schicht 13 zu entfernen, nachdem sie einem Hochtemperaturschritt unterworfen worden ist. Dies widerspricht dem, was von anderen in der Vergangenheit veröffentlicht worden ist.
  • Es wird angenommen, dass, wenn die dielektrische Schicht 13 einem fluorbasierten Plasma ausgesetzt wird, eine kleine Menge einer Aluminiumfluoridschicht auf der Oberfläche der dielektrischen Schicht 13 gebildet wird und, wenn diese Aluminiumfluoridschicht einer hohen Temperatur ausgesetzt wird, eine Reaktion stattfindet, die die Chemie der Aluminiumfluoridschicht ändert, was es unmöglich macht, sie mit einem bekannten Ätzmittel zu entfernen. Die vorliegende Erfindung verwendet die dielektrische Schicht 13 als eine Opferschicht, dadurch, dass vermieden wird, die dielektrische Schicht 13 vor ihrer Entfernung einem Hochtemperaturschritt auszusetzen.
  • 1 stellt die Struktur dar, nachdem eine dielektrische Schicht 13 und eine dielektrische Schicht 14 bemustert worden sind, um einen aktiven Bereich 15 des Halbleitermaterials 10 zur Verfügung zu stellen. Zusätzlich wird ein Kanalbereich 16 in dem aktiven Bereich 15 des Halbleitermaterials 10 durch Verwenden gut bekannter Techniken gebildet. Typischerweise wird eine Ionenimplantation von Siliziumverunreinigungen durch die Siliziumnitridschicht 12 durchgeführt.
  • 2 stellt die Struktur von 1 zu einem späteren Zeitpunkt der Verarbeitung dar. Zuerst wird der freigelegte Teil der Siliziumnitridschicht 12 über dem aktiven Bereich 15 entfernt. Diese Entfernung wird durch Verwenden eines fluorbasierten Plasmas mit niedriger Leistung erreicht. Ein geeignetes Plasma umfasst SF6 durch Verwenden einer Leistung von 100 bis 200 Watt, obwohl andere Ätzmittel verwendet werden können, die geeignet sind, um bei dieser niedrigen Leistung verwendet zu werden. Es ist wichtig, ein Plasma mit niedriger Leistung zu verwenden, so dass die Oberfläche des Halbleitermaterials 10 in dem Kanalbereich 16 nicht beschädigt wird. Jede Beschädigung der Oberfläche hinterlässt oder erzeugt elektrisch aktive Mängel, die in Abweichungen von den idealen Diodenmerkmalen resultieren, wie zum Beispiel einem hohen Diodenidealitätsfaktor und einer niedrigen Schottky-Barrieren-Höhe.
  • Nach dem Entfernen der Siliziumnitridschicht 12 wird eine Gateschicht 18 und eine harte Maskierschicht 19 gebildet und über einem Teil des aktiven Bereichs 15 bemustert. Konventionelle photolithographische und Ätztechniken werden verwendet, um die Gateschicht 18 und die harte Maskierschicht 19 zu bilden. Die Gateschicht 18 umfasst vorzugsweise ein feuerfestes Metall oder Metalle, wie unter anderem Titan-Wolfram-Nitrid, Wolfram-Silizium, Wolfram-Nitrid, Wolfram-Silizium-Nitrid. Die harte Maskierschicht 19 umfasst ein Material, wie zum Beispiel eine Isolierschicht, wie zum Beispiel Siliziumdioxid. Die harte Maskierschicht 19 ist optional, die Struktur kann ohne die harte Maskierschicht 19 hergestellt werden, wird aber bevorzugt, um die Herstellbarkeit der Vorrichtung zu verbessern. Als nächstes wird eine Siliziumnitridschicht 20 auf der Oberfläche der Vorrichtung gebildet, die die dielektrische Schicht 14, die freigelegte Oberfläche des Halbleitermaterials 10, die Gateschicht 18 und die harte Maskierschicht 19 umfasst. Dann wird eine Isolierschicht 22, die Aluminium umfasst, über der Isolierschicht 20 und eine dielektrische Schicht 24 über der Isolierschicht 22 gebildet. Die Schichten 20, 22 und 24 werden als Schichten von der Art der oben beschriebenen Schichten 12, 13 und 14 gebildet. Die dielektrische Schicht 24 und die Isolierschicht 22 werden wie oben beschrieben geätzt, um Seitenwandabstandsstücke zu bilden. Abstandsstücke werden auf jeder vertikalen Seitenwand der Vorrichtung gebildet, sie wurden jedoch aus Zwecken einer vereinfachten Darstellung auf der Seitenwand der Schichten 12, 13 und 14 nicht dargestellt.
  • 4 stellt die Struktur von 3 zu einem späteren Zeitpunkt der Verarbeitung dar. Die Source- und Drainbereiche 30 werden in einem Teil des den Kanalbereich 16 überlappenden Halbleitermaterials 10 gebildet. Die Bildung der Source- und Drainbereiche 30 ist konventionell und kann durch eine Ionenimplantation oder andere Techniken erreicht werden.
  • 5 stellt die Struktur von 4 zu einem späteren Zeitpunkt der Verarbeitung dar. Eine Siliziumdioxidschicht 32 wird über der Oberfläche der gesamten Struktur gebildet. Ein Teil der Siliziumdioxidschicht 32 kann dann durch ein nasses Ätzverfahren durch Verwenden von gepufferter Flusssäure entfernt werden. Anschließend wird ein Teil der Siliziumnitridschicht 20 über den Source- und Drainbereichen 30 durch Verwenden der oben offenbarten Ätzverfahren zum Ätzen der Siliziumnitridschicht 12 entfernt. Eine ohmsche Metallschicht 40 wird aufgebracht und eine Abhebe technik wird verwendet, um einen elektrischen Kontakt mit den Source- und Drainbereichen 30 zu bilden. Das ohmsche Metall 40 kann zum Beispiel Gold-Germanium-Nickel (AuGeNi), Nickel-Germanium-Wolframnitrid (NiGeWN) oder Nickel-Germanium-Wolfram (NiGeW) umfassen. In dieser Ausführungsform wird die harte Maskierschicht 19 nicht benötigt. Alternativ kann die ohmsche Metallschicht 40 durch Entfernen der freigelegten Teile der Siliziumnitridschicht 20, Aufbringen der ohmschen Metallschicht 40 und Ätzen, um die ohmsche Metallschicht 40 über den Source- und Drainbereichen 30 zu bemustern, wie in 6 dargestellt, gebildet werden. In dieser Ausführungsform wird die harte Maskierschicht 19 vorzugsweise verwendet, um einen möglichen physikalischen Kontakt der ohmschen Metallschicht 40 und der Gateschicht 18 aufgrund von Fluchtungsfehlertoleranzen zu verhindern.

Claims (6)

  1. Verfahren zum Herstellen einer III-V-Halbleiterstruktur, die folgende Schritte umfassend: Bereitstellen eines III-V-Halbleitermaterials (10), das über eine Hauptoberfläche verfügt; Bilden einer ersten Siliziumnitridschicht (12), die frei von Feuchtigkeit und Wasserstoff ist, über der Hauptoberfläche des III-V-Halbleitermaterials (10); Bilden einer ersten dielektrischen Schicht (13), die entweder Aluminiumoxid oder Aluminiumnitrid umfasst, über der Siliziumnitridschicht (12); Bilden einer zweiten dielektrischen Schicht (14), die Silizium und Sauerstoff umfasst, über der ersten dielektrischen Schicht (13); Entfernen der zweiten dielektrischen Schicht (14) über einem Teil der Hauptoberfläche des III-V-Halbleitermaterials durch Verwenden einer fluorbasierten Reaktivionenätzung, wobei die erste dielektrische Schicht den Teil der Hauptoberfläche während des Entfernens der zweiten dielektrischen Schicht vor einer Beschädigung schützt; Entfernen der ersten dielektrischen Schicht über dem Teil der Hauptoberfläche des III-V-Haslbleitermaterials, um eine Öffnung über einem aktiven Bereich des Halbleitermaterials (10) zu bilden; Bilden eines Kanals (16) in dem aktiven Bereich (15) des III-V-Halbleitermaterials; und Entfernen der ersten Siliziumnitridschicht in der Öffnung.
  2. Verfahren gemäß Anspruch 1, wobei der Schritt des Entfernens der ersten dielektrischen Schicht (13) ein Entfernen des Teils der ersten dielektrischen Schicht (13) durch Verwenden einer Ammoniumhydroxidlösung umfasst.
  3. verfahren gemäß Anspruch 1, wobei der Schritt des Entfernens der ersten dielektrischen Schicht (13) ein Entfernen der ersten dielektrischen Schicht (13) durch Verwenden einer Ammoniumhydroxidlösung in einem ungefähren Verhältnis von NH4OH:H2O (1:10) bei einer Temperatur von 20 bis 40°C umfasst.
  4. Verfahren gemäß Anspruch 1, wobei der Schritt des Entfernens der ersten dielektrischen Schicht (13) ein Entfernen der ersten dielektrischen Schicht (13) vor einem Aussetzen der ersten dielektrischen Schicht (13) einer Temperatur über 500°C umfasst.
  5. Verfahren gemäß Anspruch 1, wobei das Verfahren weiterhin die folgenden Schritte umfasst: Bilden einer Gateschicht (18) auf einem Teil des III-V-Halbleitermaterials (10) in dem aktiven Bereich (15); Bilden einer zweiten Siliziumnitridschicht (20) über dem Halbleitermaterial (10) und der Gateschicht (18); Bilden einer dritten dielektrischen Schicht (22), die Aluminium umfasst, über der zweiten Siliziumnitridschicht (20); Bilden einer vierten dielektrischen Schicht (24), die Silizium und Sauerstoff umfasst, über der dritten dielektrischen Schicht (22); Entfernen eines Teils der vierten dielektrischen Schicht (24) und eines Teils der dritten dielektrischen Schicht (22), um mindestens ein Seitenwandabstandsstück angrenzend an die Gateschicht (18) zu bilden; Bilden eines Source- und eines Drain-Bereichs (30) in dem III-V-Halbleitermaterial (10); und Entfernen eines Teils der zweiten Siliziumnitridschicht (20).
  6. Halbleiterstruktur, die umfasst: ein III-V-Halbleitermaterial (10); eine erste Siliziumnitridschicht (12), die auf einem Teil des III-V-Halbleitermaterials angeordnet ist; eine erste dielektrische Schicht (13), die entweder Aluminiumoxid oder Aluminiumnitrid umfasst und über der Siliziumnitridschicht angeordnet ist; eine zweite dielektrische Schicht (14), die Silizium und Sauerstoff umfasst, die über der ersten dielektrischen Schicht (13) angeordnet ist; eine Öffnung durch die erste und zweite dielektrische Schicht (13, 14) und die erste Siliziumnitridschicht (12), die einen Teil des III-V-Halbleitermaterials freilegt; einen Kanal (16) in der Öffnung; eine Gateschicht (18), die auf einem Teil des freigelegten III-V-Halbleitermaterials (10) über dem Kanal angeordnet ist; eine Siliziumnitridschicht (20), die auf einem Teil des Halbleitermaterials (10) und über der Gateschicht (18) angeordnet ist; und ein Abstandsstück, das eine dritte dielektrische Schicht (22), Aluminium umfassend, und eine vierte dielektrische Schicht (24), Silizium und Sauerstoff umfassend, umfasst, wobei die vierte dielektrische Schicht (24) über der dritten dielektrischen Schicht (22) angeordnet ist und das Abstandsstück benachbart zu der Gateschicht (18) über einem Teil der zweiten Siliziumnitridschicht (20) angeordnet ist.
DE69534412T 1994-06-06 1995-05-29 III-V-Halbleiterstruktur und Verfahren zu deren Herstellung Expired - Lifetime DE69534412T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/254,209 US5512518A (en) 1994-06-06 1994-06-06 Method of manufacture of multilayer dielectric on a III-V substrate
US254209 1994-06-06

Publications (2)

Publication Number Publication Date
DE69534412D1 DE69534412D1 (de) 2005-10-06
DE69534412T2 true DE69534412T2 (de) 2006-03-09

Family

ID=22963356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534412T Expired - Lifetime DE69534412T2 (de) 1994-06-06 1995-05-29 III-V-Halbleiterstruktur und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US5512518A (de)
EP (1) EP0688044B1 (de)
JP (2) JP3621752B2 (de)
KR (1) KR100355691B1 (de)
CN (1) CN1086511C (de)
DE (1) DE69534412T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US5821170A (en) * 1996-09-30 1998-10-13 Motorola, Inc. Method for etching an insulating material
US5966624A (en) * 1997-07-29 1999-10-12 Siemens Aktiengesellschaft Method of manufacturing a semiconductor structure having a crystalline layer
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
US6528405B1 (en) 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
US6821829B1 (en) * 2000-06-12 2004-11-23 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
US7504677B2 (en) * 2005-03-28 2009-03-17 Freescale Semiconductor, Inc. Multi-gate enhancement mode RF switch and bias arrangement
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
US3903591A (en) * 1971-09-22 1975-09-09 Siemens Ag Semiconductor arrangement
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
DE2967704D1 (de) * 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
JPS60136267A (ja) * 1983-12-23 1985-07-19 Fujitsu Ltd 半導体装置の製造方法
US4656101A (en) * 1984-11-07 1987-04-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a protective film
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JPS62272571A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 半導体装置
JPS62276832A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 被膜形成方法およびそれを用いた半導体装置の製造方法
JPH01244666A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置の製造方法
JPH03124025A (ja) * 1989-10-06 1991-05-27 Nec Corp 半導体装置の製造方法
JPH03265586A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 窒化アルミニウム基板の製造方法
JP2762800B2 (ja) * 1991-10-15 1998-06-04 日本電気株式会社 量子細線構造の製造方法
EP0574827B1 (de) * 1992-06-13 1999-04-28 Sanyo Electric Co., Ltd. Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
CN1113606A (zh) 1995-12-20
DE69534412D1 (de) 2005-10-06
EP0688044A3 (de) 1997-12-29
KR100355691B1 (ko) 2002-12-11
CN1086511C (zh) 2002-06-19
JP3621752B2 (ja) 2005-02-16
US5512518A (en) 1996-04-30
KR960002524A (ko) 1996-01-26
JP2005051265A (ja) 2005-02-24
JPH07335675A (ja) 1995-12-22
EP0688044A2 (de) 1995-12-20
EP0688044B1 (de) 2005-08-31

Similar Documents

Publication Publication Date Title
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE10339989A1 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE3933965C2 (de)
DE69224730T2 (de) Seitenwand-Abstandsstruktur für Feldeffekttransistor
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE102019118346A1 (de) Source-/drain-merkmal zum kontaktieren von schnittstellen
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE3852623T2 (de) Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement.
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE69017140T2 (de) Isolation für integrierte Schaltungsanordnung.
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE102004063148B4 (de) Isolierverfahren für Halbleiter-Bauelemente
EP0257328B1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE68918433T2 (de) Halbleiteranordnung unter Verwendung asymmetrischer Seitewände und Verfahren zu ihrer Herstellung.
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
EP1374293B1 (de) Verfahren zur herstellung eines mosfets mit sehr kleiner kanallänge
DE68919574T2 (de) MESFET-Anordnung aus Verbindungshalbleiter.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition