[go: up one dir, main page]

DE69025300T2 - Integrierte Schaltung mit einer planarisierten dielektrischen Schicht - Google Patents

Integrierte Schaltung mit einer planarisierten dielektrischen Schicht

Info

Publication number
DE69025300T2
DE69025300T2 DE69025300T DE69025300T DE69025300T2 DE 69025300 T2 DE69025300 T2 DE 69025300T2 DE 69025300 T DE69025300 T DE 69025300T DE 69025300 T DE69025300 T DE 69025300T DE 69025300 T2 DE69025300 T2 DE 69025300T2
Authority
DE
Germany
Prior art keywords
windows
conductive layer
gate
planarization
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69025300T
Other languages
English (en)
Other versions
DE69025300D1 (de
Inventor
Graham William Hills
Robert Donald Huttemann
Kolawole R Olasupo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69025300D1 publication Critical patent/DE69025300D1/de
Publication of DE69025300T2 publication Critical patent/DE69025300T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    Allgemeiner Stand der Technik Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltung mit einem planarisierten Nichtleiter sowie die dadurch hergestellte integrierte Schaltung.
    • Darstellung des Standes der Technik
  • Bei der Herstellung integrierter Schaltungen müssen als Fenster (auch als Kontakte oder Verbindungslöcher) bezeichnete Öffnungen in einer oder in mehreren Nichtleiterschichten gebildet werden, um elektrischen Kontakt mit darunterliegenden Zonen herzustellen. Danach wird eine leitende Schicht so abgeschieden, daß sie die Nichtleiterschicht bedeckt und die Fenster ausfüllt. Die leitende Schicht wird dann lithographisch strukturiert und bildet so elektrische Leiter, die als "Läufer" bezeichnet werden. Mit der Verringerung der Abmessungen integrierter Schaltungen unter etwa 1 Mikrometer ist es allgemein üblich geworden, die Nichtleiterschicht vor dem Ätzen der Kontaktfenster zu planarisieren. Dies ergibt eine ebenere Oberfläche für den lithographischen Vorgang, durch den die Nichtleiterschichten und leitenden Schichten definierenden strukturiert werden. Das will heißen, daß mit einer ebeneren Oberfläche die Anforderungen bezüglich der Schärfentiefe des zur Belichtung der die Struktur in diesen Schichten definierenden Abdeckschicht verwendeten optischen Systems nicht so hoch sind. überdies erleichtert eine Planarisierung der ersten Nichtleiterschicht (d.h. der den Gate- und Source/Drain-Zone benachbarten) die Strukturierung nachfolgender Nichtleiter- und Leiterschichten bei den sogenannten Mehr-ebenenmetall- Verfahren.
  • Zur Planarisierung einer Nichtleiterschicht sind verschiedene Methoden entwickelt worden. Bei einer Methode, die als "Abdeckungsrückätzen" bezeichnet wird, wird ein Photolack auf der zu planarisierenden Oberfläche abgeschieden. Da es sich bei dem Photolack um eine Flüssigkeit handelt, nimmt seine Oberseite ungeachtet darunterliegender Unregelmäßigkeiten ein ebenes Profil an. Eine Plasmaätzung, (z.B. reaktives Ionenätzen) des gehärteten Photolacks und des Nichtleiters führt dann zu einer Übertragung der ebenen Oberfläche in den darunterliegenden Nichtleiter, wenn für den Photolack eine ähnliche Ätzrate gewählt wird wie für den Nichtleiter. Bei einer anderen Methode werwendet man zur Planarisierung der Oberfläche des Nichtleiters ein Waferpoliermittel. Zu beachten ist, daß im Stand der Technik diese Planarisierungsvorgehensweisen vor der Ätzung der Fenster angewendet werden, um den oben erwähnten lithographischen Vorteil zu vermitteln.
  • Andererseits ist aus WO-A-8 905 038 ein Planansierungsverfahren mit einem Planarisierungsschritt nach der Öffnung von Fenstern bekannt.
    • Darstellung der Erfindung
  • Gegenstand vorliegender Erfindung ist ein Verfahren zur Herstellung einer integrierten Schaltung. Eine Nichtleiterschicht wird so gebildet, daß sie eine annähernd, gleiche Dicke auf den Gate-, Source- und Drainkontaktzonen aufweist. In die Nichtleiterschicht werden über den Gate-, Source- und Drainkontaktzonen Fenster geeätzt. Nach dem Ätzen von Fenstern wird ein Planarisierungsschritt durchgeführt, um die Planarität der Oberseite des Nichtleiters zu verbessern. Es können eine oder mehrere Leiterebenen abgeschieden und auf den so entstandenen Aufbau strukturiert werden.
    • Kurze Beschreibung der Zeichnung
  • Die Figuren 1-8 zeigen eine beispielhafte Schrittfolge zur Umsetzung der vorliegenden Erfindung in die Praxis.
    • Ausführliche Beschreibung
  • Die vorliegende ausführliche Beschreibung bezieht sich auf ein verbessertes Verfahren zur Herstellung integrierter Schaltungen mit einer planarisierten Nichtleiterschicht mit darin gebildeten Kontaktfenstern. Eine beispielhafte Schrittfolge zeigt eine Ausführungsform der Erfindung für eine integrierte MOS-Schaltung mit Gate-, Source- und Drain-Zonen, die mit Hilfe einer Silicidschicht kontaktiert werden. Besonders nützlich ist die vorliegende Methode, wenn die Gate-Elektrode eine Titansilicid-Oberschicht enthält, da sich diese als anfällig gegenüber dem der Methode aus dem Stand der Technik innewohnenden Überätzproblem erwiesen hat. Die Anwendung auf andere Arten von Elektrodenmaterialien dürfte aber offensichtlich sein.
  • Was Fig. 1 betrifft, so veranschaulicht diese eine Zone einer in einem Siliciumsubstrat gebildeten integrierten MOS-Schaltung. Bei dem Substrat 100 kann es sich um einen Siliciumwafer oder eine auf Silicium oder anderen Werkstoffen gebildete epitaktische Schicht handeln. Die Transistoren können unmittelbar im Substrat gebildet werden oder auch, wie dargestellt, in einer dotierten Wannenzone. Bei dem Ausführungsbeispiel ist in einer p-dotierten Wannenzone 101 ein n-Kanal-Feldeffekttransistor gebildet worden, der an der Oberfläche durch Feldoxidzonen 120 und 121 von benachbarten Transistoren isoliert ist. Der Transistor enthält eine n&spplus;-Sourcezone 103 und eine n&spplus;-Drainzone 104. Zum Gateaufbau gehört Gateoxid 110 und eine dotierte Polysiliciumschicht 109. Die Source-, Drain- und Gatezonen sind von Metallsilicidzonen 106, 107 bzw. 108 bedeckt. Die Silicidzonen können gegebenenfalls gleichzeitig im sogenannten "Salicid"- Verfahren gebildet werden. Gleichfalls dargestellt sind fakultative Gateflanken-Oxidabstandshalter 129-130, die gegebenenfalls die Bildung des "leicht dotierten Drain"- Aufbaus ermöglichen. Natürlich kann gegebenenfalls eine integrierte CMOS-Schaltung gebildet werden, indem p- Kanal-Vorrichtungen in einer fakultativen n-Wannenzone 102 bereitgestellt werden. Die den Gateaufbau bildenden Schichten laufen auch weiter über die Feldoxidzone und bilden so einen "Gateläufer", der die Zonen 122 und 123 umfaßt, bei denen es sich um dieselben Schichten handelt wie 108 bzw. 109. (Zu beachten ist, daß der Gateläufer 122-123 senkrecht zur Ebene der Figur verläuft und den Gateaufbau eines hinter der Abbildungsebene angeordneten Transistors beinhaltet.) Der Aufbau entsprechend dieser Beschreibung ist herkömmlicher Art und kann mittels verschiedenartiger, in der Technik wohlbekannten Methoden hergestellt werden.
  • Verwendet man jedoch die Nichtleiterplanarisierungsvorgehensweisen aus dem Stand der Technik, so kommt es zur Bildung einer planaren Nichtleiteroberfläche 131 vor der Öffnung der Kontaktfenster zu den Gate-, Source- und Drainzonen. Es wurde von uns gefunden, daß dies zu Problemen bei der Ätzung des Gatefensters führt, das typischerweise über dem auf der Feldoxidzone angeordneten Läufer 122-123 liegt. Zu beachten ist, daß der Abstand d&sub2; erheblich geringer ist als d&sub1;, da der Gateläufer höher liegt "über dem Substrat) als die Source-/Drainzonen. Das bedeutet, daß bei Ätzung der Fenster in einem planarisierten Nichtleiter das Gatefenster zuerst frei wird, vor den Source-/Drainfenstern. Um ausreichendes Abtragen des überlagernden Nichtleiters von den Source-/Drainzonen zu gewährleisten, kann der Gateläufer (z.B. Silicidschicht 122) daher dem Ätzmittel länger ausgesetzt sein als wünschenswert. Das kann zu ubermäßigem Abtragen der Schicht 122 oder 123 führen. Die vorliegende Erfindung verschafft eine Lösung dieses Problems.
  • Was Fig. 2 betrifft, so wird eine Nichtleiterschicht 201 auf dem Aufbau konturgetreu abgeschieden. Bei dieser Schicht handelt es sich typischerweise um Siliciumdioxid, und sie kann mittels der durch Erhitzung bewirkten Zersetzung von Tetraethoxysilan-(TEOS-)Gas abgeschieden werden, die bekanntlich zu sehr konturgetreuer Beschichtung führt. Die TEOS- Siliciumdioxidschicht wird typischerweise in zwei Schritten gebildet, wobei der erste eine Schicht aus reinem (d.h. nicht dotiertem) Siliciumdioxid mit einer Dicke von etwa 200 Nanometern erzeugt und der zweite eine 1,1 Mikrometer dicke Schicht aus Siliciumdioxid erzeugt, des jeweils etwa 2 Gewichtsprozent Phosphor und Bor enthält. Dieser Aufbau ermöglicht ein Verfließenlassen des so gebildeten Nichtleiters bei erhöhten Temperaturen und verhindert gleichzeitig die unerwünschte Wanderung von Dotierungsstoffen in das Substrat. Es sind aber auf dem Fachgebiet zur Erzeugung konturgetreuer Nichtleiter auch zahlreiche andere Vorstufengase bekannt, die zur Abscheidung der konturgetreuen Nichtleiterschicht 201 entweder im dotierten oder im nicht dotierten Zustand und in jeder gewünschten Dicke verwendet werden können. Eine Photolackschicht 202 wird auf dem Nichtleiter abgeschieden und lithographisch belichtet und entwickelt. Es wurde von uns gefunden, daß eine befriedigende Belichtung mit ausreichender Schärfentiefe mit einem bei einer Wellenlänge von 365 Nanometern arbeitenden Nikon "I-Line"-Ultraviolett-Stepper erhalten wird, wenn die Schritthöhe d 1,5 Mikrometer oder weniger beträgt. Als Photolack wurde HPR 204 verwendet.
  • Was Fig. 3 betrifft, so werden die Kontaktfenster 302...304 gleichzeitig in die konturgetreue Nichtleiterschicht geätzt, und der Strukturierungsphotolack 202 wird entfernt. Das Fenster 302 verschafft Zugang zum Gate, während die Fenster 303 und 304 Zugang zu Source bzw. Drain verschaffen. Der Fensterätzvorgang erfolgt typischerweise durch anisotropes reaktives Ionenätzen (RIÄ) mit Fenstern mit senkrechten Flanken erzeugt. Es sind aber auch andere anisotrope Ätzvorgehensweisen oder sogar eine isotrope Ätzvorgehensweise (z.B. unter Verwendung von Naßätzmitteln) möglich. Zwecks einer Nichtleitergesamtdicke von 1300 Nanometern setzt eine geeignete RIÄ-Atzung CHF&sub3;/Ar/CF&sub4; bei einem Druck von etwa 80 mTorr, ein Magnetfeld von etwa 50 Gauß und einen Leistungspegel von 600 Watt in einem Ätzgerät vom Typ Applied Materials Precision 5000 ein. Läßt man den Ätzvorgang 4 Minuten lang vor sich gehen, so ist für die erforderliche Entfernung des Oxids von den Fenstern bis hin auf die Silicid-Source-, -Drain- und -Gate- Kontaktzonen 106, 107 bzw. 122 gesorgt. Gefunden wurde von uns daß diese Bedingungen ein zur Gewährleistung der vollständigen Entfernung des Oxids von den Fenstern ausreichendes Überätzen ermöglichen, aber ohne allzu weit gehendes Ätzen, das die Silicidschichten (besonders das Gate-Silicid) beschädigen würde. Erzielt wird dieses Ergebnis deshalb, weil die Dicke der konturgetreuen Nichtleiterschicht im wesentlichen über den Gate-, Source- und Drainzonen vor dem Ätzen gleich ist.
  • Was Fig. 4 betrifft, so wird eine Schicht 401 aus Planarisierungsopfermaterial so abgeschieden, daß sie die Fenster ausfüllt. Dieses Material, typischerweise ein organisches Polymer (z.B. ein Photolack) wird im flüssigen Zustand aufgebracht, so daß seine Oberseite ein ebenes Profil annimmt. Das Material wird so gewählt, daß es eine Ätzrate ähnlich jener der Nichtleiterschicht 201 aufweist. Im beispielhaften Fall hat sich Photolack HPR204 als ein befriedigendes Planarisierungsopfermaterial erwiesen. Zu beachten ist, daß der planarisierende Photolack, wie dargestellt, sich in die Fenster 302...304 hinab erstreckt und so nicht nur mit den silicierten Source-/Drainzonen im Substrat, sondern auch mit der silicierten Gateelektrode in Berührung steht. Es ist aber auch möglich, die Fenster teilweise mit einem leitfähigen "Pfropfen-"Material zu füllen. Zum Beispiel kann Wolfram selektiv in den Fenstern abgeschieden werden, bevor der planarisierende Photolack aufgebracht wird.
  • Nunmehr folgt ein planarisierender Ätzvorgang, typischerweise durch anisotropes reaktives Ionenätzen (RIÄ). Dieser Vorgang überträgt die ebene Oberfläche des planarisierenden Photolacks in die darunterliegende konturgetreue Nichtleiterschicht 201. Fig. 5 zeigt die Ergebnisse dieses Vorgangs. Zu beachten ist, daß das Photolackmaterial die Fenster noch immer ausfüllt, wobei der Scheitel der Photolackpfropfen 502...504 in den Fenstern in einer Ebene mit der Oberfläche der Nichtleiterschicht 201 liegt. Es wurde von uns gefunden, daß eine geeignete planarisierende Ätzung mit dem vorstehend erwähnten Siliciumdioxid-Nichtleiter und dem Photolackmaterial unter Einsatz von CHF&sub3; und O&sub2; bei einem Druck von 60 mTorr in einem reaktiven Hexoden-Ionenätzgerät vom Typ Applied Materials 8110 bei Leistungspegeln im Bereich von 1200 bis 1400 Watt durchgeführt werden kann. Diese planarisierende Ätzung kann in einem Mehrschrittverfahren wie folgt durchgeführt werden:
  • (I) Eine rasche Abtragung des Oberteils der Photolackschicht ohne Abtragung des Siliciumdioxids erfolgt in einem reinen O&sub2;-Plasma.
  • (II) CHF&sub3;/O&sub2; in einem Verhältnis von 60:35 trägt etwa 400 Nanometer des Photolacks und der Siliciumdioxidschicht mit gleicher Geschwindigkeit ab und planarisiert so den Siliciumdioxid-Nichtleiter.
  • (III) CHF&sub3;/O&sub2; in einem Verhältnis von 2:1 ermöglicht eine Verringerung der Sauerstoffkonzentration, um einen Ausgleich für das durch die Ätzung des SiO&sub2; freigesetzte O&sub2; zu schaffen, wodurch weitere 200 Nanometer SiO&sub2; abgetragen werden.
  • (IV) CHF&sub3;/O&sub2; in einem Verhältnis von 9:1 liefert eine stark verringerte Sauerstoffkonzentration, wodurch sich ein Schutzpolymer auf den Seiten der Fenster aufbauen kann und so den Durchmesser der Fenster während des Abtragens der letzten 200 Nanometer des SiO&sub2; konstant hält.
  • Nach erfolgter Planarisierung werden die Photolackpfropfen in den Fenstern entfernt. Geschehen kann dies mittels eines Sauerstoffplasmas, um die Photolackpfropfen SO&sub2;, SO&sub3; und SO&sub4; zu entfernen. Eine Lösung aus H&sub2;O&sub2;/H&sub2;SO&sub4; entfernt etwa noch verbleibende Photolackreste. Das Ergebnis ist eine planarisierte Nichtleiterschicht mit Fenstern über den Gate-, Sourceund Drain-Kontaktzonen, wie in Fig. 6 dargestellt.
  • Nachdem die so planarisierte Nichtleiterschicht gebildet worden ist, kann eine leitfähige Verschaltungsstruktur auf verschiedenartige, auf dem Fachgebiet bekannte Weisen gebildet werden. Bei einem derzeit bevorzugten Verfahren werden leitfähige Pfropfen in den Fenstern gebildet, bevor die leitfähige Verschaltungsstruktur über dem planarisierten Nichtleiter gebildet wird. Beispielsweise, siehe Fig. 7, wird eine Schicht 701 aus Wolfram über der planarisierten Nichtleiterschicht 201 abgeschieden. Das Wolfram kann mittels chemischer Gasphasenabscheidung nichtselektiv abgeschieden werden, so daß es sowohl die Kontaktfenster ausfüllt, als auch die Nichtleiter- (z .B. Feldoxid-) Oberflächen bedeckt. Das Wolfram kann dann mittels reaktiven lonenätzens zurückgeätzt werden und so die verpfropf ten Kontaktfenster 802, 803 und 804 über der Gate-, Source- bzw. Drainzone bilden.
  • Nach Bildung der leitfähigen Pfropfen kann eine leitfähige Verschaltungsetruktur ausgebildet werden, indem mittels auf dem Fachgebiet bekannten Methoden ein leitfähiges Material abgeschieden und strukturiert wird. Bei diesem leitfähigen Material kann es sich um dotiertes Polysilicium, ein Metallsilicid oder ein Metall handeln. In einem typischen Fall wird als Leiter Aluminium eingesetzt, wobei eine Schicht TiW oder TiN als Haftschicht an den darunterliegenden Nichtleiter dient. Es sind aber auch andere Leiter möglich, einschließlich hochschmelzender Metalle. Danach können mittels auf dem Fachgebiet bekannten Methoden zusätzliche Nichtleiter- und Leiterschichten abgeschieden und strukturiert werden. Zu beachten ist, daß infolge der Planarisierung der ersten Nichtleiterschicht 201 diese weiteren Nichtleiterschichten auf einer verhältnismäßig ebenen Oberfläche abgeschieden werden. Eine Planarisierung dieser weiteren Nichtleiterschichten ist daher unter Umständen unnötig, kann aber gegebenenfalls erfolgen.
  • Das Ausführungsbeispiel hat die mit Hilfe eines Planarisierungsopferpolymers und einer planarisierenden Ätzung vollzogene Planarisierung gezeigt. Es sind aber auch andere Methoden möglich. Zum Beispiel kann anstatt eines Photolack-/Ätzablaufs auch die oben erwähnte Methode eines mechanischen Polierens angewendet werden.
  • Auch ist es möglich, zuerst mittels bekannter Methoden einen leitfähigen Pfropfen im Fenster zu bilden und dann zu polieren, wodurch dann sowohl der Nichtleiter als auch das Pfropfenmaterial planarisiert wird, so daß der Scheitel des Pfropfens annähernd in der gleichen Ebene liegt wie die Oberfläche des Nichtleiters. Das will heißen, daß es gemäß einer Erkenntnis der vorliegenden Erfindung möglich ist, einen verhältnismäßig schwierigen lithographischen Arbeitsgang an der ersten Nichtleiterschicht vorzunehmen, während sich diese noch im konturgetreuen Zustand (vor der Planarisierung) befindet. Zwar stellt dies erhebliche Anforderungen an die Schärfentiefe der eingesetzten lithographischen Methode, doch verhindert es allzu starkes Ätzen des Gatefensters und ermöglicht dabei immer noch die Bildung von später abgeschiedenen Schichten auf einer verhältnismäßig ebenen Oberfläche. Die vorliegende Erfindung ermöglicht daher eine von Fachleuten bisher nicht verwendete, vorteilhafte Schrittfolge.
  • Zwar sind im vorausgehenden die Source- und Drainfenster über den dotierten Source- und Drainzonen angeordnet dargestellt, doch können die Fenster auch etwas versetzt sein. Beispielsweise kann eine Polysilicium- oder Silicid-Kontaktfläche sich von den dotierten Source-/Drainzonen über die benachbarten Feldoxid- (eine Gateflanke) Zonen erstrecken. Dadurch kann das Fenster wenigstens teilweise über dem Feldoxid angeordnet sein, was weniger strenge lithographische Justierungstoleranzen ergiebt. Diese Methode ist näher im hiermit gleichzeitig übertragenen US-Patent Nr. 4 844 776 beschrieben.
  • Weiterhin ist in dem vorstehenden Ausführungsbeispiel die Nichtleiterschicht als auf konturgetreue Weise abgeschieden, so daß die Dicke auf waagerechten und senkrechten Oberflächen annähernd gleich ist, dargestellt. Es können aber auch Methoden zur gerichteten Abscheidung eingesetzt werden. Die gerichtete Abscheidung ergibt annähernd gleiche Dicken nur über den waagerechten Oberflächen (z.B. Gate-, Source- unddrain-Kontaktzonen), und eine viel geringere Dicke auf senkrechten Oberflächen, (z.B. der Gateflanke). So kann zum Beispiel die vor kurzem entwickelte Elektronenzyklotronresonanz(EZR-)Methode zur Abscheidung der mittels der erfindungsgemäßen Methode zu planarisierenden Nicht leiterschicht eingesetzt werden. Wie hier verwendend werden Dicken auf waagerechten Oberflächen als annähernd gleich angesehen, wenn sie sich um weniger als etwa 25 Prozent unterscheiden.
  • Gegebenenfalls kann dieselbe lithographische Methode, wie sie zur Abgrenzung der Kontaktfenster eingesetzt wird, auch zur Abgrenzung von später abgeschiedenen Schichten eingesetzt werden. Es können aber auch andere lithographische Methoden verwendet werden. Zum Beispiel kann man eine lithographische Methode mit einer verhältnismäßig großen Schärfentiefe einsetzen, um die Kontaktfenster abzugrenzen, wobei nachfolgende Schichten mittels lithographischer Verfahrensweisen abgegrenzt werden, die eine geringere Schärfentiefe aufweisen. Eine derartige Kombination beinhaltet beispielsweise eine Röntgenstrahlen- oder Elektronenstrahlvorgehensweise für die Kontaktfenster und UV- Methoden für die nachfolgenden Schichten.

Claims (12)

1. Verfahren zur Herstellung einer integrierten Schaltung in einem Halbleiterkörper (100), das die folgenden Schritte beinhaltet:
Bildung einer Gatezone, die einen den Körper überlagernden Gatenichtleiter (110) und einen den Gatenichtleiter überlagernden Gateleiter (108, 109) enthält; sowie
Bildung von dotierten Zonen (103, 104) als Source und Drain in dem Halbleiterkörper,
GEKENNZEICHNET durch die weiteren Schritte der:
Bildung einer Nichtleiterschicht (201), so daß diese eine angenähert gleiche Dicke auf den Gate-, Source- und Drain-Kontaktzonen (106, 107, 122) aufweist;
Ätzung von Kontaktfenstern (303, 304, 302) in die Nichtleiterschicht;
Planarisierung der Nichtleiterschicht nach dem Ätzen; sowie
Bildung von elektrisch leitendem Material in den Fenstern nach dem Planarisieren, so daß zu den Gate-, Source- und Drain-Kontaktzonen durch die Fenster elektrische Kontakte (803, 804, 802) gebildet werden.
2. Verfahren nach Anspruch 1, wobei der Gateleiter ein Metallsilicid (108) enthält.
3. Verfahren nach Anspruch 2, wobei auf den als Source und Drain fungierenden dotierten Zonen eine Metallsilicidschicht (106, 107) gebildet wird.
4. Verfahren nach Anspruch 2, wobei es sich bei dem Metallsilicid um Titansilicid handelt.
5. Verfahren nach Anspruch 1, wobei die Planarisierung durch Schritte erfolgt, bei denen ein Planarisierungsopfermaterial (401) so abgeschieden wird, daß es die Nichtleiterschicht (201) bedeckt und die Fenster (303, 304, 302) wenigstens teilweise ausfüllt, wodurch eine verhältnismäßig ebene Oberfläche des Materials erzielt wird, und das Planarisierungsopfermaterial geätzt wird, um seine verhältnismäßig ebene Oberfläche in die Nichtleiterschicht zu übertragen.
6. Verfahren nach Anspruch 1, wobei die Planarisierung durch Polieren der Nichtleiterschicht erfolgt.
7. Verfahren nach Anspruch 1, wobei die Bildung von elektrisch leitfähigem Material den Schritt der Bildung leitfähiger Pfropfen (803, 804, 802) in den Fenstern beinhaltet.
8. Verfahren nach Anspruch 7, das weiterhin den Schritt der Bildung einer leitfähigen Verschaltungsstruktur beinhaltet, die die Pfropfen in den Fenstern kontaktiert.
9. Verfahren nach Anspruch 1, wobei es sich bei der Nichtleiterschicht (201) um Siliciumdioxid handelt.
10. Verfahren nach Anspruch 1, wobei die Nichtleiterschicht (201) durch konturgetreue Beschichtung gebildet wird.
11. Verfahren nach Anspruch 10, wobei es sich bei der Nichtleiterschicht (201) um durch Zersetzung von Tetraethoxysilan-(TEOS-)Gas abgeschiedenes Siliciumdioxid handelt.
12. Verfahren nach Anspruch 1, wobei die Nichtleiterschicht durch gerichtete Abscheidung gebildet wird, so daß die Dicke der Nichtleiterschicht auf waagrechten Oberflächen der integrierten Schaltung größer ist als auf senkrechten Oberflächen.
DE69025300T 1989-12-28 1990-11-28 Integrierte Schaltung mit einer planarisierten dielektrischen Schicht Expired - Fee Related DE69025300T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/458,114 US5026666A (en) 1989-12-28 1989-12-28 Method of making integrated circuits having a planarized dielectric

Publications (2)

Publication Number Publication Date
DE69025300D1 DE69025300D1 (de) 1996-03-21
DE69025300T2 true DE69025300T2 (de) 1996-06-27

Family

ID=23819412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69025300T Expired - Fee Related DE69025300T2 (de) 1989-12-28 1990-11-28 Integrierte Schaltung mit einer planarisierten dielektrischen Schicht

Country Status (6)

Country Link
US (1) US5026666A (de)
EP (1) EP0435466B1 (de)
JP (1) JPH03291921A (de)
DE (1) DE69025300T2 (de)
ES (1) ES2082838T3 (de)
HK (1) HK140296A (de)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027172A (en) * 1989-05-19 1991-06-25 Samsung Electronics Co., Ltd. Dynamic random access memory cell and method of making thereof
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
JP3362397B2 (ja) * 1991-03-28 2003-01-07 ソニー株式会社 ポリッシュによる平坦化工程を含む電子装置の製造方法
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5180689A (en) * 1991-09-10 1993-01-19 Taiwan Semiconductor Manufacturing Company Tapered opening sidewall with multi-step etching process
US5223084A (en) * 1991-11-25 1993-06-29 Hewlett-Packard Company Simultaneous dielectric planarization and contact hole etching
US5461005A (en) * 1991-12-27 1995-10-24 At&T Ipm Corp. Method of forming silicide in integrated circuit manufacture
US5880022A (en) * 1991-12-30 1999-03-09 Lucent Technologies Inc. Self-aligned contact window
US5387550A (en) * 1992-02-07 1995-02-07 Micron Technology, Inc. Method for making a fillet for integrated circuit metal plug
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
KR100218726B1 (ko) * 1992-12-30 1999-09-01 김영환 고집적 반도체 소자의 접속장치 및 그 제조방법
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
JPH06349826A (ja) * 1993-04-13 1994-12-22 Toshiba Corp 半導体装置およびその製造方法
US5595936A (en) * 1993-08-04 1997-01-21 Hyundai Electronics Industries Co., Ltd. Method for forming contacts in semiconductor device
US5471094A (en) * 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
US6297110B1 (en) 1994-07-29 2001-10-02 Stmicroelectronics, Inc. Method of forming a contact in an integrated circuit
JP3047343B2 (ja) * 1994-07-30 2000-05-29 日本電気株式会社 半導体装置の製造方法
JP3080843B2 (ja) * 1994-08-24 2000-08-28 松下電器産業株式会社 薄膜形成方法及び装置
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5472901A (en) * 1994-12-02 1995-12-05 Lsi Logic Corporation Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
KR0168338B1 (ko) * 1995-05-31 1998-12-15 김광호 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
JP3469976B2 (ja) * 1995-10-19 2003-11-25 三菱電機株式会社 多層配線の形成方法
US5573633A (en) * 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
TW399266B (en) * 1997-02-04 2000-07-21 Winbond Electronics Corp Method for etching contact windows
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
KR19980084172A (ko) * 1997-05-21 1998-12-05 윤종용 고 식각선택비를 이용한 반도체장치의 건식식각방법
KR100256056B1 (ko) * 1997-09-08 2000-05-01 윤종용 반도체 장치의 콘택 플러그 형성 방법
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US6093655A (en) * 1998-02-12 2000-07-25 Micron Technology, Inc. Plasma etching methods
US6235213B1 (en) * 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
KR100278665B1 (ko) * 1998-06-08 2001-01-15 윤종용 디램 및 로직 혼합소자에서 화학기계적 연마에 의한 자기정렬 방식의 선택적 실리사이드층 형성방법
US6277759B1 (en) 1998-08-27 2001-08-21 Micron Technology, Inc. Plasma etching methods
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
JP2002057123A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6703187B2 (en) * 2002-01-09 2004-03-09 Taiwan Semiconductor Manufacturing Co. Ltd Method of forming a self-aligned twin well structure with a single mask
US6743715B1 (en) * 2002-05-07 2004-06-01 Taiwan Semiconductor Manufacturing Company Dry clean process to improve device gate oxide integrity (GOI) and reliability
US20080206991A1 (en) * 2007-02-22 2008-08-28 Nadia Rahhal-Orabi Methods of forming transistor contacts and via openings
US8617986B2 (en) * 2009-11-09 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
JP2013528318A (ja) * 2010-06-11 2013-07-08 日本電気株式会社 機能素子の再配線方法
CN102184946B (zh) * 2011-03-17 2017-04-12 复旦大学 金属半导体化合物薄膜和dram存储单元及其制备方法
CN104900520B (zh) * 2014-03-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9627246B2 (en) * 2015-06-10 2017-04-18 Microchip Technology Incorporated Method of forming shallow trench isolation (STI) structures
US11098691B2 (en) 2017-02-03 2021-08-24 General Electric Company Methods for manufacturing wind turbine rotor blades and components thereof
US10830206B2 (en) 2017-02-03 2020-11-10 General Electric Company Methods for manufacturing wind turbine rotor blades and components thereof
US11040503B2 (en) 2017-11-21 2021-06-22 General Electric Company Apparatus for manufacturing composite airfoils
US10773464B2 (en) 2017-11-21 2020-09-15 General Electric Company Method for manufacturing composite airfoils
US11668275B2 (en) 2017-11-21 2023-06-06 General Electric Company Methods for manufacturing an outer skin of a rotor blade
US11390013B2 (en) 2017-11-21 2022-07-19 General Electric Company Vacuum forming mold assembly and associated methods
US10920745B2 (en) 2017-11-21 2021-02-16 General Electric Company Wind turbine rotor blade components and methods of manufacturing the same
US10865769B2 (en) 2017-11-21 2020-12-15 General Electric Company Methods for manufacturing wind turbine rotor blade panels having printed grid structures
US10821696B2 (en) 2018-03-26 2020-11-03 General Electric Company Methods for manufacturing flatback airfoils for wind turbine rotor blades
US11035339B2 (en) 2018-03-26 2021-06-15 General Electric Company Shear web assembly interconnected with additive manufactured components

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057649A (ja) * 1983-09-07 1985-04-03 Mitsubishi Electric Corp 半導体装置の製造方法
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
CA1213075A (en) * 1984-06-15 1986-10-21 Jacques S. Mercier Method for improving step coverage of dielectrics in vlsi circuits
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
JPS61166075A (ja) * 1985-01-17 1986-07-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
JPS6267839A (ja) * 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62143422A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd 半導体装置の製造方法
JPS63196075A (ja) * 1987-02-10 1988-08-15 Fujitsu Ltd Ｍｉｓ半導体装置の製造方法
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
JPH01137650A (ja) * 1987-11-24 1989-05-30 Nec Corp 半導体装置
JPH01175260A (ja) * 1987-12-29 1989-07-11 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
JPH01243553A (ja) * 1988-03-25 1989-09-28 Seiko Epson Corp 半導体装置の製造方法
JPH01281754A (ja) * 1988-05-07 1989-11-13 Seiko Epson Corp 半導体装置
JPH01298768A (ja) * 1988-05-27 1989-12-01 Sony Corp Ｍｉｓトランジスタの製造方法
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
US4888087A (en) * 1988-12-13 1989-12-19 The Board Of Trustees Of The Leland Stanford Junior University Planarized multilevel interconnection for integrated circuits
US4933297A (en) * 1989-10-12 1990-06-12 At&T Bell Laboratories Method for etching windows having different depths

Also Published As

Publication number Publication date
JPH03291921A (ja) 1991-12-24
HK140296A (en) 1996-08-02
US5026666A (en) 1991-06-25
EP0435466A3 (en) 1992-03-18
ES2082838T3 (es) 1996-04-01
EP0435466B1 (de) 1996-02-07
DE69025300D1 (de) 1996-03-21
EP0435466A2 (de) 1991-07-03

Similar Documents

Publication Publication Date Title
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE69033615T2 (de) Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE69232648T2 (de) Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE69802607T2 (de) Verfahren zum Füllen von nicht tiefen Graben
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE69004932T2 (de) Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee