[go: up one dir, main page]

DE69510484T2 - Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur - Google Patents

Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur

Info

Publication number
DE69510484T2
DE69510484T2 DE69510484T DE69510484T DE69510484T2 DE 69510484 T2 DE69510484 T2 DE 69510484T2 DE 69510484 T DE69510484 T DE 69510484T DE 69510484 T DE69510484 T DE 69510484T DE 69510484 T2 DE69510484 T2 DE 69510484T2
Authority
DE
Germany
Prior art keywords
conductive element
insulating layer
source
trench
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69510484T
Other languages
English (en)
Other versions
DE69510484D1 (de
Inventor
Kazuo Endou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69510484D1 publication Critical patent/DE69510484D1/de
Application granted granted Critical
Publication of DE69510484T2 publication Critical patent/DE69510484T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6727—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having source or drain regions connected to bulk conducting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft eine MOS-(Metall-Oxid- Halbleiter-)Vorrichtung. Insbesondere betrifft diese Erfindung eine MOS-Vorrichtung mit einem gemeinsamen Sourceanschluß für hohe Frequenzen.
  • In letzter Zeit haben hohe Leistungsverstärkungen MOS-Vorrichtungen mit einem gemeinsamen Sourceanschluß für hohe Frequenzen erforderlich gemacht. Diese Anforderung wird durch Versehen solcher MOS-Vorrichtung mit einer Konfiguration eines Dünnfilm-SOI (Silizium auf einer Isolierung) mit einer Halbleiterschicht (einem aktiven Bereich) von einigen 10 nm erfüllt. Diese SOI-Typ-MOS-Vorrichtungen haben einen vollständig verarmten aktiven Bereich (eine Schicht über einer Isolierschicht in einer SOI-Konfiguration) unter einem Kanalbereich, um eine Verarmungsschichtkapazität und eine Sperrschichtkapazität zu reduzieren, und auch eine Ausgangskapazität, die eine von Parametern zum Entscheiden über eine Leistungsverstärkung ist.
  • Fig. 1 zeigt eine herkömmliche SOI-Typ-MOS-Vorrichtung für hohe Frequenzen. In Fig. 1 hat die MOS-Vorrichtung die SOI- Konfiguration mit einem p-Typ-Halbleitersubstrat 101, einer Isolierschicht 102 und einer p-Typ-Halbleiterschicht 103.
  • Auf der SOI-Konfiguration sind n-Typ-Source- und Drainbereiche 104 und 105 ausgebildet. Eine Gateelektrode 107 ist über der Halbleiterschicht 103 über einen Gate-Oxidfilm 106 und zwischen den Source- und Drainbereichen 104 und 105 ausgebildet. Der Drainbereich 105 ist so ausgebildet, daß sein Teil die Isolierschicht 102 erreicht.
  • Die Oberfläche der Halbleiterschicht 103 mit Ausnahme des Teils, der mit dem Gate-Oxidfilm 106 bedeckt ist, wird mit einem Siliziumoxidfilm 112 überzogen. Die Gateelektrode 107 wird mit einem Schutzfilm 113 überzogen, der aus BPSG (Bor- Phosphorsilikatglas) hergestellt ist.
  • Source- und Drainelektroden 110 und 111 sind jeweils an Öffnungen ausgebildet, die in Teilen des Siliziumoxidfilms 112 und des Schutzfilms 113 auf der Oberfläche ausgebildet sind, unter der die Halbleiterschicht 103 und der Sourcebereich 104 einander am nächsten sind, und auf der Oberfläche des Drainbereichs 105.
  • Durch eine Verbindung zwischen einem Teil der Oberfläche des Sourcebereichs 104 und jenem der Halbleiterschicht 103 mittels der Sourceelektrode 110 wird vermieden, daß die Halbleiterschicht 103 im schwebenden Zustand ist. Eine Sourceverdrahtung 115, die aus einem feinen Draht hergestellt ist, ist zur Erdung der Sourceelektrode 110 vorgesehen.
  • Wie es oben beschrieben ist, sorgt die herkömmliche SOI-Typ- MOS-Vorrichtung für eine Isolierung zwischen dem Halbleitersubstrat 101 und der Halbleiterschicht 103 mittels der Isolierschicht 102. Diese Isolierung erfordert, daß das Halbleitersubstrat 101 und die Sourceelektrode 110 für diesen Typ von MOS-Vorrichtung getrennt geerdet werden, um für einen MOS-FET (Feldeffekttransistor) mit einem gemeinsamen Source verwendet zu werden. Die Sourceelektrode 110 ist somit über die Verdrahtung 115 mit dem Halbleitersubstrat 101 verbunden (geerdet). Dies führt zu einem Problem, das darin besteht, daß die Induktanz der Verdrahtung 115 gleich der Erdungsinduktanz wird und somit Leistungsverstärkungen für hohe Frequenzen reduziert.
  • Patent Abstracts of Japan, Bd. 16, 429 und JP-A-4 150 070 betreffen die Ausbildung eines Schlitzes unterhalb eines Anschlußlochs zwischen einer Source-Diffusionsschicht und einer Metall-Verdrahtungsschicht. Der Schlitz erreicht eine Silizium-Leiterplatte mit niedrigem Widerstand, und Wolfram wird im Schlitz vergraben. Dadurch ist es möglich, den Widerstand zwischen der Source-Diffusionsschicht und der Silizium-Leiterplatte mit niedrigem Widerstand zu einem sehr geringen Ausmaß zu reduzieren. Somit ist eine Möglichkeit zum Reduzieren eines Widerstandes gezeigt.
  • Patent Abstracts of Japan, Bd. 9, 305 und JP-A-60 143 656 offenbaren das Vorsehen eines Kontaktloches zwischen einem Sourcebereich und einer Schicht.
  • US-A-4 875 086 offenbart in der Spalte 5 in den Zeilen 38 bis 50 und in der zugehörigen Fig. 4 einen Kontakt zwischen einer Polysilizium-Pufferschicht und einem dotierten Bereich. Der Kontakt stellt ein gemeinsames Potential für die Schicht und den Bereich sicher, das eine Erdung sein kann. Somit gibt es eine Offenbarung eines Durchgangslochs und eines leitenden Elements.
  • Ausgehend von einer Halbleitervorrichtung, wie sie in US-A- 4 875 086 offenbart ist, ist es die Aufgabe der vorliegenden Erfindung, eine Metalloxid-Halbleitervorrichtung mit einer verbesserten Geometrie zu schaffen.
  • Diese Aufgabe wird durch eine Metalloxid- Halbleitervorrichtung nach Anspruch 1 gelöst. Die abhängigen Ansprüche 2 bis 9 zeigen vorteilhafte Weiterentwicklungen der Metalloxid-Halbleitervorrichtung des Anspruchs 1.
  • Insbesondere ist die Geometrie der Metalloxid- Halbleitervorrichtung gemäß der vorliegenden Erfindung auf eine derartige Weise verbessert, daß der Widerstand des gemeinsamen Sourceanschlusses signifikant reduziert ist, oder daß die Vorrichtung frei von externen Einflüssen ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist eine MOS-(Metalloxid-Halbleiter-)Vorrichtung, die folgendes enthält: ein geerdetes Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Isolierschicht, die auf dem Halbleitersubstrat ausgebildet ist; eine Halbleiterschicht des ersten Leitfähigkeitstyps, die auf der Isolierschicht ausgebildet ist, einen Sourcebereich eines zweiten Leitfähigkeitstyps, der auf der Halbleiterschicht ausgebildet ist; einen Drainbereich des zweiten Leitfähigkeitstyps, der auf der Halbleiterschicht ausgebildet ist, wobei ein Teil des Drainbereichs die Isolierschicht erreicht; eine Gate- Isolierschicht, die auf der Halbleiterschicht und zwischen dem Source- und dem Drainbereich ausgebildet ist; eine Gateelektrode, die auf der Isolierschicht und zwischen dem Source- und dem Drainbereich ausgebildet ist; ein leitendes Element des ersten Leitfähigkeitstyps, das in einem Durchgangsloch eingebettet ist, das aus einem Teil der Halbleiterschicht zum Halbleitersubstrat über die Isolierschicht ausgebildet ist; eine Sourceelektrode zum Verbinden des leitenden Elements mit dem Sourcebereich; und eine Drainelektrode, die mit dem Drainbereich verbunden ist. Die Sourceelektrode ist mit dem geerdeten Halbleitersubstrat mittels des leitenden Elements verbunden, das im Durchgangsloch eingebettet ist.
  • Die MOS-Vorrichtung kann ein weiteres leitendes Element aufweisen, das zwischen einer Innenwand des Durchgangslochs und dem darin eingebetteten leitenden Element ausgebildet ist. Das andere leitende Element ist aus einem von einem Material des eingebetteten leitenden Elements unterschiedlichen Material hergestellt.
  • In der MOS-Vorrichtung kann das Durchgangsloch so ausgebildet sein, daß das darin eingebettete leitende Element Teile des Source- und des Drainbereichs umgibt.
  • In der MOS-Vorrichtung kann das Durchgangsloch so ausgebildet sein, daß das darin eingebettete leitende Element den Source- und den Drainbereich umgibt.
  • In der MOS-Vorrichtung kann die Isolierschicht ein thermischer Oxidfilm oder eine Ionenimplantierungsschicht sein.
  • In der MOS-Vorrichtung hat das leitende Element einen Querschnitt von 4 um · 100 um und eine Tiefe von 10 um im Durchgangsloch.
  • In der MOS-Vorrichtung hat das leitende Element einen spezifischen elektrischen Widerstand bzw. eine Widerstandsfähigkeit von 100 pΩ · cm oder weniger.
  • In der MOS-Vorrichtung haben das eingebettete leitende Element und das andere leitende Element in Kombination einen spezifischen elektrischen Widerstand von 100 pΩ · cm oder weniger.
  • In der MOS-Vorrichtung ist das leitende Element aus Aluminium, Aluminiumsilizid, Wolframsilizid, Molybdänsilizid, Titansilizid oder mit Störstellen dotiertem Polysilizium von 10¹&sup9; cm&supmin;³ oder darüber hergestellt.
  • In der MOS-Vorrichtung ist das andere leitende Element aus mit Störstellen dotiertem Polykristall-Silizium oder Metall- Silizid hergestellt.
  • Es folgt eine kurze Beschreibung der Zeichnungen:
  • Fig. 1 ist eine Schnittansicht einer herkömmlichen MOS-Vorrichtung;
  • Fig. 2A und 2B sind jeweils eine Draufsicht und eine Schnittansicht des ersten bevorzugten Ausführungsbeispiels der MOS-Vorrichtung, die nicht gemäß der vorliegenden Erfindung ist;
  • Fig. 3 ist eine Schnittansicht des zweiten bevorzugten Ausführungsbeispiels der MOS- Vorrichtung, die nicht gemäß der vorliegenden Erfindung ist;
  • Fig. 4 ist eine Draufsicht des dritten bevorzugten Ausführungsbeispiels der MOS-Vorrichtung gemäß der vorliegenden Erfindung; und
  • Fig. 5 ist eine Draufsicht auf das vierte bevorzugte Ausführungsbeispiel der MOS-Vorrichtung gemäß der vorliegenden Erfindung.
  • Es folgt eine detaillierte Beschreibung der bevorzugten Ausführungsbeispiele.
  • Unter Bezugnahme auf die Fig. 2A und 2B wird das erste bevorzugte Ausführungsbeispiel der MOS-Vorrichtung beschrieben, die nicht gemäß der vorliegenden Erfindung ist.
  • In den Fig. 2A und 2B ist auf der Oberfläche eines geerdeten p-Typ-Halbleitersubstrats 1 mit Bor (einer Störstelle) einer Konzentration von etwa 4 · 10¹&sup9; cm&supmin;³ eine Isolierschicht 2 ausgebildet, die auf Oxid-Silizium mit einer Dicke von weniger als etwa 1 um durch Adhäsion oder SIMOX (Separation bzw. Trennung durch implantierten Sauerstoff) ausgebildet ist. Die Isolierschicht 2 wird ein thermischer Oxidfilm, wenn sie durch Adhäsion hergestellt wird, während sie durch SIMOX eine Ionenimplantationsschicht wird. Auf der Isolierschicht 2 ist durch epitaxiales Wachstum eine p-Typ-Halbleiterschicht 3 mit Bor (einer Störstelle) einer Konzentration von etwa 3 · 10¹&sup5; cm&supmin;³ ausgebildet. Auf der Halbleiterschicht 3 sind Source- und Drainbereiche 4 und 5 einer Konzentration von etwa 9 · 10¹&sup9; cm&supmin;³ ausgebildet. Der Drainbereich 5 ist derart ausgebildet, daß er die Isolierschicht 2 erreicht.
  • Auf der Halbleiterschicht 3 und zwischen dem Source- und dem Drainbereich 4 und 5 ist über einen Gate-Oxidfilm 6 von 250 Angström eine Gateelektrode 7 mit einer Länge von etwa 0,4 um und einer Dicke von 3000 Angström ausgebildet. Die Gateelektrode 7 ist aus Polysilizium, einem Metall mit einem hohen Schmelzpunkt und einem Metallsilizid mit einem hohen Schmelzpunkt, etc. ausgebildet.
  • Ein Graben 8 von etwa 4 um · 100 um im Querschnitt mit einer Tiefe von 10 um ist in der Halbleiterschicht 3 ausgebildet, und im Bereich, der dem Sourcebereich 4 am nächsten ist. Dieser Graben ist weiterhin so ausgebildet, daß er die Halbleiterschicht 3 und die Isolierschicht 2 durchdringt, und das Halbleitersubstrat 1 erreicht. Auf einer Öffnung des Grabens 8 ist ein erstes leitendes Element 9 eingebettet und eingefüllt, das aus Aluminium mit einem spezifischen elektrischen Widerstand von 100 uΩ · cm oder weniger hergestellt ist. Das erste leitende Element 9 hat einen Querschnitt von 4 um · 100 um mit einer Tiefe von 10 um. Weiterhin kann das erste leitende Element 9 aus Aluminiumsilizid, Wolframsilizid, Molybdänsilizid, Titansilizid und mit Störstellen dotiertem Polysilizium von 10¹&sup9; cm&supmin;³ oder darüber, etc., was anders als Aluminium ist, sein.
  • Der Graben 8 wird folgendermaßen ausgebildet. Nachdem die SOI-Konfiguration des Halbleitersubstrats 1, der Isolierschicht 2 und der Halbleiterschicht 3 ausgebildet ist, wird durch reaktives Ätzen mit einem Oxidfilm als Maske ein Graben ausgebildet, der die Halbleiterschicht 3 durchdringt und die Oberfläche der Isolierschicht 2 erreicht; als nächstes wird der Graben durch feuchtes Ätzen derart erweitert, daß er die Isolierschicht 2 durchdringt und die Oberfläche des Halbleitersubstrats 1 erreicht; wiederum durch reaktives Ätzen wird der Graben weiter erweitert, damit er einen oberen Teil des Halbleitersubstrats 1 durchdringt.
  • Eine aus Aluminium hergestellte Sourceelektrode 10 wird so ausgebildet, daß sie die Oberflächen des Sourcebereichs 4 und des ersten leitenden Elements 9 überbrückt. Es ist besser, die Kontaktflächen der Sourceelektrode 10 mit dem Sourcebereich 4 und dem ersten leitenden Element 9 so groß wie möglich vorzusehen. Dies erhöht die Stromkapazität so, daß ein Kontaktwiderstand reduziert wird. Die Sourceelektrode 10 kann anstelle von Aluminium aus mit Störstellen dotiertem Polysilizium sein.
  • Eine Drainelektrode 11 wird auf der freigelegten Oberfläche des Drainbereichs 5 ausgebildet. Die freigelegte Oberfläche mit Ausnahme der Fläche, auf der die Drainelektrode 11 ausgebildet ist, wird mit einem Siliziumoxidfilm 12 überzogen. Die Gateelektrode 7 wird mit einem Schutzfilm 13 überzogen, der aus BPSG mit einer Dicke von 5.000 Angström hergestellt ist.
  • Das oben beschriebene erste bevorzugte Ausführungsbeispiel hat eine derartige Konfiguration, daß das erste leitende Element 9 im Graben 8 eingebettet ist, der so ausgebildet ist, daß er die Halbleiterschicht 3 und die Isolierschicht 2 durchdringt und das geerdete Halbleitersubstrat 1 erreicht, und daß das erste leitende Element 9 über die Sourceelektrode 10 ohne eine lange Verdrahtung mit dem Sourcebereich 4 verbunden ist. Diese Konfiguration reduziert die Induktanz vom Sourcebereich 4 zur Erdung aufgrund der Induktanz, die parasitär auf der Verdrahtung (dem ersten leitenden Element 9) ist, auf 1/5 oder weniger von der Induktanz der herkömmlichen Halbleitervorrichtung und verhindert somit, daß Leistungsverstärkungen reduziert werden.
  • Das erste bevorzugte Ausführungsbeispiel sorgt dafür, daß sich der Sourcebereich 4 und der Graben 8 einander berühren, wie es in den Fig. 2A und 2B gezeigt ist. Jedoch kann der Sourcebereich 4 und das erste leitende Element 9 miteinander elektrisch verbunden sein, ohne daß sich der Sourcebereich 4 und der Graben 8 einander berühren. Fig. 2B zeigt den rechteckförmigen Graben 8, jedoch kann dieser trapezförmig sein, wobei der Öffnungsbereich bzw. die Öffnungsfläche des Grabens größer als seine Bodenfläche ist.
  • Das zweite bevorzugte Ausführungsbeispiel, das nicht gemäß der vorliegenden Erfindung ist, wird unter Bezugnahme auf Fig. 3 beschrieben. Der Unterschied des zweiten bevorzugten Ausführungsbeispiels gegenüber dem ersten besteht darin, daß beim ersteren ein zweites leitendes Element 14, das aus mit Störstellen dotiertem Polykristallsilizium oder aus Metallsilizid hergestellt ist, an der Innenwand eines Grabens 8a ausgebildet ist und das erste leitende Element 9 im Graben 8a eingebettet ist. Der kombinierte spezifische elektrische Widerstand des ersten und des zweiten leitenden Elements 9 und 14 ist 100 Ω · cm oder weniger. Die Gesamtdimension bzw. -abmessung des ersten und des zweiten leitenden Elements 9 und 14 ist 4 um · 100 um im Querschnitt mit einer Tiefe von 10 um. Die andere Konfiguration des zweiten bevorzugten Ausführungsbeispiels ist dieselbe wie diejenige des ersten, und daher ist ihre Beschreibung hier weggelassen. Beim zweiten bevorzugten Ausführungsbeispiel ist das erste leitende Element 9 durch das zylindrische zweite leitende Element 14 im Graben 8a umhüllt bzw. umgeben. Diese Konfiguration verhindert, daß Siliziumatome von der Halbleiterschicht 3 divergieren und die Existenz des Widerstandes zwischen dem Sourceanschluß und der Erdung beschränken. Dies ist ein Vorteil des zweiten bevorzugten Ausführungsbeispiels, der anders als der Vorteil ist, der derselbe wie derjenige des bereits beschriebenen ersten bevorzugten Ausführungsbeispiels ist.
  • Das dritte bevorzugte Ausführungsbeispiel wird unter Bezugnahme auf Fig. 4 beschrieben. Das Halbleitersubstrat 1 und der Schutzfilm 13 über der Gateelektrode 7 sind von der Draufsicht der Fig. 4 weggelassen. Die Sourceelektrode 10 ist auf einen -förmigen Graben 8b in der Figur angeordnet. Das im Graben 8b eingebettete leitende Element 9 hat einen spezifischen elektrischen Widerstand von 100 uΩ · cm oder weniger. Die Dimension des leitenden Elements 9 ist 4 um · 100 um im Querschnitt und 10 um bezüglich der Tiefe. Die andere Konfiguration des zweiten bevorzugten Ausführungsbeispiels ist dieselbe wie diejenige des ersten, und daher ist ihre Beschreibung hier weggelassen. Eine Querschnittsansicht der Fig. 4 entlang der Pfeile B und B' ist dieselbe wie diejenige, die in Fig. 2B gezeigt ist. Beim dritten bevorzugten Ausführungsbeispiel wird deshalb, weil die transversale Querschnittsfläche des Grabens 8b größer als diejenige des Grabens des dritten bevorzugten Ausführungsbeispiels ist, die Querschnittsfläche eines Stromdurchgangs groß, und reduziert somit einen Widerstand des gemeinsamen Sourceanschlusses signifikant, der eine Verzögerung des Vorrichtungsbetriebs bei hohen Frequenzen verursacht. Dies ist ein Vorteil des dritten bevorzugten Ausführungsbeispiels, der ein anderer als der Vorteil ist, der derselbe wie derjenige des bereits beschriebenen ersten Ausführungsbeispiels ist.
  • Das vierte bevorzugte Ausführungsbeispiel wird unter Bezugnahme auf Fig. 5 beschrieben. Das Halbleitersubstrat 1 und der Schutzfilm 13 über der Gateelektrode 7 sind von der Draufsicht der Fig. 5 weggelassen. Die Source- und die Drainelektrode 10 und 11 sind auf einem Graben 8c angeordnet, der derart ausgebildet ist, daß er in der Figur die Elektroden 10 und 11 umgibt. Das leitende Element 9, das im Graben 8c eingebettet ist, hat einen spezifischen elektrischen Widerstand von 100 uΩ · cm oder weniger. Die Dimension des leitenden Elements 9 ist 4 um · 100 um im Querschnitt und bezüglich der Tiefe 10 um. Diese Konfiguration reduziert einen Widerstand des gemeinsamen Sourceanschlusses verglichen mit dem dritten bevorzugten Ausführungsbeispiel signifikant. Weiterhin führt beim vierten Ausführungsbeispiel deshalb, weil die Halbleiterschicht 3 und eine Halbleiterschicht 3a durch den Graben 8c voneinander getrennt sind, irgendein Erhöhen des Potentials der Halbleiterschicht 3a nicht zu einem Erhöhen des Potentials der Halbleiterschicht 3, und zwar aufgrund der Anordnung, daß das erste leitende Element 9 im Graben 8c geerdet ist. Das vierte bevorzugte Ausführungsbeispiel ist somit frei von jedem externen Einfluß. Dieses sind Vorteile des vierten bevorzugten Ausführungsbeispiels, die andere als der Vorteil sind, der derselbe wie derjenige des bereits beschriebenen ersten bevorzugten Ausführungsbeispiels ist.
  • Das dritte und das vierte bevorzugte Ausführungsbeispiel können ein weiteres leitendes Element haben, wie das zweite leitende Element 14 des zweiten bevorzugten Ausführungsbeispiels, und zwar vorgesehen an den Innenwänden der Gräben 8b bzw. 8c.
  • Weiterhin ist die folgende Konfiguration als das fünfte bevorzugte Ausführungsbeispiel verfügbar: eine Vielzahl von MOS-FETs ist auf einem Halbleitersubstrat ausgebildet und Gräben, die jeweils einen MOS-FET umgeben, sind in einem Element ausgebildet.
  • Wie es oben beschrieben ist, sorgt die vorliegende Erfindung für eine signifikant kleine Erdungsinduktanz und Ausgangskapazität, so daß bevorzugte Hochfrequenzeigenschaften erhalten werden.

Claims (9)

1. Metalloxid-Halbleitervorrichtung, die folgendes aufweist:
ein geerdetes Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps;
eine Isolierschicht (2), die im Halbleitersubstrat ausgebildet ist;
eine Halbleiterschicht (3) des ersten Leitfähigkeitstyps, die auf der Isolierschicht ausgebildet ist;
einen Sourcebereich (4) eines zweiten Leitfähigkeitstyps, der in der Halbleiterschicht ausgebildet ist;
einen Drainbereich (5) des zweiten Leitfähigkeitstyps, der in der Halbleiterschicht ausgebildet ist, wobei ein Teil des Drainbereichs die Isolierschicht erreicht;
eine Gate-Isolierschicht (6), die auf der Halbleiterschicht und zwischen dem Source- und dem Drainbereich ausgebildet ist;
eine Gateelektrode (7), die in der Gate-Isolierschicht und zwischen dem Source- und dem Drainbereich ausgebildet ist;
ein erstes leitendes Element (9) des ersten Leitfähigkeitstyps;
eine Sourceelektrode (10) zum Verbinden des leitenden Elements mit dem Sourcebereich; und
eine Drainelektrode (11), die mit dem Drainbereich verbunden ist,
dadurch gekennzeichnet, daß
das erste leitende Element (9) des ersten Leitfähigkeitstyps in einem Graben (8) eingebettet ist, der aus einem Teil der Halbleiterschicht (3) über die Isolierschicht (2) zum Halbleitersubstrat ausgebildet ist; und
die Sourceelektrode (10) mit dem geerdeten Halbleitersubstrat mittels dem im Graben eingebetteten Element verbunden ist, wobei der Graben eine derartige Form hat, daß das darin eingebettete erste leitende Element den Source- und den Drainbereich der Halbleiterschicht wenigstens teilweise umgibt.
2. Vorrichtung nach Anspruch 1, die weiterhin ein zweites leitendes Element (14) aufweist, das zwischen einer Innenwand des Grabens (8) und dem darin eingebetteten leitenden Element (9) ausgebildet ist, wobei das zweite leitende Element aus einem von einem Material des eingebetteten leitenden Elements unterschiedlichen Material hergestellt ist.
3. Vorrichtung nach Anspruch 1 oder 2, wobei die Isolierschicht (2) ein thermischer Oxidfilm ist.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei die Isolierschicht (2) eine Ionenimplantationsschicht ist.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei das erste leitende Element (9) einen Querschnitt von 4 um · 100 um und eine Tiefe von 10 um des Grabens (8) hat.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei das erste leitende Element (9) einen spezifischen elektrischen Widerstand von 100 uΩ · cm oder weniger hat.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, wobei das eingebettete leitende Element (9) und das zweite leitende Element (14) in Kombination einen spezifischen elektrischen Widerstand von 100 uΩ · cm oder weniger haben.
8. Vorrichtung nach einem der Ansprüche 1 bis 7, wobei das erste leitende Element (9) aus einem Material hergestellt ist, das aus einer Gruppe ausgewählt ist, die aus Aluminiumsilizid, Wolframsilizid, Molybdänsilizid, Titansilizid und mit Störstellen dotiertem Polysilizium von 10¹&sup9; cm&supmin;³ oder darüber besteht.
9. Vorrichtung nach einem der Ansprüche 1 bis 8, wobei das zweite leitende Element (14) aus einem Material hergestellt ist, das aus einer Gruppe ausgewählt ist, die aus mit Störstellen dotiertem Polykristall-Silizium und Metallsilizid besteht.
DE69510484T 1994-04-05 1995-04-05 Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur Expired - Lifetime DE69510484T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6066832A JPH07283414A (ja) 1994-04-05 1994-04-05 Ｍｏｓ型半導体装置

Publications (2)

Publication Number Publication Date
DE69510484D1 DE69510484D1 (de) 1999-08-05
DE69510484T2 true DE69510484T2 (de) 1999-11-18

Family

ID=13327215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69510484T Expired - Lifetime DE69510484T2 (de) 1994-04-05 1995-04-05 Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur

Country Status (5)

Country Link
US (1) US5929488A (de)
EP (1) EP0676815B1 (de)
JP (1) JPH07283414A (de)
DE (1) DE69510484T2 (de)
MY (1) MY114267A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253699B1 (ko) * 1996-06-29 2000-05-01 김영환 Soi소자 및 그 제조방법
US5841166A (en) 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications
JPH11204799A (ja) * 1998-01-20 1999-07-30 Mitsubishi Electric Corp 高周波ｍｏｓｆｅｔ装置とその製造方法
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US6521947B1 (en) * 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
EP1187220A3 (de) * 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS-Feldeffekttransistor mit reduziertem Anschaltwiderstand
JP2002110990A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6844224B2 (en) * 2001-11-15 2005-01-18 Freescale Semiconductor, Inc. Substrate contact in SOI and method therefor
JP4034099B2 (ja) 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
US20040031996A1 (en) * 2002-08-16 2004-02-19 Brian Li Chi Nan Semiconductor device and method for forming
US7087977B2 (en) 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
DE10250832B4 (de) * 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
TWI361490B (en) 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same
US7102201B2 (en) * 2004-07-15 2006-09-05 International Business Machines Corporation Strained semiconductor device structures
JP2006269491A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体装置の製造方法
US8133774B2 (en) 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
JP2015173227A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体スイッチ及び半導体基板
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
US20220223696A1 (en) * 2021-01-13 2022-07-14 Electronics And Telecommunications Research Institute Method for manufacturing power semiconductor device
CN114975609A (zh) 2021-02-24 2022-08-30 联华电子股份有限公司 横向双扩散的金属氧化物半导体场效晶体管及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143656A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
JPH081912B2 (ja) * 1987-12-10 1996-01-10 三菱電機株式会社 半導体装置
JP2509708B2 (ja) * 1989-09-07 1996-06-26 株式会社東芝 Ｓｏｉ型半導体装置及びその製造方法
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JPH03214773A (ja) * 1990-01-19 1991-09-19 Fujitsu Ltd 半導体装置
JP2616134B2 (ja) * 1990-04-19 1997-06-04 日本電気株式会社 Ｓｏｉトランジスタ積層半導体装置とその製造方法
JPH043456A (ja) * 1990-04-19 1992-01-08 Nec Corp 能動層積層素子形成方法
JPH04226082A (ja) * 1990-05-21 1992-08-14 Seiko Instr Inc 半導体装置
JPH0463469A (ja) * 1990-07-03 1992-02-28 Sharp Corp Ｓｏｉ型半導体装置
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
JPH04150070A (ja) * 1990-10-15 1992-05-22 Seiko Epson Corp 半導体装置
JPH04179271A (ja) * 1990-11-14 1992-06-25 Fujitsu Ltd 半導体装置及びその製造方法
JPH05198739A (ja) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
US5306659A (en) * 1993-03-29 1994-04-26 International Business Machines Corporation Reach-through isolation etching method for silicon-on-insulator devices
US5793107A (en) * 1993-10-29 1998-08-11 Vlsi Technology, Inc. Polysilicon pillar heat sinks for semiconductor on insulator circuits
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions

Also Published As

Publication number Publication date
DE69510484D1 (de) 1999-08-05
EP0676815A1 (de) 1995-10-11
JPH07283414A (ja) 1995-10-27
EP0676815B1 (de) 1999-06-30
US5929488A (en) 1999-07-27
MY114267A (en) 2002-09-30

Similar Documents

Publication Publication Date Title
DE69510484T2 (de) Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102004036330B4 (de) Halbleiterbauelement
DE4242558C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE3525396C2 (de)
DE19743342C2 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE102006056809B3 (de) Anschlussstruktur für ein elektronisches Bauelement
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2242026A1 (de) Mis-feldeffekttransistor
DE4026568A1 (de) Leitfaehigkeits-modulation in einem mosfet mit einer in einer kerbe eingebetteten steuer-elektrode
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102004041622A1 (de) Halbleiterbauteil
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition