-
Die vorliegende Erfindung betrifft logische Schaltungen des
Typs mit in linearem Betrieb arbeitenden Differenzstufen,
wie beispielsweise die logischen Schaltungen der
ECL-Schaltkreisfamilie mit gekoppelten Emittern (ECL).
-
Die ECL-Schaltungen gehören zu den schnellsten logischen
Schaltungen. Zur Erzielung einer hohen
Arbeitsgeschwindigkeit sind diese Schaltungen so konzipiert, daß ihre
bipolaren Transistoren niemals in Sättigungsbetrieb gelangen. Ein
Bipolartransistor gelangt in den Sättigungsbetrieb, wenn
seine Kollektor-Emitter-Spannung Vce kleiner als seine
Basis-Emitter-Spannung Vbe ist. In diesem Fall weist die
Basis eine merklich höhere Kapazität auf als wenn der
Transistor sich im linearen Betriebszustand befindet, was der
Grund für die Langsamkeit der herkömmlichen bipolaren
logischen Schaltungen ist. Um die Sättigung der Transistoren zu
vermeiden, werden sie in Differenzstufen geschaltet,
weswegen auch die terminologische Bezeichnung 'gekoppelte
Emitter' verwendet wird. Daher sind die mit ECL-Schaltungen
verarbeiteten Signale zumeist Differenzsignale, und jede
Komponente eines Differenzsignals wird jeweils einem
entsprechenden Eingang einer Differenzstufe zugeführt.
-
Fig. 1 zeigt ein Beispiel einer herkömmlichen ECL-Schaltung
nach dem Stande der Technik, im speziellen Fall ein
Multi
plexer. Sämtliche Transistoren dieser Schaltung sind
Bipolartransistoren vom NPN-Typ. Ein erstes komplementäres
Signal A/A* wird an die Eingänge einer aus einem
Transistorpaar Q1 und Q2 bestehenden ersten Differenzstufe
angelegt. Die Kollektoren der Transistoren Q1 und Q2 sind mit
einem hohen Speisepotential Vcc über entsprechende
Widerstände Rc verbunden. Man sagt, daß die Widerstände Rc in
Zweigen der Differenzstufe Q1, Q2 geschaltet sind. Ein
zweites Differenzsignal B/B* wird an die Eingänge einer aus
einem Transistorpaar Q3 und Q4 bestehenden Differenzstufe
angelegt. Die beiden Zweige dieser Stufe Q3, Q4 sind
entsprechend mit den Zweigen der Stufe Q1, Q2 verbunden.
-
Die Stufen Q1, Q2 und Q3, Q4 liegen ihrerseits in den
Zweigen einer aus einem Transistorpaar Q5, Q6 bestehenden
Differenzstufe, d. h. daß der Kollektor des Transistors Q5 mit
den Emittern der Transistoren Q1 und Q2 und der Kollektor
des Transistors Q6 mit den Emittern der Transistoren Q3 und
Q4 verbunden sind. Die Stufe Q5, Q6 wird durch eine aus
einem Transistor Q7 bestehende Stromquelle vorgespannt; der
Emitter des Transistors Q7 ist über einen Widerstand Re1 mit
einem niedrigen Speisepotential GND (Masse) verbunden, sein
Kollektor ist mit den Emittern der Transistoren Q5 und Q6
verbunden. Eine an die Basis des Transistors Q7 angelegte
Bezugsspannung Vr bestimmt den Vorspannstrom der Stufe Q5,
Q6. An die Eingänge der Stufe Q5, Q6 wird über in
Folgeschaltung geschaltete Transistoren Q8, Q9 ein
Differenzselektionssignal S/S* angelegt.
-
Die Ausgangsgröße der logischen Schaltung ist ein
Differenzsignal D/D*, das über in Folgeschaltung geschaltete
Transistoren Q10 und Q11 an den Zweigen der Stufe Q1, Q2
abgenommen wird.
-
Die Folgertransistoren Q8 bis Q11 werden durch Transistoren
Q12 bis Q15 vorgespannt, welche mit Emitterwiderständen
(Re2 für die Transistoren Q12, Q13, und Re3 für die
Transistoren Q14, Q15) verbunden sind, wie der Transistor Q7.
-
Die Arbeitsweise dieses Multiplexers ist kurz wie folgt.
Befindet sich das Differenzsignal S/S* im hohen Zustand
(d. h. daß die Komponenten S bzw. S* sich in ihrem hohen
bzw. niedrigen Zustand befinden), ist der Transistor Q5
leitend und der Transistor Q6 gesperrt. Die Stufe Q3, Q4 ist
dann inaktiv, und nur die Stufe Q1, Q2 prägt den Wert des
Signals A/A* dem Ausgang D/D* ein. Umgekehrt liegt, wenn
das Signal S/S* seinen niedrigen Zustand besitzt, das
Signal B/B* im Ausgang D/D* vor.
-
Die Transistorfolger Q8 und Q9 sind erforderlich, um die
Sättigung der Transistoren Q5 und Q6 zu vermeiden.
Tatsächlich sind beispielsweise, wenn die Komponenten A und S sich
im gleichen Zustand befinden, die Kollektorspannung und die
Basisspannung des Transistors Q5 gleich, was gewährleistet,
daß die Kollektor-Emitter-Spannung des Transistors Q5
wenigstens gleich der Basis-Emitter-Spannung Vbe dieses
Transistors ist. Ohne den Transistorfolger Q8 wäre die
Kollektor-Emitter-Spannung des Transistors Q5 praktisch Null, was
die Sättigung dieses Transistors Q5 zur Folge hätte.
-
Die ECL-Signale haben nur einen kleinen Bereich, d. h. daß
der Potentialunterschied zwischen dem hohen und dem
niedrigen Zustand einer Komponente eines ECL-Signals klein ist.
Dieser kleine Bereich in der Größenordnung von 0,5 V trägt
zur Erhöhung der Geschwindigkeit der logischen Schaltung
bei, indem sich die Energie der Ladung und Entladung von
parasitären Kapazitäten verringert.
-
Um die zeitliche Entwicklung eines ECL-Signals zu erkennen,
sei beispielsweise die Emitterspannung (D*) des
Transi
stors Q10 betrachtet. Wenn die Transistoren Q1 und Q4
gesperrt sind, ist diese Spannung praktisch gleich Vcc-Vbe.
Sind die Transistoren Q1 und Q5 leitend, so fällt diese
Spannung um einen Betrag Vs entsprechend dem ECL-Bereich,
gleich dem Produkt aus dem Strom des Transistors Q7 mit dem
Betrag des Widerstands Rc, ab. Somit schwankt die Spannung
im Ausgang D* zwischen Vcc-Vbe und Vcc-Vbe-Vs. Die
Schaltung aus Fig. I ist zum Anschluß eines ihrer Eingänge
(A/A*, B/B*, S/S*) an den Ausgang (D/D*) einer
anderen gleichartigen Schaltung bestimmt. Da der Bereich Vs
fixiert ist (ca. 0,5 V), muß die Spannung Vcc hinreichend
hoch sein, daß der Minimalwert der Ausgangsgröße der anderen
Schaltung nicht die Sättigung beispielsweise der
Transistoren Q1, Q5, Q7 oder Q5, Q8, Q7 bewirkt. Somit ist die
Minimalspannung des Ausgangs D* gleich der Summe von drei
Spannungen Vbe (beispielsweise der Transistoren Q1 oder Q8
und Q5 und Q7) und einer Spannung Vr-Vbe, die an den
Anschlüssen des Emitterwiderstands Re des Transistors Q7
auftritt. Diese Minimalspannung beträgt somit 2Vbe+Vr. Somit
muß die Speisespannung Vcc solcherart sein, daß
-
Vcc-Vbe-Vs > 2Vbe+Vr.
-
Für typische Werte Vs = 0,5, Vbe = 0,9, Vr = 1, 2 muß die Spannung
Vcc wenigstens 4,4 V betragen. Eine ECL-Schaltung wird
typischerweise mit 5 V gespeist.
-
Ein Nachteil der ECL-Schaltungen ist ihr hoher
Stromverbrauch infolge der Tatsache, daß die von den Stromquellen
gelieferten Ströme stets von den Transistorfolgern oder von
dem einen oder dem anderen Zweig einer Differenzstufe
verbraucht werden. Wenn es gelänge, die Speisespannung Vcc zu
verringern, würde der Stromverbrauch im gleichen Ausmaß
herabgesetzt.
-
Ein Ziel der vorliegenden Erfindung ist die Schaffung einer
logischen Schaltung mit Differenzstufen, deren
Speisespannung besonders niedrig sein kann.
-
Ein weiteres Ziel der vorliegenden Erfindung ist die
Schaffung einer derartigen logischen Schaltung, welche einen
besonders niedrigen Stromverbrauch besitzt.
-
Diese Ziele werden gemäß der Erfindung dadurch erreicht, daß
man spezielle Bipolartransistoren der logischen Schaltung
durch MOS-Transistoren ersetzt.
-
Die Erfindung betrifft näherhin eine logische Schaltung des
aus der Druckschrift JP-A-4 072 916 bekannten Typs, welche
wenigstens eine mit in linearem Betrieb arbeitenden
Bipolartransistoren ausgebildete erste Differenzstufe in Anordnung
in einem Zweig einer durch eine Stromquelle vorgespannten
zweiten Differenzstufe aufweist, wobei die zweite Stufe und
die Stromquelle mit MOS-Transistoren ausgebildet sind.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung ist
vorgesehen, daß die Gate-Anschlüsse der MOS-Transistoren der
zweiten Stufe unmittelbar Eingänge der logischen Schaltung
bilden.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung ist
vorgesehen, daß die Stromquelle mit einem MOS-Transistor
ausgebildet ist, dessen Source-Anschluß direkt mit einem
Speisepotential verbunden ist.
-
Ein Multiplexer gemäß der Erfindung weist zwei erste Stufen
auf, deren entsprechenden Zweige miteinander verbunden sind,
wobei diese beiden Stufen jeweils entsprechend in den
Zweigen der zweiten Stufe angeordnet sind.
-
Eine logische Torschaltung gemäß der Erfindung weist eine in
einem ersten Zweig der zweiten Stufe angeordnete erste Stufe
auf, wobei der zweite Zweig der zweiten Stufe mit einem
Zweig der ersten Stufe verbunden ist.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung ist
vorgesehen, daß die Bipolartransistoren vom NPN-Typ und die
MOS-Transistoren N-Kanaltransistoren sind.
-
Diese und weitere Merkmale, Eigenschaften und Vorteile der
vorliegenden Erfindung werden in der folgenden Beschreibung
spezieller Ausführungsbeispiele, denen keine einschränkende
Bedeutung zukommt, mit Hilfe der beigefügten
Zeichnungsfiguren im einzelnen beschrieben; in der Zeichnung zeigen:
-
die bereits beschriebene Fig. 1 eine herkömmliche ECL-
Schaltung nach dem Stande der Technik,
-
Fig. 2 eine logische Schaltung mit Differenzstufen
gemäß der Erfindung,
-
Fig. 3 ein anderes Beispiel einer logischen Schaltung
gemäß der Erfindung.
-
Eine erfindungsgemäße logische Schaltung mit Differenzstufen
weist allgemein ein erstes Niveau von aus
NPN-Bipolartransistoren gebildeten Differenzstufen auf. Ein zweites Niveau
von Differenzstufen, das in seinen Zweigen Differenzstufen
des ersten Niveaus enthält, besteht hingegen aus N-Kanal-
MOS-Transistoren. Desgleichen werden die
Vorspannungsstromquellen der Stufen des zweiten Niveaus und die
Transistorfolger von N-Kanal-MOS-Transistoren gebildet.
-
Fig. 2 veranschaulicht ein Beispiel einer in dieser Weise
erfindungsgemäß ausgebildeten logischen Schaltung. Die
Schaltung gemäß Fig. 2 ist ein Multiplexer vom gleichen Typ
wie der gemäß Fig. 1, und gleiche Elemente sind mit
denselben Bezugsziffern bezeichnet. Die Differenzstufe Q5, Q6
aus Fig. 1 ist in Fig. 2 durch eine Differenzstufe mit MOS-
Transistoren M5 und M6 ersetzt. In gleicher Weise sind die
mit Transistoren Q7, Q14 und Q15 gebildeten Stromquellen
sowie die zugeordneten Emitterwiderstände Re aus Fig. 1
durch MOS-Transistoren M7, M14 und M15 ersetzt, die direkt
mit Masse GND verbunden sind. Außerdem hat sich gezeigt, daß
der Stufe M5, M6 das Differenzsignal S/S* direkt zugeführt
werden kann, ohne daß hierfür Transistorfolger und
entsprechende Vorspannquehlen (Q8, Q9, Q12 und Q13 in Fig. 1)
vorgesehen zu werden brauchen. Der Stromverbrauch der Schaltung
verringert sich somit durch Entfall ebensovieler Paare von
Vorspannquellen als Differenzstufen mit MOS-Transistoren
vorliegen.
-
Die Gate-Source-Schwellspannung Vt eines MOS-Transistors
spielt die gleiche Rolle wie die Basis-Emitter-Spannung Vbe
eines Bipolartransistors. Somit könnte man meinen, nach den
für die Schaltung aus Fig. 1 angestellten Berechnungen, daß
die Mindestspannung Vcc 2Vt+2Vbe+Vs beträgt. Dieser Betrag
wäre größer als die für die Schaltung von Fig. 1 (mit den
typischen Werten Vs = 0,5, Vbe = 0,9 und Vt = 1, 2) berechnete
minimale Spannung Vcc. Jedoch ist ein Aspekt der Erfindung
die Feststellung, daß es nicht nachteilig ist, daß die
Drain-Source-Spannung eines MOS-Transistors kleiner als die
Schwellspannung Vt ist. Tatsächlich ändert sich die Gate-
Kapazität des MOS-Transistors nicht. Der einzige, nicht
nachteilige, Unterschied besteht darin, daß der
MOS-Transistor in Widerstandsmode zu arbeiten beginnt, in welchem
der Drain-Source-Widerstand in Abhängigkeit von der Gate-
Source-Spannung veränderlich ist. In der Praxis übersteigt
diese, als Von bezeichnete, Gate-Source-Spannung im
Widerstandsbetrieb 0,3 V nicht.
-
Somit wird die Minimalspannung Vcc durch 2Vbe+2Von+Vs
ausgedrückt, was mit den oben angegebenen Werten in der
Größenordnung von 2,9 V liegt. Eine logische Schaltung gemäß der
Erfindung eignet sich besonders gut zur Integration in einer
0,7-Mikron-Technologie, welche eine Speisespannung in der
Größenordnung von 3,3 V zuläßt.
-
Man muß auch die minimale Spannung Vcc mit Bezug auf die an
die Gates der Transistoren M5 und M6 anzulegende Spannung
berechnen. Diese Minimalspannung wird durch Vbe+Vt+Von
ausgedrückt, worin Vt die Schwellspannung der Transistoren M5
und M6 und Von die Drain-Source-Spannung des Transistors M7
sind. Diese minimale Spannung Vcc ist im wesentlichen gleich
der zuvor berechneten, da die Spannung Vt im wesentlichen
gleich Von+Vbe ist.
-
Es ist nicht nötig, den Transistoren M5 und M6 wie in Fig. 1
Transistorfolger vorzuschalten. Tatsächlich ist
beispielsweise, wenn die Komponenten A und S sich auf gleichem
Potential befinden, die Drain-Source-Spannung des Transistors M5
gleich Vt-Vbe, d. h. ungefähr Von.
-
Außerdem ist es nicht erforderlich, die Transistoren M7, M14
und M15 mit Source-Widerständen zu versehen. In Fig. 1 waren
Emitterwiderstände vorgesehen, um Unterschiede zwischen den
Basis-Emitter-Spannungen der Transistoren sowie
Spannungsabfälle zwischen den Emittern zu kompensieren, die durch in
den die Emitter verbindenden Leitern fließende
verhältnismäßig große Ströme verursacht werden. Ein Bipolartransistor
hat eine große Steilheit; ohne Emitterwiderstände würde ein
geringer Unterschied zwischen den Basis-Emitter-Widerständen
von zwei der Transistoren der Stromquellen eine merkbare
Differenz zwischen den Kollektorströmen dieser Transistoren
hervorrufen. Demgegenüber besitzt ein MOS-Transistor eine
niedrige Steilheit, was Source-Widerstände erübrigt.
-
Freilich müssen infolge der Tatsache, daß die
MOS-Transistoren eine niedrigere Steilheit als die Bipolartransistoren
besitzen, die Transistoren M5 und M6 relativ größer bemessen
werden, damit die Steilheit dieser MOS-Transistoren in der
gleichen Größenordnung wie die der Bipolartransistoren Q5
und Q6 in Fig. 1 liegt. Diese Vergrößerung der Abmessung ist
nicht störend, da sie durch die Tatsache kompensiert wird,
daß die Transistorfolger Q8 und Q9, die entsprechenden
Vorspannungsquellen sowie die Emitterwiderstände aus Fig. 1
entfallen. Die Abmessungsvergrößerung bringt eine Erhöhung
der Gate-Kapazität der MOS-Transistoren mit sich. Jedoch
wird der Verlust an Geschwindigkeit, der sich daraus ergeben
kann, durch eine Erhöhung des Vorspannstroms der
MOS-Transistor-Stufen kompensiert, wobei diese Stromerhöhung nicht
störend ist, da zahlreiche Vorspannungsquellen (Q12, Q13)
fortgelassen wurden und die Stromerhöhung außerdem zu einer
Erhöhung der Steilheit der MOS-Transistoren beiträgt.
-
Es ist nicht angezeigt, die Transistoren Q1 bis Q4 durch
MOS-Transistoren zu ersetzen, da, wenn die Spannung Vcc mit
ihrem Minimalwert gewählt wird, die maximale Gate-Source-
Spannung dieser MOS-Transistoren in der Größenordnung von
Vbe+Vs läge, was die Schwellspannung Vt eines
MOS-Transistors kaum übersteigt. Ein MOS-Transistor würde kaum leitend
werden und könnte nur teilweise den Strom der Differenzstufe
zu seinem entsprechenden Zweig umlenken. Hingegen ist der
Betrag Vbe+Vs vollkommen ausreichend, um einen
Bipolartransistor vollständig leitend zu machen.
-
Selbstverständlich ist die vorliegende Erfindung nicht auf
die Multiplexerschaltung von Fig. 2 begrenzt, die vielmehr
nur ein Beispiel darstellt.
-
Fig. 3 zeigt ein anderes Beispiel einer logischen Schaltung
gemäß der Erfindung, und zwar in diesem Fall einer
AND-Torschaltung (oder einer NAND-Torschaltung, je nachdem, ob man
die Ausgangsgrößen D/D* invertiert oder nicht). Ein erstes
Differenzsignal A/A* wird an die Eingänge einer Stufe
gelegt, die aus Transistoren Q1 und Q2 besteht, die wie die
Transistoren Q1 und Q2 in Fig. 2 mit Kollektorwiderständen
Rc und mit Ausgangstransistoren QIO und Q11 verbunden sind.
Die Stufe Q1, Q2 ist in einem Zweig einer Differenzstufe mit
MOS-Transistoren M5 und M6 angeordnet, deren anderer Zweig
(Drain des Transistors M6) mit dem Kollektor des Transistors
Q2 verbunden ist. Dieser Stufe M5, M6 wird ein
Differenzsignal B/B* zugeführt, und sie wird wie die Stufe M5, M6
in Fig. 2 durch einen MOS-Transistor M7 vorgespannt.