DE69506918T2 - Schieberegisterzelle - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Schieberegisterzelle. Sie findet insbesondere Anwendung bei der Durchführung von Funktionsprüfungen von speziellen integrierten Schaltkreisen.
• Die speziellen integrierten Schaltkreise oder ASICs (englisch "Application Specific Integrated Circuit") sind integrierte Schaltkreise, die auf einem einzigen Chip nach Vorgaben des Anwenders gefertigt werden. Bestimmte spezialisierte integrierte Schaltkreise enthalten eine Zentraleinheit (z. B. einen Signalverarbeitungsprozessor oder DSP bei einem integrierten Schaltkreis für die Signalverarbeitung), der mit einer bestimmten Anzahl von Vorrichtungen je nach Anwendung des Schaltkreises zusammenhängt, nämlich Speicher, Schnittstellen ...
• Der Anwender teilt dem Hersteller das Anwendungsprogramm des Schaltkreises und Informationen über die gewünschte Konfiguration des Schaltkreises wie Typ und Umfang von Speichern oder Eigenschaft von Schnittstelleneinrichtungen des Schaltkreises mit. Der integrierte Schaltkreis wird dann auf einem Chip hergestellt, indem die Zentraleinheit mit speziellen Einrichtungen wie insbesondere ein Nur- Lesespeicher (ROM), der das Anwendungsprogramm enthält, ausgestattet wird.
• Für das Prüfen bei dem Hersteller wird bekanntermaßen durch die Zentraleinheit ein automatisches Testprogramm in dem Programmspeicher des Schaltkreises durchgeführt. Da die Konfiguration von den Vorgaben des Anwenders abhängt, ist es nicht möglich, ein allgemeines Testprogramm anzugeben.
• Um integrierte Schaltkreise zu prüfen, kann außerdem bekanntermaßen z. B. nach EP 0 358 376 ein Schieberegister verwendet werden, das gebildet wird, indem eine Gruppe von Elementarzellen, die in den Eingangs-/Ausgangsleitungen des integrierten Schaltkreises angeordnet sind, zusammengeschlossen wird. Jede Zelle kann auf ihrer jeweiligen Leitung einen Wert ausgeben, der seriell über das Schieberegister vorgegeben wird, und den Wert des Signals abtasten, das über diese Leitung übertragen wird, um es seriell über das Schieberegister zu lesen. Man kann so Testsignale in den integrierten Schaltkreis schicken und das Verhalten des Schaltkreises in Abhängigkeit von diesen Signalen studieren.
• Ein Nachteil dieses Systems besteht darin, daß kein direkter Zugriff auf die internen Busse des Schaltkreises, die zur Kommunikation zwischen der Zentraleinheit und den anwendungsabhängigen Vorrichtungen dienen, besteht, es sei denn, man würde die Zahl der Zellen erheblich steigern, was der Kompaktheit des Schaltkreises und der Geschwindigkeit des Schieberegisters abträglich ist.
• Es ist außerdem bekannt, z. B. durch EP 0 578 540, ein Schieberegister zu verwenden, das gebildet wird, indem Zellen in den Eingangs-/Ausgangsleitungen der Zentraleinheit verbunden werden. Damit lassen sich zugleich die Zentraleinheit und die dazugehörigen Einrichtungen bei reduzierter Anzahl von Zellen testen. Es ist so außerdem möglich, eine große Anzahl von möglichen Konfigurationen zu prüfen, ohne das Schieberegister modifizieren zu müssen.
• Üblicherweise wird eine Zelle, die als Bestandteil in einem Schieberegister gedacht ist, in Reihe in eine Leitung (eine Leitung für den Zugriff auf eine Zentraleinheit zum Beispiel) und in Reihe mit anderen Zellen geschaltet, die mit anderen Leitungen verbunden sind. Physikalisch wird dadurch die besagte Leitung in zwei Teile unterteilt. Wenn z. B. eine solche Zelle in eine Leitung eines Busses zwischen einer Zentraleinheit und einer peripheren Einheit geschaltet wird, geht ein Teil der Leitung von der Zentraleinheit zu der Zelle, und der andere Teil der Leitung geht von der Zelle zur peripheren Einheit. Eine solche Zelle umfaßt daher einen Eingang, genannt parallel, der mit einem Teil der Leitung verbunden ist, einen Ausgang, genannt parallel, der mit dem anderen Teil der Leitung verbunden ist (um über diesen Teil der Leitung einen Wert einzugeben, der nach außen über die anderen Zellen übertragen wird, oder um den vorliegenden Wert an den parallelen Eingang auszugeben, wobei dann die Zelle transparent ist), einen seriellen Eingang und einen seriellen Ausgang, um ein progressives Verschieben von einzugebenden Werten oder abzutastenden Werten in dem Schieberegister zu ermöglichen, von welchem diese Zelle einen Teil darstellt.
• Man sieht daher, daß die Zellen unidirektional sein können, wenn sie in den Leitungen geschaltet sind, bei denen eine definierte Richtung des Signals existiert, oder bidirektional, wenn sie in Leitungen geschaltet sind, die zum Übertragen von Signalen in beide Richtungen dienen, in welchem Fall die parallelen Eingänge und Ausgänge tatsächlich Eingang/Ausgang bilden.
• Üblicherweise umfassen die unidirektionalen Zellen eine Speicherkippstufe (z. B. ein Laufzeitglied vom Typ Master- Slave), so daß am Eingang entweder der Wert des Signals, das an dem Paralleleingang anliegt (in dem Fall des Abtastens) oder das am seriellen Eingang anliegt (für den Fall einer Eingabe oder eines Verschiebens), empfangen werden kann und deren Ausgang mit dem seriellen Ausgang verbunden ist (um das Verschieben von einer Zelle in die andere zu ermöglichen). Andererseits umfassen sie ebenfalls wie üblich einen Multiplexer mit einem Eingang, der mit dem parallelen Eingang verbunden ist, und einem Eingang, der mit dem Ausgang der Speicherkippstufe verbunden ist, eventuell über eine Verriegelungskippstufe, und einem Ausgang, der mit dem parallelen Ausgang verbunden ist, wobei der Multiplexer die Eingabe eines Wertes über die Leitung oder das Durchschalten der Leitung durch die Zelle ermöglicht (der parallele Eingang und Ausgang ist miteinander verbunden).
• Die unterschiedlichen Mittel werden durch Steuersignale gesteuert, die entweder von einem externen Steuerblock stammen oder von einem internen Steuerblock, der externe Steuersignale empfängt, wobei die Testroutinen selbstverständlich von außerhalb des Schaltkreises gesteuert werden.
• Für den Fall von bidirektionalen Zellen ist der Aufbau der Zellen identisch, wenn sie nur einen zusätzlichen Multiplexer umfassen, der einen Eingang hat, der mit dem parallelen Ausgang verbunden ist (der sich als Eingang/Ausgang verhält), einen Eingang, der mit dem Ausgang der Speicherkippstufe verbunden ist (eventuell über einen Verriegelungskippstufe) und einen Ausgang, der mit dem parallelen Eingang verbunden ist (der sich als Eingang/Ausgang verhält). Andererseits ist es notwendig, eine Steuerung und einen zusätzlichen Eingang bei den notwendigen Multiplexmitteln vorzusehen, um an den Eingang der Speicherkippstufe entweder den Wert des Signals, das am seriellen Eingang (im Fall des Verschiebens) anliegt, oder den Wert eines der Signale, die am parallelen Eingang und Ausgang anliegen (beim Abtasten), auszugeben.
• Die Zellen, die üblicherweise verwendet werden, haben mehrere Nachteile:
• - Sie führen zu Verzögerungen je nach verwendeter Technologie in der Ordnung von 0,5 bis 2 ns bei der Signalausbreitung auf der Leitung aufgrund des Durchlaufens wenigstens einen Multiplexers,
• - sie führen zu einem Synchronisationsproblem in dem Maße, in dem die Signale auf den Leitungen von internen Taktsignalen des Schaltkreises abhängen, während die Steuersignale eines Schieberegisters zum Verschieben von abgetasteten Werten von einer Taktgebung außerhalb des Schaltkreises abhängen, weil in der Praxis die einzugebenden Werte oder die abgetasteten Werte von oder an externe Prüfvorrichtungen der zu prüfenden Schaltkreise ausgegeben werden. Deswegen muß man entweder Signale zum Ansteuern der Verschiebung aus externen Signalen des Schaltkreises bilden, die mit den internen Taktsignalen synchronisiert sind, oder die internen Taktsignale anhalten, um die Stabilität der Signalwerte zu garantieren, die auf den Leitungen in dem Moment anliegen, zu dem man sie abtasten möchte. Die erste Lösung hat den Nachteil, daß zusätzliche Ressourcen genutzt werden müssen und daher die Größe und der Verbrauch dieser Schaltkreise erhöht wird, und die zweite Lösung hat den Nachteil, die Funktion des Schaltkreises bei jedem Abtasten unterbrechen zu müssen.
• - Sie garantieren nicht den internen logischen Zustand der Zelle, z. B. das Signal, das an dem Ausgang der Speicherkippstufe anliegt, wobei eventuelle Verluste u. U. dieses Signal beeinträchtigen können und keine Rückkopplung vorgesehen ist, um es aufrechtzuerhalten,
• - sie führen zu einem Problem in bezug auf den Verbrauch in Höhe des Eingangs der Speicher- oder Verriegelungskippstufen, wenn sie sperren (Eingang vom Ausgang getrennt), da sie isoliert sind und Verlusten vom kapazitiven oder dynamischen Typ auf der Ebene z. B. des Substrats von Eingangstransistoren unterliegen können.
• Aufgrund des Vorangegangenen kann man eine Zelle herstellen, die keine Verzögerung auf der Leitung erzeugt, in die sie geschaltet ist.
• Es ist möglich, eine Zelle für ein Schieberegister zu verwenden, die dazu gedacht ist, auf eine Übertragungsleitung einen binären Wert einzugeben oder den Wert des Signals abzutasten, das auf der besagten Leitung anliegt, wobei diese Zelle umfaßt:
• - einen parallelen Eingang, der mit der Leitung verbunden ist, um ein Signal vom parallelen Eingang zu empfangen,
• - einen parallelen Ausgang, der mit der Leitung verbunden ist, um ein Signal vom parallelen Ausgang auszugeben,
• - einen seriellen Eingang, um ein Signal vom seriellen Eingang zu empfangen, damit ein Verschieben in eine folgende Zelle oder ein Eingeben auf die Leitung erfolgt,
• - einen seriellen Ausgang, um ein Signal von dem seriellen Ausgang auf einen seriellen Eingang einer folgenden Zelle auszugeben,
• dadurch gekennzeichnet, daß der parallele Eingang und der parallele Ausgang miteinander verbunden sind, die Zelle parallel zu der Übertragungsleitung geschaltet ist und daß der parallele Ausgang vom Rest der Zelle durch einen Tristate-Zwischenschaltkreis getrennt ist.
• So kann man eine Zelle herstellen, die parallel zu ihrer Leitung geschaltet ist und mit Mitteln ausgestattet ist, um den parallelen Ausgang von der Zelle zu isolieren, so daß sich das Signal, das auf der Leitung anliegt, eventuell unabhängig von der Zelle fortpflanzen kann.
• Ein Ziel der Erfindung ist es, eine Zelle zu schaffen, die Speicherkapazitäten hat, so daß der Wert des Signals, das auf der Leitung anliegt, abgetastet werden kann, ohne die Funktion des Schaltkreises zu unterbrechen und ohne daß man die Taktsignale zum Verschieben von außen mit den internen Taktsignalen des Schaltkreises synchronisieren muß.
• Bei einer bevorzugten Ausführungsform umfaßt die Zelle eine Verriegelungskippstufe mit einem Eingang zum Empfangen des Signals vom parallelen Eingang.
• Ein weiteres Ziel der Erfindung ist es, eine Zelle zu schaffen, bei der die Beibehaltung des Zustands von Signalen, die am Eingang und Ausgang der Kippstufen der Zelle anliegen, garantiert werden kann und folglich den Verbrauch dieser Zelle minimiert werden kann.
• Somit zielt die Erfindung auf den integrierten Schaltkreis nach Anspruch 1 ab.
• Vorzugsweise wird der Eingang der Verriegelungskippstufe mit dem Ausgang eines Multiplexers verbunden, wobei dieser Multiplexer einen Eingang hat, der mit dem parallelen Eingang verbunden ist, und einen Eingang, der mit dem Ausgang der Verriegelungskippstufe verbunden ist.
• Ein weiteres Ziel der Erfindung ist es, Zellen vom unidirektionalen oder bidirektionalen Typ zu schaffen, wobei Speicherkapazitäten integriert werden und der Zustand am Eingang der Kippstufe wie oben definiert beibehalten wird.
• Weitere Einzelheiten und Vorteile ergeben sich aus der folgenden Beschreibung von bevorzugten aber nicht einschränkenden Ausführungsbeispielen, wobei Bezug genommen wird auf die beigefügten Zeichnungen, bei denen:
• - Fig. 1 schematisch einen integrierten Schaltkreis zeigt, bei dem ein Schieberegister angewendet wird,
• - Fig. 2 schematisch eine Zelle zeigt, die parallel zu einer Leitung geschaltet ist,
• - die Fig. 3, 4, 5, 6 und 7 schematisch Zellen zeigen, die seriell in die Leitungen geschaltet sind und erfindungsgemäß aufgebaut sind.
• Der integrierte Schaltkreis 1, der auf einem Siliciumchip z. B. hergestellt ist, umfaßt nach Fig. 1 eine Zentraleinheit 2 und eine bestimmte Anzahl von Vorrichtungen 3, 4, 5 für die Anwendung des integrierten Schaltkreises. Die zu der Zentraleinheit 2 gehörenden Vorrichtungen umfassen z. B. einen Programmspeicher 3, in dem nur gelesen werden kann (ROM), einen Datenspeicher 4 für beliebigen Zugriff (RAM) und eine oder mehrere Schnittstellenvorrichtungen, die schematisch durch die Einheit 5 dargestellt sind. Die Schnittstellenvorrichtungen sind mit primären Zugriffsleitungen 6 des Schaltkreises 1 verbunden, die den Austausch von analogen oder digitalen Signalen mit der Umgebung des Schaltkreises 1 ermöglichen.
• Die Zentraleinheit ist mit dem Programmspeicher 3 auf übliche Art und Weise über einen Befehlsbus 8, einen Befehlsadressenbus 9 und Leitungen eines Steuerausgangsbusses 10, mit dem das Lesen von Programmbefehlen in dem Speicher 3 zum Zwecke ihrer Ausführung möglich ist, verbunden. Desgleichen ist die Zentraleinheit 2 mit den Vorrichtungen 4 und 5 über einen bidirektionalen Datenbus 11, einen Datenadreßbus 12 und Leitungen des Befehlsausgangsbusses 10 verbunden, womit es der Zentraleinheit 2 ermöglicht wird, Daten mit den Vorrichtungen 4 und 5 auszutauschen (Senden oder Empfangen). Die Zentraleinheit 2 kann außerdem einen Befehlseingangsbus 13 umfassen, der das Empfangen von Steuersignalen von außen ermöglicht.
• In dem beschriebenen Anwendungsbeispiel ist die Zentraleinheit 2 mit einem Schieberegister 14 versehen. Dieses Schieberegister 14 vom Typ "Boundary Scan" (s. EP A 0 358 376) umfaßt eine Gruppe von Elementarzellen, die in Reihe geschaltet sind und jeweils in eine Leitung geschaltet sind, die ein binäres Signal des integrierten Schaltkreises 1 überträgt. Genauer gesagt sind die Zellen in die Leitungen geschaltet, die dem Zugriff auf die Zentraleinheit 2 entsprechen: Befehlsbus 8, Steuereingangsbus 13, Datenbus 11, Befehlsadressenbus 9, etc.
• Um den integrierten Schaltkreis 1 zu testen, verbindet man ihn mit einer Prüfeinrichtung 15. Um diese Verbindung herzustellen, umfaßt der Schaltkreis:
• - einen Anschluß 16, der dem seriellen Dateneingang des Schieberegisters 14 entspricht,
• - einen Anschluß 17, der dem seriellen Datenausgang des Schieberegisters 14 entspricht,
• - Anschlüsse, die gemeinsam mit 18 bezeichnet sind, um an die Einheit von Zellen des Schieberegisters 14 Steuersignale zu adressieren,
• - Anschlüsse, die gemeinsam mit 20 bezeichnet sind, um an eine Steuereinheit 19 binäre Auswahlsignale zu schicken, und
• - Anschlüsse, die gemeinsam mit 21 bezeichnet sind, über die die Einheit zum Steuern des Tests 21 binäre Signale an die Testvorrichtung 15 schicken kann.
• Der Schaltkreis 1 wird nicht weiter beschrieben, da damit nur schematisch ein Anwendungsbeispiel eines Schieberegisters angegeben ist. Man findet weitere Einzelheiten z. B. in EP 0 578 540, wo in Einzelheiten eine Zentraleinheit beschrieben ist, wie sie oben beschrieben wurde.
• Man kann die Elementarzellen eines Schieberegisters in drei Typen unterteilen:
• - Zunächst die Zellen vom Bustyp, dargestellt in Fig. 2, dazu gedacht, mit den bidirektionalen oder unidirektionalen Leitungen verbunden zu werden, wie etwa den Leitungen von bidirektionalen Datenbussen 11 oder vom Befehlsadressenbus 9, die parallel zu diesen Leitungen angeordnet sind,
• - zweitens Zellen vom unidirektionalen Typ, dargestellt in den Fig. 3 und 5, dazu gedacht, mit den unidirektionalen Leitungen verbunden zu werden, wie etwa denen des Be fehlsadreßbusses 9, angeordnet in Reihe in diesen Leitungen,
• - drittens Zellen vom bidirektionalen Typ, dargestellt in den Figuren, dazu gedacht, mit den bidirektionalen Leitungen verbunden zu werden, wie dies der Fall bei Bustypzellen ist, aber in Reihe mit diesen Leitungen angeordnet, analog zu den unidirektionalen Zellen.
• Die Zellen vom unidirektionalen Typ und bidirektionalen Typ sind im Prinzip bekannt. Die Zelle vom Bustyp wird als Beispiel genannt.
• Fig. 2 zeigt eine Zelle vom Bustyp 22, die parallel zu einer Leitung 23 geschaltet ist, z. B. einer Leitung für den Zugriff auf die Zentraleinheit 2. Diese Zelle 22 umfaßt eine Speicherkippstufe 24 (z. B. vom Verzögerungstyp Master- Slave), eine erste Verriegelungskippstufe 25, eine zweite Verriegelungskippstufe 26, einen ersten Multiplexer 27 mit zwei Eingängen, einen zweiten Multiplexer 28 mit drei Eingängen und einem Tristate-Zwischenschaltkreis 29 (englisch: "tristate buffer").
• Ein Paralleleingang 30 der Zelle 22 empfängt das binäre Signal Pin, das über die Leitung 23 übertragen wird. Dieser Eingang 30 ist mit einem Eingang 0 des ersten Multiplexers 27 verbunden.
• Ein serieller Eingang 31 empfängt ein binäres Signal Sin von der vorherigen Zelle 22a des Schieberegisters 14 oder den Eingangsanschluß 16 des Schieberegisters 14. Dieser serielle Eingang 31 ist mit einem Eingang 1 des zweiten Multiplexers 28 verbunden.
• Ein paralleler Ausgang 32 ist mit der Leitung 23 verbunden und ermöglicht die Eingabe eines Wertes auf diese Leitung. Man bezeichnet das Signal, das auf diesen parallelen Ausgang anliegt, mit Pout.
• Ein serieller Ausgang 33 ist mit dem seriellen Eingang der folgenden Zelle 22b verbunden oder mit dem Ausgangsanschluß 17 des Registers 14, wenn es sich um die letzte Zelle des Registers handelt. Man nennt das Signal, das an dem seriellen Ausgang 33 anliegt, Sout.
• Der erste Multiplexer 27 ist über seinen Ausgang mit dem Eingang der ersten Verriegelungskippstufe 25 verbunden. Diese Kippstufe 25 ist über ihren Ausgang einerseits mit einem Eingang 0 des zweiten Multiplexers 28 und andererseits mit einem zweiten Eingang 1 des ersten Multiplexers 27 verbunden.
• Der zweite Multiplexer 28 ist über seinen Ausgang mit dem Eingang der Speicherkippstufe 24 verbunden. Diese Kippstufe 24 ist über ihren Ausgang mit dem seriellen Ausgang 33, einem Eingang 2 des zweiten Multiplexers 28 und dem Eingang der zweiten Verriegelungskippstufe 26 verbunden.
• Die zweite Verriegelungskippstufe 26 ist über ihren Ausgang mit dem Eingang des Tristate-Zwischenschaltkreises 29 verbunden, wobei der Ausgang des Zwischenschaltkreises mit dem parallelen Ausgang 32 verbunden ist.
• Der erste Multiplexer 27 empfängt einen logischen Steuerbefehl HOLD zum selektiven Verbinden des Eingangs der ersten Verriegelungskippstufe 25 mit dem parallelen Eingang 30 oder dem Ausgang dieser gleichen Kippstufe. Wenn daher HOLD = 0, so kann man den Wert des Signals Pin, das auf der Leitung 23 liegt, in der Verriegelungskippstufe 25 abtasten. Wenn HOLD = 1, so werden die Zustände am Eingang und am Ausgang dieser Kippstufe in einem permanent stabilen Zustand gehalten.
• Die erste Verriegelungskippstufe 25 empfängt ein logisches Steuersignal CKL, um an ihrem Ausgang den Wert des Signals zu verriegeln, das an ihrem Eingang anliegt, beispielsweise bei der abfallenden Flanke von CKL.
• In der Praxis werden die integrierten Schaltkreise in ihrer Funktion durch ein Basistaktsignal CLOCK synchronisiert, das beispielsweise mit einem Quarz oder einem Oszillatorschaltkreis hergestellt wird. Alle Änderungen der logischen Zustände auf den Leitungen (Datenbus, Adreßbus, etc.), die durch die internen Vorrichtungen bei solchen Schaltkreisen erzeugt werden, können nur auf Höhe der ansteigenden oder abfallenden Flanke bei diesem Taktsignaltyp stattfinden. Auf diese Art ist es immer bekannt, ob eine Änderung des Zustands auf einer gegebenen Leitung, erzeugt durch eine interne Vorrichtung, sich nur bei abfallender Flanke oder nur bei steigender Flanke dieses Taktsignals auf der Basis von CLOCK ergeben kann.
• Wenn man sich sicher sein möchte in bezug auf die Stabilität des Wertes des Signals Pin in dem Moment, wo man diesen in der ersten Verriegelungskippstufe 25 abspeichert, reicht es, ein Signal CKL zu wählen, so daß (unter der Hypothese einer Verriegelung bei der abfallenden Flanke von CKL):
• - CKL = CLOCK, wenn Pin den Zustand nur bei steigender Flanke von CLOCK ändern kann,
• - CKL = /CLOCK, wenn Pin nur den Zustand bei abfallender Flanke von CLOCK ändern kann.
• Andererseits wird man im ersten (oder zweiten) Fall ein Signal HOLD wählen, das auf 0 geht, beispielsweise bei steigender (oder fallender) Flanke von CLOCK, und das auf 1 bei der folgenden steigenden (oder fallenden) Flanke von CLOCK wieder ansteigt.
• Um ein Abtasten des Wertes des Signals Pin zu ermöglichen ist es notwendig, daß das logische Signal CKL selbst mit der Frequenz des Basistaktsignals oszilliert. Es reicht, daß man in dem Moment, wo man abzutasten wünscht, sicher ist, daß sich der Wert des Signals Pin nicht ändern kann. Man kann je nach Leitungen an die Zellen Steuersignale von der ersten Verriegelungskippstufe ausgeben, die unterschiedlich sind und geeignet sind für den Typ der Flanke, bei welcher eine Änderung des Zustands auf den Leitungen erfolgen kann.
• Dieser Aufbau hat drei Vorteile:
• - Man kann die Werte von Signalen abtasten, die auf den Leitungen anliegen, ohne die Funktion des Schaltkreises zu unterbrechen, damit sich der Zustand dieser Signale einschwingen kann,
• - die abgetasteten Werte werden in der Verriegelungskippstufe ohne Risiko der Drift abgelegt, da, was immer der Zustand des Steuersignals CKL sei, wenn der Eingang der Verriegelungskippstufe 25 vom parallelen Eingang 30 (HOLD = 1) isoliert ist, der Eingang und der Ausgang der Kippstufe im gleichen stabilen Zustand ist. Man kann daher über das Schieberegister 14 die abgetasteten Werte zu dem Moment, zu dem man es wünscht, wiedergewinnen, und man vermeidet das Risiko eines höheren Verbrauchs aufgrund möglicher Verluste am Eingang der Verriegelungskippstufe 25, da ihr Zustand stabil ist und nicht floated.
• Der zweite Multiplexer 28 empfängt drei logische Steuersignale S0, S1, S2, um selektiv am Ausgang dieses Multiplexers entweder das Signal, das am Ausgang der ersten Verriegelungskippstufe 25 anliegt, oder das Signal, das am seriellen Eingang 31 anliegt, oder das Signal, das an dem seriellen Ausgang anliegt, auszugeben. Man geht davon aus, daß diese Signale es erlauben, den Eingang, der ihnen entspricht, mit dem Ausgang zu verbinden, wenn sie 1 sind, wobei zu einer Zeit sicher ein einzelnes Signal auf 1 liegt.
• Somit gilt:
• - Wenn S0 = 1, kann man also den Wert des Signals, der über die erste Verriegelungskippstufe ausgegeben wurde, in die Speicherkippstufe 24 übertragen und so zum Übertrag des abgetasteten Wertes auf der Leitung 23 in die folgende Zelle 22b übergehen,
• - wenn S1 = 1, kann man in die Speicherkippstufe 24 den Wert eines Signals übertragen, das von dem seriellen Ausgang der vorangehenden Zelle 22a ausgegeben wurde, um ihn an die folgende Zelle (bei der Phase des Verschiebens in dem Register) auszugeben oder ihn auf der Leitung 23 einzugeben,
• - wenn S2 = 1, behält man einen logisch-stabilen Zustand am Eingang der Speicherkippstufe bei, wobei dieser Zustand identisch mit dem Zustand ist, der am Ausgang dieser Kippstufe vorliegt. Man wird vernünftigerweise S2 = 1 als Default-Wert für die Steuerung des zweiten Multiplexers 28 wählen, wenn das Register nicht verwendet wird, um Daten einzugeben oder um abgetastete Daten wieder auszugeben.
• Desgleichen vermeidet man wie bei dem Fall der ersten Verriegelungskippstufe so die Anwesenheit eines floatenden Knotens am Eingang der Speicherkippstufe, was einen Leistungsverbrauch z. B. aufgrund von kapazitiven Verlusten in Höhe von Eingangstransistoren dieser Kippstufe mit sich bringt.
• Die Kippstufe 24 wird mit einem logischen Steuersignal SCKL getaktet. Üblicherweise wird dieses Signal durch die Testvorrichtung 16 ausgegeben, um das Verschieben in dem Schieberegister zu steuern. Die Steuersignale HOLD und CLK werden vorwiegend durch die Steuereinheit 19 ausgegeben, in Abhängigkeit davon, ob sie synchronisiert sein müssen mit dem internen Basistaktsignal des integrierten Schaltkrei ses, um eine zufriedenstellende Abtastung zu ermöglichen. Ebenso wie bei dem Signal SCKL werden die Signale S0, S1 und S2 vorzugsweise durch die Testvorrichtung 16 ausgegeben, wenn man die Größe der Steuereinheit 19 minimieren möchte. Wenn man dagegen die Zahl der für die Kommunikation zwischen dieser Einheit und der Testvorrichtung notwendigen Pins minimieren möchte, wird man mit Vorteil diese in dem Schaltkreis erzeugen.
• Die zweite Verriegelungskippstufe 26 empfängt ein logisches Steuersignal UPDATE, um an ihrem Ausgang den Zustand des Signals zu verriegeln, der an ihrem Eingang vorliegt, beispielsweise bei abfallender Flanke von UPDATE. Wie bei den anderen Kippstufen wird der Zustand am Eingang der zweiten Verriegelungskippstufe 26 immer stabil sein, was immer der Zustand des Steuersignals UPDATE ist, wenn S2 = 1 gilt. Man vermeidet so eventuelle Verluste, die möglich sind, wenn der Zustand dieses Eingangs floatend ist.
• Der Tristate-Zwischenschaltkreis 29 empfängt ein logisches Steuersignal ENO. Man kann z. B. diesen Schaltkreis aufbauen, indem man zwei Tristate-Inverter in Reihe schaltet, so daß der zweite leitend ist, wenn ENO = 1, und eine hohe Impedanz hat, wenn ENO = 0. Es ist notwendig, einen logischen Schaltkreis mit drei Zuständen zu verwenden, damit sich das Signal auf der Leitung 23 ändern kann, wenn man keinen Datenwert auf diese Leitung eingeben möchte. Üblicherweise wird das Steuersignal ENO durch die Testvorrichtung 19 ausgegeben, so daß es mit dem Signal SCKL synchronisiert ist, das das Verschieben in dem Register steuert.
• Die oben beschriebene Zelle hat die folgenden Vorteile:
• - Sie kann parallel zu sowohl unidirektionalen wie auch bidirektionalen Leitungen geschaltet werden,
• - sie führt zu keiner Verzögerung bei der Übertragung von Signalen auf der Leitung 23,
• - sie ermöglicht ein Abtasten ohne Anhalten der Funktion des Schaltkreises und unabhängig von dem Zustand des Signals für die Ansteuerung der Verschiebung SCKL in bezug auf das interne Taktsignal CLOCK,
• - sie minimiert den Verbrauch der Zellen unter Beibehaltung der Eingänge unterschiedlicher Kippstufen in nichtfloatenden Zuständen, wenn diese von den Eingängen der Zelle abgekoppelt sind.
• Man kann sich vorstellen, daß die Zellen einen weniger voluminösen Bus haben, z. B. indem:
• - man sich darauf beschränkt, den parallelen Eingang 30 mit dem Eingang der ersten Verriegelungskippstufe 25 zu verbinden, die durch das Steuersignal HOLD gesteuert wird, wodurch so die obigen Nachteile vermieden werden aber akzeptiert wird, daß eventuell ein zusätzlicher Verbrauch aufgrund von Verlusten in Höhe von Eingangstransistoren dieser Kippstufe entsteht, wenn sich das Signal auf dieser Leitung verändert,
• - man sich auf einen zweiten Multiplexer mit zwei Eingängen beschränkt, indem der Ausgang der Speicherkippstufe nicht an ihren Eingang zurückgeschleift wird, was die obengenannten Nachteile mit sich bringt.
• Fig. 3 zeigt eine Zelle vom unidirektionalen Typ 221 mit klassischem Aufbau, bei der man Modifizierungen vorgenommen hat, die im Sinne der Erfindung liegen, und bei der man sich auf die Zelle vom Bustyp bezieht, die oben beschrieben wurde.
• Diese Zelle 221 umfaßt einen parallelen Eingang 301, einen parallelen Ausgang 321, einen seriellen Eingang 311, einen seriellen Ausgang 331, eine Speicherkippstufe 241 (z. B. vom Laufzeittyp Master-Slave), eine erste Verriegelungskippstu fe 251, eine zweite Verriegelungskippstufe 261, einen ersten Multiplexer mit zwei Eingängen 271, einen zweiten Multiplexer mit drei Eingängen 281 und einen Zwischenschaltkreis 291.
• Der parallele Eingang 301 und der parallele Ausgang 321 sind nicht miteinander verbunden, die Leitung 231 ist in der Tat in zwei Halbleitungen 231a und 231b unterteilt, die jeweils mit Vorrichtungen des integrierten Schaltkreises 100 und 200 verbunden sind, wobei diese Vorrichtungen z. B. eine Zentraleinheit und ein Speicher sind, eine dieser Vorrichtungen außerdem ein Eingangs-/Ausgangs-Pin des Schaltkreises sein kann, etc. Wenn eine unidirektionale Zelle in eine Eingangsleitung der Zentraleinheit 2 geschaltet wird, so wird ihr paralleler Eingang 301 mit dem Teil dieser Leitung verbunden, der von der Zentraleinheit 2 nach außen führt, und ihr paralleler Ausgang 321 wird mit dem Teil dieser Leitung verbunden, der von der Zentraleinheit nach innen führt.
• Umgekehrt, wenn eine unidirektionale Zelle in eine Ausgangsleitung der Zentraleinheit 2 geschaltet wird, wird ihr paralleler Eingang 301 mit dem Teil dieser Leitung verbunden, der von der Zentraleinheit 2 nach innen führt, und ihr paralleler Ausgang 321 wird mit dem Teil dieser Leitung verbunden, der von der Zentraleinheit 2 nach außen führt.
• Hier bezeichnet 231a den Teil der Leitung, der mit dem parallelen Eingang 301 verbunden ist, und 231b den Teil der Leitung, der mit dem parallelen Ausgang 321 verbunden ist.
• Die unidirektionale Zelle 221 umfaßt einen dritten Multiplexer 341 mit zwei Eingängen, wobei ein Eingang 0 mit dem parallelen Eingang 301 verbunden ist, sein anderer Eingang 1 mit dem Ausgang der zweiten Verriegelungskippstufe 261 verbunden ist und ein Ausgang mit dem Eingang des Zwischenschaltkreises 291 verbunden ist, von dem der Ausgang mit dem parallelen Ausgang 321 verbunden ist. Dieser dritte Multiplexer 341 empfängt ein logisches Steuersignal MODE, so daß bei MODE = 0 die Zelle transparent ist (Pin = Pout), d. h., daß der Schaltkreis funktioniert, als wäre die Zelle nicht vorhanden.
• Wenn MODE = 1, empfängt also der parallele Ausgang 321 den Wert am Ausgang der zweiten Verriegelungskippstufe 361, und man kann einen Wert auf den Teil der Leitung 231b ausgeben. Üblicherweise setzt sich der Ausgangsschaltkreis 291 aus zwei seriell geschalteten Invertern zusammen.
• Der parallele Eingang 301 der Zelle 221 ist mit einem Eingang 0 des ersten Multiplexers 271 verbunden. Der serielle Eingang 311 empfängt ein binäres Signal Sin von einer vorangehenden Zelle 221a des Schieberegisters 14 oder von dem Eingangspin 16 des Schieberegisters 14. Dieser serielle Eingang 311 ist mit einem Eingang 1 des zweiten Multiplexers 281 verbunden. Der serielle Ausgang 331 ist mit dem seriellen Eingang der nachfolgenden Zelle 221b verbunden oder mit dem Ausgangspin 17 des Registers 14, wenn es sich um die letzte Zelle des Registers handelt.
• Der erste Multiplexer 271 ist über einen Ausgang mit dem Eingang der ersten Verriegelungskippstufe 251 verbunden. Diese Kippstufe 251 ist über ihren Ausgang einerseits mit einem Eingang 0 des zweiten Multiplexers 281 und andererseits mit einem zweiten Eingang 1 des ersten Multiplexers 271 verbunden.
• Der zweite Multiplexer 281 ist über einen Ausgang mit dem Eingang der Speicherkippstufe 241 verbunden. Diese Kippstufe 241 ist über ihren Ausgang mit dem seriellen Ausgang 331, einem Eingang 2 des zweiten Multiplexers 281 und mit dem Eingang der zweiten Verriegelungskippstufe 261 verbunden.
• Die notwendigen Steuersignale, um die Zelle in Betrieb zu nehmen, sind ähnlich denen, die für die Zelle vom Bustyp verwendet werden, nur das Steuersignal ENO ist ohne Sinn in der Zelle 221. Man bezieht sich daher auf die Beschreibung der Zelle vom Bustyp, soweit die betroffen sind.
• In bezug auf die Zelle vom Bustyp 22 hat die monodirektionale Zelle 221 den Nachteil, die Übertragung auf der Leitung, die sich aus den Leitungsteilen 231a und 231b zusammensetzt, aufgrund der Anwesenheit des dritten Multiplexers 341 und des Zwischenschaltkreises 291 zu verzögern. Dagegen ist man sicher, daß man einen Wert auf den Teil der Leitung 231b eingeben kann, ohne einen Konflikt mit einer eventuell vorhandenen Einrichtung zu riskieren, die den Zustand des Signals auf dem Leitungsteil 231a auf der Seite des parallelen Eingangs 301 bewirken könnte.
• Was die eventuellen Lösungen betrifft, die eine Verringerung des Umfangs der Zelle erlauben, so bezieht man sich auf die Beschreibung der Zelle vom Bustyp.
• Das Steuersignal MODE wird vorzugsweise von der Testvorrichtung in identischer Art und Weise wie das Steuersignal ENO bei der Zelle vom Bustyp 22 ausgegeben, wobei diese zwei Signale den gleichen Sinn haben (Steuern der Eingabe eines Wertes auf die Leitung oder Isolieren der Leitung von der zweiten Kippstufe).
• Fig. 4 zeigt eine Zelle vom bidirektionalen Typ 222 klassischer Bauart, bei der man Modifizierungen vorgenommen hat, die konform sind mit denen der beabsichtigten Lösungen bei der Zelle vom Bustyp.
• Diese Zelle 222 umfaßt einen parallelen Eingang 302, einen parallelen Ausgang 322, einen seriellen Eingang 312, einen seriellen Ausgang 332, eine Speicherkippstufe 242 (z. B. von dem Laufzeittyp Master-Slave), eine erste Verriegelungskippstufe 252, eine zweite Verriegelungskippstufe 262, einen ersten Multiplexer 272 mit zwei Eingängen, einen zwei ten Multiplexer 282 mit drei Eingängen und einen Zwischenschaltkreis 292.
• Man bezeichnet mit 232a den Leitungsteil, der mit dem parallelen Eingang 302 verbunden ist, und mit 232b den Leitungsteil, der mit dem parallelen Ausgang 322 verbunden ist.
• Die bidirektionale Zelle 222 umfaßt einen dritten Multiplexer 342 mit zwei Eingängen, wobei ein Eingang 0 mit dem parallelen Eingang 302 verbunden ist, sein anderer Eingang 1 mit dem Ausgang der zweiten Verriegelungskippstufe 262 verbunden ist und ein Ausgang mit dem Eingang des Zwischenschaltkreises 292 verbunden ist, dessen Ausgang mit dem parallelen Ausgang 322 verbunden ist.
• Der parallele Eingang 302 der Zelle 222 ist mit einem Eingang 0 des ersten Multiplexers 272 verbunden. Der serielle Eingang 312 empfängt ein binäres Signal Sin von einer vorangehenden Zelle 222a des Schieberegisters 14 oder von dem Eingangsanschluß 16 des Schieberegisters 14. Dieser serielle Eingang 312 ist mit einem Eingang 1 des zweiten Multiplexers 282 verbunden. Der serielle Ausgang 332 ist mit dem seriellen Eingang der folgenden Zelle 222b verbunden oder mit dem Ausgangsanschluß 17 des Registers 14, wenn es sich um die letzte Zelle des Registers handelt.
• Der erste Multiplexer 272 hat einen Ausgang, der mit dem Eingang der ersten Verriegelungskippstufe 252 verbunden ist. Diese Kippstufe 252 ist über ihren Ausgang einerseits mit einem Eingang 0 des zweiten Multiplexers 282 und andererseits mit einem zweiten Eingang 1 des ersten Multiplexers 272 verbunden.
• Der zweite Multiplexer 282 ist über einen Ausgang mit dem Eingang der Speicherkippstufe 242 verbunden. Diese Kippstufe 242 ist über ihren Ausgang mit dem seriellen Ausgang 332 verbunden, mit einem Eingang 2 des zweiten Multiplexers 282 und mit dem Eingang der zweiten Verriegelungskippstufe 262.
• Die für die Funktion der Zelle notwendigen Steuersignale ähneln denen bei der Zelle vom unidirektionalen Typ. Man bezieht sich daher auf die Beschreibung dieser Zelle, was jene betrifft.
• Der parallele Ausgang 322 ist mit einem Eingang eines vierten Multiplexers 352 mit zwei Eingängen verbunden, wobei sein anderer Eingang mit dem Ausgang der Verriegelungskippstufe 262 verbunden ist und ein Ausgang mit dem parallelen Eingang 302 über einen zweiten Zwischenschaltkreis 362, der analog zu dem ersten Ausgangszwischenschaltkreis 292 aufgebaut ist, verbunden ist. Diese Elemente, die zusätzlich zu denen einer unidirektionalen Zelle vorgesehen sind, sind notwendig, um die Fortpflanzung eines Signals vom parallelen Ausgang zum parallelen Eingang zu ermöglichen.
• Eine bidirektionale Zelle, wie sie oben definiert ist, hat die gleichen Vorteile und Nachteile wie die unidirektionale Zelle, die oben beschrieben wurde, was die Eigenschaften beim Abspeichern, beim Verbrauch und bei der Laufzeit betrifft.
• Man kann sich vorstellen, eine bidirektionale Zelle herzustellen, die die Herstellung einer unidirektionalen Zelle ermöglicht, z. B. um sie auf programmierbaren Eingangs-/Ausgangs-Port-Leitungen zu verwenden. Eine solche Zelle ist in Fig. 5 dargestellt, wobei die gleichen Bezugszeichen wie in Fig. 4 verwendet wurden.
• In der Zelle nach Fig. 5 verwendet man Zwischenschaltkreise 292 und 362 mit drei Zuständen, die durch komplementäre Steuersignale ENO und /ENO angesteuert werden, damit zu einer Zeit nur ein Zwischenschaltkreis leitend ist. Das hat den Vorteil, daß man in bezug auf die Laufrichtung des Signals sicher sein kann. Je nach gewählter und programmier ter Richtung kann man die adäquaten Steuersignale für die Tristate-Zwischenschaltkreise erzeugen.
• Wenn man wünscht, daß die Laufrichtung des Signals vom parallelen Eingang zum parallelen Ausgang zeigt, reicht es, den Ausgang des Zwischenschaltkreises 362 auf hohe Impedanz zu setzen, damit das Schema einer klassischen unidirektionalen Zelle zutrifft. Wenn man dagegen als Laufrichtung die Richtung vom parallelen Ausgang zum parallelen Eingang wünscht, reicht es, den Zwischenschaltkreis 292 auf hohe Impedanz zu setzen. Die Abtastung des Wertes des Signals auf der Leitung 232b erfolgt damit am Ausgang der Zelle (d. h. in Höhe des parallelen Eingangs), wodurch sich nichts ändert, außer daß die Abtastung später erfolgt, wobei die Anwesenheit des Multiplexers 352 und des Zwischenschaltkreises 362 eine gewisse Verzögerung bei der Fortpflanzung des Signals bedeutet.
• Ein weiterer Vorteil bei der Verwendung von bidirektionalen Zellen als Tristate-Zwischenschaltkreis ist es, daß nur ein einziger Typ von verwendbaren Zellen bei den Leitungen mit unidirektionaler Richtung verwendet wird, ohne sich bei ihrem Einbau bezüglich der Laufrichtung Sorgen machen zu müssen, so daß man die Zelle danach orientieren müßte (dagegen müßte man diese Richtung kennen, um die adäquaten Steuersignale ENO und /ENO erzeugen zu können). Dieses vereinfacht ebenso die Implantierung in dem Sinn, daß alle in Reihe geschalteten Zellen in den unidirektionalen und bidirektionalen Leitungen mit programmierbarer Laufrichtung identische Eigenschaften haben (Größe, Verbrauch, etc.).
• In Fig. 6 sieht man eine bidirektionale Zelle, die identisch mit der in Fig. 4 ist, außer daß der parallele Ausgang 322 ebenfalls mit einem Eingang eines fünften Multiplexers 372 mit zwei Eingängen verbunden ist, dessen Ausgang mit dem Eingang einer dritten Verriegelungskippstufe 382 verbunden ist, wobei die Kippstufe 382 über ihren Aus gang mit dem anderen Eingang des fünften Multiplexers 372 verbunden ist.
• Der Ausgang der Kippstufe 382 ist mit einem vierten Eingang des Multiplexers 282 verbunden, und dieser Multiplexer empfängt ein zusätzliches logisches Steuersignal S3, das von der Testvorrichtung 19 ausgegeben wird, so daß in der Speicherkippstufe 242 außerdem der Wert des Signals am parallelen Eingang 302 wie auch der am parallelen Ausgang 322 abgespeichert werden kann.
• Diese Zelle nach Fig. 6 hat dieselben funktionalen Eigenschaften wie die in Fig. 4.
• Sie macht jedoch die Verwaltung der Zelle komplexer, da man berücksichtigen muß, daß man sowohl den Wert des Signals an dem parallelen Eingang wie auch an dem parallelen Ausgang abtasten kann. Im Prinzip sind die Signale gleich. Nichtsdestotrotz kann man sich vorstellen, daß man den Wert eines dieser Signale abtasten möchte, indem das Steuersignal HOLD zu dem Zeitpunkt einer Änderung von einem dieser Signale auf 0 gesetzt wird.
• In Fig. 7 ist eine bidirektionale Zelle dargestellt, die identisch zu der in Fig. 5 ist, außer daß der Multiplexer 272 ein Multiplexer mit drei Eingängen ist. Dieser Multiplexer empfängt drei logische Steuersignale S'0, S'1 und S'2, um selektiv an dem Ausgang dieses Multiplexers entweder das Signal am Ausgang des Tristate-Zwischenschaltkreises 292 oder das Signal an dem parallelen Eingang 302 oder das Signal an dem Ausgang der Verriegelungskippstufe 252 auszugeben.
• Wenn diese Steuersignale so sind, daß S'0 = /HOLD./ENO, S'1 = /HOLD. ENO und S'2 = HOLD, dann hat die Zelle nach Fig. 7 in bezug auf die Zelle nach Fig. 5 den Vorteil, daß das Abspeichern in der Verriegelungskippstufe 252 des Wertes auf einer der Halbleitungen 232a und 232b freigegeben wird, während man einen Wert auf der anderen Halbleitung eingibt.
• In der Zelle nach Fig. 5 ist dies nur möglich bei ENO = 1.
• Obgleich die Erfindung anhand von bevorzugten Ausführungsbeispielen beschrieben wurde, versteht sich von selbst, daß diese Beispiele nicht einschränkend sind und verschiedene Modifizierungen an ihnen vorgenommen werden können, ohne daß man den Umfang der Erfindung verläßt. Auch wenn man ein Beispiel des integrierten Schaltkreises mit einem Schieberegisters beschrieben hat, das in Höhe der Eingänge /Ausgänge der Zentraleinheit eingerichtet ist, kann man sehr wohl die oben beschriebenen Zellen in einem integrierten Schaltkreis verwenden, in welchem man ein Schieberegister an den Eingängen/Ausgängen des Schaltkreises bildet.

Claims (9)

1. Integrierter Schaltkreis mit wenigstens einer Übertragungsleitung (231, 232) zwischen zwei Vorrichtungen (100, 200) und einer Schieberegisterzelle (221, 222), die in der Übertragungsleitung (231, 232) zwischen den zwei Vorrichtungen (100, 200) in Reihe geschaltet ist, um einen binären Wert auf wenigstens einen Leitungsabschnitt (231b, 232b) auszugeben, der mit einer der Vorrichtungen (200) verbunden ist, oder zum Abtasten des Wertes des Signals, das auf wenigstens einem Leitungsabschnitt (231a, 232a) anliegt, der mit einer der Vorrichtungen verbunden ist, wobei diese Zelle umfaßt:

- einen parallelen Eingang (301, 302), der mit einem Leitungsabschnitt (231a, 232a) verbunden ist, welcher mit einer der Vorrichtungen (100) zum Empfangen eines parallelen Eingangssignals (Pin) verbunden ist,

- einen parallelen Ausgang (321, 322), der mit dem Teil der Leitung (232b) verbunden ist, welcher mit der anderen Vorrichtung (200) zum Ausgeben eines parallelen Ausgangssignals (Pout) verbunden ist,

- einen seriellen Eingang (311, 312) zum Empfangen eines seriellen Eingangssignals (Sin), um es in eine folgende Zelle (221b, 222b) zu verschieben oder auf die Leitung auszugeben,

- einen seriellen Ausgang (331, 332) zum Ausgeben eines seriellen Ausgangssignals (Sout) an einen seriellen Eingang einer folgenden Zelle,

- einen ersten Multiplexer (281, 282), der über einen ersten Eingang das parallele Eingangssignal (Pin) und über einen zweiten Eingang das serielle Eingangssignal (Sin) empfängt, wobei dieser erste Multiplexer (281, 282) einen Ausgang hat, der mit dem Eingang eines Speicher-Flip-Flops (241, 242) verbunden ist,

- einen zweiten Multiplexer (341, 342), der über einen ersten Eingang das parallele Eingangssignal (Pin) und über einen zweiten Eingang ein Signal zum Ausgeben auf den Teil der Leitung (232b) empfängt, mit dem der parallele Ausgang (322) verbunden ist,

dadurch gekennzeichnet, daß

er ein erstes Verriegelungs-Flip-Flop (251, 252) umfaßt, das über einen Eingang das parallele Eingangssignal (Pin) empfängt und das einen Ausgang hat, der mit dem ersten Eingang des ersten Multiplexers (281, 282) verbunden ist, wobei das erste Verriegelungs-Flip- Flop (251, 252) außerdem ein logisches Steuersignal (CLK) empfängt, um über den Ausgang das Signal, das am Eingang anliegt, zu verriegeln.

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der parallele Eingang (302) mit einem ersten Eingang eines dritten Multiplexers (272) verbunden ist, wobei dieser dritte Multiplexer einen Ausgang, der mit dem Eingang des ersten Verriegelungs-Flip-Flops (252) verbunden ist, und einen zweiten Eingang umfaßt, der mit dem Ausgang dieses Verriegelungs-Flip-Flops verbunden ist.

3. Schaltkreis nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der serielle Ausgang (332) einerseits mit dem Ausgang des Speicher-Flip-Flops (242) und andererseits mit einem dritten Eingang des ersten Multiplexers (282) verbunden ist.

4. Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er einen vierten Multiplexer (352) umfaßt, der an einem ersten Eingang das parallele Ausgangssignal (Pout) und an einem zweiten Eingang ein Signal zum Ausgeben auf den Teil der Leitung (232a), der mit dem parallelen Eingang (302) verbunden ist, empfängt.

5. Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Multiplexer (342) mit dem parallelen Ausgang (322) über einen ersten Tristate-Zwischenschaltkreis (292) verbunden ist und daß der vierte Multiplexer (252) mit dem parallelen Eingang (302) über einen zweiten Tristate-Zwischenschaltkreis (362) verbunden ist.

6. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß ein Ausgang des ersten Tristate-Zwischenschaltkreises (292) mit einem dritten Eingang des dritten Multiplexers (272) verbunden ist.

7. Schaltkreis nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die zwei Eingänge des zweiten und vierten Multiplexers (342, 352) mit einem Ausgang eines zweiten Verriegelungs-Flip-Flops (262) verbunden sind, deren einer Eingang mit dem Speicher-Flip-Flop (242) verbunden ist.

8. Schaltkreis nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß er ein drittes Verriegelungs-Flip- Flop (382) umfaßt, das über einen Eingang das parallele Ausgangssignal (Pout) empfängt und das einen Ausgang umfaßt, der mit einem vierten Eingang des ersten Multiplexers (282) verbunden ist.

9. Schaltkreis nach Anspruch 8, dadurch gekennzeichnet, daß er einen fünften Multiplexer (372) mit einem ersten Eingang, der mit dem parallelen Ausgang (322) verbunden ist, einem zweiten Eingang, der mit dem Ausgang des dritten Verriegelungs-Flip-Flops (382) verbunden ist, und mit einem Ausgang, der mit dem Eingang desselben Flip-Flops verbunden ist, umfaßt.