DE69426410T2

DE69426410T2 - Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung

Info

Publication number: DE69426410T2
Application number: DE69426410T
Authority: DE
Inventors: Shingo Ichikawa; Yoshio Iinuma; Ienobu Ikeda; Hiroyuki Kaneko; Katsuji Komatsu; Seiichi Mimura; Taichi Miyazaki; Junichiro Shimizu; Kazuhiko Terashima
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Holdings Co Ltd; Amkor Technology Inc
Priority date: 1993-11-19
Filing date: 1994-09-07
Publication date: 2001-06-07
Anticipated expiration: 2014-09-08
Also published as: EP0654818A1; EP0654818B9; EP0654818B1; TW243550B; JPH07193166A; KR100339252B1; DE69426410D1

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit Lötmaterialvorsprüngen, wobei verbesserte Affinität zwischen Lötflächenelektroden und Lötmaterialvorsprüngen vorliegt, sowie ein Verfahren zur Herstellung dieser Vorrichtung.
Halbleitervorrichtungen, bei denen ein Harzsubstrat mit einer Anzahl von Elektroden eingesetzt wird, sind in den letzten Jahren im Zuge der Entwicklung des Montierens von IC-Chips mit hoher Packungsdichte entwickelt worden. Ein typisches Beispiel für eine solche Halbleitervorrichtung ist das "pin-glid array" (in der Folge mit PGA abgekürzt). Das PGA weist eine Konstruktion auf, bei der auf einer Seite IC-Chips montiert und mit einem Harz abgedichtet sind und auf der anderen Seite eine Anzahl von Stiften vorgesehen ist. Obwohl das PGA den Vorteil hat, dass es an der Hauptplatine befestigt und von dieser abgenommen werden kann, ist seine Größe aufgrund der Verwendung von Stiften beträchtlich. Es ist schwierig, es klein auszuführen, und daher bestehen Einschränkungen bei der Montage mit hoher Packungsdichte.
Das "ball-glid array" (in der Folge mit BGA abgekürzt) ist als kleine Halbleitervorrichtung mit Harzabdichtung in der Erwartung entwickelt worden, dass sie das PGA ersetzt. Die allgemeine BGA-Konstruktion wird unter Bezugnahme auf die Zeichnungen veranschaulicht.
Eine Darstellung der Herstellung eines herkömmlichen BGA erfolgt zunächst unter Bezugnahme auf die Fig. 10(a) bis 10(d), Fig. 11 und Fig. 12.
Die Fig. 10(a) bis 10(d) sind Schnittansichten des Harzsubstrats 1 zu jedem Herstellungsschritt des herkömmlichen BGA, Fig. 11 ist eine Schnittansicht des Harzsubstrats im fertigen Zustand und Fig. 12 ist eine vergrößerte Schnittansicht eines Hauptabschnitts entlang Linie X-X von Fig. 11 und zeigt eine Mehrlagen-Konstruktion aus plattierten Metallen auf dem Harzsubstrat 1.
Wie in Fig. 10(A) gezeigt, ist das Harzsubstrat 1 aus einem Glasepoxyharz oder dergleichen mit einer Dicke von etwa 0,2 mm gebildet. Das Harzsubstrat 1 weist sowohl auf der Ober- als auch der Unterseite eine auflaminierte Kupferfolie (siehe Fig. 11) mit einer Dicke von 18 um auf, und weiters ist eine Anzahl von Durchgangslöchern 2 mit einem Schneidbohrer oder dergleichen durch sie hindurch ausgebildet. Die Oberflächen des Harzsubstrats 1 gemeinsam mit den Wänden der Durchgangslöcher 2 werden gewaschen, und die gesamte Oberfläche wird elektrolytisch und nichtelektrolytisch plattiert, um eine Kupferschicht 3 auszubilden. Diese Kupferschicht 3 ist auch innerhalb der Durchgangslöcher 2 vorgesehen.
Dann wird ein Plattierungsresist auf das Harzsubstrat 1 auflaminiert, und der Resist wird bestrahlt und entwickelt, um eine Mustermaske auszubilden, woraufhin Musterätzen unter Verwendung von CuCl&sub2; + H&sub2;O2, einer üblichen Leiterplatten-Ätzlösung, durchgeführt wird. Auf diese Weise wird ein Trockenfilm 4 vom Acryltyp auf den Teilen mit Ausnahme zumindest jener Teile ausgebildet, wo IC-Chips, Anschlussdrähte und Lötmaterialvorsprünge angebracht werden.
Fig. 10(b) ist eine Schnittansicht des Harzes während des Laminierens des Trockenfilms. Auf der Oberseite des Harzsubstrates 1 werden offene Flächen ausgebildet, um ein Chipmuster 5 für IC-Chips und Anschlusselektroden 6 für Drahtanschlüsse freizulegen, auf der Unterseite werden offene Flächen ausgebildet, um Lötflächenelektroden 7 zum Ausbilden von Lötmaterialvorsprüngen freizulegen. Diese Anschlusselektroden 6 und Lötflächenelektroden 7 werden über Durchgangslöcher 2 miteinander verbunden.
Als nächstes wird, wie in Fig. 10(c) gezeigt, auf dem Chipmuster 5, den Anschlusselektroden 6 und den Lötflächenelektroden 7, die vom Trockenfilm 4 sowohl auf der Ober- als auch der Unterseite des Harzsubstrats 1 freigelegt sind, eine nickelplattierte Schicht mit einer Dicke von etwa 2 bis 5 um vorgesehen. Weiters wird auf der nickelplattierten Schicht eine goldplattierte Schicht 8 mit einer Dicke von etwa 0,3 bis 0,7 um vorgesehen, die hervorragende Leitfähigkeit aufweist.
Dann wird, wie in Fig. 10(d) gezeigt, der IC-Chip 9 auf dem Chipmuster 5 auf der Oberseite des Harzsubstrats 1 montiert. Nach dem Verbinden von IC-Chip 9 und Anschlusselektrode 6 durch den Anschlussdraht 10 aus Gold werden der IC-Chip 9 und der Anschlussdraht 10 mit heißhärtendem Dichtungsharz 11 durch Spritzpressverfahren abgedichtet, wodurch Lichtabschirmung und Schutz des IC-Chips 9 gewährleistet werden. Weiters werden Lötmaterialvorsprünge 12 auf der Metallschicht 8 auf Lötflächenelektroden 7 auf der Unterseite des Harzsubstrats 1 ausgebildet. Das BGA 13, wie in Fig. 11 gezeigt, wird auf diese Weise vervollständigt und über Lötmaterialvorsprünge 12 mit der in den Zeichnungen nicht gezeigten Hauptplatine verbunden.
Details der Hauptteile des herkömmlichen BGA-Substrats werden dann unter Bezugnahme auf Fig. 12 veranschaulicht.
Wie oben erwähnt, wird eine kupferplattierte Schicht 3 durch elektrolytisches und nichtelektrolytisches Plattieren über der gesamten Oberfläche der Kupferfolie 14 mit einer Dicke von etwa 18 um auf dem Harzsubstrat 1 ausgebildet, und weiters wird auf der Oberfläche dieser kupferplattierten Schicht 3 eine nickelplattierte Schicht 15 mit einer Dicke von etwa 2 bis 5 um vorgesehen. Weiters wird beim Verfahren zum Ausbilden der goldplattierten Schicht auf der Oberfläche der nickelplattierten Schicht 15 des Harzsubstrats 1 eine anschlaggalvanisierte Goldschicht 16 mit einer Dicke von etwa 0,05 um ausgebildet, die Verunreinigungen wie Kobalt enthält und sich leicht mit der nickelplattierten Schicht 15 verbinden lässt. Diese plattierten Schichten, d. h. die kupferplattierte Schicht 3, die nickelplattierte Schicht 15 und die anschlaggalvanisierte Goldschicht 16 bilden die bettplattierte Schicht 17.
Als nächstes wird eine goldplattierte Schicht 8 mit einer Dicke von etwa 0,3 bis 0,7 um, die hervorragende Leitfähigkeit aufweist, auf der bettplattierten Schicht 17 ausgebildet, um die Drahtverbindung herzustellen. Auf diese Weise haben beim BGA 13 die Metallschicht der Anschlusselektroden 6 auf der IC-Chip-Montageseite und die Metallschicht der Lötflächenelektroden 7 auf der Seite, auf der Lötmaterialvorsprünge ausgebildet sind, eine vierlagige Konstruktion, die aus der bettplattierten Schicht 17 und der goldplattierten Schicht 8 besteht. Für den Fall, dass keine Durchgangslöcher 2 im Harzsubstrat 1 ausgebildet sind, kann die kupferplattierte Schicht 3 weggelassen werden.
Bei diesem herkömmlichen BGA gibt es jedoch folgende Probleme.
Das BGA 13 weist auf den Oberflächen von Anschlusselektroden 6, die mit dem Anschlussdraht 10 und den die Lötmaterialvorsprünge 12 bildenden Lötflächenelektroden 7 verbunden sind, vier Schichten auf, nämlich die kupferplattierte Schicht 3, die nickelplattierte Schicht 15, die anschlaggalvanisierte Schicht 16 und die goldplattierte Schicht 8.
Andererseits werden Lötmaterialvorsprünge 12 zum Verbinden mit der nicht dargestellten Hauptplatine ausgebildet, indem Lötperlen auf Lötflächenelektroden 7 aufgebracht werden, auf denen Lötmaterialvorsprünge 12 zu bilden sind, und in einem Ofen erhitzt werden. Weiters ist Erhitzen auch erforderlich, um das BGA 13 über Lötmaterialvorsprünge 12 mit den Mustern auf der Hauptplatinenseite zu verbinden.
Aufgrund der thermischen Hysterese, der das BGA 13 unterzogen wird, um Lötmaterialvorsprünge 12 auf der Unterseite des Harzsubstrats 1 auszubilden und um Lötmaterialvorsprünge 12 mit der Hauptplatine zu verbinden, wird die intermetallische Verbindung 20, die aus Gold und Zinn besteht, in der Grenzfläche der Lötmaterialvorsprünge 12 und der goldplattierten Schicht 8 des Harzsubstrats 1 gebildet, wodurch die Haftfestigkeit zwischen Lötflächenelektroden 7 und Lötmaterialvorsprünge 12 verringert wird. Das schwächt die Abschälfestigkeit der Lötmaterialvorsprünge 12 und stört die elektrische Verbindung, was zu einer inadäquaten Leitfähigkeit zur Hauptplatine führt.
Die Halbleitervorrichtung mit Lötmaterialvorsprüngen gemäß vorliegender Erfindung ist mit dem Ziel geschaffen worden, die Haftfestigkeit der Lötmaterialvorsprünge zu erhöhen, um die Zuverlässigkeit beträchtlich zu verbessern.
Die Halbleitervorrichtung mit Lötmaterialvorsprüngen gemäß vorliegender Erfindung ist durch die in Anspruch 1 dargelegten Merkmale gekennzeichnet.
Diese Struktur verhindert die Reduktion der Haftfestigkeit zwischen den Lötflächenelektroden im gedruckten Harzsubstrat und den Lötmaterialvorsprüngen, auch wenn diese zweimal Erwärmungsvorgängen ausgesetzt sind, wenn die Lötmaterialvorsprünge mit der Hauptplatine verbunden werden. Die Abschälfestigkeit der Lötmaterialvorsprünge ist somit ausreichend groß, damit die Halbleitervorrichtung mit Lötmaterialvorsprüngen in hohem Maße zuverlässig ist.
Das Verfahren für die Herstellung der Halbleitervorrichtung mit Lötmaterialvorsprüngen gemäß vorliegender Erfindung ist dadurch gekennzeichnet, dass es umfasst:
einen Musterungsschritt, der das Ausbilden von Anschlusselektroden für IC-Chips auf der Oberseite eines Harzsubstrats, auf dem sowohl die Ober- als auch die Unterseite mit Kupferfolie laminiert sind, und das Ausbilden von Lötflächenelektroden auf der Unterseite des Harzsubstrats umfasst,
einen Resist-Schritt, der das Ausbilden offener Flächen in einem Resistmuster auf den Anschlusselektroden und den Lötflächenelektroden umfasst;
einen ersten Plattierungsschritt, der das Ausbilden eines Teils oder aller bettplattierten Schichten zum Goldplattieren auf Elektroden umfasst, die in den offenen Flächen des Resistmusters freiliegen,
einen Resistmaskierungsschritt, der das Ausbilden einer Maske auf den Lötflächenelektroden an der Unterseite des Harzsubstrats umfasst, um die Bildung einer goldplattierten Schicht zu verhindern, sowie
einen zweiten Plattierungsschritt, der das Ausbilden der restlichen bettplattierten Schichten und einer goldplattierten Schicht oder nur einer goldplattierten Schicht auf der auf den Anschlusselektroden ausgebildeten bettplattierten Schicht umfasst.
Dieses Verfahren ermöglicht es, die bettplattierten Schichten, wie die kupferplattierte Schicht, die nickelplattierte Schicht und die anschlaggalvanisierte Goldschicht, die gleichzeitig im Verlauf des Ausbildens der multiplattierten Schichten aus Gold auf IC- Chip-Anschlusselektroden ausgebildet werden, da sie ohne zusätzlichen Plattierungsschritt sind, als metallplattierte Schicht mit Affinität für Lötmittel zum Ausbilden auf den Lötflächenelektroden zu verwenden. Daher bietet das Verfahren bei der Herstellung in der Praxis einen deutlichen Vorteil.
Nun werden Ausführungsformen der vorliegenden Erfindung anhand von Beispielen beschrieben.
Die Fig. 1(a) bis 1 (f) sind Schnittansichten des Substrats zu jedem Schritt der BGA- Herstellung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
Fig. 2 ist ein Verfahrensschema, das Herstellungsschritte der Halbleitervorrichtung mit Lötmaterialvorsprüngen gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
Die Fig. 3(a) und 3(b) sind vergrößerte Schnittansichten eines Hauptabschnitts, die plattierte Schichten des BGA-Substrats, wie beim Verfahren der ersten Ausführungsform der vorliegenden Erfindung hergestellt, zeigen.
Die Fig. 4(a) bis 4(f) sind Schnittansichten des Substrats zu jedem Schritt zur BGA- Herstellung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Die Fig. 5(a) und 5(b) sind vergrößerte Schnittansichten eines Hauptabschnitts, die metallplattierte Schichten des BGA-Substrats, wie nach dem in den Fig. 4(a) bis 4(f) gezeigten Verfahren hergestellt, zeigen.
Die Fig. 6(a) bis 6(f) sind Schnittansichten des Substrats zu jedem Schritt der BGA- Herstellung der dritten Ausführungsform der vorliegenden Erfindung.
Die Fig. 7(a) und 7(b) sind vergrößerte Schnittansichten eines Hauptabschnitts, die metallplattierte Schichten des BGA-Substrats, wie nach dem in den Fig. 6(a) bis 6(f) gezeigten Verfahren hergestellt, zeigen.
Die Fig. 8(a) bis 8(g) sind Schnittansichten des Substrats zu jedem Schritt der BGA- Herstellung der vierten Ausführungsform der Erfindung.
Fig. 9 ist eine vergrößerte Schnittansicht eines Hauptabschnitts, die metallplattierte Schichten des BGA-Substrats gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
Die Fig. 10(a) bis 10(d) sind Schnittansichten des Substrats zu jedem Schritt der Herstellung eines herkömmlichen BGA.
Fig. 11 ist eine Gesamt-Schnittansicht eines herkömmlichen BGA.
Fig. 12 ist eine vergrößerte Schnittansicht des Hauptabschnitts entlang Linie X-X von Fig. 11.
Die Fig. 1 bis 3 zeigen eine erste Ausführungsform der Halbleitervorrichtung mit Lötmaterialvorsprüngen gemäß vorliegender Erfindung sowie ein Verfahren zur Herstellung dieser Vorrichtung, wobei die Fig. 1(a) bis 1(f) Schnittansichten des Substrats zu jedem Schritt der BGA-Herstellung sind, Fig. 2 ein Verfahrensschema ist, das Herstellungsschritte des in Fig. 1(a) bis 1(f) gezeigten gedruckten Harzsubstrats veranschaulicht, und die Fig. 3(a) bis 3(b) vergrößerte Schnittansichten eines Hauptabschnitts sind, die plattierte Schichten auf dem gedruckten BGA-Harzsubstrat, wie in diesem Verfahren hergestellt, zeigen. Symbole für die Teile, die den beim Stand der Technik verwendeten entsprechen, sind in allen Figuren durch die gleichen Symbole wie beim Stand der Technik bezeichnet.
Die Fig. 1(a) und 1(b) zeigen den gleichen Zustand wie die Fig. 10(a) und 10(b), die oben in Verbindung mit dem Stand der Technik dargestellt sind. Auf das gedruckte Harzsubstrat 1 ist eine (in den Figuren nicht gezeigte) dünne Kupferfolie auflaminiert. Nach dem Bohren von Durchgangslöchern 2 wird durch elektrolytisches und nichtelektrolytisches Kupferplattieren eine kupferplattierte Schicht 3 über die gesamten Oberflächen bereitgestellt. Nach dem Ausbilden einer Mustermaske durch Auflaminieren eines plattierten Resists und Bestrahlen und Entwickeln des Resists wird Musterätzung unter Verwendung von CuCl&sub2; + H&sub2;O&sub2; durchgeführt, das eine übliche Leiterplatten-Ätzlösung ist. Auf diese Weise werden ein Chipmuster 5 für IC-Chips 9 und Anschlusselektroden 6 für Drahtanschlüsse auf der Oberseite des Substrats ausgebildet, und Lötflächenelektroden 7 zum Ausbilden von Lötmaterialvorsprüngen werden auf der Unterseite ausgebildet.
Die Anschlusselektroden 6 und Lötflächenelektroden 7 werden über Durchgangslöcher 2 verbunden.
Als nächstes wird im Resist-Trockenfilm-Laminationsschritt ein Trockenfilm 4 durch Auflaminieren eines plattierten Resists auf die kupferplattierte Schicht 3 auf beiden Seiten des gedruckten Harzsubstrats 1 und Bestrahlen und Entwickeln des Resists ausgebildet, und offene Flächen des Resistmusters werden auf Chipmuster 5 und Verbindungselektroden 7 auf der Oberseite und auf Lötflächenelektroden 7 auf der Unterseite ausgebildet.
Fig. 1 (c) ist eine Schnittansicht des Substrats während des ersten Plattierungsschritts. Dieser erste Plattierungsschritt ist ein Schritt zum Ausbilden eines Teils von oder aller bettplattierter Schichten.
Fig. 3(a) ist eine vergrößerte Schnittansicht, die einen Hauptabschnitt der metallplattierten Schicht im Substrat von Fig. 1 (c) zeigt. Eine Kupferfolienschicht 14 mit einer Dicke von etwa 18 um wird auf beiden Seiten des gedruckten Harzsubstrats 1 ausgebildet, und die kupferplattierte Schicht 3 wird elektrolytisch oder nichtelektrolytisch auf der gesamten Oberfläche dieser Kupferfolienschicht 14 ausgebildet. Weiters wird im Nickelplattierungsschritt eine nickelplattierte Schicht 15 mit einer Dicke von etwa 2 bis 5 um auf der Oberfläche dieser kupferplattierten Schicht 3 bereitgestellt.
Fig. 1(d) zeigt die Schnittansicht des Substrats während des zweiten Plattierungsschritts, worin eine goldplattierte Schicht auf Anschlusselektroden 6 auf der Oberseite des gedruckten Harzsubstrats 1 ausgebildet wird. Vor dem zweiten Plattierungsschritt wird im Masken-Trockenfilm-Laminierungsschritt ein Masken-Trockenfilm 21 über die gesamte Unterseite auflaminiert, um zu verhindern, dass eine goldplattierte Schicht auf Lötflächenelektroden 7 auf der Unterseite des Substrats ausgebildet wird.
Als nächstes wird im zweiten Plattierungsschritt eine anschlaggalvanisierte Goldschicht 16(siehe Fig. 3) mit einer Dicke von etwa 0,05 um ausgebildet, die die restliche bettplattierte Schicht ist und die Verunreinigungen wie Kobalt enthält und leicht mit der nickelplattierten Schicht 15 zu verbinden ist, und auf dieser anschlaggalvanisierten Goldschicht 16 wird weiters eine goldplattierte Schicht 18 mit einer Dicke von etwa 0,3 bis 0,7 um ausgebildet. Als Ergebnis bestehen, wie in Fig. 3(b) gezeigt, die Metallschichten auf der IC-Chip-Montageseite aus der mehrlagigen bettplattierten Schicht 17, die aus der kupferplattierter Schicht 3, der nickelplattierten Schicht 15 und der anschlaggalvanisierten Goldschicht 16 besteht, und einer goldplattierten Schicht 18, um die Drahtkontaktierung vorzunehmen (Fig. 3(b) ist ein vergrößerter Querschnitt eines Hauptabschnitts, der metallplattierte Schichten des Substrats in Fig. 1(d)) zeigt).
Fig. 1(e) zeigt eine Schnittansicht des Substrats während des Masken-Trockenfilm- Entwicklungsschritts, worin der Masken-Trockenfilm 21 auf der Unterseite des gedruckten Harzsubstrats 1 entfernt wird und das Substrat fertiggestellt wird. Auf diese Weise wird die goldplattierte Schicht 18, die für die Drahtkontaktierung geeignet ist, nach dem Entfernen des Masken-Trockenfilms 21 auf den Oberflächen von Chipmuster 5 und Anschlusselektroden 6 des Substrats ausgebildet, und ein zweilagiges plattiertes Metall, das aus kupferplattierter Schicht 3 und nickelplattierter Schicht 15 besteht, wird auf Lötflächenelektroden 7 an der Unterseite des Substrats ausgebildet. Als Ergebnis wird auf der Oberfläche der Lötflächenelektroden 7 eine nickelplattierte Schicht 15 mit hervorragende Affinität für Lötmittel ausgebildet.
Als nächstes werden nach dem Montieren von IC-Chip 9 auf Chipmuster 5 an der Oberseite des gedruckten Harzsubstrats 1 und nach deren Verbinden und Drahtkontaktierung der IC-Chip 9 und der Anschlussdraht 10 durch Spritzpressverfahren mit heißhärtendem Dichtungsharz 11 abgedichtet, wodurch Lichtabschrimung und Schutz des IC-Chips 9 gewährleistet wird.
Weiters werden Lötperlen zu einer Mehrzahl von Lötflächenelektroden 7, die die nickelplattierte Schicht 15 mit hervorragender Affinität für Lötmittel aufweisen, auf der Unterflächenseite des gedruckten Harzsubstrats 1 zugeführt. Das Substrat wird dann in einem Ofen erwärmt, um Lötmaterialvorsprünge 12 zu bilden (Fig. 1(f)), um es mit der in den Zeichnungen nicht gezeigten Hauptplatine zu verbinden.
BGA 23 wird auf diese Weise fertiggestellt.
In Fig. 2, die ein Verfahren zur Herstellung des gedruckten Harzsubstrats im Detail veranschaulicht, bezeichnet (1) einen Durchgangsloch-Herstellungsschritt; (2) einen Schritt der nicht-elektrolytischen Kupferplattierung; (3) einen Schritt der elektrolytischen Kupferplattierung; (4) einen Masken-Trockenfilm-Laminierungsschritt; (5) einen Belichtungsschritt; (6) einen Entwicklungsschritt; (7) einen Musterätzschritt, worin das Musterätzen unter Verwendung von CuCl&sub2; + H&sub2;O&sub2; als Ätzlösung durchgeführt wird; (8) einen Masken-Trockenfilm-Entfernungsschritt; (9) einen Oberflächenkonditionierungsschritt; (10) einen Resist-Trockenfilm-Laminierungsschritt; (11) einen Belichtungsschritt; (12) einen Entwicklungsschritt; (13) einen ersten Plattierungsschritt; (14) einen Masken-Trockenfilm-Laminierungsschritt; (15) einen zweiten Plattierungsschritt; und (16) einen Masken-Trockenfilm-Entwicklungsschritt.
Was die Beziehung zwischen den Schritten von Fig. 2 und den Fig. 1(a) bis 1(f) betrifft, wie in Fig. 2 gezeigt, entsprechen die Schritte (1) bis (9) Fig. 1(a); die Schritte (10) bis (12) entsprechen Fig. 1(b); Schritt (13) entspricht Fig. 1(c); die Schritte (14) und (15) entsprechen Fig. 1 (d); und Schritt (16) entspricht Fig. 1(e).
Das BGA 23 in fertigem Zustand wird erneut erwärmt, um es über Lötmaterialvorsprünge 12 mit dem Muster auf der Hauptplatinenseite zu verbinden. Das BGA 23, wie durch das obengenannte Verfahren fertiggestellt, wird auch im Schritt des Ausbildens von Lötmaterialvorsprüngen 12 an der Unterseite des gedruckten Harzsubstrats 1 erwärmt. Obwohl das BGA gemäß vorliegender Erfindung thermischer Hysterese ausgesetzt ist, indem es zweimal erwärmt wird, wie oben erwähnt, besteht nicht die Möglichkeit einer intermetallischen Verbindung in der Grenzfläche von Lötmaterialvorsprüngen 12, weil keine goldplattierte Schicht auf Lötflächenelektroden 7 auf dem gedruckten Harzsubstrat 1 vorhanden ist.
Daher besteht nicht die Gefahr, dass die Haftfestigkeit zwischen den Lötflächenelektroden 7 und den Lötmaterialvorsprüngen verringert wird, was für starke Abschälfestigkeit sorgt. So wird eine sehr zuverlässige Halbleitervorrichtung mit Lötmaterialvorsprüngen bereitgestellt.
Nach dem Verfahren gemäß vorliegender Erfindung werden eine multiplattierte Schicht aus Gold, die eine bettplattierte Schicht auf Anschlusselektroden 6 enthält, und ein Teil der bettplattierten Schicht auf Lötflächenelektroden 7 im Verlauf einer Reihe von Plattierungsvorgängen ausgebildet, worin eine mehrlagige Goldplattierung, die die bettplattierte Schicht enthält, auf den Elektroden auf dem gedruckten Harzsubstrat 1 ausgebildet wird.
Wenn ein Elektrodenfilm auf diese Weise gebildet wird, kann eine metallplattierte Schicht (nickelplattierte Schicht) mit hervorragender Affinität für Lötmaterialvorsprünge 12, die auf den Lötflächenelektroden 7 auszubilden sind, im Verlauf des Schritts hergestellt werden, wo die multiplattierte Goldschicht auf den Anschlusselektroden 6 ausgebildet wird, ohne dass ein spezieller Plattierungsschritt zum Bereitstellen einer metallplattierten Schicht mit hervorragender Affinität für Lötmaterialvorsprünge 12 auf den Lötflächenelektroden 7 erforderlich ist. Das stellt einen großen Vorteil des Herstellungsverfahrens dar.
Die Fig. 4(a) bis 4(f) sind Schnittansichten des Substrats in jedem Schritt der BGA- Herstellung der zweiten Ausführungsform der vorliegenden Erfindung, und die Fig. 5(a) und 5(b) sind vergrößerte Schnittansichten eines Hauptabschnitts, die metallplattierte Schichten des nach diesem Verfahren hergestellten BGA-Substrats zeigen.
In den Fig. 4 und 5, sind die Fig. 4(a) und 4(b) die gleichen wie die Fig. 1 (a) und 1(b) der ersten Ausführungsform, und somit entfällt die Beschreibung dieser Figuren. Fig. 5(a) zeigt eine bettplattierte Schicht, und auf beiden Seiten des gedruckten Harzsubstrats 1 sind eine Kupferfolienschicht 14 und, auf dieser Kupferfolienschicht 14, die kupferplattierte Schicht 3 als bettplattierte Schicht ausgebildet, die im ersten Plattierungsschritt auszubilden ist.
Fig. 4(c) zeigt eine Schnittansicht des Substrats während des Masken-Trockenfilm- Laminierungsschritts. Bei diesem Masken-Trockenfilm-Laminierungsschritt wird die gesamte Unterseite mit Masken-Trockenfilm 21 maskiert, um die Bildung einer goldplattierten Schicht auf den Lötflächenelektroden 7 auf der Unterseite auszuschließen, wenn die goldplattierte Schicht auf Anschlusselektroden 6 auf der Oberseite des gedruckten Harzsubstrats 1 ausgebildet wird.
Fig. 4(d) zeigt eine Schnittansicht des Substrats während des zweiten Plattierungsschritts. Beim zweiten Plattierungsschritt wird nach dem Ausbilden der verbleibenden bettplattierten Schicht auf der Oberfläche der kupferplattierten Schicht 43 an der Oberseite des gedruckten Harzsubstrats 1, während die gesamte Unterseitenfläche mit Masken-Trockenfilm 21 maskiert wird, eine goldplattierte Schicht auf den Verbindungselektroden 6 ausgebildet. Bei diesem zweiten Plattierungsschritt, wie in Fig. 5(b) gezeigt, werden die nickelplattierte Schicht 15 und die anschlaggalvanisierte Goldschicht 16, die die restliche bettplattierte Schicht darstellen, ausgebildet, und auf der anschlaggalvanisierten Goldschicht 16 wird weiters die goldplattierte Schicht 18 ausgebildet.
Als Ergebnis bestehen die Metallschichten auf der IC-Chip-Montageseite aus der bettplattierten Schicht 17 mit dreilagiger Struktur, die aus der kupferplattierten Schicht 3, der nickelplattierten Schicht 15 und der anschlaggalvanisierten Goldschicht 16 besteht, und einer goldplattierte Schicht 18 zur Durchführung von Drahtkontaktierung, während nur die kupferplattierte Schicht 3 auf den Lötflächenelektroden 7 an der Unterseite ausgebildet ist.
Fig. 4(e) zeigt eine Schnittansicht des Substrats während der Entwicklung des Masken- Trockenfilms. Beim Masken-Trockenfilm-Entwicklungsschritt wird eine Ätzbehandlung unter Verwendung einer Ätzlösung, beispielsweise Natriumbicarbonat, durchgeführt, um den Masken-Trockenfilm 21 zu entfernen, der an der Unterseite des gedruckten Harzsubstrats 1 erzeugt wird. Nur der Masken-Trockenfilm 21 wird durch diese Behandlung entfernt, wobei der Trockenfilm 4 zurückbleibt, der belichtet worden ist, und die kupferplattierte Schicht 3 wird auf den Lötflächenelektroden 7 auf der Unterseite belichtet. Das Substrat wird auf diese Weise fertiggestellt.
Als Ergebnis wird die zur Drahtkontaktierung geeignete goldplattierte Schicht 18 auf dem Chipmuster S und den Anschlusselektroden 6 im Substrat im fertigen Zustand ausgebildet, und die kupferplattierte Schicht 3 mit hervorragender Affinität für Lötmittel wird auf den Lötflächenelektroden 7 an der Unterseite ausgebildet.
Als nächstes werden nach dem Montieren von IC-Chip 9 auf dem Chipmuster 5 an der Unterseite des gedruckten Harzsubstrats 1 und nach deren Verbinden durch Drahtkontaktierung 10 der IC-Chip 9 und der Anschlussdraht 10 mit heißhärtendem Dichtungsharz 11 durch Spritzpressverfahren abgedichtet. Weiters werden Lötperlen zu einer Mehrzahl von Lötflächenelektroden 7, die die kupferplattierte Schicht 4 mit hervorragender Affinität für Lötmittel aufweisen, an der Unterflächenseite des gedruckten Harzsubstrats 1 zugeführt. Das Substrat wird dann in einem Ofen erwärmt, um Lötmaterialvorsprünge 12 (Fig. 4(f)) zum Verbinden mit der in den Zeichnungen nicht gezeigten Hauptplatine zu bilden.
BGA 23 wird auf diese Weise fertiggestellt.
Weil bei dem BGA 23, wie auf diese Weise hergestellt, nicht das Risiko einer intermetallischen Verbindung in der Grenzfläche der Lötflächenelektroden 7 und Lötmaterialvorsprünge 12 auf dem gedruckten Harzsubstrat 1 besteht, ebensowenig wie beim BGA der ersten Ausführungsform, besteht nicht das Risiko, dass die Haftfestigkeit zwischen den Lötflächenelektroden 7 und den Lötmaterialvorsprüngen 12 verringert wird. So wird eine höchst zuverlässige Halbleitervorrichtung mit Lötmaterialvorsprüngen mit hoher Abschälfestigkeit bereitgestellt.
Wenn ein Elektrodenfilm auf diese Weise hergestellt wird, kann eine metallplattierte Schicht (kupferplattierte Schicht) mit hervorragender Affinität mit Lötmaterialvorsprüngen auf den Lötflächenelektroden im Verlauf des Schritts hergestellt werden, wo die multiplattierte Schicht aus Metall auf den Elektroden ausgebildet wird, ohne dass ein spezieller Plattierungsschritt zum Bereitstellen einer metallplattierten Schicht mit hervorragender Affinität mit Lötmaterialvorsprüngen auf Lötflächenelektroden erforderlich ist. Das stellt einen großen Vorteil des Herstellungsverfahrens dar.
Als nächstes sind die Fig. 6(a) bis 6(f) Schnittansichten des Substrats beim Verfahren zur BGA-Herstellung der dritten Ausführungsform der vorliegenden Erfindung, und die Fig. 7(a) und 7(b) sind vergrößerte Schnittansichten der Hauptabschnitts, die metallplattierte Schichten des nach diesem Verfahren hergestellten BGA-Substrats zeigen.
In den Fig. 6 und 7 sind die Fig. 6(a) und 6(b) die gleichen wie die Fig. 1(a) und 1(b) der ersten Ausführungsform, und daher unterbleibt eine Beschreibung dieser Figuren. Fig. 7(a) zeigt eine bettplattierte Schicht, und auf beiden Seiten des gedruckten Harzsubstrats 1 sind die Kupferfolienschicht 14 und auf dieser Kupferfolienschicht 14 die kupferplattierte Schicht 3 als eine der bettplattierten Schichten ausgebildet, die im ersten Plattierungsschritt auszubilden sind.
Fig. 6(c) zeigt eine Schnittansicht des Substrats während des zweiten Plattierungsschritts. Im zweiten Plattierungsschritt wird eine goldplattierte Schicht auf den Anschlusselektroden 6 auf der Oberseite des gedruckten Harzsubstrats 1 ausgebildet. Vor dem zweiten Plattierungsschritt wird ein Masken-Trockenfilm 21 über der gesamten Unterseite vorgesehen, um zu verhindern, dass eine goldplattierte Schicht auf den Lötflächenelektroden 7 auf der Unterseite des Substrats ausgebildet wird, und um eine goldplattierte Schicht nur auf der bettplattierten Schicht 17 auszubilden, die auf der Oberseite gebildet worden ist. Weil im zweiten Plattierungsschritt nur die goldplattierte Schicht 18 auf der anschlaggalvanisierten Goldschicht 16 ausgebildet wird, bestehen die Metallschichten auf der IC-Chip-Montageseite aus der bettplattierten Schicht 17 aus einer dreilagigen Struktur, die aus der kupferplattierten Schicht 3, der nickelplattierten Schicht 15 und der anschlaggalvanisierten Goldschicht 16 besteht, sowie einer goldplattierten Schicht 18 zur Durchführung der Drahtkontaktierung.
Als Ergebnis ist im fertigen Zustand die goldplattierte Schicht 18, die zur Drahtkontaktierung geeignet ist, auf dem Chipmuster 5 und den Anschlusselektroden 6 im gedruckten Harzsubstrat 1 dieser Ausführungsform ausgebildet, und auf den Lötflächenelektroden auf der Unterseite sind metallplattierte Schichten (bettplattierte Schicht 17) mit einer dreilagigen Struktur ausgebildet, die aus der kupferplattierten Schicht 3, der nickelplattierten Schicht 15 und der anschlaggalvanisierten Schicht 16 besteht.
Fig. 6(e) zeigt eine Schnittansicht des Substrats während der Entwicklung des Masken- Trockenfilms. Im Masken-Trockenfilm-Entwicklungsschritt wird der auf der Unterseite des gedruckten Harzsubstrats 1 vorgesehene Masken-Trockenfilm 21 auf die gleiche Weise wie bei der oben beschriebenen ersten Ausführungsform unter Bezugnahme auf Fig. 1(e) beschrieben entfernt. Das gedruckte Harzsubstrats 1 wird in diesem Schritt fertiggestellt.
Nach dem Montieren von IC-Chip 9 auf dem Chipmuster 5 an der Oberseite des gedruckten Harzsubstrats 1 und nach deren Verbinden durch Drahtkontaktierung 10 werden der IC-Chip 9 und der Anschlussdraht 10 durch Spritzpressverfahren mit heißhärtendem Dichtungsharz 11 abgedichtet. Weiters werden Lötperlen einer Mehrzahl von Lötflächenelektroden 7 an der Unterseite des gedruckten Harzsubstrats 1 zugeführt. Das Substrat wird dann in einem Ofen erwärmt, um Lötmaterialvorsprünge 12 zu bilden (Fig. 6(f)).
Das BGA 23 wird auf diese Weise fertiggestellt.
Bei dem BGA, wie auf diese Weise fertiggestellt, besteht trotz der thermischen Hysterese während der Bildung von Lötmaterialvorsprüngen 12 und des Vorgangs zum Verbinden der Lötmaterialvorsprünge 12 mit der Hauptplatine nicht das Risiko, dass die Haftfestigkeit zwischen dem gedruckten Harzsubstrat 1 und den Lötmaterialvorsprüngen 1 verringert wird, weil in der Lötstelle 12 und den Lötflächenelektroden 7 an der Unterseite des gedruckten Harzsubstrats 1 die nickelplattierte Schicht 15 und das Lötmittel über die anschlaggalvanisierte Goldschicht 16 miteinander verbunden sind. So wird eine höchst zuverlässige Halbleitervorrichtung mit Lötmaterialvorsprüngen bereitgestellt, die starke Abschälfestigkeit aufweisen.
Im Speziellen umfassen die metallplattierten Schichten auf diesen Lötflächenelektroden 7 eine dünne anschlaggalvanisierte Goldschicht 16, die auf der nickelplattierten Schicht 15 ausgebildet ist, mit hervorragender Affinität mit Lötmaterialvorsprüngen. Daher geht, wenn die Lötperlen den Lötflächenelektroden 7 zugeführt und mit Wärme behandelt werden, obwohl ein Teil des geschmolzenen Lötmittels mit der anschlaggalvanisierten Goldschicht 16 reagiert und verschmolzen wird, ein Hauptteil des Lötmittels durch die anschlaggalvanisierte Goldschicht 16 hindurch und verschmilzt stark mit der nickelplattierten Schicht 15 darunter, weil diese anschlaggalvanisierte Goldschicht 16 eine extrem dünne Schicht ist.
Außerdem sind, da die Oberfläche der nickelplattierten Schicht 15 durch die anschlaggalvanisierte Goldschicht 16 rein und ohne Oxidation gehalten wird, die Verbindungsbedingungen mit Lötmittel hervorragend. Mit anderen Worten, weil diese auf der Lötflächenelektrode 7 ausgebildete metallplattierte Schicht die anschlaggalvanisierte Goldschicht 16, die als Oxidation verhindernder Film gegen die nickelplattierte Schicht 15 wirkt, auf der Oberfläche der nickelplattierten Schicht 15 ausgebildet aufweist, die hervorragende Affinität mit Lötmittel aufweist, wird die Notwendigkeit zum Entfernen oxidierter Filme ausgeschaltet.
Weil in der metallplattierten Schicht auf den Lötflächenelektroden 7 in dem BGA der dritten Ausführungsform die nickelplattierte Schicht 15 oder die kupferplattierte Schicht 3, die beide leicht oxidieren, nicht freiliegen, besteht nicht das Risiko, dass die Lötflächenelektroden 7 während des IC-Montagevorgangs oxidieren. Deshalb ist kein Schritt des Entfernens oxidierter Filme erforderlich. Das Verfahren ist daher extrem vorteilhaft.
Obwohl durch die anschlaggalvanisierte Goldschicht 16 auf der Lötflächenelektrode 7 und Lötmittel eine intermetallische Verbindung erzeugt werden kann, ist es möglich, das Ausmaß der erzeugten intermetallischen Verbindung so klein zu halten, dass es keine wesentlichen Wirkungen auf die Verbindungskraft zwischen der Lötflächenelektrode 7 und der Lötstelle 12 gibt, indem die anschlaggalvanisierte Goldschicht 16 dünn genug ausgebildet wird. Es ist daher wünschenswert, die Dicke der anschlaggalvanisierten Goldschicht 16 der Lötflächenelektrode 7 so klein wie nötig zu machen, damit sie als oxidationshemmender Film fungiert. Im Speziellen reicht eine Dicke von 0,1 um oder weniger aus, um eine adäquate Haftfestigkeit zwischen der Lötflächenelektrode 7 und Lötstelle 12 beizubehalten.
Die Fig. 8(a) bis 8(g) sind Schnittansichten des BGA-Substrats in jedem Schritt der BGA-Herstellung der vierten Ausführungsform der vorliegenden Erfindung. Anders als bei der ersten bis dritten Ausführungsform wird in dieser vierten Ausführungsform eine plattierte Schicht eines fakultativen Metalls, das hervorragende Affinität mit Lötmittel aufweist, auf den Lötflächenelektroden erzeugt.
In den Fig. 8(a) bis 8(d) werden auf die gleiche Weise wie in den Fig. 4(a) bis 4(d) der zweiten Ausführungsform die kupferplattierte Schicht 3 und der Trockenfilm 4 ausgebildet, die Teil der bettplattierten Schicht sind. Darin wird die gesamte Unterseitenfläche mit Masken-Trockenfilm 21 maskiert, um die Bildung einer goldplattierten Schicht auf den Lötflächenelektroden 7 an der Unterseite auszuschließen, wenn die goldplattierte Schicht auf den Anschlusselektroden 6 auf der Oberseite des gedruckten Harzsubstrats 1 ausgebildet wird. Weiters werden die nickelplattierte Schicht 15. die anschlaggalvanisierte Goldschicht 16 und die goldplattierte Schicht 18, die die bettplattierte Schicht bilden, auf den Anschlagelektroden 6 auf der Oberseite des gedruckten Harzsubstrats 1 ausgebildet.
Fig. 8(e) zeigt eine Schnittansicht des Substrats während des Auflaminierens des Masken-Trockenfilms. Beim Schritt des Auflaminierens des Masken-Trockenfilms wird nach dem Entfernen des auf die Unterseite auflaminierten Masken-Trockenfilms 21 die goldplattierte Schicht 18 auf den Anschlusselektroden 6 die auf der Oberseite ausgebildet sind, mit Masken-Trockenfilm 21 maskiert, wenn eine plattierte Schicht eines Metalls mit hervorragender Affinität für Lötmittel auf den Lötflächenelektroden 7 auf der Unterseite ausgebildet wird.
Fig. 8(f) zeigt eine Schnittansicht des BGA-Substrats während des Plattierungsschritts. Dieser Schritt besteht im Ausbilden der silberplattierten Schicht 24 als fakultativer metallplattierter Schicht mit hervorragender Affinität für Lötmittel auf den Lötflächenelektroden 7 auf der Unterseite. Das Schaltungssubstrat wird durch diesen Schritt fertiggestellt.
Nach dem Entfernen des Masken-Trockenfilms 21 auf der Oberseite und nach dem Montieren von IC-Chip 9 auf dem Chipmuster 5 auf der Oberseite des gedruckten Harzsubstrats 1 und deren Verbinden durch Drahtkontaktierung 10 werden der IC-Chip 9 und der Anschlussdraht 10 durch Spritzpressverfahren mit heißhärtendem Dichtungsharz 11 abgedichtet.
Weiters werden Lötperlen zu einer Mehrzahl von Lötflächenelektroden 7 mit der silberplattierte Schicht 24, die gute Affinität für Lötmittel aufweist, auf der Unterseite des gedruckten Harzsubstrats 1 zugeführt. Das Substrat wird dann in einem Ofen erwärmt, um Lötmaterialvorsprünge 12 (Fig. 8(g)) zum Anschließen an die in den Zeichnungen nicht gezeigte Hauptplatine zu bilden.
BGA 23 wird auf diese Weise fertiggestellt.
Bei dem BGA, wie auf diese Weise fertiggestellt, besteht nicht die Gefahr, dass die Haftfestigkeit zwischen dem gedruckten Harzsubstrat 1 und den Lötmaterialvorsprüngen 12 verringert wird, trotz der thermischen Hysterese während der Bildung von Lötmaterialvorsprüngen 12 und des Vorgangs zum Verbinden der Lötmaterialvorsprünge 12 mit der Hauptplatine, weil in der Grenzfläche der silberplattierten Schicht 24 und der Lötmaterialvorsprünge 12 keine intermetallische Substanz erzeugt wird. So wird eine höchst zuverlässige Halbleitervorrichtung mit Lötmaterialvorsprüngen bereitgestellt, die starke Abschälfestigkeit aufweisen.
Fig. 9 ist eine vergrößerte Schnittansicht eines Hauptabschnitts, die die metallplattierten Schichten im gedruckten Harzsubstrat der fünften Ausführungsform der vorliegenden Erfindung zeigt. Auf die gleiche Weise wie bei der dritten Ausführungsform hat diese Ausführungsform eine Konstruktion, bei der ein oxidationshemmender Film auf den metallplattierten Schichten der Lötflächenelektroden 7 ausgebildet wird. Im Speziellen wird, da die kupferplattierte Schicht 3 mit guter Affinität für Lötmittel auf den Lötflächenelektroden 7 auf der Unterseite des gedruckten Substrats 1 freiliegt, nachdem der Masken-Trockenfilm 21 entfernt wurde, ein dünner Film oder harter Ölfilm (harter Flux) 25, der zum Löten verwendet wird, als oxidationshemmender Film bereitgestellt, um zu verhindern, dass die kupferplattierte Schicht 3 oxidiert wird.
Der oxidationshemmende Film ist nicht auf die obengenannte anschlaggalvanisierte Goldschicht oder den harten Ölfilm beschränkt. Es ist möglich, jedes Material zu verwenden, das die Oxidation plattierter Metalle verhindern kann, die hervorragende Affinität für Lötmittel aufweisen und die Haftfestigkeit zwischen Lötmittel und Lötflächenelektroden nicht stören.
Die am 19. November 1993 eingereichte japanische Patentanmeldung Nr. 290327/1993 und die am 25. März 1994 eingereichte Nr. 55806/1994 sind durch Verweis hierin eingeschlossen.

Claims

1. Halbleitervorrichtung mit Lötstellen, die ein Harzsubstrat aufweist, bei dem sowohl auf die Ober- als auch die Unterseite eine Kupferfolie auflaminiert ist, und die mit Anschlusselektroden für IC-Chips und Lötflächenelektroden für den externen Anschluss versehen ist, wobei die Lötflächenelektroden mit Lötstellen versehen sind, worin eine goldplattierte Schicht auf den Anschlusselektroden und eine plattierte Schicht aus einem Metall mit Affinität für Lötmittel auf den Löststellenelektroden ausgebildet ist, dadurch gekennzeichnet, dass die goldplattierte Schicht auf den Anschlusselektroden Teil einer multiplattierten Schicht ist, die auch eine bettplattierte Schicht unter der goldplattierten Schicht aufweist und worin die bettplattierte Schicht die selbe wie zumindest ein Teil der plattierten Schicht auf den Lötflächenelektroden ist, wobei die Anschlusselektroden an der Oberseite der Vorrichtung und die Lötflächenelektroden an deren Unterseite vorgesehen sind und sie über ein Durchgangsloch miteinander verbunden sind.

2. Halbleitervorrichtung mit Lötstellen nach Anspruch 1, worin die auf den Anschluss- und den Lötflächenelektroden ausgebildete bettplattierte Schicht eine kupferplattierte Schicht ist.

3. Halbleitervorrichtung mit Lötstellen nach Anspruch 1, worin die auf den Anschluss- und den Lötflächenelektroden ausgebildete bettplattierte Schicht aus einer kupferplattierten Schicht und einer auf der kupferplattierten Schicht ausgebildeten nickelplattierten Schicht besteht.

4. Halbleitervorrichtung mit Lötstellen nach Anspruch 1, worin die auf den Anschluss- und den Lötflächenelektroden ausgebildete bettplattierte Schicht aus einer kupferplattierten Schicht und einer nickelplattierten Schicht sowie einer auf der kupferplattierten Schicht und der nickelplattierten Schicht ausgebildeten anschlaggalvanisierten Goldschicht besteht.

5. Halbleitervorrichtung mit Lötstellen nach einem der vorangegangenen Ansprüche, worin die auf den Lötflächenelektroden ausgebildete metallplattierte Schicht eine plattierte Schicht aus einem Metall umfasst, das aus Kupfer, Nickel und Silber ausgewählt ist.

6. Halbleitervorrichtung mit Lötstellen nach einem der vorangegangenen Ansprüche, bei der auf der plattierten Schicht aus einem Metall mit Affinität für Lötmittel weiters ein oxidationshemmender Film vorgesehen ist.

7. Halbleitervorrichtung mit Lötstellen nach Anspruch 6, worin der oxidationshemmende Film ein harter Ölfilm ist.

8. Halbleitervorrichtung mit Lötstellen nach Anspruch 6, worin der oxidationshemmende Film eine dünne goldplattierte Schicht ist.

9. Halbleitervorrichtung mit Lötstellen nach Anspruch 8, worin die dünne goldplattierte Schicht zur Verhinderung von Oxidation eine Dicke aufweist, die geringer als die Dicke der goldplattierten Schicht auf den Anschlusselektroden ist.

10. Halbleitervorrichtung mit Lötstellen nach Anspruch 9, worin die Dicke der goldplattierten Schicht zur Verhinderung von Oxidation 0,1 um oder weniger beträgt.

11. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen, die ein Harzsubstrat aufweist, bei dem sowohl auf die Ober- als auch die Unterseite eine Kupferfolie auflaminiert ist, wobei das Substrat mit Anschlusselektroden für IC-Chips auf der Oberseite und Lötflächenelektroden für den externen Anschluss an der Unterseite versehen ist, die über Durchgangslöcher miteinander verbunden sind, wobei die Lötflächenelektroden mit Lötstellen versehen sind, dadurch gekennzeichnet, dass es umfasst:

einen Musterungsschritt, der das Ausbilden von Anschlusselektroden für IC-Chips auf der Oberseite des Harzsubstrats und das Ausbilden von Lötflächenelektroden auf der Unterseite des Harzsubstrats umfasst,

einen Resist-Schritt, der das Ausbilden offener Flächen in einem Resistmuster auf den Anschlusselektroden und den Lötflächenelektroden umfasst;

einen ersten Plattierungsschritt, der das Ausbilden eines Teils einer oder einer gesamten bettplattierten Schicht auf Elektroden umfasst, die in den offenen Flächen des Resistmusters freiliegen,

einen Resistmaskierungsschritt, der das Ausbilden einer Maske auf den Lötflächenelektroden an der Unterseite des Harzsubstrats umfasst, um die Bildung einer goldplattierten Schicht zu verhindern, sowie

einen zweiten Plattierungsschritt, der das Ausbilden einer verbleibenden bettplattieren Schicht und einer goldplattierten Schicht oder einer goldplattierten Schicht allein auf der auf den Anschlusselektroden ausgebildeten bettplattierten Schicht umfasst.

12. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen nach Anspruch 11, worin die bettplattierte Schicht im ersten Plattierungsschritt eine kupferplattierte Schicht ist und die Metallplattierung im zweiten Plattierungsschritt das Ausbilden einer multiplattierten Schicht aus einer nickelplattierten Schicht, einer anschlaggalvanisierten Goldschicht und einer goldplattierten Schicht umfasst.

13. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen nach Anspruch 11, worin das Plattieren der bettplattierten Schicht im ersten Plattierungsschritt das Ausbilden einer multiplattierten Schicht umfasst, die aus einer kupferplattierten Schicht und einer nickelplattierten Schicht besteht, und das Plattieren des zweiten Plattierungsschritts das Ausbilden einer multiplattierten Schicht umfasst, die aus einer anschlaggalvanisierten Goldschicht und einer goldplattierten Schicht besteht.

14. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen nach Anspruch 11, worin das Plattieren der bettplattierten Schicht im ersten Plattierungsschritt das Ausbilden einer multiplattierten Schicht umfasst, die aus einer kupferplattierten Schicht, einer nickelplattierten Schicht und einer anschlaggalvanisierten Goldschicht besteht, und das Plattieren des zweiten Plattierungsschritts das Ausbilden einer goldplattierten Schicht umfasst.

15. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen nach Anspruch 11, weiters umfassend:

einen Schritt des Entfernens der Resistmaske von der Unterseite des Harzsubstrats,

einen Resistmaskierungsschritt, der das Ausbilden einer Resistmaske auf der Oberseite des Harzsubstrats umfasst, und einen Schritt des Ausbildens einer silberplattierten Schicht auf den Lötflächenelektroden auf der Unterseite des Harzsubstrats.

16. Verfahren zur Herstellung einer Halbleitervorrichtung mit Lötstellen nach Anspruch 11, weiters umfassend:

einen Schritt des Entfernens der Resistmaske von der Unterseite des Harzsubstrats, und

einen Schritt des Ausbildens eines oxidationshemmenden Films auf den Lötflächenelektroden an der Unterseite des Harzsubstrats.