DE69406378T2 - Verfahren zum Ebnen eines Isolationsgrabens für IC unter Verwendung eines Fillers aus Polysilizium - Google Patents
Verfahren zum Ebnen eines Isolationsgrabens für IC unter Verwendung eines Fillers aus PolysiliziumInfo
- Publication number
- DE69406378T2 DE69406378T2 DE69406378T DE69406378T DE69406378T2 DE 69406378 T2 DE69406378 T2 DE 69406378T2 DE 69406378 T DE69406378 T DE 69406378T DE 69406378 T DE69406378 T DE 69406378T DE 69406378 T2 DE69406378 T2 DE 69406378T2
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- trenches
- oxide
- layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
- Die vorliegende Erfindung betrifft Halbleitervorrichtungen und insbesondere ein Einebnungsverfahren bei der Herstellung einer integrierten Schaltung (IC) unter Einsatz von Grabentrennung.
- Vorrichtungstrennung erzielt man typisch unter Verwendung von Techniken der lokalen Oxidation von Silizium ("LOCOS") oder Flachgrabentrennung ("STI"). Bei diesen Techniken zur Vorrichtungstrennung wird die Trennung normalerweise hergestellt, indem eine Ausnehmung oder ein Graben zwischen zwei aktiven Gebieten gebildet wird, auf denen sich die elektronischen Vorrichtungen befinden, und der Graben mit einem Trennmaterial gefüllt wird. Flachgrabentrennung dient zur Herstellung von höherer Packungsdichte, verbesserter Trennung und größerer Ebenheit, indem die topografischen Unregelmäßigkeiten vermieden werden, denen man bei Verwendung von konventioneller Dickfilmoxid-Trennung begegnet. Insbesondere erzeugt das Aufwachsen von thermischem Feldoxid unter Verwendung einer Maske wie Nitrid einen Übergriff des Oxides in die aktiven Gebiete; dieser Übergriff wird als "bird's beak"-Effekt oder "Vogelschnabel"-Effekt bezeichnet. Die Technologie der Grabentrennung umfaßt einen Einebnungsprozeß, um aus den aktiven Gebieten Oxid zu entfernen und in den Gräben Oxid zu behalten. In manchen Gebieten der Waferfläche gibt es jedoch schmale Gräben mit schmalen aktiven Gebieten dazwischen, während es in anderen breite aktive Gebiete und breitere Gräben gibt. Aufgrund von Schwankungen in der Schaltungsdichte treten außerdem an anderen Stellen längs der Fläche des Wafers verschiedene Kombinationen von Grabenbreite und Breite von aktiven Gebieten auf. Wegen dieser veränderlichen Musterdichten wird manchmal kein genügend gleichförmiger Einebnungsgrad erzielt. Verbesserte Ebenheit ist besonders wichtig, wenn die Vorrichtungsgeometrien schrumpfen, was die fotolithografische Fokustiefe in aufeinanderfolgenden Musterungsschritten verringert.
- Man hat mehrere spezielle Techniken entwickelt, um Waferoberflächen als Teil des Grabentrennprozesses einzuebnen. Zum Beispiel hat man erfolgreich angeglichene Oxidablagerung mit Rückätzen verwendet, um lokale Glättung und Einebnung herzustellen, wobei aber Ätzen in die Gräben hinein auftritt, wenn die Technik auf breite Gräben angewandt wird. Eine andere Einebnungstechnik verwendet Aufschleudern von Fotoresist oder Gläsern, gefolgt von Rückätzen; auch hier hängt die Glättung von den Grabengeometrien ab, und es wird keine globale Einebnung erzielt, wenn man es mit einer veränderlichen Schaltungsdichte zu tun hat.
- Bekannte Techniken sind zwar imstande, ausreichende Einebnung über lokalen Gebieten zu erzeugen, keine dieser Techniken ist aber imstande, globale Einebnung über großen Gebieten verschiedener Grabenmuster zu vollbringen. Verbesserte globale Einebnung wurde berichtet, wenn eine Methode mit einem Zweischicht-Fotoresist benutzt wird, wobei die erste Schicht gemustert wird, um eine gleichförmige Oberfläche zur Beschichtung durch die zweite Schicht herzustellen. Der Zweischichtstapel wird dann auf das ursprüngliche Niveau zurückgeätzt, wobei eine im wesentlichen ebene Oberfläche zurückbleibt.
- Eine verbesserte Resist-Rückätztechnik unter Verwendung von drei Resistschichten, die eine gegenüber dem Prozeß mit zwei Resistschichten verbesserte Ebenheit bietet, wurde ebenfalls entwickelt. Bei dem Prozeß mit drei Resistschichten wird im Anschluß an die Ablagerung von angeglichenem Oxid auf einem Wafer mit gemusterten Gräben auf eine der oben beschriebenen Technik ähnliche Weise die erste Resistbeschichtung in die Gräben gemustert, um das Lückenvolumen vor der zweiten Resistbeschichtung zu minimieren. Die zweite Beschichtung erzeugt dann eine relativ ebene Resistoberfläche. Aufgrund von Überlegungen zur fotolithografischen Ausrichtung gibt es aber eine Gruppe von Grabenbreiten, die zu klein zur Aufnahme eines Resist-Blocks sind, und daher ist das Resist sowohl in diesen kleinen Gräben als auch auf benachbarten kleinen aktiven Gebieten zu dünn. Die zweite Beschichtung wird daher sauerstoffchemisch zurückgeätzt, und es wird eine dritte Resistbeschichtung aufgebracht, welche die Ebenheit durch Vergrößerung der Resistmenge in den Gräben ohne einen Resist-Block und auf den benachbarten kleinen aktiven Gebieten verbessert. Im Anschluß an die dritte Resistbeschichtung werden dann das Resist und das Oxid mit einer Selektivität von 1:1 auf das Siliziumnitrid zurückgeätzt.
- Selbst mit den drei Resistbeschichtungen führt die Unebenheit zwischen den Bereichen aktiver Gebiete bzw. Gräben mit und ohne den Resist-Block nach dem Rückätzen zu einer wesentlichen Unebenheit über den Chip hinweg. Wegen des dünneren Resists auf aktiven Gebieten neben Gräben ohne Resist-Block wird das Oxid auf diesen Gebieten während des Ätzens zuerst abgetragen und die Seitenwand aktiver Gebiete entlang weitergeätzt, während das Abtragen größerer aktiver Gebiete erwartet wird. Ein weiteres Problem ist, daß ein abschließender Ätzschritt mit verminderter Resistätzgeschwindigkeit nötig ist, um Durchlochen der Gräben ohne Resist-Block zu vermeiden, was zum Auftreten von Oxid-Zacken neben den aktiven Gebieten führt, wenn nachfolgend das restliche Resist über den Gräben abgehoben wird. Das Bloßlegen der Seitenwand aktiver Gebiete und der Oxid-Zacken kann vermieden werden, indem eine kleine Menge Oxid auf den aktiven Gebieten übriggelassen wird und chemisch-mechanisches Polieren durchgeführt wird, bis das Oxid auf allen Merkmalen vollständig vom Nitrid entfernt ist. Der Polierschritt glättet die Waferoberfläche und erzeugt eine globale Einebnung. Der Polierschritt macht außerdem den Einebnungsprozeß weniger empfindlich gegen Änderungen in der lokalen Resist-Unebenheit.
- Das kombinierte Resist-Rückätzen mit einem chemisch-mechanischen Polierprozeß bietet daher einen wesentlich verbesserten Flachgraben-Trennprozeß, wobei mit dieser Technik aber noch mehrere Probleme verknüpft sind: 1) die mehreren Resistbeschichtungen und Ätzungen, die zu dem Resist-Rückätzen gehören, ergeben summierte Toleranzen, welche die Prozeßsteuerung schwierig machen, sogar mit dem abschließenden chemisch-mechanischen Polierschritt; 2) der schließliche Nitrid-Dickenbereich variiert zwischen verschiedenen Strukturen aktiver Gebiete bzw. Gräben wesentlich, sowohl aufgrund des Resist-Rückätzens (z.B. weisen Strukturen aktiver Gebiete neben Gräben ohne Füllstoff weniger Oxid auf, so daß schneller auf das Nitrid poliert wird) als auch aufgrund des chemisch-mechanischen Polierens (z.B. werden kleine getrennte aktive Gebiete schneller als große und/oder dichte aktive Gebiete poliert, selbst mit der wesentlich verringerten Stufenhöhe, die das Resist-Rückätzen liefert); das Resultat ist, daß auf großen aktiven Gebieten eine wesentlich dickere Nitridschicht als auf kleinen aktiven Gebieten zurückbleibt, so daß sich nach dem Abheben des Nitrides die Stufenhöhe in Abhängigkeit von der Merkmalgröße und Musterdichte ändert und neben großen aktiven Gebieten eine ziemlich große Stufe zurückbleibt; 3) das Feldoxid wird während chemisch-mechanischem Polieren in breiten Gräben poliert (ein als Einwärtskrümmen bezeichnetes Phänomen)&sub1; was die abschließende globale Ebenheit vermindert; 4) über sehr große aktive Gebiete hinweg tritt etwas Ballenverformung auf, die erweitertes Überschußpolieren erfordert, um das Entfernen von Oxid vom Zentrum dieser Merkmale sicherzustellen; dies vergrößert den Nitriddickenbereich, im Problem (2) beschrieben, und verschlechtert die Ebenheit aufgrund der niedrigeren Poliergeschwindigkeit des Nitrides in bezug auf das Feldoxid; 5) das Ausmaß der in den Problemen (2), (3) und (4) beschriebenen Effekte ändert sich von einer Chipkonstruktion zur anderen, je nach der Größe des größten aktiven Gebietes, der Nähe großer aktiver Gebiete zueinander, der Entfernung zwischen kleinen getrennten aktiven Gebieten und der größten Grabenbreite. Diese Effekte können mit unerwünschten Auslegungsregeln bei der Schaltungskonstruktion vermindert, aber nicht ausgeschaltet werden.
- Daher hat man zwar verschiedene Verbesserungen bei Einebnugsverfahren entwikkelt, Fertigungsprobleme bestehen aber noch in bezug auf die schließliche Nitriddickenänderung zwischen getrennten und dichten Gebieten und außerdem ungleichförmige Resistbeschichtung und ungleichförmiges Rückätzen.
- IBM Technical Disclosure Bulletin, Band 32, Nr. SA, S.439-440 (Februar 1990) zeigt ein Verfahren zum Ebnen der Fläche eines Halbleitersubstrates wie im Oberbegriff von Patentanspruch 1 angegeben.
- Die vorliegende Erfindung findet sich in ihrer breitesten Form in einem Verfahren zum Ebnen eines Halbleitersubstrates wie im Patentanspruch 1 angegeben.
- Nachfolgend wird ein verbessertes Einebnungsverfahren beschrieben, wodurch mit dielektrischem Material gefüllte flache Gräben einen hohen Grad an globaler Ebenheit zeigen, die im Grunde unabhängig von den Vorrichtungsdimensionen ist. Wie nachfolgend beschrieben, wird eine Schicht dielektrisches Material angeglichen auf einem Halbleitersubstrat abgelagert, das aktive Mesagebiete und Gräben aufweist, die typisch durch Ablagern von Siliziumnitrid, gewöhnlich mit einer thermischen Oxid-Grundbeschichtung, auf dem Halbleitersubstrat und dann durch Mustern und Ätzen unter Verwendung von konventionellen fotolithografischen Techniken und reaktivem lIonenätzen gebildet werden. Die dielektrische Schicht hat eine gleichförmige Dicke und ist an die geätzte Oberfläche des Substrates angeglichen, wodurch Vertiefungen über den Gräben gebildet werden. Das dielektrische Material kann irgendein geeignetes Dielektrikum oder ein Material sein, das in ein dielektrisches Material umwandelbar ist. Geeignete Materialien für diesen Zweck umfassen Silizium, Siliziumoxid, Siliziumnitrid, Silizium mit implantiertem Stickstoff und dergleichen. Oben auf dem Dielektrikum wird eine Schicht Silizium abgelagert, und dieser Siliziumfilm wird dann gemustert und geätzt, um Silizium-Füllstoffblöcke und bevorzugt Silizium-Abstandsschichten in den Vertiefungen über den Gräben zu bilden. Das Silizium wird durch Glühen bei hoher Temperatur oxidiert, wodurch der Graben mit einem Oxid-Block gefüllt wird und eine relativ ebene Oberfläche erzeugt wird. Als nächstes wird der Wafer zurück auf das Niveau der Oberseite der aktiven Mesagebiete poliert, was mit dielektrischem Material gefüllte flache Gräben ergibt, mit einem hohen Grad von Ebenheit über alle Dimensionen der Gräben und aktiven Gebiete hinweg.
- Die vorliegende Erfindung eliminiert im Polierschritt wirksam breite Gräben und getrennte Merkmale. Dies ergibt einen wesentlich verminderten Nitriddickenbereich, minimales Einwärtskrümmen des Feldoxides, minimales Überschußpolieren zum Abtragen des Zentrums von großen aktiven Gebieten und eine verminderte Schwankung der Prozeßeigenschaften zwischen verschiedenen Chipkonstruktionen. Durch Eliminierung des Resist-Rückätzens aus dem Prozeßfluß wird außerdem der Einebnungsprozeß vereinfacht, und er ist leichter steuerbar.
- Ein detaillierteres Verständnis der Erfindung gewinnt man aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand von Beispielen und in Verbindung mit den beigefügten Zeichnungen, in denen:
- Figuren 1-6 sind vereinfachte, vergrößerte Querschnittsansichten, die aufeinanderfolgend die Prozeßschritte zum Ebnen von flachen Gräben gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigen.
- Figur 1, auf die Bezug genommen wird, zeigt ein Silizium-Halbleitersubstrat 10, das eine thermisch aufgewachsene Oxidschicht 11 und eine abgelagerte Siliziumnitridschicht 12 aufweist. Typische Dimensionen für solche Schichten auf einem Siliziumsubstrat sind eine Oxidschicht von ungefähr 22,5 nm (225 A) Dicke und eine abgelagerte Nitridschicht von ungefähr 180 nm (1800 A) Dicke.
- Zur Definition und Bildung von flachen Gräben wird ein Fotoresist aufgetragen, um die Nitridschicht 12 zu bedecken, und die Fläche des Siliziumsubstrates wird dann durch eine Maske hindurch belichtet, um das gewünschte Grabenmuster zu definieren. Das Fotoresist wird entwickelt und dann anisotropem Ätzen unterzogen, typisch einem konventionellen Plasmaätzsystem wie reaktivem Ionenätzen "RIE" mit entweder Cl&sub2; oder Cl&sub2; und HBr, um Gräben wie 20, 21, 22 und 23 zwischen aktiven Gebieten 31, 32, 33 und 34 zu erzeugen, wie in Figur 2 dargestellt. Eine typische Grabentiefe beträgt ungefähr 0,4 bis ungefähr 0,5 µm. Das Fotoresist wird dann abgehoben, und auf dem Substrat wird eine angeglichene dielektrische Schicht abgelagert, in diesem Beispiel eine Oxidbeschichtung 15. Die angeglichene dielektrische Schicht ist bevorzugt Siliziumoxid oder ein in Siliziumoxid umwandelbares Material, um eine ebene Oberfläche darzubieten, die sich durch eine gleichförmige Poliergeschwindigkeit über das Substrat hinweg auszeichnet. Das angeglichene Oxid, vorzugsweise TEOS (Tetraethylorthosilikat), bildet eine Oxidbeschichtung 15 mit gleichförmiger Dicke, welche die Seitenwände der Gräben in der gleichen Dicke wie die Beschichtung der flachen Oberflächengebiete bedeckt. Das Oxid wird allgemein in einer solchen Dicke aufgebracht, daß das Niveau der Oberseite des Oxides 15 in den Gräben ungefähr auf dem gleichen Niveau wie die Oberseite der Nitridschicht 12 auf den aktiven Gebieten liegt. Eine typische Dicke der Oxidbeschichtung 15 beträgt ungefähr 550 nm (5500 A).
- Im Anschluß an die Ablagerung der Oxidbeschichtung 15 wird dann eine angeglichene Schicht Silizium 25 abgelagert, wie in Figur 3 gezeigt. Das abgelagerte Silizium kann amorph oder Polysilizium sein. Zu Erläuterungszwecken wird in der unten beschriebenen Ausführungsform Polysilizium verwendet. Eine typische Dicke der Siliziumschicht beträgt ungefähr 250 nm (2500 A). Als nächstes wird die Polysiliziumschicht 25 mit Fotoresist bedeckt und mit konventionellen fotolithographischen Techniken unter Verwendung einer "Füllstoffmaske" gemustert, um zwischen benachbarten aktiven Gebieten Resist-Blöcke in den Vertiefungen über den Gräben zu bilden Die Füllstoffmaske ist ein Negativbild der Maske für aktive Gebiete, die Untermaß hat, um die Resist-Blöcke so zu mustern, daß sie in die Vertiefungen zwischen benachbarten aktiven Gebieten passen, ohne auf die Polysilizium- Schultern entlang Seitenwänden der Vertiefungen überzugreifen. Nach dem Mustern der Resist-Blöcke wird die ungemusterte Polysiliziumschicht 25 plasmageätzt, was Segmente aus Polysilizium 25 ergibt, die unter den gemusterten Resist- Blöcken 30 übrigbleiben, wie in Figur 4 gezeigt. Die Dauer des Polysiliziumätzens wird bevorzugt spezifisch begrenzt, um absichtlich Seitenwand-Abstandsschichten 26 aus Polysilizium entlang der Seitenwände der Vertiefungen über den Gräben übrigzulassen Diese Seitenwand-Abstandsschichten 26 sind gemäß dem Prozeß nicht notwendig, dienen aber zur Verbesserung des Grabenfüllgrades, indem sie den Raum zwischen den übrigen Segmenten Poiysilizium 25 und der Oxidbeschichtung über den aktiven Gebieten einnehmen. Die Seitenwand-Abstandsschichten 26 dienen ferner zum teilweisen Füllen der Vertiefungen über schmaleren Gräben wie 21, die aufgrund von fotolithografischen Ausrichtungstoleranzen nicht breit genug zur Anwendung der Technik mit Resist-Blöcken sind.
- Das gemusterte Resist (Resist-Blöcke 30) wird dann abgehoben, und der Wafer wird Glühen bei hoher Temperatur in einer oxidierenden Umgebungsatmosphäre unterzogen, um das übriggebliebene Polysilizium 25 und 26 zu oxidieren und es in Oxid-Füllstoff 25A und Oxid-Abstandsschichten 26A umzuwandeln (Figur 5). Das Polysiliziumoxid dehnt sich während des Glüh-/Oxidationsprozesses vorteilhaft sowohl nach außen als auch nach oben aus, wodurch das ursprüngliche Volumen des übriggebliebenen Polysiliziums mehr als verdoppelt wird. Zum Beispiel würde eine typische Polysiliziumschicht mit einer Dicke von ungefähr 250 nm (2500 A) Oxid-Füllstoff mit einer Dicke von ungefähr 550 nm (5500 A) erzeugen. Durch Faktorenzerlegung der Oxidausdehnung des Polysiliziums bei der Auslegung des Prozesses kann dementsprechend eine Polysiliziumschicht 25 mit einer solchen Dicke aufgebracht werden, daß nach Oxidation und Ausdehnung der schließliche Oxid-Füllstoff 25A im wesentlichen auf dem gleichen Niveau wie das Oxid auf den aktiven Gebieten des Substrates liegt. Ein weiterer angeborener Vorteil des oxidierten Polysilizium-Füllstoffes ist, daß er wirksam kleinere Gräben füllt, die einen Füllstoff-Block mit der endgültigen ausgedehnten Größe nicht aufnehmen könnten, aber ein kleineres Segment Polysilizium aufnehmen können, da das Segment nur einem Bruchteil seiner endgültigen ausgedehnten Oxidgröße hat.
- Das Substrat mit oxidgefüllten Gräben wird dann chemisch-mechanischem Polieren unterzogen, wobei zum Beispiel ein Polierballen und ein Silikaschlamm-Poliermedium benutzt werden. Der Wafer wird auf das Niveau des Nitrides poliert, wie in Figur 6 gezeigt, um eine ebene Struktur zu ergeben, die aktive Gebiete aufweist, die mit Siliziumnitrid 12 bedeckt sind, das durch flache Grabengebiete 20, 21, 22 und 23 getrennt ist, die auf das gleiche Niveau wie die Nitridoberseiten mit Oxid 15 gefüllt sind.
- Die gemäß der vorliegenden Erfindung hergestellten Wafer mit oxidgefüllten Gräben bieten mehrere Vorteile, die sie besonders für chemisch-mechanisches Polieren zu einer gleichförmigen, globalen Einebnung geeignet machen. Erstens ist der vorliegend hergestellte Wafer mit oxidgefüllten Gräben bereits zu Beginn des abschließenden Polierschrittes relativ eben, mit Ausnahme von engen schmalen Vertiefungen über den oxidierten Abstandsschichten 26A. Der Polierballen überbrückt diese schmalen Vertiefungen jedoch leicht und verursacht kein erosives Überschußpolieren des Feldoxides über den Gräben. Zweitens, da keine Resist- Einebnung verwendet wird, ist die Oxiddicke unabhängig von den Größen oder Abständen aktiver Gebiete über alle Strukturen aktiver Gebiete hinweg gleichförmig. Diese anfängliche Gleichförmigkeit in Verbindung mit Poliergeschwindigkeiten, die wegen der vom oxidierten Füllstoff geleisteten Ebenheit im Grunde unabhängig von der Merkmalgröße sind, führt zu einem sehr kleinen Bereich von Nitriddicken über aktive Gebiete mit verschiedenen Größen hinweg. Drittens wird die Ballenverformung über große aktive Gebiete hinweg minimiert, da der Polierballen in den Feldgebieten durch den oxidierten Füllstoff gestützt wird, was das zum Abtragen des Zentrums von großen aktiven Gebieten erforderliche Überschußpolieren vermindert.
Claims (9)
1. Verfahren zum Ebnen einer Fläche eines Halbleitersubstrates (10), wobei das
Verfahren folgendes umfaßt:
Erzeugen von flachen aktiven Mesagebieten (31-34) und Gräben (20-23) auf der
Fläche,
Ablagern einer angeglichenen Beschichtung (15) aus einem diele ktrischen Material,
das die Fläche bedeckt&sub1; die Vertiefungen über den Gräben bildet,
Ablagern einer Schicht (25) aus Silizium über der angeglichenen Beschichtung,
gekennzeichnet durch:
Mustern der Siliziumschicht mit einem Fotoresist, um Resist-Blöcke (30) in den
Vertiefungen über den Gräben zu bilden,
Ätzen des Siliziums, um Siliziumsegmente (25) übrigzulassen, die in den Gebieten
unterhalb der Resist-Blöcke zurückbleiben,
Glühen des Siliziums, um das Silizium in Oxid (25A, 26A) umzuwandeln,
Polieren der Fläche des Halbleitersubstrates, die dielektrische gefüllte Gräben
aufweist, auf das Niveau der Oberseiten der aktiven Gebiete, um eine im
wesentlichen ebene Oberfläche zu erzeugen.
2. Verfahren nach Anspruch 1, wobei das Halbleitersubstrat Silizium ist und wobei
das Ätzen gesteuert wird, Silizium-Abstandsschichten (26) entlang Seitenwänden
der Vertiefungen übrigzulassen
3. Verfahren nach Anspruch 1 oder 2, wobei der Verfahrensschritt des Erzeugens
gemustertes Ätzen umfaßt, um aktive Gebiete und Gräben mit variablen Breiten zu
erzeugen.
4. Verfahren nach Anspruch 1, 2 oder 3, wobei die angeglichene Beschichtung
(15) aus der Gruppe ausgewählt wird, die aus Silizium, Siliziumoxid, Siliziumnitrid,
Silizium mit implantiertem Stickstoff und Tetraethylorthosilikat besteht.
5. Verfahren nach Anspruch 4, wobei das dielektrische Material Siliziumoxid ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das dielektrische Material
Tetraethylorthosilikat ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das dielektrische Material
in einer solchen Dicke abgelagert wird, daß sich das Niveau der Oberseite des
Dielektrikums in den Gräben (20-23) ungefähr auf dem gleichen Niveau wie die
Oberseite der aktiven Mesagebiete (31-34) befindet.
8. Verfahren nach Anspruch 7, wobei die Siliziumschicht (25) in einer Schicht
abgelagert wird, deren Dicke ungefähr die Hälfte der Tiefe der Vertiefungen über
den Gräben (20-23) beträgt, so daß nach Glühen und Ausdehnung das Niveau der
Oberseite des Dielektrikums (15) ungefähr das gleiche wie die Oberseite der
dielektrischen Beschichtung auf den aktiven Mesagebieten (31-34) ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die
Siliziumschicht (25) eine Schicht aus Polysilizium ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/098,164 US5346584A (en) | 1993-07-28 | 1993-07-28 | Planarization process for IC trench isolation using oxidized polysilicon filler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69406378D1 DE69406378D1 (de) | 1997-11-27 |
DE69406378T2 true DE69406378T2 (de) | 1998-05-07 |
Family
ID=22267645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69406378T Expired - Fee Related DE69406378T2 (de) | 1993-07-28 | 1994-07-20 | Verfahren zum Ebnen eines Isolationsgrabens für IC unter Verwendung eines Fillers aus Polysilizium |
Country Status (3)
Country | Link |
---|---|
US (1) | US5346584A (de) |
EP (1) | EP0637071B1 (de) |
DE (1) | DE69406378T2 (de) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3311044B2 (ja) * | 1992-10-27 | 2002-08-05 | 株式会社東芝 | 半導体装置の製造方法 |
US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
BE1007588A3 (nl) * | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
US5733812A (en) * | 1993-11-15 | 1998-03-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a field-effect transistor having a lower resistance impurity diffusion layer, and method of manufacturing the same |
JPH07245306A (ja) * | 1994-01-17 | 1995-09-19 | Sony Corp | 半導体装置における膜平坦化方法 |
US5438016A (en) * | 1994-03-02 | 1995-08-01 | Micron Semiconductor, Inc. | Method of semiconductor device isolation employing polysilicon layer for field oxide formation |
US5472370A (en) * | 1994-07-29 | 1995-12-05 | University Of Arkansas | Method of planarizing polycrystalline diamonds, planarized polycrystalline diamonds and products made therefrom |
KR100190010B1 (ko) * | 1995-12-30 | 1999-06-01 | 윤종용 | 반도체 소자의 소자분리막 형성방법 |
KR100190048B1 (ko) * | 1996-06-25 | 1999-06-01 | 윤종용 | 반도체 소자의 소자 분리 방법 |
US5858842A (en) * | 1996-07-03 | 1999-01-12 | Samsung Electronics Co., Ltd. | Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates |
US5872043A (en) * | 1996-07-25 | 1999-02-16 | Industrial Technology Research Institute | Method of planarizing wafers with shallow trench isolation |
EP0849787A1 (de) * | 1996-12-18 | 1998-06-24 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer intergrierten Schaltungsanordnung |
US6063702A (en) * | 1997-01-27 | 2000-05-16 | Chartered Semiconductor Manufacturing, Ltd. | Global planarization method for inter level dielectric layers using IDL blocks |
US5702977A (en) * | 1997-03-03 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer |
US5869384A (en) * | 1997-03-17 | 1999-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer |
US5960297A (en) * | 1997-07-02 | 1999-09-28 | Kabushiki Kaisha Toshiba | Shallow trench isolation structure and method of forming the same |
US6013558A (en) * | 1997-08-06 | 2000-01-11 | Vlsi Technology, Inc. | Silicon-enriched shallow trench oxide for reduced recess during LDD spacer etch |
US5976947A (en) * | 1997-08-18 | 1999-11-02 | Micron Technology, Inc. | Method for forming dielectric within a recess |
US5895253A (en) * | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
KR100244300B1 (ko) | 1997-12-26 | 2000-03-02 | 김영환 | 반도체 소자의 격리영역 형성방법 |
US6143663A (en) * | 1998-01-22 | 2000-11-07 | Cypress Semiconductor Corporation | Employing deionized water and an abrasive surface to polish a semiconductor topography |
US6200896B1 (en) | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
TW498440B (en) * | 1998-03-30 | 2002-08-11 | Hitachi Ltd | Manufacture method of semiconductor device |
US6171180B1 (en) | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
US7001713B2 (en) | 1998-04-18 | 2006-02-21 | United Microelectronics, Corp. | Method of forming partial reverse active mask |
US6180525B1 (en) * | 1998-08-19 | 2001-01-30 | Micron Technology, Inc. | Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface |
US5972124A (en) | 1998-08-31 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for cleaning a surface of a dielectric material |
US6232231B1 (en) | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
US6534378B1 (en) | 1998-08-31 | 2003-03-18 | Cypress Semiconductor Corp. | Method for forming an integrated circuit device |
US6815336B1 (en) | 1998-09-25 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing |
US5930646A (en) * | 1998-10-09 | 1999-07-27 | Chartered Semiconductor Manufacturing, Ltd. | Method of shallow trench isolation |
US6566249B1 (en) | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
US6194287B1 (en) | 1999-04-02 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation (STI) method with reproducible alignment registration |
US6281082B1 (en) * | 2000-03-13 | 2001-08-28 | Chartered Semiconductor Manufacturing Ltd. | Method to form MOS transistors with a common shallow trench isolation and interlevel dielectric gap fill |
JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
US20020139477A1 (en) | 2001-03-30 | 2002-10-03 | Lam Research Corporation | Plasma processing method and apparatus with control of plasma excitation power |
US6969684B1 (en) | 2001-04-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method of making a planarized semiconductor structure |
US6475875B1 (en) | 2001-07-09 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer |
US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
US7056804B1 (en) * | 2004-03-01 | 2006-06-06 | Advanced Micro Devices, Inc. | Shallow trench isolation polish stop layer for reduced topography |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US34400A (en) * | 1862-02-18 | Crank and cross-head connection for steam-engines | ||
JPS5534442A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
US4255207A (en) * | 1979-04-09 | 1981-03-10 | Harris Corporation | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation |
US4238278A (en) * | 1979-06-14 | 1980-12-09 | International Business Machines Corporation | Polycrystalline silicon oxidation method for making shallow and deep isolation trenches |
US4473598A (en) * | 1982-06-30 | 1984-09-25 | International Business Machines Corporation | Method of filling trenches with silicon and structures |
US4526631A (en) * | 1984-06-25 | 1985-07-02 | International Business Machines Corporation | Method for forming a void free isolation pattern utilizing etch and refill techniques |
US4689656A (en) * | 1984-06-25 | 1987-08-25 | International Business Machines Corporation | Method for forming a void free isolation pattern and resulting structure |
US4671851A (en) * | 1985-10-28 | 1987-06-09 | International Business Machines Corporation | Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique |
US4745081A (en) * | 1985-10-31 | 1988-05-17 | International Business Machines Corporation | Method of trench filling |
US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
US4783238A (en) * | 1987-07-31 | 1988-11-08 | Hughes Aircraft Company | Planarized insulation isolation |
US4876216A (en) * | 1988-03-07 | 1989-10-24 | Applied Micro Circuits Corporation | Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices |
US4962064A (en) * | 1988-05-12 | 1990-10-09 | Advanced Micro Devices, Inc. | Method of planarization of topologies in integrated circuit structures |
US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
US5077234A (en) * | 1990-06-29 | 1991-12-31 | Digital Equipment Corporation | Planarization process utilizing three resist layers |
US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
US5175122A (en) * | 1991-06-28 | 1992-12-29 | Digital Equipment Corporation | Planarization process for trench isolation in integrated circuit manufacture |
US5177028A (en) * | 1991-10-22 | 1993-01-05 | Micron Technology, Inc. | Trench isolation method having a double polysilicon gate formed on mesas |
-
1993
- 1993-07-28 US US08/098,164 patent/US5346584A/en not_active Expired - Lifetime
-
1994
- 1994-07-20 EP EP94305322A patent/EP0637071B1/de not_active Expired - Lifetime
- 1994-07-20 DE DE69406378T patent/DE69406378T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0637071B1 (de) | 1997-10-22 |
EP0637071A2 (de) | 1995-02-01 |
US5346584A (en) | 1994-09-13 |
EP0637071A3 (de) | 1995-05-10 |
DE69406378D1 (de) | 1997-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69406378T2 (de) | Verfahren zum Ebnen eines Isolationsgrabens für IC unter Verwendung eines Fillers aus Polysilizium | |
DE69412945T2 (de) | Chemisch-mechanische Planarisierung von flachen Rillen auf Halbleitersubstraten | |
DE69232648T2 (de) | Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung | |
DE69737433T2 (de) | Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation | |
DE69031849T2 (de) | Verfahren zum Ebnen von Topologien für integrierte Schaltungen | |
US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
DE69321149T2 (de) | Halbleiter-Kontaktöffnungsstruktur und -verfahren | |
DE69313797T2 (de) | Verfahren zur Herstellung von integrierten Schaltkreisen unter Einsatz einer Maske | |
DE69836943T2 (de) | Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung | |
DE4139200C2 (de) | Verfahren zum Bilden einer inselförmigen isolierten Siliziumschicht in einer Halbleitervorrichtung | |
DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
DE19935946B4 (de) | Verfahren zum Ausbilden einer dielektrischen Schicht | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
DE69232041T2 (de) | Verfahren zur Herstellung einer planarisierten Isolation für CMOS-Anordnungen | |
DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
JPH0217637A (ja) | 高度に平面化された集積回路構造を作るための方法 | |
DE69528099T2 (de) | Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben | |
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
EP0637062B1 (de) | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM | |
DE19911977A1 (de) | Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat | |
DE69004932T2 (de) | Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen. | |
EP1019958B1 (de) | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat | |
DE69528098T2 (de) | Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben | |
DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
DE19736145A1 (de) | Verfahren zum Planieren von Halbleiterwafern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |