[go: up one dir, main page]

DE69316046T2 - Anordnung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Speicherplatte geschrieben oder von ihr gelesen werden mittels des DES-Algorithmus - Google Patents

Anordnung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Speicherplatte geschrieben oder von ihr gelesen werden mittels des DES-Algorithmus

Info

Publication number
DE69316046T2
DE69316046T2 DE69316046T DE69316046T DE69316046T2 DE 69316046 T2 DE69316046 T2 DE 69316046T2 DE 69316046 T DE69316046 T DE 69316046T DE 69316046 T DE69316046 T DE 69316046T DE 69316046 T2 DE69316046 T2 DE 69316046T2
Authority
DE
Germany
Prior art keywords
input
disk storage
storage unit
bits
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69316046T
Other languages
English (en)
Other versions
DE69316046D1 (de
Inventor
Nicolaas Johannes Maria Opdam
Maanen Jan Van
Rumpt Harm Wouter Van
Willem Jan Vervoorn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tulip Computers International BV
Original Assignee
Tulip Computers International BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tulip Computers International BV filed Critical Tulip Computers International BV
Publication of DE69316046D1 publication Critical patent/DE69316046D1/de
Application granted granted Critical
Publication of DE69316046T2 publication Critical patent/DE69316046T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/80—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in storage media based on magnetic or optical technology, e.g. disks with sectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Festplatte zu schreiben oder davon zu lesen sind, wobei die Vorrichtung eine Einrichtung zum Verschlüsseln mit Hilfe des DES-Algorithmus' und eine Steuerlogik zum Empfangen von Ein-/Ausgabe-Lesezyklen oder Ein-/Ausgabe-Schreibzyklen von einer Zentralverarbeitungseinheit enthält, wobei ein Eingang der Vorrichtung zum Verschlüsseln mit einem Bus, der zum Übertragen von Datenwörtern zu und von einer Plattenspeichereinheit vorgesehen ist, und über einen Konverter zum Konvertieren von Datenwörtern mit einer Wortlänge von n Bits in Datenwörter mit einer Wortlänge von m Bits mit einem Bus gekoppelt ist, der zum Übertragen von Datenwörtern mit einer Wortlänge von n Bits zu und von einer Zentralverarbeitungseinheit vorgesehen ist, und wobei ein Ausgang der Vorrichtung zum Verschlüsseln mit Hilfe des DES-Algorithmus' mit dem Bus der Plattenspeichereinheit und über einen Multiplexer zum Konvertieren von Datenwörtern mit einer Wortlänge von m Bits in Datenwörtern mit einer Wortlänge von n Bits mit dem Bus der Zentralprozessoreinheit gekoppelt ist.
  • Eine solche Vorrichtung ist in IBM Technical Disclosure Bulletin, März 1991, Bd. 33, Nr. 10B, S. 242-244 offenbart, die eine Vorrichtung offenbart, in der ein 32 Bit-Personal-Computer (PC-Bus) über einen 32 T 16-Bit- Konverter an eine 16-Bit-Verschlüsselungsschaltung gekoppelt ist, wobei die Verschlüsselungsschaltung über einen 16-Bit-Bus an eine 16-Bit-SCSI-Festplatte gekoppelt ist.
  • Ziel der Erfindung ist, eine Vorrichtung anzugeben, durch die in effizienter Weise und ohne kostspielige Hardware und/oder komplizierte Software bestehende Festplatten-Speichereinheiten, z.B. vom IDE-Typ (IDE = Integrated Drive Electronics), und standardisierte Computertypen, z.B. Computer vom sogenannten AT-Typ in Zusammenwirkung mit kommerziell verfügbaren Verschlüsselungs-ICs zur Verschlüsselung durch den DES-Algorithmus eingesetzt werden können.
  • Ein Problem bei der Verwendung kommerziell verfügbarer Verschlüsselungs- Ics zur Verschlüsselung durch den DES-Algorithmus ist, daß diese ICs Wörter mit einer Länge von 64 Bits verschlüsseln, wohingegen viele Computerstandards mit Wörtern einer erheblich geringeren Länge arbeiten, z.B. einer Wortlänge von 16 Bits im Fall eines AT-Computers. Ein Nachteil früher vorgeschlagener Kombinationen von bestehenden Computer-Systemen mit kommerziell verfügbaren Verschlüsselungs-ICs ist, daß die Verarbeitung von Daten während des Schreibens auf oder Lesens von einer Festplatten- Speichereinheit sehr langsam ist und daß zusätzliche Software erforderlich ist, um den Verschlüsselungs-IC und die Plattenspeichereinheit zu steuern.
  • Folglich ist Ziel der vorliegenden Erfindung, ein System anzugeben, das in der Lage ist, die zu verschlüsselnden oder entschlüsselnden Daten auf beträchtlich einfachere Weise und deutlich schneller zu verarbeiten, als mit den bislang bekannten Lösungen möglich war.
  • Zu diesem Zweck ist eine Vorrichtung des oben erwähnten Typs erfindungsgemaß dadurch gekennzeichnet, daß m = 64, daß n < 64 und daß 64/n eine ganze Zahl ist, daß der Eingang der Einrichtung zum Verschlüsseln mit dem Bus, der zum Übertragen von Daten von und zu der Plattenspeichereinheit vorgesehen ist, über den Konverter zum Konvertieren von Datenwörtern mit einer Wortlänge von n Bits in Datenwörter mit einer Wortlänge von 64 Bits gekoppelt ist, daß der Ausgang der Vorrichtung zum Verschlüsseln mit dem Bus der Plattenspeichereinheit über den Multiplexer zum Konvertieren von Datenwörtem mit einer Wortlänge von 64 Bits in Datenwörter mit einer Wortlänge von n Bits gekoppelt ist und daß die Steuerlogik zu Beginn einer Periode, während der auf die Plattenspeichereinheit zu schreibende Daten verschlüsselt werden, den ersten der Plattenspeichereinheit zuzuführenden Ein-/Ausgabe-Schreibzyklus um eine Periode von 64/n Ein- /Ausgabezyklen verzögert und zu Beginn einer Periode, während der von der Plattenspeichereinheit zu lesende Daten entschlüsselt werden, den ersten der Zentralverarbeitungseinheit zuzuführenden Ein-/Ausgabe-Lesezyklus um eine Periode von 64/n Ein-/Ausgabe-Zyklen verzögert, und daß die Anordnung so ist, daß nach einer ersten Verzögerung von 64/n Ein-/Ausgabe- Zyklen die verschlüsselten und entschlüsselten n-Bit-Wörter ohne weitere Verzögerung nacheinander der Festplatten-Speichereinheit bzw. der Zentralverarbeitungseinheit zugeführt werden. Die Vorteile der erfindungsgemäßen Vorrichtung werden weiter auf der Grundlage einer beispielhaften Ausgestaltung mit Bezug auf die begleitenden Zeichnungen erläutert.
  • Es zeigen:
  • Fig. 1 ein Blockdiagramm, das die Anordnung der Vorrichtung gemäß der Erfindung zwischen einem Bus eines Computers und einem Bus einer Festplatten-Speichereinheit angibt;
  • Fig. 2 ein Blockdiagramm der Vorrichtung gemaß der Erfindung;
  • Fig. 3 ein Zeitdiagramm einer Anzahl von Ein-/Ausgabe-Zyklen während des Schreibens von Daten auf und des Lesens von Daten von einer Festplatten-Speichereinheit.
  • In Fig. 1 bezeichnet Bezugszeichen 1 einen Bus, z.B. einen AT-Bus, über den Daten in einem Computer vom AT-Typ mit einer Wortlänge von 16 Bits übertragen werden. Die Vorrichtung gemäß der Erfindung kann aber auch vorteilhaft arbeiten, wenn die Datenwörter eine abweichende Wortlänge von n Bits haben, sofern n < 64 und 64/n eine ganze Zahl ist. Bus 1 ist an eine zentrale Datenverarbeitungseinheit (CPU) 6 angeschlossen und ist über einen Datenbus, einen Adressbus und einen Steuerbus an eine Datenverschlüsselungseinheit 2 angeschlossen, die ihrerseits über identische Busse an den Bus 3 der Festplatten-Speichereinheit 7 vom IDE-Typ (Integrated Drive Electronics) angeschlossen ist, der auch vorgesehen ist, um Daten mit einer Wortlänge von 16 Bits zu übertragen. Fig. 1 zeigt ferner eine Taktge neratorschaltung 4, die die Taktsignale für die Einheit 2 liefert und die über einen Taktsignalbus vom AT-Bus gesteuert wird. Schließlich zeigt Fig. 1 eine Software-Schnittstelle 5 zum Gebrauch durch einen Benutzer, wobei diese Schnittstelle an den AT-Bus 1 über einen Datenbus, einen Adressbus und einen Bus für Steuersignale angeschlossen ist. Als solche sind die Taktgeneratorschaltung und die Software-Schnittstelle für den Benutzer bekannte Bestandteile zur Verwendung in einem Personal Computer und werden deshalb nachfolgend nicht diskutiert.
  • Fig. 2 zeigt detaillierter den Aufbau der Datenverschlüsselungseinheit 2 gemäß der Erfindung. Sie umfaßt Modusregister 22, eine Steuerlogikeinheit 23, ein Verschlüsselungsschlüsselregister 24 und eine Verschlüsselungseinheit 25.
  • Die Modusregister 22 bieten die Möglichkeit, zwischen ein oder mehreren verschiedenen Arbeitsmodi der erfindungsgemäßen Vorrichtung zu wählen.
  • Diese Modi können z.B. umfassen:
  • - einen 16-Bit-Festplattenmodus;
  • - einen 16-Bit-Schreib-/Lese-Ein-/Ausgabe-Modus;
  • - einen Blockverschlüsselungsmodus;
  • - einen Verschlüsselungsrückkopplungsmodus.
  • Die Steuerlogik 23 liefert die Erzeugung der Steuersignale für internen Gebrauch in der Einheit 2 und die Adressen und Steuersignale für die IDE- Festplatten-Speichereinheit.
  • Das Schlüsselregister 24 liefert den 56-Bit-Schlüssel, der in der DES-Verschlüsselungseinheit 25 zum Verschlüsseln von Daten verwendet wird.
  • Die Verschlüsselungseinheit 25 ist von einem gängig kommerziell verfügbaren Typ, z.B. einem der von der Firma Western Digital gelieferten Typen. Da die tatsächliche Arbeitsweise des DES-Verschlüsselungs-Algorithmus' für ein richtiges Verständnis der vorliegenden Erfindung nicht wichtig ist, abgesehen davon, daß es notwendig ist zu wissen, daß die Verschlüsselung wortweise unter Verwendung des 56-Bit-Verschlüsselungsschlüssels stattfindet und daß die Wörter eine Länge von 64 Bits haben, wird die Arbeitsweise dieses Algorithmus' nicht weiter erläutert. Außerdem ist die Arbeitsweise des Algorithmus aus verschiedenen Veröffentlichungen bekannt.
  • Wie ebenfalls bekannt ist, ist der DES-Algorithmus in der Lage, die zu verschlüsselnden Daten nach einem Blockverschlüsselungsmodus oder einem Verschlüsselungsrückkopplungsmodus zu verschlüsseln. Die Verfügbarkeit dieser zwei Modi ist für ein richtiges Verständnis der vorliegenden Erfindung ebenfalls nicht wichtig, und deren tatsächliche Bedeutung für die Verschlüsselung, die ebenfalls aus der Literatur bekannt ist, wird nicht weiter diskutiert. Für eine detaillierte Schilderung der möglichen Anwendungen der Verschlüsselung nach dem DES-Algorithmus in Kommunikationssystemen und Computern wird auf den Artikel "LSI-based data encryption discourages the data thief" von H.J. Hindin in Electronics, 21. Juni 1979, Seiten 107-120, verwiesen.
  • Eine Plattenspeichereinheit vom IDE-Typ ist ein sektor-orientiertes Speichermedium mit einer Speicherkapazität von 512 Byte pro Sektor. Eine Gesamtspeicherkapazität von einer Million Sektoren oder mehr pro IDE-Plattenspeichereinheit ist möglich. Eine IDE-Plattenspeichereinheit besitzt 18 Task- Register für Ein-/Ausgabe-(I/O)-Operationen. Für eine detailliertere Diskussion dieser Register und ihrer speziellen Funktionen kann auf den Artikel "The IDE Hard Disk Interface" von R.C. Alford in BYTE, März 1991, Seiten 317-323, verwiesen werden.
  • Für die vorliegende Erfindung ist nur das unter der Adresse 1FO zu adressierende Datenregister einer IDE-Plattenspeichereinheit relevant, dieses Register gibt Zugang zur Plattenspeichereinheit für Lese- und Schreiboperationen im programmierten Ein-/Ausgabe-Modus. Dieses Register liefert einen Pfad von 16 Bit Breite zum Sektorspeicher für normale Lese- und Schreib- Operationen. Bei der erfindungsgemäßen Vorrichtung werden alle Daten zu und vom Datenregister verschlüsselt und entschlüsselt, mit Ausnahme der Befehle "Format" und "Identify Drive", die von der Vorrichtung 2 in einer nicht weiter relevanten Weise erkannt und durch Inaktivierung der DES- Verschlüsselungseinheit 25 während der Übertragung dieser zwei Befehle direkt auf den IDE-Bus 3 transferiert werden.
  • Um das Ziel der vorliegenden Erfindung zu erreichen, d.h., Verschlüsselung von zu und von einer Festplatten-Speichereinheit zu übertragenden Daten ohne zusätzliche Software zu erreichen, umfaßt die Vorrichtung 2 einen 16- zu-64-Bit-Konverter 26 und einen 64-zu-16-Bit-Multiplexer 27.
  • Der Zweck des Konverters 26 ist, im Verschlüsselungsmodus der Einheit 2 die vom AT-Bus 1 kommenden 16-Bit-Datenwörter in 64-Bit-Datenwörter zu konvertieren, die auf den Eingang der DES-Schaltung 25 gegeben werden, um verschlüsselt zu werden, sowie im Entschlüsselungsmodus der Einheit 2 die vom IDE-Bus kommenden Datenwörter in 64-Bit-Datenwörter zu konvertieren, die ebenso auf den Eingang der DES-Schaltung 25 gegeben werden, um entschlüsselt zu werden.
  • Der Zweck des Multiplexers 27 ist, die von der DES-Schaltung 25 erzeugten 64-Bit-Datenwörter in 16-Bit-Datenwörter zu konvertieren, die im Verschlüsselungsmodus, d.h. während des Schreibens von Daten auf die IDE- Plattenspeichereinheit, auf den IDE-Bus 3 gegeben werden und die im Entschlüsselungsmodus, d.h. während des Datenlesens von der IDE-Platten speichereinheit, auf den AT-Bus 1 gegeben werden.
  • Der Konverter 26 und der Multiplexer 27 werden mit Hilfe von Taktsignalen in solcher Weise gesteuert, daß ein Benutzer nicht wahrnimmt, daß eine Verschlüsselungseinheit zwischen dem zentralen Prozessor seines Computers und der IDE-Plattenspeichereinheit enthalten ist. Der Benutzer merkt dies nicht einmal an der Geschwindigkeit, mit der die Daten verarbeitet werden, da keine merkliche Verzögerung durch die Verschlüsselungsvorrichtung nach der vorliegenden Erfindung herbeigeführt wird.
  • Fig. 3a zeigt, wie 16-Bit-Datenwörter während einer Ein-/Ausgabe-Schreib- Operation verschlüsselt werden.
  • Der Zentralprozessor (CPU) 6, angeschlossen an den AT-Bus 1, erzeugt kontinuierlich Ein-/Ausgabe-Schreibzyklen, wobei während vieren von diesen die von der CPU erzeugten Daten im Konverter 26 gepuffert und in ein 64- Bit-Datenwort konvertiert werden. Nach jedem vierten Ein-/Ausgabe-Schreibzyklus wird das 64-Bit-Datenwort durch den Konverter 26 der DES-Verschlüsselungseinheit 25 zugeführt und von der Verschlüsselungseinheit 25 während des fünften Ein-/Ausgabe-Zyklus', d.h. des ersten Ein-/Ausgabe- Zyklus' der nächsten Gruppe von vier Ein-/Ausgabezyklen, verschlüsselt, während gleichzeitig am Eingang des Konverters 26 bereits ein nächstes 16- Bit-Datenwort gelesen wird. Nach dem fünften Ein-/Ausgabe-Zyklus wird das verschlüsselte 64-Bit-Datenwort gepuffert und während der nächsten vier Ein- /Ausgabe-Zyklen bildet der Multiplexer 27 vier 16-Bit-Datenwörter aus dem verschlüsselten Datenwort, wobei diese 16-Bit-Datenwörter nacheinander über den IDE-Bus 3 zur IDE-Plattenspeichereinheit übertragen werden. In Fig. 3a bezeichnet die obere Linie die aufeinanderfolgenden Ein-/Ausgabe-Zyklen, die mittlere Linie bezeichnet die Zyklen, während derer die Daten verschlüsselt werden, und die untere Linie bezeichnet die Zyklen, während derer die Daten über den Multiplexer als verschlüsselte 16-Bit-Datenwörter zur Festplatten-Speichereinheit übertragen werden. Wie insbesondere aus Fig. 3a klar deutlich wird, tritt nach einer Anfangsverzögerung von vier Ein-/Ausgabe- Zyklen keine weitere Verzögerung als Ergebnis der Verschlüsselung auf. Für den Benutzer ist deshalb die Vorrichtung völlig transparent, und es ist, als ob die Daten direkt auf eine IDE-Plattenspeichereinheit geschrieben würden.
  • Fig. 3b, analog zu Fig. 3a, zeigt das Auslesen von verschlüsselten 16-Bit- Datenwörtern von der Festplatte, ihre Entschlüsselung als 64-Bit-Datenwörter und ihren Transfer als 16-Bit-Datenwörter zur CPU. Wie die obere Linie von Fig. 3b zeigt, ist der erste Ein-/Ausgabe-Lesezyklus der CPU um vier Ein-/Ausgabe-Perioden verzögert, während gleichzeitig, wie durch die mittlere Linie angegeben, emulierte Ein-/Ausgabe-Zyklen an die IDE-Plattenspeichereinheit begonnen werden, um verschlüsselte 16-Bit-Datenwörter davon zu lesen, wobei diese verschlüsselten 16-Bit-Datenwörter nacheinander dem Konverter 26 zugeführt werden, wo sie zu einem verschlüsselten 64-Bit- Datenwort zusammengesetzt werden. Dieses verschlüsselte 64-Bit-Datenwort wird der Verschlüsselungseinheit 25 nach jedem vierten Zyklus zugeführt und in entschlüsselter Form als 64-Bit-Datenwort dem Multiplexer 27 zugeführt, der das Datenwort puffert und in den n;.chsten vier Ein-/Ausgabezyklen nacheinander vier 16-Bit-Datenwörter zur CPU transferiert, wie in der oberen Linie in Fig. 3b gezeigt. Während des fünften Ein-/Ausgabe-Zyklus' wird bereits das nächste 16-Bit-Datenwort von der IDE-Plattenspeichereinheit gelesen und zum Konverter 26 transferiert, so daß nach der ersten Verzögerung von vier Ein-/Ausgabe-Zyklen das System sozusagen als Pipeline arbeitet und keine weitere Verzögerung herbeiführt. Folglich ist während des Auslesens von verschlüsselten Daten nach der Anfangsverzögerung von vier Ein-/Ausgabezyklen die Verschlüsselungsschnittstelle nach der Erfindung völlig transparent für einen Benutzer, und es besteht kein Bedarf für zusätzliche Software-Treiber und dergleichen, während die Schnittstelle nach der Erfindung ohne Probleme mit allen bekannten Betriebssystemen zusammenarbeiten kann.

Claims (3)

1. Vorrichtung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Festplatte zu schreiben oder davon zu lesen sind, wobei die Vorrichtung eine Einrichtung (25) zum Verschlüsseln mit Hilfe eines DES-Algorithmus und eine Steuerlogik (23) zum Empfangen von Ein-/Ausgabe-Lesezyklen oder Ein-/Ausgabe-Schreibzyklen von einer Zentralverarbeitungseinheit (6) enthält, wobei ein Eingang der Einrichtung (25) zum Verschlüsseln mit einem Bus (3), der zum übertragen von Datenwörtern zu und von einer Plattenspeichereinheit (7) vorgesehen ist, und über einen Konverter (26) zum Konvertieren von Datenwörtern mit einer Wortlänge von n Bits in Datenwörter mit einer Wortlänge von m Bits mit einem Bus (1) gekoppelt ist, der zum Übertragen von Datenwörtern mit einer Wortlänge von n Bits zu und von einer Zentralverarbeitungseinheit (6) vorgesehen ist, und wobei ein Ausgang der Einrichtung (25) zum Verschlüsseln mit Hilfe des DES-Algorithmus mit dem Bus der Plattenspeichereinheit und über einen Multiplexer (27) zum Konvertieren von Datenwörtern mit einer Wortlänge von m Bits in Datenwörter mit einer Wortlänge von n Bits mit dem Bus (1) der Zentralverarbeitungseinheit gekoppelt ist, dadurch gekennzeichnet, daß m = 64, daß n < 64, daß 64 geteilt durch n gleich einer Ganzzahl ist, daß der Eingang der Einrichtung zum Verschlüsseln mit dem Bus (3), der zum Übertragen von Datenwörtern zu und von der Plattenspeichereinheit (7) vorgesehen ist, über den Konverter (26) zum Konvertieren von Datenwörtern mit einer Wortlänge von n Bits in Datenwörter mit einer Wortlänge von 64 Bits gekoppelt ist, daß der Ausgang der Einrichtung (25) zum Verschlüsseln mit dem Bus der Plattenspeichereinheit (7) über den Multiplexer (27) zum Konvertieren von Datenwörtern mit einer Wortlänge von 64 Bits in Datenwörter mit einer Wortlänge von n Bits gekoppelt ist, und daß die Steuerlogik (23) zu Beginn einer Periode, während der auf die Plattenspeichereinheit zu schreibende Daten verschlüsselt werden, den ersten der Plattenspeichereinheit zuzuführenden Ein-/Ausgabe-Schreibzyklus um eine Periode von 64 geteilt durch n Ein-/Ausgabe-Zyklen verzögert und zu Beginn einer Periode, während der von der Plattenspeichereinheit zu lesende Daten verschlüsselt werden, den ersten der Zentralverarbeitungseinheit zuzuführenden Ein-/Ausgabe-Lesezyklus um eine Periode von 64 geteilt durch n Ein-/Ausgabe-Zyklen verzögert, und daß die Anordnung so ist, daß nach einer ersten Verzögerung von 64 geteilt durch n Ein-/Ausgabe- Zyklen die verschlüsselten und entschlüsselten n-Bit-Wörter ohne weitere Verzögerung nacheinander der Festplattenspeichereinheit bzw. der Zentralverarbeitungseinheit zugeführt werden.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß n = 16.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß diese vorgesehen ist, um spezielle Befehlswörter wiederzuerkennen und diese Befehlswörter und die zugehörigen Daten ohne Verschlüsselung von oder zu der Plattenspeichereinheit zu übertragen.
DE69316046T 1992-02-18 1993-02-18 Anordnung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Speicherplatte geschrieben oder von ihr gelesen werden mittels des DES-Algorithmus Expired - Fee Related DE69316046T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL9200296A NL9200296A (nl) 1992-02-18 1992-02-18 Inrichting voor het door middel van het des algoritme vercijferen en ontcijferen van data naar en van een harde geheugenschijf.

Publications (2)

Publication Number Publication Date
DE69316046D1 DE69316046D1 (de) 1998-02-12
DE69316046T2 true DE69316046T2 (de) 1998-08-20

Family

ID=19860450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69316046T Expired - Fee Related DE69316046T2 (de) 1992-02-18 1993-02-18 Anordnung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Speicherplatte geschrieben oder von ihr gelesen werden mittels des DES-Algorithmus

Country Status (6)

Country Link
US (1) US5513262A (de)
EP (1) EP0556928B1 (de)
DE (1) DE69316046T2 (de)
DK (1) DK0556928T3 (de)
ES (1) ES2113468T3 (de)
NL (1) NL9200296A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2080674B1 (es) * 1994-01-04 1998-02-01 Mantenimiento Informatico Sur Tarjeta encriptadora de datos en diskette.
US5812663A (en) * 1994-12-29 1998-09-22 Fujitsu Limited Data reproducing device
US5651064A (en) * 1995-03-08 1997-07-22 544483 Alberta Ltd. System for preventing piracy of recorded media
KR100281869B1 (ko) * 1995-07-28 2001-02-15 윤종용 보안 기능을 갖는 개인용 컴퓨터, 그의 보안 방법 및 그 보안 장치의 설치 및 제거방법
DE19531829C2 (de) * 1995-08-15 1997-08-28 Stefan Hahn Verfahren und Vorrichtung zur Impulswahlerkennung bei bestehender Gesprächsverbindung
US5892826A (en) * 1996-01-30 1999-04-06 Motorola, Inc. Data processor with flexible data encryption
US5768372A (en) * 1996-03-13 1998-06-16 Altera Corporation Method and apparatus for securing programming data of a programmable logic device
US6199163B1 (en) * 1996-03-26 2001-03-06 Nec Corporation Hard disk password lock
KR100448929B1 (ko) * 1997-04-09 2004-12-29 삼성전자주식회사 하드디스크드라이브의데이터보호장치
US6243470B1 (en) 1998-02-04 2001-06-05 International Business Machines Corporation Method and apparatus for advanced symmetric key block cipher with variable length key and block
US6192129B1 (en) 1998-02-04 2001-02-20 International Business Machines Corporation Method and apparatus for advanced byte-oriented symmetric key block cipher with variable length key and block
US6189095B1 (en) 1998-06-05 2001-02-13 International Business Machines Corporation Symmetric block cipher using multiple stages with modified type-1 and type-3 feistel networks
TW375721B (en) * 1998-06-17 1999-12-01 Ind Tech Res Inst DES chip processor capable of executing data encryption standard (DES) operation
US6473861B1 (en) 1998-12-03 2002-10-29 Joseph Forte Magnetic optical encryption/decryption disk drive arrangement
US6857076B1 (en) 1999-03-26 2005-02-15 Micron Technology, Inc. Data security for digital data storage
US7096370B1 (en) * 1999-03-26 2006-08-22 Micron Technology, Inc. Data security for digital data storage
KR100316025B1 (ko) * 1999-06-30 2001-12-12 박종섭 데이터 암호 표준 알고리즘을 이용한 암호 및 복호 장치
US7278016B1 (en) * 1999-10-26 2007-10-02 International Business Machines Corporation Encryption/decryption of stored data using non-accessible, unique encryption key
EP1146741B1 (de) * 1999-11-17 2016-08-24 Sony Corporation Verfahren und gerät zur digitalen siganverarbeitung
KR100380638B1 (ko) * 2000-05-18 2003-04-16 강정용 병렬 Ｆｅｉｓｔｅｌ 구조를 가진 데이터 암호 표준화시스템
US7484081B1 (en) 2000-10-10 2009-01-27 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices
US7136995B1 (en) * 2000-11-03 2006-11-14 Enova Technology Corporation Cryptographic device
US7386734B2 (en) * 2000-11-03 2008-06-10 Enova Technology Corporation Real time data encryption/decryption system and method for IDE/ATA data transfer
US7900057B2 (en) * 2000-11-03 2011-03-01 Enova Technology Corporation Cryptographic serial ATA apparatus and method
US7526795B2 (en) * 2001-03-27 2009-04-28 Micron Technology, Inc. Data security for digital data storage
JP4734585B2 (ja) 2001-09-28 2011-07-27 ハイ デンスィティ デバイスィズ アクシエセルスカプ 大容量記憶装置におけるデータの暗号化／復号化の方法及び装置
US7103180B1 (en) * 2001-10-25 2006-09-05 Hewlett-Packard Development Company, L.P. Method of implementing the data encryption standard with reduced computation
CN1165002C (zh) * 2001-12-05 2004-09-01 张成君 用于电脑可携式盒体的资料加/解密装置
US7076059B1 (en) * 2002-01-17 2006-07-11 Cavium Networks Method and apparatus to implement the data encryption standard algorithm
FR2853098B1 (fr) * 2003-03-24 2005-07-01 Innova Card Circuit pourvu d'un acces externe securise
US7987497B1 (en) * 2004-03-05 2011-07-26 Microsoft Corporation Systems and methods for data encryption using plugins within virtual systems and subsystems
US7162647B2 (en) * 2004-03-11 2007-01-09 Hitachi, Ltd. Method and apparatus for cryptographic conversion in a data storage system
US8566616B1 (en) 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
US8612772B1 (en) 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
JP2006140625A (ja) * 2004-11-10 2006-06-01 Toshiba Corp 情報処理装置
WO2006103679A2 (en) 2005-04-01 2006-10-05 Ged-I Ltd. A method for data storage protection and encryption
US7886158B2 (en) * 2005-09-08 2011-02-08 Hitachi, Ltd. System and method for remote copy of encrypted data
JP2008269246A (ja) * 2007-04-19 2008-11-06 Oki Data Corp 画像形成装置
US9305590B2 (en) * 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
US9773431B2 (en) * 2009-11-10 2017-09-26 Maxim Integrated Products, Inc. Block encryption security for integrated microcontroller and external memory system
US8461863B2 (en) 2011-04-29 2013-06-11 Altera Corporation Method and apparatus for securing a programmable device using a kill switch
US8736299B1 (en) 2011-04-29 2014-05-27 Altera Corporation Setting security features of programmable logic devices
US8627105B2 (en) 2011-04-29 2014-01-07 Altera Corporation Method and apparatus for securing programming data of a programmable device
US8719957B2 (en) 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
US9026873B2 (en) 2013-07-23 2015-05-05 Altera Coporation Method and apparatus for securing configuration scan chains of a programmable device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780905A (en) * 1984-11-26 1988-10-25 Nightwatch, Inc. Computer data encryption system
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
US5008935A (en) * 1989-06-30 1991-04-16 At&T Bell Laboratories Efficient method for encrypting superblocks of data
US5283828A (en) * 1991-03-01 1994-02-01 Hughes Training, Inc. Architecture for utilizing coprocessing systems to increase performance in security adapted computer systems
US5349642A (en) * 1992-11-03 1994-09-20 Novell, Inc. Method and apparatus for authentication of client server communication

Also Published As

Publication number Publication date
EP0556928B1 (de) 1998-01-07
NL9200296A (nl) 1993-09-16
DK0556928T3 (da) 1998-09-07
DE69316046D1 (de) 1998-02-12
US5513262A (en) 1996-04-30
ES2113468T3 (es) 1998-05-01
EP0556928A1 (de) 1993-08-25

Similar Documents

Publication Publication Date Title
DE69316046T2 (de) Anordnung zum Verschlüsseln und Entschlüsseln von Daten, die auf eine Speicherplatte geschrieben oder von ihr gelesen werden mittels des DES-Algorithmus
DE68927755T2 (de) System zur sicheren chiffrierschlüsselverarbeitung
DE3909896C2 (de)
EP1668516B1 (de) Entschlüsselung und verschlüsselung bei schreibzugriffen auf einen speicher
DE69814579T2 (de) Parallel arbeitende exklusiv-oder-einheit
DE19580707C2 (de) PCI-ZU-ISA-Interrupt-Protokoll-Konverter und -Auswahlmechanismus
DE69518286T2 (de) Speicherübertragungsgeschwindigkeitsbegrenzung für PCI-Meister
DE69718511T2 (de) System zur erleichterung von datenein-/ausgang zwischen usb-eingabegerät und nicht-ubs-erkenntnisanwendung
DE69120586T2 (de) Rechnersystem mit synchronem Bus
DE69710515T2 (de) Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem
DE69808132T2 (de) Verfahren und system zu verarbeitung von befehlen in nach dem fliessbandprinzip arbeitenden speicheranlagen
DE3320858A1 (de) Speicher-managementanordnung fuer mikroprozessorsysteme
EP1246043A2 (de) Verfahren zur Übertragung von Daten über einen Datenbus
EP0155399A2 (de) Schutzanordnung zur Verhinderung der unerlaubten Ausführung eines Programms
DE69031206T2 (de) Rechnersystem
DE2652869A1 (de) Datensicherungseinrichtung
DE3781794T2 (de) Vorrichtung und verfahren zum versehen eines cachespeichers mit einer schreiboperation mit zwei systemtaktzyklen.
DE19828620A1 (de) Während des Betriebs aufteilbarer Computerbus für einen verbesserten Betrieb mit sich ändernden Bustaktfrequenzen
DE10341692A1 (de) Backup System
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
AT389951B (de) Datenuebertragungseinrichtung
DE3432721A1 (de) Datenschuetzender standard-mikroprozessor
DE2813080A1 (de) Einrichtung zur speicheradressierung
DE69427512T2 (de) Direktspeicherzugriffssteuerung
DE19738893A1 (de) Schaltsignalgenerator und diesen verwendendes, synchrones SRAM

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee