DE69307581T2 - Phasenregelkreis - Google Patents
PhasenregelkreisInfo
- Publication number
- DE69307581T2 DE69307581T2 DE69307581T DE69307581T DE69307581T2 DE 69307581 T2 DE69307581 T2 DE 69307581T2 DE 69307581 T DE69307581 T DE 69307581T DE 69307581 T DE69307581 T DE 69307581T DE 69307581 T2 DE69307581 T2 DE 69307581T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- edge
- phase
- loop circuit
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000605 extraction Methods 0.000 claims description 20
- 238000007599 discharging Methods 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 238000003708 edge detection Methods 0.000 claims 2
- 230000000630 rising effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 13
- 239000000284 extract Substances 0.000 description 10
- 238000013459 approach Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
- Diese Erfindung betrifft eine Phasenregelungs-Schaltung, die ein Taktsignal aus einem empfangenen Signal heraus extrahiert, welches unter Verwendung eines differentiellen Manchester Codes aus einen Tokenring-Netz oder von verschiedenen lokalen Netzen (LAN) unter Verwendung eines Manchester-Codes erhalten wird. Insbesondere betrifft diese Erfindung eine Phasenregelungs-Schaltung, die ein Taktsignal aus einem empfangenen Signal, welches irgendein Datenmuster bei einer stabilen Abfolgegeschwindigkeit aufweist, extrahieren und einen synchronen Zustand gleichmäßig ohne Verursachung einer Bit-Verschiebung wiederherstellen kann, selbst für den Fall, daß eine Mittenkante verloren ist. Diese Erfindung betrifft auch eine Phasenregelungs-Schaltung, die eine Periode erfassen kann, in der kein empfangenes Signal gefunden wird, wodurch eine große Verschiebung der Synchrionisationsfrequenz dieser Phasenregelungs-Schaltung, die Verschiebung, die innerhalb dieser Periode auftritt, vermieden und somit der synchrone Zustand schnell wiederhergestellt wird, sobald ein empfangenes Signal wieder angetroffen wird.
- Phasenregelungs-Schaltungen sind aus den US-A-4 843 469 und GB-A-2 194 714 bekannt.
- Eine weitere herkömmliche Phasenregelungs-Schaltung (nachstehend als PLL bezeichnet) umfaßt einen Phasenkomparator 51, eine Ladungspumpe 53 und einen spannungsgesteuerten Oszillator (nachstehend als VCO bezeichnet) 55, wie in Fig. 14 gezeigt.
- In dieser Schaltungsanordnung erfaßt der Phasenkomparator 51 die Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches von einem VCO 55 erzeugt wird. Ein Strom mit einer Größe entsprechend der Phasendifferenz, die von dem Komparator 51 erfaßt wird, wird an eine Ladungspumpe 53 geliefert, um so die Steuerspannung für den VCO 55 zu verändern. Wenn die Phase des Taktsignals "Takt" hinter derjenigen des Datensignals "DATEN" ist, wird die Ladungspumpe 53 betrieben, um die Oszillationsfrequenz VCO 55 zu erhöhen, so daß der VCO 55 das Datensignal einfängt.
- Ein Manchester-Code ist ein Modulationssystem, bei dem ein Informationssignal und ein Taktsignal "Takt" in ein empfangenes Signal "DATEN" kombiniert werden. Dieser Code weist zwei Moden auf, wobei einer davon zwei Flanken in einer Bit-Zeit aufweist und der andere nur eine Flanke aufweist.
- Fig. 2a zeigt, wie ein Manchester-Code aus einem Datensignal "DATEN" und einem Taktsignal "Takt" synthetisiert ist. Um einen differentiellen Manchester-Code zu erzeugen, wird zunächst auf die Daten eine differentielle Codierung angewendet und dann wird das sich ergebende Datensignal in einen Manchester-Code umgewandelt. Deshalb weisen beide Codes grundlegend die gleichen Charakteristiken zu einander auf. Eine Phaseninformation, die von einer PLL benötigt wird, wird von den jeweiligen Flankenpositionen eines Taktsignals aufgenommen. In dem Manchester-Code hängt die Flankenfrequenz von dem Datenmuster eines empfangenen Datensignals ab.
- In der in Fig. 15 gezeigten herkömmlichen PLL wird ein Phasenvergleich ausgeführt, um so eine Ladungspumpe 53 nur dann anzusteuern, wenn eine ansteigende Flanke erfaßt wird. In diesem Fall ist jedoch die Flankenerzeugungsrate nicht konstant. Somit kann die Erzeugungsposition von Flanken nicht vorhergesagt werden. In dieser Schaltung wird die Ladungspumpe 53 deshalb angesteuert, nachdem eine ansteigende Flanke in einem empfangenen Signal erfaßt worden ist.
- Fig. 16 ist ein Zeitdiagramm zum Erläutern des Betriebs der in Fig. 15 gezeigten Schaltung. Das Flip-Flop Q10 erfaßt die ansteigende Flanke eines Datensignals "DATEN". Das Flip-Flop Q11 erfaßt die ansteigende Flanke des Taktsignals 2CLK, welches von dem VCO 55 erhalten wird und eine Frequenz aufweist, die zweimal so hoch ist wie diejenige der Taktkomponente in dem empfangenen Datensignal. Von der Zeit, zu der das Flip-Flop Q10 die ansteigende Flanke des Datensignals "DATEN" erfaßt, zu der Zeit, zu der das Flip- Flop Q11 die ansteigende Flanke des Taktsignals 2CLK erfaßt, liefert die Stromquelle I10 an die Ladungspumpe 53 Ladeimpulse. Während ein Taktsignal 2CLK in einem aktiven Zustand ist, hält das Flip-Flop Q11 seinen gesetzten Zustand und deshalb wird das Flip-Flop Q10 durch dieses Setzsignal zurückgesetzt. Dann wird der Betriebsschalter SW10 ausgeschaltet, um die Erzeugung von Ladeimpulsen zu stoppen. Während des Setzzustands des Flip-Flop Q10 erzeugt die Stromquelle I11 Entladeimpulse. Sobald das Taktsignal 2CLK in einen inaktiven Zustand kommt, wird das Flip-Flop Q11 durch das Flip-Flop Q10 zurückgesetzt, wodurch der Schalter S11, der zur Erzeugung von Entladeimpulsen betrieben worden ist, ausgeschaltet wird.
- Wie sich aus dem ersten Impuls des in Fig. 16 gezeigten empfangenen Datensignals "DATEN" ergibt, wird eine Balance zwischen den Lade- und Entladeimpulsen aufrecht erhalten, wenn keine Phasendifferenz zwischen dem Datensignal "DATEN" und dem Taktsignal 2CLK existiert. Deshalb verändert sich der Betrag einer sich ergebenden Ladung in der Ladungspumpe nicht bei dem Ende eines Betriebs. Somit ändert sich die Steuerspannung für den VCO 55 nicht. Wenn andererseits die Phase des Datensignals "DATEN" derjenigen des Taktsignals 2CLK vorangeht, werden die Ladeimpulse zeitlich länger erzeugt, wodurch der Betrag der gespeicherten Ladung in der Ladungspumpe 53 erhöht wird. Die Steuerspannung für den VCO 55 wird höher, um so die Oszillationsfrequenz zu erhöhen. Somit wird die Phasenverzögerung in dem Taktsignal wiederhergestellt. Wenn andererseits die Phase des Taktsignals 2CLK derjenigen des Datensignals vorangeht, wird die Steuerspannung für VCO 55 in der Größe kleiner, wodurch die Oszillationsfrequenz verringert wird.
- In der herkömmlichen PLL, wie voranstehend erläutert, erfaßt ein Phasenkomparator die Zeitdifferenz zwischen den Anstiegsflanken-Abschnitten des Datensignals "DATEN" und des Taktsignals 2CLK aus dem VCO 55. Gemäß dem erfaßten Ergebnis gibt der Komparator 51 Impulssignale zum Umschalten der Stromquellen, die die Ladungspumpe 53 mit einem Lade- oder Entladestrom versorgen, aus.
- Wie voranstehend erläutert werden in der PLL ein Paar von Lade- und Entladeimpulsen immer bei jedem Phasenvergleich erzeugt. Somit ist in der Steuerspannung für den VCO 55 immer eine Dreiecks-förmige Impulskomponente enthalten. Diese Komponente ist unvorteilhaft, da sie den Betrieb des VCO 55 destabilisiert.
- Zusätzlich verändert sich die Frequenz des Phasenvergleichs aufgrund der Differenzen in den Datenmustern. Somit verändert sich die Nachführgeschwindigkeit einer PLL-Schaltung aufgrund der Unterschiede in den Datenmustern.
- Zusätzlich werden in einem Tokenring-Kommunikationssystem Signale manchmal für eine bestimmte Periode, wenn ein Knoten auf dem Ring hinzugefügt wird, nicht auf den Ring gesendet. In diesem Moment oder danach, sollte der Nachführbetrieb der PLL gleichförmig ausgeführt werden, um den synchronen Zustand wiederherzustellen. In der herkömmlichen PLL wird jedoch das Fehlen einer Mittenkante kontinuierlich während der Periode erfaßt, in der kein empfangenes Signal gesendet wird. In diesem Fall wiederholt die Ladungspumpe den Betrieb zum Kompensieren des Fehlens der Mittenflanke Deshalb verändert sich die akkumulierte Spannung in einem Schleifenfilter, welches mit der Ladungspumpe verbunden ist, allmählich. Wenn infolge dessen ein empfangenes Signal wiedergefunden wird, ist es schwierig, die PLL gleichförmig auf den ursprünglichen synchronen Zustand zurückzubringen.
- Diese Erfindung wurde zur Beseitigung der oben erwähnten Probleme der herkömmlichen PLL durchgeführt.
- Deshalb besteht ein Ziel der vorliegenden Erfindung darin, eine Phasenregelschleifen-Schaltung bereitzustellen, die eine Taktkomponente aus einem empfangenen Signal bei einer stabilen Nachführgeschwindigkeit für alle Datenmuster extrahieren kann.
- Ein anderes Ziel der vorliegenden Erfindung besteht darin, eine Phasenregelschleifen-Schaltung bereitzustellen, die eine Wiederherstellung eines synchronen Zustands gleichförmig durchführen kann, ohne eine Bit-Verschiebung zu verursachen, selbst für den Fall, wenn eine Mittenflanke verloren ist.
- Das andere Ziel der vorliegenden Erfindung besteht darin, eine Phasenregelschleifen-Schaltung bereitzustellen, die eine Periode erfassen kann, in der kein empfangenes Signal gefunden wird, wodurch eine große Verschiebung der Synchronisationsfrequenz dieser Phasenregelungs- Schleifenschaltung, die Verschiebung, die sich während dieser Periode ergibt, vermieden und somit der synchrone Zustand schnell wiederhergestellt wird, sobald ein empfangenes Signal wieder angetroffen wird.
- Um diese Ziele zu realisieren, sieht die vorliegende Erfindung eine Phasenregelungs-Schleifenschaltung vor, so wie im Anspruch 1 beansprucht. Das erste Merkmal der vorliegenden Erfindung besteht in einer Phasenregelungs- Schleifenschaltung, die wie in Fig. 1 gezeigt die folgenden Merkmale aufweist: einen Phasenkomparator 1 zum Erfassen der Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches von einem spannungsgesteuerten Oszillator 5, der nachstehend beschrieben wird, erhalten wird; eine Ladungspumpe 3 zum Ausgeben einer Steuerspannung mit einer Größe, die der Phasendifferenz entspricht, die von dem Phasenkomparator 1 erfaßt wird; und den spannungsgesteuerten Oszillator 5 zum Erzeugen des Taktsignals "Takt" gemäß der Steuerspanung; wobei der Phasenkomparator 1 besteht aus einer Einrichtung 13 zum Erzeugen eines Fenstersignals "Fenster'", welches sich während einer gewissen Periode von jedem einzelnen Informations-Bit des Datensignals "DATEN" öffnet, und eine Einrichtung 11 zum Extrahieren einer Flanke des Datensignals "DATEN" während der Offen-Periode des Signals "Fenster".
- Das zweite Merkmal der vorliegenden Erfindung sieht eine Phasenregelungs-Schleifenschaltung vor, die, wie in Fig. 8 gezeigt, die folgenden Merkmale umfaßt: einen Phasenkomparator 1' zum Erfassen der Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches aus dem nachstehend beschriebenen spannungsgesteuerten Oszillator 5 erhalten wird; eine Ladungspumpe 3 zum Ausgeben einer Steuerspannung mit einer Größe entsprechend der Phasendifferenz, die von dem Phasenkomparator 1' erfaßt wird; und den spannungsgesteuerten Oszillator 5 zum Erzeugen des Taktsignals "Takt" gemäß der Steuerspannung; wobei der Phasenkomparator 1' besteht aus einer Einrichtung 13' zum Erzeugen eines Fenstersignals "Fenster", welches sich während einer bestimmten Periode zu jedem einzelnen Informationsbild des Datensignals "DATEN" öffnet, eine Einrichtung 11 zum Extrahieren einer Flanke des Datensignals "DATEN" während der Offen-Periode des Signals "Fenster", eine Einrichtung 22 zum Erfassen, ob eine Flanke auftritt oder nicht, gemäß dem erfaßten Ergebnis der Flankenextraktionseinrichtung 11, eine Einrichtung 23 zum Erzeugen eines Impulssignals "KORRIGIEREN", welches den falschen Betrieb der Ladungspumpe 3 kompensiert, wenn das Fehlen der Mittenflanke von der Erfassungseinrichtung 22 für ein Fehlen von Flanken erfaßt wird, einen Zähler 25 für das Fehlen einer Flanke, zum Berechnen der Anzahl eines kontinuierlichen Fehlens von Flanken, was von der Erfassungseinrichtung 22 erfaßt wird, und Einrichtungen G5 bis G7 zum Stoppen des Betriebs des Phasenkomparators 1', wenn der Wert in dem Zähler 25 einen bestimmten Wert erreicht und bis eine neue Flanke gefunden wird.
- Das dritte Merkmal der vorliegenden Erfindung sieht eine Phasenregelungs-Schleifenschaltung vor, die aus den folgenden Merkmalen, wie in Fig. 11 gezeigt, aufgebaut ist: einen Phasenkomparator 1'' zum Erfassen der Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches aus dem nachstehend beschriebenen spannungsgesteuerten Oszillator 5 erhalten wird; eine Ladungspumpe 3 zum Ausgeben einer Steuerspannung mit einer Größe entsprechend der Phasendifferenz, die von dem Phasenkomparator 1'' erfaßt wird; und den spannungsgesteuerten Oszillator 5 zum Erzeugen des Taktsignals "Takt" gemäß der Steuerspannung; wobei der Phasenkomparator 1'' aufgebaut ist aus einer Einrichtung 13' zum Erzeugen eines Fenstersignals "Fenster", welches sich während einer bestimmten Periode für jedes einzelne Informations-Bit des Datensignals "DATEN" öffnet, eine Einrichtung 11 zum Extrahieren einer Flanke des Datensignals "DATEN" während der Offen-Periode des Signals "Fenster", einer Einrichtung 22 zum Erfassen, ob eine Flanke auftritt oder nicht, gemäß dem erfaßten Ergebnis der Flankenextraktionseinrichtung 11, eine Einrichtung 23 zum Erzeugen eines Impulssignals "KORRIGIEREN", welches den falschen Betrieb der Ladungspumpe 3 kompensiert, wenn das Fehlen der Mittenflanke von der Erfassungseinrichtung 22 für das Fehlen von Flanken erfaßt wird, einen Zähler 25 für das Fehlen von Flanken zum Berechnen der Anzahl eines kontinuierlichen Fehlens von Flanken, was von der Erfassungseinrichtung 22 erfaßt wird, und eine Wähleinrichtung 27 zum Umschalten des Eingangssignals dieses Phasenkomparators 1'' in ein Signal X'tal mit einer vorgegebenen Oszillationsfrequenz.
- Das vierte Merkmal der vorliegenden Erfindung besteht in der Bereitstellung der Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten oder dritten Merkmal, wobei die Offen-Periode des Signals "Fenster" oder "Fenster'" von dem ersten zu dem dritten Viertel jedes einzelnen Informations-Bits des empfangenen Datensignals "DATEN" ist.
- Das fünfte Merkmal der vorliegenden Erfindung besteht in der Bereitstellung der Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten, dritten, oder vierten Merkmal, wobei die Phasenregelungs-Schleifenschaltung die Mittenflanke erfaßt, indem sie eine Offen-Periode in dem genannten Signal "Fenster'" oder "Fenster" einstellt.
- Das sechste Merkmal der vorliegenden Erfindung besteht in der Bereitstellung der Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten, dritten, vierten oder fünften Merkmal, wobei die Phasenregelungs-Schleifenschaltung eine Einrichtung 15 aufweist, die erfaßt, ob eine Flanke auftritt oder nicht, gemäß dem Ergebnis von der Flankenextraktionseinrichtung 11 und die die Offen-Periode des Signals "Fenster" um eine halbe Zeit eines Bits verschiebt.
- Das siebte Merkmal der vorliegenden Erfindung stellt die Phasenregelungs-Schleifenschaltung mit dem dritten, vierten, fünften oder sechsten Merkmal bereit, wobei die Phasenregelungs-Schleifenschaltung eine Stop- Steuereinrichtung G8 aufweist, die die Ausgabe des Signals "KORRIGIEREN" von der Impuls-Erzeugungseinrichtung 23 zum Kompensieren des falschen Betriebs stoppt und ein Verschieben der Offen-Periode des Signals "Fenster" um eine halbe Zeit eines Bits stoppt.
- Das achte Merkmal der vorliegenden Erfindung besteht in der Bereitstellung der Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten, dritten, vierten, fünften, sechsten oder siebten Merkmal, wobei die Ladungspumpe 3 eine erste Stromquelle I2 zum Laden dieser Pumpe 3, eine zweite Stromquelle I3 zum Entladen dieser Pumpe 3, und eine dritte Stromquelle I1 zum Korrigieren des Entladestroms durch die zweite Stromquelle I3 gemäß dem erfaßten Ergebnis "AUFWARTS" von der Flankenextraktionseinrichtung 11 aufweist.
- Das neunte Merkmal der vorliegenden Erfindung besteht in der Bereitstellung der Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten, dritten, vierten, fünften, sechsten, siebten oder achten Merkmal, wobei die Ladungspumpe 3 einen ersten Schalter SW2, der mit der ersten Stromquelle I2 verbunden ist, und einen zweiten Schalter SW3, der mit der zweiten Stromquelle I3 verbunden ist, aufweist, und wobei diese Schaltung SW2 und SW3 betrieben werden, um (aus, aus), (ein, aus), (ein, ein) und (aus, aus) oder wiederum (aus, aus), (aus, ein), (ein, ein) und (aus, aus) zu sein.
- Das zehnte Merkmal der vorliegenden Erfindung sieht die Phasenregelungs-Schleifenschaltung mit dem ersten, zweiten, dritten, vierten, fünften, sechsten, siebten, achten, oder neunten Merkmal vor, wobei das empfangene Datensignal "DATEN" aus einem differentiellen Manchester-Code aufgebaut ist.
- In der Phasenregelungs-Schleifenschaltung gemäß dem ersten, vierten, fünften, sechsten, achten, neunten oder zehnten Merkmal, wie in Fig. 1 gezeigt, erfaßt der Phasenkomparator 1 die Phasendifferenz zwischen dem empfangenen Datensignal "DATEN" und dem Taktsignal "TAKT", welches von dem phasengesteuerten Oszillator (VCO) 5 erzeugt wird. Gemäß der erfaßten Phasendifferenz gibt die Ladungspumpe 3 eine Steuerspannung, die eine Größe entsprechend der erfaßten Phasendifferenz aufweist, an den VCO 5 aus, um so ein Taktsignal "Takt" von dem VCO zu erzeugen. In dem Phasenkomparator 1 erzeugt eine Einrichtung 13 ein Fenstersignal "Fenster''", welches sich während dem ersten Viertel bis zu dem dritten Viertel jedes einzelnen Informations-Bits eines empfangenen Datensignals "DATEN" öffnet. Eine Einrichtung 11 extrahiert eine Flanke des empfangenen Datensignals "DATEN" während der Offen-Periode des Signals "Fenster'". Gemäß dem extrahierten Ergebnis, welches von der Einrichtung 11 erhalten wird, verschiebt eine Steuereinrichtung 15 die Offen-Periode des Signals "Fenster'" um eine halbe Zeit eines Bits.
- In Fig. 2a ist der Prozeß gezeigt, wie der Manchester-Code aus dem empfangenen Datensignal "DATEN" und dem Taktsignal "Takt", welches von dem VCO 5 erhalten wird, synthetisiert wird. Wie in dieser Figur dargestellt, enthält der Manchester-Code immer eine Mittenflanke zu jeder Halb-Bit- Zeit, da dieser Code eine Komponente des Taktsignals "Takt" enthält.
- Fig. 2b zeigt, wie das Fenster von dem ersten Viertel zu dem dritten Viertel einer Bit-Zeit geöffnet wird, um die Mittenflanke zu extrahieren. In dieser Erfindung wird die Mittenflanke unter Verwendung des Fensters extrahiert, so daß die Mittenkante mit einem Phasen-Jitter, welches sich innerhalb des ersten bis dritten Viertels einer Bit-Zeit ergibt, extrahiert werden kann.
- In einem Tokenring-Netz sollte der Spalt zwischen Rahmen mit Füllsignalen gefüllt werden. In dem Fall, bei dem die Anzahl von Füllsignalen, die zum Füllen des Spalts verwendet werden, ein Vielfaches einer ungeraden Anzahl einer Halb-Bit-Zeit wird, verschiebt sich die Position der Mittenflanke. Zusätzlich enthalten Signale SD und ED, die den Beginn und das Ende eines Rahmens anzeigen, manchmal die Mittenflanke nicht.
- In diesen Fällen steigt die Mittenflanke nicht innerhalb des Fensters an und deshalb wird diese Situation als das Fehlen einer Flanke betrachtet. Infolgedessen kann der Phasenvergleich zwischen einem empfangenen Datensignal und einem Taktsignal nicht ausgeführt werden. In dieser Erfindung wird deshalb die Fensterposition um eine halbe Zeit eines Bits verschoben, um so eine neue Extraktion einer Mittenflanke auszuführen, wenn diese Tatsache durch eine Einrichtung zum Erfassen des Fehlens einer Mittenflanke erfaßt wird.
- Eine Ladungspumpe 3 wird mit der ersten Stromquelle I2 geladen oder mit der zweiten Stromquelle I3 entladen, und zwar um den Betrag entsprechend der Zeitdifferenz zwischen der erwarteten Zeit einer Mittenflanke, die aus dem von den VCO 5 zugeführten Taktsignal "Takt" erhalten wird, und der tatsächlichen Zeit einer Mittenflanke, die von dem Datensignal extrahiert wird. Wenn keine Mittenflanke innerhalb der Fensterperiode gefunden wird, wird nur eine Entladung ausgeführt. Dann wird ein Korrekturstrom durch die dritte Stromquelle I1 erzeugt, um so die Entladung zu kompensieren.
- Diese Lade- oder Entladeperiode für die Ladungspumpe 3 wird im Ansprechen auf den Betrag der Phasenverschiebung länger. Wenn deshalb die Phasenregelungs-Schleifenschaltung sich in einem synchronen Zustand befindet, wird die Ladung oder Entladung nur für eine sehr kurze Zeit ausgeführt. Wenn das Signal, welches die Stromquellen steuert, um aus oder ein zu sein, um so die Pumpe zu laden oder zu entladen, aus der Phasendifferenz gebildet wird, ist die Impulsbreite dieses Signals zu kurz, um einen stabilen Betrieb auszuführen.
- Dementsprechend werden in dieser Erfindung der erste Schalter SW2, der mit der ersten Stromquelle I2 verbunden ist und der zweite Schalter SW3, der mit der zweiten Stromquelle I3 verbunden ist, jeweils betrieben, um (aus, aus), (ein, aus), (ein, ein) und (aus, aus) oder wiederum (aus, aus), (aus, ein), (ein, ein) und (aus, aus) zu sein. Infolge dessen werden die des Schalters SW2 und des Schalters SW3 länger, wodurch der Betrieb der Stromquellen stabilisiert wird. Wenn die Stromquellen I2 und I3 beide eingeschaltet sind, sollte der Einfluß und Ausfluß des Stroms für die Ladungspumpe 3 so gesteuert werden, daß sie sich ausgleichen, um so die akkumulierten Ladungen nicht zu erhöhen oder zu verringern, so wie dies der Fall ist, wenn beide Schalter SW2 und SW3 ausgeschaltet sind.
- In einem Tokenring-Netz werden ein Start-Abgrenzungssignal SD und ein End-Abgrenzungssignal ED definiert, um den Beginn und das Ende eines Rahmens von einem Signal mit keiner Mittenflanke zu unterscheiden. Wegen dieser Signale SD und ED kann die Steuereinrichtung (15) effektiv das Fehlen einer Mittenflanke erfassen und kompensiert somit den Betrieb der Ladungspumpe 3 gemäß dem erfaßten Ergebnis. Wenn in diesem Fall ein empfangenes Datensignal für eine kurze Zeit unterbrochen wird, hält die Steuereinrichtung 15 die Spannung in der Ladungspumpe 3 aufrecht, so daß sich die Oszillationsfrequenz von dem spannungsgesteuerten Oszillator 5 nicht extrem verändert.
- In einem Tokenring-Netz, kann eine neue Station in den Ring eingefügt werden, selbst für den Fall, wenn das Netz sich in Betrieb befindet. Beim Betrieb kann auch eine Station aus dem Tokenring-Netz getrennt werden. In diesen Fällen wird ein Umschalten von Schaltungen unter Verwendung eines Relays an einem Verbindungspunkt zwischen dem Ring und der Station ausgeführt. Während der bestimmten Periode, in der der Betrieb für das Schaltungs-Umschalten ausgeführt wird, ergibt sich eine Zeitzone mit keinem Signal auf dem Ring. Während dieser Zeitzone erfaßt der Phasenkomparator 1 in der Phasenregelungs-Schleifenschaltung kontinuierlich das Fehlen der Mittenflanke.
- In der Phasenregelungs-Schleifenschaltung mit dem ersten Merkmal dieser Erfindung verhindert eine Einrichtung zum Kompensieren des falschen Betriebs der Ladungspumpe 3 aufgrund des Fehlens der Mittenflanke, das heißt die Steuereinrichtung 15, die große Spannungsverschiebung in dem VCO 5, nämlich die Verschiebung, die sich in einer sehr kurzen Zeit ergeben kann. Wenn jedoch diese Situation auftritt, kann die Spannungsverschiebung in den VCO 5 nicht ignoriert werden. Der Grund dafür ist wie folgt. Es ist technisch schwierig, den Entladestrom für die Ladungspumpe 3, der von dem Phasenkomparator 1 erzeugt wird, genau in Übereinstimmung mit dem Ladestrom für die Ladepumpe 3, der von der Steuereinrichtung 15 erzeugt wird, zu bringen. Wenn der Kompensationsbetrieb über eine lange Zeit hinweg andauert, verschiebt sich deshalb die Spannung für den VCO 5 beträchtlich.
- Wenn das Fehlen einer Mittenflanke kontinuierlich mehrmals auftritt, wird diese Situation dafür angesehen, daß Signale auf dem Ring aufgrund des Umschaltens des Relays unterbrochen werden. In diesem Fall sollte deshalb die Spannungsveränderung in dem VCO 5 gesteuert werden. In der Phasenregelungs-Schleifenschaltung mit dem zweiten, vierten, fünften, sechsten, achten, neunten oder zehnten Merkmal wird die Spannungsveränderung durch Stoppen des Betriebs des Phasenkomparators 1 selbst und somit durch Aufheben der Ladung oder Entladung durch die Pumpe 3 für das Schleifenfilter gesteuert.
- In der Phasenregelungs-Schleifenschaltung mit dem zweiten, vierten, fünften, sechsten, achten, neunten und zehnten Merkmal dieser Erfindung, wie in Fig. 8 gezeigt, erfaßt der Phasenkomparator 1' die Phasendifferenz zwischen einem empfangenen Datensignal DATEN" und einem Taktsignal "Takt" von dem VCO 5. Die Ladungspumpe 3 gibt eine Steuerspannung mit einer Größe entsprechend der Phasendifferenz, die von dem Phasenkomparator 1' erfaßt wird, aus. Dann erzeugt der VCO 5 ein Taktsignal "Takt" gemäß der Steuerspannung. Andererseits erzeugt eine Fenstersignal-Erzeugungseinrichtung 13', die in dem Phasenkomparator 1' enthalten ist, ein Signal "Fenster", welches sich während des ersten Viertels zu dem dritten Viertel jedes einzelnen Informations-Bits des empfangenen Datensignals "DATEN" öffnet. Eine Einrichtung 11 extrahiert eine Flanke eines empfangenen Datensignals "DATEN" während der Offen-Periode des Signals "Fenster". Dann erfaßt eine Einrichtung 22, ob eine Flanke existiert oder nicht, nämlich gemäß dem Ergebnis der Einrichtung 11. In dem Fall, bei dem das Fehlen der Flanke festgestellt wird, erzeugt eine Kompensations-Impuls-Erzeugungseinrichtung 22 ein Signal "KORRIGIEREN", um den falschen Betrieb der Ladungspumpe 3 zu korrigieren. Zusätzlich berechnet der Zähler 25 für das Fehlen von Flanken die Erfassung einer Anzahl eines kontinuierlichen Fehlens einer Flanke, die von der Erfassungseinrichtung 22 für das Fehlen von Flanken erhalten wird. Wenn diese Anzahl einen vorgegebenen Wert erreicht, stoppen Einrichtungen GS-G7 den Betrieb des Phasenkomparators 1', bis eine neue Flanke gefunden wird.
- Gemäß dem voranstehend erwähnten Betrieb kann die Spannungsveränderung in dem VCO 5 so gesteuert werden, daß die Zeit, die zur Wiederherstellung des synchronen Zustands benötigt wird, sobald ein Manchester-Signal wieder empfangen wird, kürzer wird.
- In der Phasenregelungs-Schleifenschaltung mit dem dritten, vierten, fünften, sechsten, siebten, achten, neunten oder zehnten Merkmal dieser Erfindung wird dem Phasenkomparator 1 anstelle des empfangenen Signals "DATEN" ein Signal X'tal eingegeben, um die Spannungsveränderung in dem VCO 5, nämlich der Veränderung, die sich ergibt, wenn das Fehlen einer Mittenflanke mehrmals festgestellt wird, zu steuern. Das Signal X'tal weist die Frequenz auf, die das Ziel dieses Oszillators 5 ist. Infolge dessen ist die Oszillationsfrequenz in dem VCO 5 auf diejenige des Signals X'tal fixiert.
- In der Phasenregelungs-Schleifenschaltung mit dem dritten, vierten, fünften, sechsten, achten oder neunten Merkmal dieser Erfindung, wie in Fig. 11 gezeigt, erfaßt der Phasenkomparator 1' die Phasendifferenz zwischen dem empfangenen Datensignal "DATEN" und dem Taktsignal "Takt" von dem VCO 5. Eine Ladungspumpe 3 gibt eine Steuerspannung mit einer Größe entsprechend der erfaßten Phasendifferenz aus, um so ein Taktsignal "Takt" von dem VCO 5 zu erzeugen. Eine Fenstersignal-Erzeugungseinrichtung 13', die in dem Phasenkomparator 1' enthalten ist, erzeugt ein Signal Fenster", welches sich während dem ersten Viertel zu dem dritten Viertel jeder einzelnen Bit-Zeit öffnet. Eine Einrichtung 11 extrahiert eine Flanke eines empfangenen Datensignals "DATEN" whrend der Offen-Periode des Signals "Fenster". Gemäß diesem Ergebnis von der Einrichtung 11 findet die Einrichtung 22 heraus, ob eine Flanke existiert oder nicht. Wenn das Fehlen einer Flanke festgestellt wird, liefert die Einrichtung 23 an die Ladungspumpe 3 ein Signal "KORRIGIEREN", um den falschen Betrieb zu korrigieren. Zusätzlich berechnet der Zähler 25 für das Fehlen von Flanken die erfaßte Anzahl eines kontinuierlichen Fehlens von Flanken. Wenn diese Anzahl einen bestimmten Wert erreicht, schaltet die Wähleinrichtung 27 das Eingangssignal des Komparators 1' auf das Signal X'tal um, welches einen vorgegebenen Frequenzwert aufweist, bis eine neue Flanke gefunden wird.
- Infolge dessen kann die Spannungsveränderung in dem VCO 5 effektiv gesteuert werden, so daß die Zeit, die zur Wiederherstellung eines synchronen Zustands benötigt wird, sobald ein Manchester-Signal erneut empfangen wird, kürzer wird.
- Diese und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich näher aus der folgenden eingehenden Beschreibung der bevorzugten Ausführungsform im Zusammenhang mit den beiliegenden Zeichnungen.
- In den Zeichnungen zeigen:
- Fig. 1 ein Schaltbild, welches den Aufbau einer Phasenregelungs-Schleifenschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
- Fig. 2a ein Wellendiagramm, welches ein Manchester-Codesignal zeigt, das durch Kombinieren von Daten mit einem Taktsignal erhalten wird;
- Fig. 2b eine Ansicht, die eine Fenster-Periode zeigt, zur Erläuterung der Periode eines Fenstersignals und einer Mittenflanke in einer Bit-Zeit;
- Fig. 3 ein Schaltbild, welches den Aufbau des Phasenkomparators zeigt, der in der Phasenregelungs- Schleifenschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung enthalten ist;
- Fig. 4 ein Zeitablaufdiagramm zum Erläutern des Betriebs der Phasenregelungs-Schleifenschaltung gemäß der ersten Ausführungsform;
- Fig. 5 ein Schaltbild, welches den Aufbau eines Phasenkomparators zeigt, der in der Phasenregelungs- Schleifenschaltung gemäß der zweiten Ausführungsform der Erfindung enthalten ist;
- Fig. 6 ein Schaltbild, welches den Aufbau eines Phasenkomparators zeigt, der in der Phasenregelungs--
- Schleifenschaltung gemäß der dritten Ausführungsform der vorliegenden Erfindung enthalten ist;
- Fig. 7 ein Schaltbild, welches den Aufbau des Stromquellenteils und der Ladungspumpe zeigt, die in der Phasenregelungs-Schleifenschaltung gemäß der vierten Ausführungsform der vorliegenden Erfindung enthalten ist;
- Fig. 8 ein Schaltbild, welches den Aufbau einer Phasenregelungs-Schleifenschaltung gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
- Fig. 9 ein Schaltbild, welches den Aufbau eines Phasenkomparators zeigt, der in der Phasenregelungs- Schleifenschaltung der fünften Ausführungsform enthalten ist;
- Fig. 10a, 10b und 10c Zeitablaufdiagramme, die den Betrieb der Phasenregelungs-Schleifenschaltung der fünften Ausführungsform zeigen;
- Fig. 11 ein Schaltbild, welches den Aufbau einer Phasenregelungs-Schleifenschaltung gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt;
- Fig. 12 ein Schaltbild, welches den Aufbau des Phasenkomparators zeigt, der in der Phasenregelungs- Schleifenschaltung der sechsten Ausführungsform enthalten ist;
- Fig. 13a, 13b und 13c Zeitablaufdiagramme, die den Betrieb der Phasenregelungs-Schleifenschaltung der sechsten Ausführungsform zeigen;
- Fig. 14 ein Schaltbild, welches den Aufbau einer Phasenregelungs-Schleifenschaltung gemäß einem Stand der Technik der vorliegenden Erfindung zeigt;
- Fig. 15 ein Schaltbild, welches den Aufbau des Phasenkomparators und der Ladungspumpe der herkömmlichen Phasenregelungs-Schleifenschaltung zeigt; und
- Fig. 16 ein Zeitdiagramm zum Erläutern des Betriebs der herkömmlichen Phasenregelungs-Schleifenschaltung.
- Fig. 1 zeigt den Aufbau einer Phasenregelungs- Schleifenschaltung (PLL) gemäß der ersten Ausführungsform der vorliegenden Erfindung.
- Wie in dieser Figur dargestellt umfaßt die PLL-Schaltung dieser Ausführungsform: einen Phasenkomparator 1, der die Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches von einem spannungsgesteuerten Oszillator 5 erhalten wird, erfaßt; eine Ladungspumpe 3, die ein Steuersignal mit einer Größe entsprechend der erfaßten Phasendifferenz von dem Phasenkomparator 1 ausgibt; und den spannungsgesteuerten Oszillator (VCO) 5, der das Taktsignal im Ansprechen auf die Steuerspannung erzeugt.
- In Fig. 1 besteht ein Signal "DATEN" aus einem differentiellen Manchester-Code, der von einem Tokenring empfangen wird. Das Signal "2CLK" stellt ein Signal dar, welches in dem VCO 5 oszilliert und eine Frequenz aufweist, die zweimal so hoch wie die Taktkomponente ist, die in dem empfangenen Manchester-Code-Signal enthalten ist. Andererseits bezeichnet das Signal "Takt" die Taktkornponente, die in dem empfangenen Signal enthalten ist, nämlich die Komponente, die von der PLL-Schaltung dieser Ausführungsform extrahiert wird. Zur Verwendung bei einer tatsächlichen Anwendung gibt der VCO 5 ein Signal "2CLK" aus, welches eine zweimal so hohe Frequenz wie diejenige der Taktkomponente aufweist.
- Die Ladungspumpe 3 umfaßt die folgenden Einheiten: eine erste Stromquelle I2; eine zweite Stromquelle I3; eine dritte Stromquelle I1; einen ersten Schalter SW2, der mit der ersten Stromquelle I2 verbunden ist; einen zweiten Schalter SW3, der mit der zweiten Stromquelle I3 verbunden ist; einen dritten Schalter SW1, der mit der dritten Stromquelle I1 verbunden ist; und ein Tiefpaßfilter 21. Die erste Stromquelle I2 lädt diese Pumpe und die zweite Stromquelle 13 entlädt diese Pumpe. Andererseits lädt die dritte Stromquelle I1 diese Pumpe 3 auf, um den Betrag der Entladung durch die zweite Stromquelle 13 zu korrigieren.
- Fig. 3 zeigt den ausführlichen Aufbau des Phasenkomparators. Wie in dieser Figur gezeigt umfaßt der Phasenkomparator 1 die folgenden Merkmale: eine Fenstersignal-Erzeugungseinrichtung 13; eine Flankenextraktionseinrichtung 11; und eine Steuereinrichtung 15. Die Einrichtung 13 erzeugt ein Fenstersignal "Fenster'", welches sich während dem ersten Viertel zu dem dritten Viertel jeder Inforamtions-Bit-Zeit des empfangenen Datensignals "DATEN" öffnet. Die Einrichtung 11 extrahiert die Flanke des empfangenen Datensignals "DATEN" während der Offen-Periode des Fensters "Fenster'". Gemäß dem Ergebnis von der Einrichtung 11 findet die Steuereinrichtung 11 heraus, ob die Flanke existiert oder nicht, und verschiebt die Offen-Periode des Signals "Fenster'" um eine halbe Zeit.
- In Fig. 3 zeigen "AUFWARTS", "ABWARTS" und "KORRIGIEREN" die Steuersignale, die an die Schalter, die mit den Stromquellen der Ladungspumpe 3 verbunden sind, geliefert werden sollen. Das Signal "AUFWARTS" steuert den ersten Schalter SW2 der ersten Stromquelle I2. Ferner steuert das Signal "ABWARTS" den zweiten Schalter SW3 der zweiten Stromquelle I3 und das Signal "KORRIGIEREN" steuert den dritten Schalter SW1 der dritten Stromquelle I1.
- Die Flankenextraktionseinrichtung 11 empfängt das Datensignal "DATEN". Ein Flip-Flop Q1 erfaßt die Anstiegsflanke des Datensignals "DATEN" und ein Flip-Flop Q2 erfaßt die abfallende Flanke des Datensignals "DATEN". Diese Flip-Flops befinden sich in einem Rücksetzzustand während des inaktiven Zustands des Signals "Fenster", welches von dem nachstehend noch beschriebenen Gatter G2 erhalten wird. Deshalb extrahieren diese Flip-Flops nur die Mittenflanke des Datensignals "DATEN", nämlich der Flanke, die während einer Fenster-Periode erzeugt wird. Ein ODER-Gatter G1 mit zwei Eingängen ermittelt die logische Summe der Ausgänge von den Flip-Flops Q1 und Q2, wodurch ein Mittenflanken- Extraktionssignal DEdge erzeugt wird. Dieses Signal DEdge wird zu dem Steuersignal "AUFWÄRTS" zum Steuern der ersten Stromquelle I2.
- Die Fenstersignal-Erzeugungseinrichtung 13 empfängt ein Taktsignal "2CLK". Das Flip-Flop Q5 in dieser Einrichtung 13 teilt die abfallende Flanke des Taktsignals "2CLK" in zwei Teile, um dadurch ein Signal "Fenster'" zu erzeugen, welches von dem ersten Vierteln zu dem dritten Viertel einer Bit-Zeit aktiv ist.
- Andererseits invertiert in der Steuereinrichtung 15 ein NICHT-Gatter G3 das Mittenflanken-Extraktionssignal "DEdge" und sendet das sich ergebende Signal an das Flip-Flop Q3. Diese Flip-Flop Q3 tastet das Eingangssignal bei der Anstiegsflanke des Signals "Fenster" ab und erzeugt ein FehlendeFlanke-Signal "FehlendeFlanke", welches dafür vorgesehen ist um zu überprüfen, ob die Mittenflanke des empfangenen Datensignals "DATEN" an dem Ende der Fenster- Periode erfaßt worden ist oder nicht. Das FehlendeFlanke- Signal wird das Korrektursignal zum Steuern der dritten Stromquelle I1.
- Das Flip-Flop Q4 führt einen Umschalt-Betrieb durch die ansteigenden Flanken des FehlendeFlanke-Signals aus. Das Ausgangssignal "ANDERN" von dem Flip-Flop Q4 verschiebt die Fensterposition um eine halbe Bit-Zeit, wenn die Mittenflanke verloren geht. Das XOR-Gatter G2 führt einen Exklusiv-ODER- Betrieb zwischen dem Signal "ÄNDERN" und dem Signal "Fenster'" aus, wodurch ein Signal "Fenster" erzeugt wird. Mit anderen Worten invertiert das Gatter G2 ein Signal "Fenster'", welches durch Aufteilen der abfallenden Flanke des Taktsignals "2CLK" in zwei erhalten wird, bei jeder Erfassung des Fehlens einer Mittenflanke. Das Signal "Fenster'" wird periodisch in jeder Bit-Periode erzeugt. Deshalb weist die Invertierung des Signals "Fenster'" das gleiche Ergebnis wie die Halb-Bit-Verschiebung des Signals "Fenster'" auf.
- Das UND-Gatter G4 ermittelt das logische Produkt zwischen dem Signal "Fenster" und dem Taktsignal "2CLK", wodurch ein Mittenflanken-Vorhersagesignal "CEdge"erzeugt wird, welches von der Hälfte bis zu dem dritten Viertel einer Bit-Zeit aktiv bleibt. Dieses Signal "CEdge" wird ein Signal "ABWÄRTS" zum Steuern der zweiten Stromquelle I3.
- Das Flip-Flop Q3, welches das Signal "FehlendeFlanke" erzeugt, wird durch das Mittenflanken-Vorhersagesignal "CEdge" zurückgesetzt. Mit anderen Worten, es wird bei der Halb-Bit-Zeit der Fenster-Periode zurückgesetzt, die sich unmittelbar nach der Halb-Bit-Verschiebung des Signals "Fenster" durch Invertieren des Signals "Ändern" ergibt. Infolge dessen kommt die Impulsbreite des Signals "KORRIGIEREN", welches die dritte Stromquelle I1 steuert, in eine Viertel-Bit-Zeit.
- Fig. 4 ist ein Zeitablaufdiagramm zum Erläutern des Betriebs der Schaltung dieser Ausführungsform.
- Wie dargestellt steigt das Signal "Fenster" synchron zu der abfallenden Flanke des Signals "2CLK" an. Das Mittenflanken- Extraktionssignal "DEdge" wird durch eine Flanke eines empfangenen Datensignals "DATEN" gesetzt, welches während dem aktiven Zustand des Signals "Fenster" ansteigt. Andererseits extrahiert ein Mittenflanken-Vorhersagesignal "CEdge" das Taktsignal "2CLK", welches während dem aktiven Zustand des Signals "Fenster" ansteigt. Das Mittenflanken- Extraktionssignal "DEdge" und das Mittenflanken- Vorhersagesignal "CEdge" kommen jeweils in ein Steuersignal "AUFWÄRTS" und "ABWÄRTS" (wobei jedes von diesen zurückgesetzt wird, wenn das Signal "Fenster" inaktiv wird.
- Wenn ein Offset (Verschiebung) zwischen den Setz-Zeiten der Steuersignale "AUFWÄRTS" und "ABWÄRTS" vorhanden ist, wird ein Lade- oder Entladestrom "Strom" für die Ladungspumpe 3 im Ansprechen auf den Offset erzeugt. Im Fall, daß das Steuersignal "AUFWÄRTS" zuerst gesetzt wird, wird die erste Stromquelle I2 zuerst zum Erzeugen eines Ladestrorns für die Ladepumpe 3 angesteuert. Dann wird die zweite Stromquelle I3 zum Entladen der Pumpe 3 angesteuert. Infolge dessen werden die Lade- und Entladeströme von der Stromquelle I2 und I3 ausgeglichen und kein Strom fließt in die Ladungspumpe 3 hinein oder daraus heraus. Wenn im Gegensatz dazu das Steuersignal "ABWÄRTS" zuerst gesetzt wird, wird die Stromquelle I3 zum Entladen der Pumpe 3 angesteuert, bis die erste Stromquelle I2 angesteuert wird.
- Wenn das Mittenflanken-Extraktionssignal "DEdge" nicht während der Fenster-Periode gesetzt wird, wird das FehlendeFlanke-Signal "FehlendeFlanke" an der abfallenden Flanke des Fenstersignals gesetzt, wodurch eine Invertierung des Signals "ÄNDERN" zugelassen wird. Infolge dieser Invertierung verschiebt sich die Fensterposition um ein halbes Bit, wodurch eine neue Fenster-Periode erzeugt wird. Das FehlendeFlanke-Signal wird durch das Mittenflanken- Vorhersagesignal "CEdge", welches während der neuen Fenster- Periode erzeugt wird, zurückgesetzt.
- Wenn das FehlendeFlanke-Signal auftritt, wird das Steuersignal KORRIGIEREN" nach der Erzeugung des Steuersignals "ABWÄRTS" erzeugt und somit wird der Entladestrom, der von der zweiten Stromquelle I3 verursacht wird, mit dem Strom, der sich von der dritten Stromquelle I1 ergibt, kompensiert. Das Signal "Strom" enthält Lade- und Entladeimpulse, wobei jeder von diesen den gleichen Strombetrag aufweist und successive auftritt, wie in Fig. 4 gezeigt.
- Als nächstes wird unter Bezugnahme auf die Figur 5 die zweite Ausführungsform der vorliegenden Erfindung beschrieben. In dieser Figur ist der Aufbau des Phasenkomparators 1 der PLL- Schaltung gemäß der zweiten Ausführungsform gezeigt. Zusätzlich zu dem Aufbau der PLL-Schaltung gemäß der ersten Ausführungsform sind die Flip-Flops Q6 und Q7 ferner in dieser Ausführungsform vorgesehen, um so ein Mittenflanken- Extraktionssignal "Flanke" und ein Mittenflanken- Vorhersagesignal "Flanke" zu empfangen, wie in der Figur gezeigt.
- In der ersten Ausführungsform werden die Signale "P" und "OWN", die die erste Stromquelle I2 und die zweite Stromquelle I3 steuern, beide an dem Ende einer Fenster- Periode zurückgesetzt. In diesem Fall wird jedoch genaugenommen ein Mittenflanken-Vorhersagesignal "Flanke" etwas früher als das Mittenflanken-Extraktionssignal "Flanke" zurückgesetzt. Dies liegt daran, daß das Mittenflanken- Extraktionssignal "Flanke" nur eine von dem UND-Gatter G4 verursachte Verzögerung enthält.
- Beide Stromquellen I2 und I3 sollten gleichzeitig von (ein, ein) auf (aus, aus) umgeschaltet werden. In dieser Ausführungsform werden die Flip-Flops Q6 und Q7 gleichzeitig unter Verwendung des inaktiven Zustands des Signals "Fenster" zurückgesetzt.
- Als nächstes wird die dritte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Fig. 6 erläutert. In dieser Figur ist der Aufbau des Phasenkomparators 1, der in einer Phasenregelungs-Schleifenschaltung eingebunden ist, gemäß der dritten Ansführungsform gezeigt. In den ersten und zweiten Ausführungsformen wird die Ausgangsfrequenz des VCOs 5 so eingestellt, daß sie zweimal so hoch wie diejenige des in dem Datensignal "DATEN" enthaltenen Taktsignals ist. Jedoch wird in der PLL-Schaltung der dritten Ausführungsform die Ausgangsfrequenz von VCO 5 so eingestellt, daß sie viermal so hoch wie diejenige des in dem Datensignal "DATEN" enthaltenen Taktsignals ist. Anders ausgedrückt, das Ausgangssignal von dem VCO 5 weist eine Frequenz 4CLK auf.
- Das Fenstersignal "Fenster" bleibt während des ersten Viertels zu dem vierten Viertel einer Bit-Zeit aktiv. Dieses Signal wird durch Teilen der abfallenden Flanke des Taktsignals 2CLK' in zwei mit dem Flip-Flop Q5 erzeugt. Wenn das Taktsignal "2CLK" direkt von dem VCO 5 erzeugt wird, wie in den ersten und zweiten Ausführungsformen beschrieben, muß das Tastverhältnis des VCO 5 genau 50% sein. Ansonsten wird sich die Fensterposition verschieben. Um dieses unrichtige Verhalten zu verhindern, wird das Taktsignal 4CLK von dem VCO 5 erzeugt und es wird dann durch das Flip-Flop Q8 durch zwei geteilt, um das Taktsignal "2CLK" zu erzeugen. Somit kann ein Taktsignal "2CLK" mit 50% eines genauen Tastverhältnisses erhalten werden.
- Als nächstes wird die vierte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Fig. 7 erläutert. In dieser Figur ist der Aufbau von Stromquellen in der Ladungspumpe 5, die in der Phasenregelungs-Schleifenschaltung enthalten ist, gemäß der vierten Ausführungsform gezeigt. Die PLL-Schaltung dieser Ausführungsform ist aufgebaut, indem die Stromquellen der ersten, zweiten und dritten Ausführungsformen durch die in Fig. 7 gezeigten ersetzt werden.
- Es ist sehr schwierig, die Charakteristiken der Lade- Stromquelle mit denjenigen der Entlade-Stromquelle genau in Übereinstimmung zu bringen, und zwar wegen technischer Gründe. Deshalb sind in dieser Ausführungsform alle Stromquellen, I4, I5 und I6 durch Entlade-Stromquellen gebildet. Unter Verwendung einer Stronspiegel-Schaltung, die aus Transistoren J1 und J2 aufgebaut ist, werden die Stromquellen I4 und I5 als Lade-Stromquellen betrieben. Wenn ein Strom, der von der Entlade-Stromquelle I4 oder I5 erzeugt wird, die jeweils im wesentlichen als Lade-Stromquellen arbeiten sollen, durch den Transistor J1 fließt, wird ein anderer Strom mit der gleichen Stromgröße auf der Seite des Transistors J2 fließen. Dieser Strom fließt in die Ladepumpe 3 als ein Ladestrom und somit arbeiten die Schalter SW4 und SW5 als Betriebsschalter zum Steuern der Lade-Stromquellen I4 und I5.
- Wie voranstehend erläutert erfaßt in der ersten, zweiten, dritten oder vierten Ausführungsform der Phasenkomparator 1 die Phasendifferenz zwischen der Mittenkante, die sich wenigstens einmal an der gleichen Position in einer Signalwelle entsprechend einem Ein-Bit-Datenwert eines Manchester-Code-Signals ergibt, und der Flanke in einem Signal, welches von dem VCO 5 in der PLL erzeugt wird. Dann erzeugt eine Ladungspumpe 3 einen Strom mit einer Größe entsprechend der Phasendifferenz, um so die Eingangsspannung für den VCO 5 zu steuern.
- In einem Tokenring-Netz werden Signale mit keiner Mittenflanke als ein Start-Abgrenzungssignal SD und ein Beendigungs-Abgrenzungssignal ED verwendet, wobei jedes von diesen den Start oder das Ende eines Rahmens anzeigt. Selbst wenn die PLL-Schaltung Signale mit keiner Mittenflanke empfängt, muß deshalb diese Schaltung diese Signale verfolgen. In dieser Erfindung erfaßt der Phasenkomparator 1 das Fehlen einer Mittenflanke und korrigiert den Betrieb der Ladungspumpe 3 gemäß dem erfaßten Ergebnis.
- Um eine neue Station in ein Tokenring-Netz einzuschleifen, oder um eine Station aus dem Ring herauszutrennen, wird ein Relay-Schalter zum Schalten einer Schaltung verwendet, die die Station mit dem Ring verbindet. In diesem Fall ergibt sich während einer Periode, in der der Relay-Schalter ein- oder ausschaltet, kein Signal auf dem Ring für eine bestimmte Periode.
- In der ersten, zweiten, dritten und vierten Ausführungsform wird das Fehlen einer Mittenflanke während der Periode, in der kein Signal "DATEN" gefunden wird, kontinuierlich erfaßt. Die Ladungspumpe 3 wiederholt deshalb den Kompensationsbetrieb, der oben erläutert wurde. Wegen dieses Betriebs verändert sich jedoch die akkumulierte Spannung in dem Schleifenfilter, welches mit der Ladungspumpe 3 verbunden ist, allmählich. Sobald ein empfangenes Signal "DATEN" wieder gefunden wird, ist es infolge dessen für diese PLL-Schaltung schwierig, den synchronen Zustand wiederherzustellen.
- In den fünften und sechsten Ausführungsformen, die nachstehend beschrieben werden, werden neue Ansätze zur Beseitigung des voranstehend erwähnten Problems angewendet. In der Realität stoppt ein Ansatz den Betrieb des Phasenkomparators 1 selbst, um das Laden oder Entladen für das Schleifenfilter durch die Ladungspumpe 3 zu beenden, um so die Spannungsveränderung zu steuern. Ein anderer Ansatz verwendet ein Taktsignal, dessen Oszillationsfrequenz gewählt wird, um die Zielfrequenz dieser PLL-Schaltung zu sein. An Stelle des empfangenen Datensignals "DATEN" wird dem Phasenkomparator 1 dieses Taktsignal eingegeben, um so die Oszillationsfrequenz des VCO 5 auf den Zielwert zu fixieren.
- In Fig. 8 ist der Aufbau einer PLL-Schaltung gemäß der fünften Ausführungsform der vorliegenden Erfindung gezeigt.
- Wie in dieser Figur gezeigt, umfaßt die PLL-Schaltung dieser Ausführungsform folgende Komponenten: einen Phasenkomparator 1' zum Erfassen der Phasendifferenz zwischen dem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches von dem VCO 5 erhalten wird; eine Ladungspumpe 3 zum Ausgeben einer Steuerspannung mit einer Größe entsprechend der Phasendifferenz, die von dem Phasenkomparator 1' erfaßt wird; und einen VCO 5 zum Erzeugen eines Taktsignals "Takt" gemäß der Steuerspannung.
- In dieser Ausführungsform besteht ein Signal "DATEN" aus einem differentiellen Manchester-Code und der VCO 5 gibt ein Signal "2CLK" aus, welches eine zweimal so große Frequenz wie diejenige der Bit-Geschwindigkeit des empfangenen Datensignals "DATEN" aufweist. Die Ladungspumpe 3 weist den gleichen Aufbau wie derjenige der ersten Ausführungsform auf.
- In Fig. 9 ist der Schaltungsaufbau des Phasenkomparators 1' gemäß dieser Ausführungsform gezeigt.
- Wie in dieser Ausführungsform gezeigt, umfaßt der Phasenkomparator 1' die folgenden Einheiten: eine Einrichtung 13' zum Erzeugen eines Signals "Fenster", welches sich während einer bestimmten Periode von jeder einzelnen Informations-Bit-Zeit eines empfangenen Datensignals "DATEN" öffnet; eine Einrichtung 11 zum Extrahieren einer Flanke eines empfangenen Datensignals "DATEN" während der Offen- Periode des Signals "Fenster"; eine Einrichtung 22 zum Erfassen, ob eine Flanke ansteigt oder nicht, nämlich gemäß dem Ergebnis von der Flanken-Extraktionseinrichtung 11; eine Kompensationsirnpuls-Erzeugungseinrichtung 23, um an die Ladungspumpe 3 ein Signal zum Korrigieren ihres falschen Betriebs zu liefern; einen Zähler 25 für das Fehlen von Flanken, zum Berechnen der Erfassungsanzahl eines kontinuierlichen Fehlens einer Mittenflanke, was von der Einrichtung 22 erfaßt wird; und eine Stop-Einrichtung G5 - G7 zum Beenden des Betriebs des Phasenkomparators 1', wenn der Zählwert in dem Zähler 25 einen bestimmten Wert erreicht, bis eine neue Flanke erfaßt wird. In Fig. 9 sind die Erfassungseinrichtung 22 für das Fehlen von Flanken und die Kompensationsimpuls-Erzeugungseinrichtung 23 in einer Steuereinrichtung 21 kombiniert.
- In der Fenstersignal-Erzeugungseinrichtung 13' gibt ein T-Typ Flip-Flop Q5 ein Signal "Fenster" aus, welches an der Bit- Zeit des ersten Viertels und der Bit-Zeit des dritten Viertels invertiert ist. Soweit erforderlich wird dieses Signal "Fenster'" logisch invertiert, um ein Signal "Fenster" zu werden.
- In der Flanken-Extraktionseinrichtung 11 extrahiert ein D-Typ Flip-Flops Q1 und Q2 die ansteigenden und fallenden Flanken des Datensignals "DATEN" während einer Fenster-Periode. Der Ausgang dieser Flip-Flop Q1 und Q2 werden einem ODER-Gatter G1 mit zwei Eingängen eingegeben, um so ein Mittenflanken- Extraktionssignal "DEdge" zu erhalten. Dieses Signal "DEdge" kommt in einen nachstehend noch beschriebenen UND-Gatter G5 mit zwei Eingängen an und wird ein Steuersignal "AUFWÄRTS" zum Steuern einer Lade-Stromquelle I2.
- Das UND-Gatter G4 mit zwei Eingängen erfaßt die Anstiegsflanke des Taktsignals "2CLK", welches während einer Fenster-Periode ansteigt, um so ein Mittenflanken- Vorhersagesignal "CEdge" zu erzeugen. Dieses Signal "CEdge" tritt in ein UND-Gatter G7 mit zwei Eingängen, welches nachstehend beschrieben wird, ein und wird ein Steuersignal "ABWÄRTS" zum Steuern einer Entlade-Stromquelle I3.
- Das NICHT-Gatter G3 und das D-Typ Flip-Flop Q3 in der Einrichtung 22 und 23 (Steuereinrichtung 21) erzeugt ein FehlendeFlanke-Signal "FehlendeFlanke", welches anzeigt, daß in dem Datensignal "DATEN" an dem Ende der Fenster-Periode keine Flanke vorhanden ist, daß heißt, das Fehlen einer Mittenflanke. Nachdem es durch das UND-Gatter G6 mit zwei Eingängen, welches nachstehend noch erläutert wird, läuft, wird dieses Signal ein Steuersignal "KORRIGIEREN", welches den Kompensationsbetrieb der Korrektur-Stromquelle I1 steuert.
- Das T-Typ Flip-Flop Q4 liefert ein invertiertes FehlendeFlanke-Signal "FehlendeFlanke" an das XOR-Gatter G2. Somit wird das voranstehend erwähnte Signal "Fenster" invertiert, um so die aktive Periode des Fenstersignals um eine halbe Bit-Zeit zu verschieben.
- Indem ihm ein FehlendeFlanke-Signal "FehlendeFlanke" eingegeben wird, berechnet der Zähler Q21 bei fehlendem Flankenzähler 25 die Erfassungsanzahl des Fehlens einer Mittenflanke in den Datensignalen "DATEN". Wenn die berechnete Anzahl einen vorgegebenen Wert erreicht, wird ein Stop-Signal "STOP" aktiv.
- Wenn das Signal "STOP" in einen aktiven Zustand kommt, stoppt eine Einrichtung GS - G7, die aus UND-Gattern mit zwei Eingängen besteht, eine Zuführung eines Mittenflanken- Extraktionssignals "DEdge" (Steuersignal "AUFWÄRTS") eines FehlendeFlanke-Signals "FehlendeFlanke" (Steuersignal "KORRIGIEREN") und einer Mittenflanken-Vorhersagesignal "CEdge" (Steuersignal "ABWÄRTS") an die Ladungspumpe. Diese Bedingung wird nicht gelöscht, bis eine neue Flanke extrahiert wird, das heißt, außer ein neues Mittenflanken- Extraktionssignal "DEdge" kommt in einen aktiven Zustand.
- Fig. 10 ist Zeitablaufdiagramm zum Erläutern des Betriebs dieser Ausführungsform Fig. 10a zeigt, wie ein Steuersignal "KORRIGIEREN" erzeugtwird, um den falschen Betrieb einer Ladungspumpe 3 aufgrund des Fehlens der Mittenflanke in einer Fensterperiode zu korrigieren. Die Fig. lob zeigt, wie die berechnete Anzahl des Zählers 25 den vorgegebenen Wert erreicht, um so das Signal "STOP" zu setzen, um aktiv zu sein und somit die Zuführung von verschiedenen Steuersignalen für die Ladungspumpe.zu stoppen. Fig. 10c zeigt, wie eine neue Flanke extrahiert wird, um so ein Signal "STOP" in einen nicht-aktiven Zustand zu setzen und somit die Zuführung von verschiedenen Signalen für die Ladungspumpe erneut zu starten.
- In dieser Ausführungsform erzeugen die erste Stromquelle I2, die zweite Stromquelle I3 und die dritte Stromquelle I1 in der Ladungspumpe 3 Entlade-Ströme "Strom". In den Fig. 10a, 10b und 10c zeigt die fette Linie an, daß kein Strom kommt und geht, da die Ströme von der Lade-Stromquelle I2 und der Entlade-Stromquelle I3 zueinander kompensiert sind.
- Als nächstes wird die sechste Ausführungsform dieser Erfindung unter Bezugnahme auf Fig. 11 erläutert, die den Aufbau einer PLL-Schaltung dieser Ausführungsform zeigt.
- Wie in dieser Figur gezeigt, umfaßt die PLL-Schaltung dieser Ausführungsform die folgenden Einheiten: einen Phasenkomparator 1'' zum Erfassen der Phasendifferenz zwischen einem empfangenen Datensignal "DATEN" und einem Taktsignal "Takt", welches von dem VCO 5 erhalten wird; eine Ladungspumpe 3 zum Ausgeben einer Steuerspannung mit einer Größe entsprechend der Phasendifferenz, die von dem Phasenkomparator 1'' erfaßt wird; und einen VCO 5 zum Erzeugen eines Taktsignals "Takt" gemäß der Steuerspannung.
- In dieser Ausführungsform ist ein Signal "DATEN" ein differentielles Manchester-Code-Signal, welches von einem Tokenring empfangen wird. Ferner weist ein Signal "2CLK" eine Oszillationsfrequenz auf, die zweimal so hoch wie die Bit- Geschwindigkeit eines empfangenen Datensignals "DATEN" ist und wird von dem VCO 5 erhalten. Eine Ladungspumpe 3 besitzt den gleichen Aufbau wie derjenige der ersten Ausführungsform.
- In Fig. 12 ist der Schaltungsaufbau des Phasenkomparators 1'' gemäß dieser Ausführungsform gezeigt.
- Wie in dieser Figur gezeigt umfaßt der Phasenkomparator 1'' die folgenden Einheiten: eine Fenstersignal- Erzeugungseinrichtung 13 zum Erzeugen eines Signals "Fenster", welches sich für eine gewisse Periode bei jeder Informations-Bit-Zeit eines empfangenen Datensignals "DATEN" öffnet; eine Flanken-Extraktionseinrichtung 11 zum Erfassen der Flanke des empfangenen Datensignals "DATEN" während der Offen-Periode des Signals "Fenster"; Eine Erfassungs- Einrichtung 22 für fehlende Flanken, zum Herausfinden, ob die Flanke ansteigt oder nicht, nämlich gemäß dem Ergebnis der Einrichtung 11; eine Kompensationsimpuls- Erzeugungseinrichtung 23 zum Ausgeben eines Signals, welches zum Korrigieren des falschen Betriebs einer Ladungspumpe 3 vorgesehen ist, wenn ein Fehlen einer Flanke durch die Einrichtung 22 erfaßt wird; einen Zähler 25 zum Berechnen der Erfassungsanzahl eines kontinuierlichen Fehlens der Flanke, was von der Einrichtung 22 erfaßt wird; und eine Wähleinrichtung 27 zum Ändern des Eingangssignals des Phasenkomparators 1'' mit einem Signal X'tal, welches einen vorgegebenen Frequenzwert aufweist, wenn der Wert in dem Zähler 25 einen vorgegebenen Wert erreicht und bis eine neue Flanke erfaßt wird. In Fig. 12 sind die Einrichtung 22 und die Einrichtung 23 vereint und als eine Steuereinrichtung 21 dargestellt.
- Die Betriebsvorgänge der Fenstersignal-Erzeugungseinrichtung 13', der Flanken-Extraktionseinrichtung 11, des UND-Gatters G4 mit zwei Eingängen, der Erfassungseinrichtung 22 für fehlende Flanken, der Kompensationsinpuls- Erzeugungseinrichtung 23 und dem Zähler 25 für das Fehlen von Flanken sind die gleichen wie diejenigen in der fünften Ausführungsform.
- Das D-Typ Flip-Flop Q9 erfaßt die ansteigende Flanke eines Signals X'tal, welches während einer Fenster-Periode ansteigt, und erzeugt ein Signal, welches während der Fenster-Periode aktiv ist.
- Wenn der Wert in dem Zähler Q21 den vorgegebenen Wert erreicht und somit ein Signal "STOP" in einen aktiven Zustand gesetzt wird, schaltet der Datenwähler Q23 mit zwei Eingängen in der Wähleinrichtung 27 ein Steuersignal "AUFWÄRTS", welches an die Stromquelle 12 geliefert wird, anstelle auf das Datensignal "DATEN" auf das andere Signal um, welches von der Mittenflanke des Signals X'tal extrahiert wird.
- Wenn der Wert in dem Zähler Q21 den vorgegebenen Wert erreicht und somit ein Signal "STOP" in einen aktiven Zustand gesetzt wird, liefert das UND-Gatter G8 mit zwei Eingängen ein Steuersignal "KORRIGIEREN" nicht mehr an die Stromquelle I1, um so den Kompensationsbetrieb aufzuheben. Wenn zusätzlich ein Signal "STOP" in einen aktiven Zustand gesetzt wird, verhindert ein T-Typ Flip-Flop Q4, daß sich die Fenster-Periode verschiebt.
- In Fig. 13 sind Zeitablaufdiagramme gezeigt, um den Betrieb dieser Ausführungsform zu erläutern. Insbesondere zeigt Fig. 13a, wie ein Steuersignal "KORRIGIEREN" erzeugt wird, um den falschen Betrieb der Ladungspumpe 3 zu kompensieren, nachdem das Fehlen einer Mittenflanke in einer Fenster-Periode erfaßt worden ist. Fig. 13b zeigt, wie der Wert des Zählers 25 den vorgegebenen Wert erreicht, ein Signal "STOP" in einen aktiven Zustand gebracht wird, ein Steuersignal "AUFWÄRTS" auf Grundlage der aus dem Signal X'tal erfaßten Mittenflanke erzeugt wird, die Zuführung des Signals "KORRIGIEREN" von der Stromquelle I1 gestoppt wird und somit keine Verschiebung auf die Fenster-Periode angewendet wird. Ferner zeigt Fig. 13c, wie eine neue Flanke aus dem Datensignal "DATEN" erfaßt wird, ein Signal "STOP" in einen nicht-aktiven Zustand gesetzt wird und somit die PLL-Schaltung den ursprünglichen Stand wiederherstellt.
- In der gleichen Weise wie bei der ersten Ausführungsform kann die zweite, dritte und vierte Ausführungsform auf die fünften und sechsten Ausführungsformen angewendet werden.
- Zusammengefaßt wird gemäß der PLL-Schaltung mit dem ersten, vierten, fünften, sechsten, achten, neunten oder zehnten Merkmal ein Fenstersignal, welches sich während des ersten Viertels bis zu dem dritten Viertel jeder einzelnen Inforarntions-Bit-Zeit von empfangenen Daten öffnet, durch einen Phasenkomparator erzeugt. Eine Flanken- Extraktionseinrichtung findet die Existenz einer Flanke in dem empfangenen Datensignal während der Offen-Periode des Fensters heraus. Infolge dessen kann eine Flanke, die während dem ersten bis zu dem dritten Viertel einer Bit-Zeit existiert, als eine Mittenflanke erfaßt werden, selbst wenn sie ein Phasen-Jitter aufweist, welches sich in der Fensterperiode ergibt, das heißt von dem ersten bis zu dem dritten Viertel einer Bit-Zeit. Wenn eine derartige Mittenflanke nicht in der Fenster-Periode existiert und ein Phasenvergleich nicht ausgeführt werden kann, erfaßt eine Steuereinrichtung das Fehlen einer Mittenflanke gemäß dem Ergebnis von der Flanken-Erfassungseinrichtung und verschiebt die Fensterposition um die Zeit eines halben Bits, um so eine neue Mittenflanken-Extraktion auszuführen. Somit kann in einem Tokenring-Netz unter Verwendung eines differentiellen Manchester-Codes und in verschiedenen LANs unter Verwendung eines Manchester-Codes diese Erfindung eine PLL-Schaltung bereitstellen, die einen synchronen Zustand wiederherstellen kann, ohne eine Bit-Verschiebung zu verursachen, selbst wenn eine Mittenflanke verloren ist.
- Für den Fall, daß keine Mittenflanke während der Fenster- Periode gefunden wird, erzeugt die dritte Stromquelle in einer Ladungspumpe einen Lade-Strom zum Kompensieren einer Entladung, gemäß dem erfaßten Ergebnis von der Flanken- Extraktionseinrichtung. Ferner werden der erste Schalter, der mit der ersten Stromquelle verbunden ist, und der zweite Schalter, der mit der zweiten Stromquelle verbunden ist, gesteuert, um (aus, aus), (ein, aus), (ein, ein) und (aus, aus) und wiederum (aus, aus), (aus, ein), (ein, aus) und (aus, aus) zu sein. Infolge dessen wird die 'Ein'-Periode jedes Schalters länger, wodurch der Betrieb der Stromquellen stabilisiert wird. Ferner werden für den Fall, daß die zwei Stromquellen zum Laden und Entladen sich beide in einem Ein- Zustand befinden, der Einfluß und Ausfluß von Strömen für die Ladungspumpe so eingerichtet, daß der Gleichgewichtszustand erreicht wird. Somit wird in der gleichen Weise wie für den Fall, bei dem beide Schalter sich in einem Aus-Zustand befinden, die Ladungspumpe so gesteuert, so daß sie keine Ladungserhöhung oder Verringerung aufweist. Somit kann diese Erfindung eine PLL-Schaltung mit einer stabilen Nachfolgegeschwindigkeit für alle Datenmuster bereitstellen.
- Wenn zusätzlich das Fehlen einer Mittenflanke kontinuierlich erfaßt wird, stoppt die PLL-Schaltung mit dem zweiten, vierten, fünften, sechsten, achten, neunten oder zehnten Merkmal den Betrieb des Phasenkomparators selbst, um so das Schleifenfilter durch die Ladungspumpe nicht zu laden oder zu entladen. Infolge dessen kann die Spannungsveränderung in dem spannungsgesteuerten Oszillator effektiv gesteuert werden.
- Somit stellt diese Erfindung eine PLL-Schaltung bereit, die die Zeit verringern kann, die zur Wiederherstellung eines synchronen Zustands benötigt wird, sobald ein Manchester- Signal erneut empfangen wird.
- Wenn das Fehlen einer Mittenkante kontinuierlich erfaßt wird, fixiert noch zusätzlich die PLL-Schaltung mit dem dritten, vierten, fünften, sechsten, siebten, achten, neunten oder zehnten Merkmal die Oszillationsfrequenz des spannungsgesteuerten Oszillators auf seinen Zielwert, indem ein Taktsignal mit der Zielfrequenz dem Phasenkomparator als ein empfangenes Datensignal eingegeben wird. Infolge dessen kann die Spannungsveränderung in dem spannungsgesteuerten Oszillator effektiv gesteuert werden. Somit stellt diese Erfindung eine PLL-Schaltung bereit, die die Zeit, die zur Wiederherstellung des synchronen Zustands benötigt wird, sobald ein Manchester-Signal erneut empfangen wird, verringern kann.
Claims (10)
1. Phasenregelungs-Schleifenschaltung, umfassend:
- eine Phasenkomparator (1, 1', 1'') zum Erfassen der
Phasendifferenz zwischen einem empfangenen Datensignal
und einem Taktsignal, welches von einem
spannungsgesteuerten Oszillator (5) erhalten wird;
- eine Ladungspumpe (3) zum Ausgeben einer
Steuerspannung mit einer Größe entsprechend der
Phasendifferenz, die von dem Phasenkomparator erfaßt
wird; und
- den spannungsgesteuerten Oszillator (5) zum Erzeugen
des Taktsignals gemäß der Steuerspannung;
wobei der Phasenkomparator (1, 1', 1'') umfaßt:
- eine Einrichtung (13, 13') zum Erzeugen eines
Fenstersignals, welches sich während einer gewissen
Periode von jedem einzelnen Informations-Bit des
Datensignals öffnet;
- eine Einrichtung (11) zum Extrahieren einer Flanke des
Datensignals während der Offen-Periode des
Fenstersignals;
- eine Einrichtung (15, 22) zum Erfassen, ob eine Flanke
vorhanden ist oder nicht, gemäß dem erfaßten Ergebnis
der Flanken-Extraktionseinrichtung (11); und
- eine Einrichtung (15, 23) zum Erzeugen eines
Impulssignals, welches den falschen Betrieb der
Ladungspumpe (3) kompensiert, wenn das Fehlen der
Mittenflanke von der Erfassungseinrichtung für das
Fehlen von Flanken erfaßt wird.
2. Phasenregelungs-Schleifenschaltung nach Anspruch 1,
wobei der Phasenkomparator (1') umfaßt:
- einen Zähler (25) für das Fehlen von Flanken zum
Berechnen der Anzahl eines kontinuierlichen Fehlens
von Flanken, was von der Erfassungseinrichtung (22)
für das Fehlen von Flanken erfaßt wird;
- eine Einrichtung (G5-G7) zum Stoppen des Betriebs
dieses Phasenkomparators, wenn der Wert in dem Zähler
25 einen bestimmten Wert erreicht und bis eine neue
Flanke gefunden wird.
3. Phasenregelungs-Schleifenschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß der Phasenkomparator (1'')
umfaßt:
- eihen Zähler (25) für das Fehlen von Flanken zum
Berechnen der Anzahl eines kontinuierlichen Fehlens
von Flanken, was von der Erfassungseinrichtung (22)
für das Fehlen von Flanken erfaßt wird;
- eine Wähleinrichtung (27) zum Umschalten des
Eingangssignals dieses Phasenkomparators auf ein
Signal mit einer vorgegebenen Oszillationsfrequenz.
4. Phasenregelungs-Schleifenschaltung nach Anspruch 1, 2
oder 3, wobei die OFEN-Periode des Fenstersignals von
dem ersten bis zu dem dritten Viertel jedes einzelnen
Informations-Bits des empfangenen Datensignals ist.
5. Phasenregelungs-Schleifenschaltung nach Anspruch 2, 3
oder 4, dadurch gekennzeichnet, daß die Phasenregelungs-
Schleifenschaltung die Mittenflanke erfaßt, indem eine
Offen-Periode in dem Fenstersignal gesetzt wird.
6. Phasenregelungs-Schleifenschaltung nach Anspruch 1, 2,
3, 4 oder 5, dadurch gekennzeichnet, daß die
Phasenregelungs-Schleifenschaltung eine
Steuereinrichtung (15) aufweist, die erfaßt, ob eine
Flanke auftritt oder nicht, gemäß dem Ergebnis von der
Flanken-Extraktionseinrichtung, und die Offen-Periode
des Fenstersignals um eine halbe Zeit eines Bits
verschiebt.
7. Phasenregelungs-Schleifenschaltung nach Anspruch 3, 4, 5
oder 6, dadurch gekennzeichnet, daß die Phasenregelungs-
Schleifenschaltung eine Stop-Einrichtung (Q23, Q21, G8,
Q4) aufweist, die eine Ausgabe von Signalen von einer
Impuls-Erzeugungseinrichtung zum Kompensieren des
falschen Betriebs stoppt und das Verschieben der Offen-
Periode des Fenstersignals um eine halbe Zeit eines Bits
stoppt.
8. Phasenregelungs-Schleifenschaltung nach Anspruch 1, 2,
3, 4, 5, 6 oder 7, wobei die Ladungspumpe (3) aufweist:
eine erste Stromquelle (I2) zum Laden dieser Pumpe, eine
zweite Stromquelle (I3), zum Entladen dieser Pumpe, und
eine dritte Stromquelle (I1) zum Korrigieren des
Entladestroms durch die zweite Stromquelle gemäß dem
erfaßten Ergebnis von der Flanken-Extraktionseinrichtung
(11).
9. Phasenregelungs-Schleifenschaltung nach Anspruch 1, 2,
3, 4, 5, 6, 7 oder 8, dadurch gekennzeichnet, daß die
Ladungspumpe aufweist: einen ersten Schalter (SW2), der
mit der ersten Stromquelle (I2) verbunden ist, und einen
zweiten Schalter (SW3), der mit der zweiten Stromquelle
(I3) verbunden ist, und daß diese Schalter gesteuert
werden, um aus/aus, ein/aus, ein/ein und aus/aus oder
wiederum aus/aus, aus/ein, ein/ein und aus/aus zu sein.
10. Phasenregelungs-Schleifenschaltung nach Anspruch 1, 2,
3, 4, 5, 6, 7, 8 oder 9, dadurch gekennzeichnet, daß das
empfangene Datensignal aus einem differentiellen
Manchester-Code aufgebaut ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10787792 | 1992-04-27 | ||
JP5089861A JP2854777B2 (ja) | 1992-04-27 | 1993-04-16 | 位相同期ループ回路と信号抽出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69307581D1 DE69307581D1 (de) | 1997-03-06 |
DE69307581T2 true DE69307581T2 (de) | 1997-06-12 |
Family
ID=26431257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69307581T Expired - Fee Related DE69307581T2 (de) | 1992-04-27 | 1993-04-27 | Phasenregelkreis |
Country Status (5)
Country | Link |
---|---|
US (1) | US5432481A (de) |
EP (1) | EP0567990B1 (de) |
JP (1) | JP2854777B2 (de) |
KR (1) | KR960010854B1 (de) |
DE (1) | DE69307581T2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5699387A (en) * | 1993-06-23 | 1997-12-16 | Ati Technologies Inc. | Phase offset cancellation technique for reducing low frequency jitters |
FR2710804B1 (fr) * | 1993-09-29 | 1995-11-10 | Alcatel Business Systems | Dispositif numérique de connexion d'une pluralité de stations de travail sur un réseau local en anneau. |
US5987085A (en) * | 1997-03-26 | 1999-11-16 | Lsi Logic Coporation | Clock recovery circuit |
KR100486201B1 (ko) * | 1997-08-19 | 2005-08-31 | 삼성전자주식회사 | 위상동기루프의로크상태검출장치및방법 |
KR100468693B1 (ko) * | 1997-10-13 | 2005-03-16 | 삼성전자주식회사 | 안정적으로락상태를판별하는위상락검출회로 |
GB2335322B (en) * | 1998-03-13 | 2002-04-24 | Ericsson Telefon Ab L M | Phase detector |
DE19830260A1 (de) * | 1998-07-07 | 2000-01-13 | Alcatel Sa | Taktgenerator und Synchronisierungsverfahren |
US6002273A (en) * | 1998-10-05 | 1999-12-14 | Motorola, Inc. | Linear low noise phase-frequency detector |
JP2001094541A (ja) | 1999-09-27 | 2001-04-06 | Nec Corp | クロックリカバリ回路 |
US6275072B1 (en) * | 1999-10-07 | 2001-08-14 | Velio Communications, Inc. | Combined phase comparator and charge pump circuit |
US6952431B1 (en) | 1999-10-28 | 2005-10-04 | Rambus Inc. | Clock multiplying delay-locked loop for data communications |
US6674772B1 (en) * | 1999-10-28 | 2004-01-06 | Velio Communicaitons, Inc. | Data communications circuit with multi-stage multiplexing |
US20030038681A1 (en) * | 2000-06-02 | 2003-02-27 | Masoud Djafari | System and method of digital tuning a voltage controlled oscillator |
JP3502618B2 (ja) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | 位相同期ループ回路、及びデータ再生装置 |
JP3670615B2 (ja) * | 2002-03-08 | 2005-07-13 | 松下電器産業株式会社 | 位相比較器およびクロックリカバリ回路 |
DE10303939B3 (de) * | 2003-01-31 | 2004-05-13 | Infineon Technologies Ag | Schaltungsanordnung mit Phasendetektor und Phasenregelschleife mit der Schaltungsanordnung |
FR2864377B1 (fr) * | 2003-12-18 | 2006-08-18 | Eads Telecom | Boucle a asservissement de phase |
JP4244045B2 (ja) * | 2005-09-08 | 2009-03-25 | ソニー株式会社 | 記録装置および方法、並びにプログラム |
US9614661B2 (en) * | 2012-04-09 | 2017-04-04 | Atmel Corporation | Differential interface for inter-device communication in a battery management and protection system |
JP6189081B2 (ja) * | 2013-04-25 | 2017-08-30 | Hoya株式会社 | 電子内視鏡用プロセッサ、電子内視鏡システムおよび画像処理装置 |
JP6173766B2 (ja) * | 2013-05-10 | 2017-08-02 | Hoya株式会社 | 電子内視鏡用プロセッサ、電子内視鏡システムおよび画像処理装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4365210A (en) * | 1980-06-26 | 1982-12-21 | Motorola, Inc. | Data and clock recovery system having a phase-locked-loop and which controls dynamic loop response of a data stream of unknown data format |
US4593254A (en) * | 1984-12-14 | 1986-06-03 | International Business Machines Corp. | VCO centering circuit |
CA1284361C (en) * | 1986-08-29 | 1991-05-21 | Mitel Corporation | Analog phase locked loop |
US4843469A (en) * | 1987-04-13 | 1989-06-27 | The Grass Valley Group, Inc. | Rapid signal acquisition and phase averaged horizontal timing from composite sync |
EP0355466A3 (de) * | 1988-08-26 | 1990-06-20 | Motorola, Inc. | Integrierte Schaltung mit Taktgeberschaltung |
US4987387A (en) * | 1989-09-08 | 1991-01-22 | Delco Electronics Corporation | Phase locked loop circuit with digital control |
JPH0736515B2 (ja) * | 1989-09-14 | 1995-04-19 | 株式会社東芝 | 位相比較器 |
US5276716A (en) * | 1990-02-15 | 1994-01-04 | Advanced Micro Devices Inc. | Bi-phase decoder phase-lock loop in CMOS |
US5220294A (en) * | 1990-05-21 | 1993-06-15 | Nec Corporation | Phase-locked loop circuit |
JPH04223716A (ja) * | 1990-12-26 | 1992-08-13 | Fujitsu Ltd | Pllシンセサイザ回路 |
US5256989A (en) * | 1991-05-03 | 1993-10-26 | Motorola, Inc. | Lock detection for a phase lock loop |
JPH04351008A (ja) * | 1991-05-28 | 1992-12-04 | Sony Corp | ディジタルvco |
US5192915A (en) * | 1991-06-19 | 1993-03-09 | Tektronix, Inc. | Edge integrating phase detector |
US5208546A (en) * | 1991-08-21 | 1993-05-04 | At&T Bell Laboratories | Adaptive charge pump for phase-locked loops |
-
1993
- 1993-04-16 JP JP5089861A patent/JP2854777B2/ja not_active Expired - Fee Related
- 1993-04-27 EP EP93106790A patent/EP0567990B1/de not_active Expired - Lifetime
- 1993-04-27 KR KR1019930007046A patent/KR960010854B1/ko not_active Expired - Fee Related
- 1993-04-27 DE DE69307581T patent/DE69307581T2/de not_active Expired - Fee Related
-
1994
- 1994-11-17 US US08/344,625 patent/US5432481A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5432481A (en) | 1995-07-11 |
KR940006346A (ko) | 1994-03-23 |
KR960010854B1 (ko) | 1996-08-09 |
JPH0645922A (ja) | 1994-02-18 |
EP0567990A1 (de) | 1993-11-03 |
EP0567990B1 (de) | 1997-01-22 |
JP2854777B2 (ja) | 1999-02-03 |
DE69307581D1 (de) | 1997-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69307581T2 (de) | Phasenregelkreis | |
DE69408763T2 (de) | Digitale Verzögerungsleitung | |
DE69222980T2 (de) | Schaltung und Verfahren zum Umschalten zwischen redundanten Takten in einem Phasenregelkreis | |
DE69400244T2 (de) | Phasensynchronisierungsschaltung mit kurzer Verriegelungszeit und geringem Zittern | |
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
DE10253879B4 (de) | Phasendetektor und Verfahren zur Taktsignal-Phasendifferenzkompensation | |
DE69824610T2 (de) | Phasendetektor zur taktrückgewinnung von datensignalen | |
DE3733554A1 (de) | Pll-verzoegerungsschaltung | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE68923201T2 (de) | Verstärker zur Regenerierung eines rahmenmultiplexierten Signals. | |
DE3728022A1 (de) | Analoge phasenverriegelte schleife | |
DE1952926A1 (de) | Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten | |
DE2703395C3 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE3688621T2 (de) | Lade-Entladeschaltung für Phasenregelkreis. | |
DE69700318T2 (de) | Phasensynchronisationssystem | |
DE2949206A1 (de) | Digitale phasenvergleichsschalung | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE2135890A1 (de) | Synchronisierungsvorrichtung zur Hochprazisionswiedergabe der Phase eines Taktsignals | |
DE3805112A1 (de) | Taktsignalerzeugungsschaltung fuer fernsehempfaenger | |
DE69710165T2 (de) | Phasenregelschleife | |
DE10150536B4 (de) | Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung | |
DE10143051B4 (de) | Verzögerungsregelkreis zum Reduzieren der Last einer variablen Verzögerungseinheit beim Hochfrequenzbetrieb und zum stabilen Verriegeln eines externen Taktsignals | |
DE69127333T2 (de) | Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts | |
DE69832239T2 (de) | Phasenregelkreisschaltung | |
DE3631801C2 (de) | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |