DE69305873T2 - Phasenkomparator - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Phasenkomparator zum Erfassen der Phasendifferenz zwischen zwei Signalen mit hoher Präzision, insbesondere einen digitalen Phasenkomparator vom Abtast-Halte-Typ.
• Gegenwärtig wird ein digitales mobiles Kommunikationssystem als Mobilkommunikationssystem der nächsten Generation entwickelt, das den Platz herkömmlicher analoger Mobilkommunikationssysteme einnehmen wird. Ein Frequenzsynthesizer zur Verwendung bei Funkgeräten für digitale Mobilkommunikation ist so ausgebildet, daß er in der Lage ist, seine Oszillationsfrequenz in Intervallen von beispielsweise 25 kHz bei ca. 800 MHz zur Kanalumschaltung umzuschalten. Die Frequenzumschaltzeit muß auf einen weit kürzeren Wert als im Fall des analogen Systems reduziert werden. Dies erfordert die Entwicklung eines Frequenzsynthesizers, der die Frequenzumschaltung mit hoher Geschwindigkeit ausführen kann, und dies erfordert außerdem eine weitere Verminderung seiner Größe und seines Leistungsverbrauchs.
• Der Frequenzsynthesizer für die Mobilkommunikation ist ein Oszillator, der die Phasenregelkreis(PLL)-Technologie verwendet. Die Frequenzumschaltzeit eines derartigen Frequenzsynthesizers konnte durch Eröhen der Empfindlichkeit eines in dem Phasenregelkreis verwendeten Phasenkomparators effektiv verkleinert werden. Andererseits ist es bei der Miniaturisierung des Synthesizers effektiv, den Phasenkomparator durch eine digitale Schaltung zu bilden.
• In Fig. 1 ist als Beispiel des von einer digitalen Schaltung gebildeten Komparators nach dem Stand der Technik der Hauptteil eines Phasenkomparators vom Abtast-Halte-Typ gezeigt, der in Utsui et al, "DIFFERENTIAL DETECTOR USING DIGITAL IC's," IEICE Japan Technical Report CS82-122 offenbart ist. Dieser Phasenkomparator gibt, als m-Bit-Binärzahl, eine Phasendifferenz zwischen einem von einem Referenzsignalgenerator 13 erzeugten Referenzsignal SR und einem an einen Eingangsanschluß 10 angelegten, Eingangsmeßsignal Sx aus. Der Referenzsignalgenerator 13 ist aus einem Impulsgenerator 13A und einem Modulo-Zähler 13B aufgebaut. Der Modulo-Zähler 13B zählt Taktimpulse PCK (Fig. 2, Zeile B) von dem Impulsgenerator 13A Modulo M, das eine ganze Zahl ist, und gibt wiederholt eine Reihe von Zählwerten Cm aus, die schrittweise um eins von null bis M inkrementiert werden. Der Referenzsignalpegel Cm, der der Zählwert des Zählers 13B ist, nimmt eine treppenförmige Sägezahn-Wellenform an, wie in Fig. 2, Zeile A gezeigt ist, die den Fall von M = 3 zeigt. Somit entspricht der Zählwert Cm der Phase des Referenzsignals SR.
• Die M + 1 Zählwerte des Modulo-Zählers 13B von 0 bis M sind jeweils einem von M + 1 gleich beabstandeten Phasenwerten 0 bis 2π rad der Phase ΦR des Referenzsignals SR (wobei die Phase ΦR nachstehend als Referenzphase bezeichnet wird) zugeordnet oder zugewiesen. Der der Referenzphase ΦR entsprechende Zählwert Cm des Zählers 13B wird von einer Latch-Schaltung 14 durch Verwendung eines Triggersignals Tr abgetastet, das mit dem Eingangssignal Sx synchronisiert ist, und der abgetastete Wert wird als Wert gehalten, der der Phasendifferenz ΔΦ zwischen dem Eingangssignal Sx und dem Referenzsignal SR entspricht. In dem Beispiel von Fig. 2 erzeugt ein Triggergenerator 17 das Triggersignal Tr der Zeile C (ein negativer Impuls in diesem Beispiel) durch die positive Flanke des Eingangssignals Sx der Zeile D. Durch die positive Flanke des Triggersignals Tr wird die Latch-Schaltung 14 gesteuert, um den Zählwert Cm des Zählers 13B zu diesem Zeitpunkt zu laden. Der Ausgabewert Cm der Latch-Schaltung 14 ist ein binäres m-Bit-Digitalsignal, das der Phasendifferenz ΔΦ zwischen dem Referenzsignal SR und dem Eingangssignal Sx entspricht, und das binäre m-Bit-Digitalsignal wird nachstehend durch das gleiche Symbol ΔΦ wie dasjenige der vorstehend genannten Phasendifferenz bezeichnet.
• In einem derartigen vorstehend beschriebenen digitalen Phasenkomparator vom Abtast-Halte- Typ hängt die Größe einer minimalen Phaseneinheit oder Phasengenauigkeit (das heißt ein Phasenquantisierungsfehler oder Phasenquantisierungsschritt) ΦQ der Referenzphase ΦR von dem Modulo M ab, der der maximale Zählwert des Zählers 13B ist, und er kann wie folgt ausgedrückt werden:
• ΦQ = 2π/(M + 1) (1)
• Die Referenzphase ΦR variiert hier mit dem Zählwert Cm des Modulo-Zählers 13B in nachstehend ausgedrückter Weise:
• ΦR = ΦQCm
• Cm = 0, 1, 2, ..., M, 0, 1, 2, ..., M, 0, 1, 2, ... (2)
• Um die Empfindlichkeit eines derartigen digitalen Phasenkomparators zu erhöhen, ist eine Verkleinerung des Quantisierungsschrittes ΦQ nötig, was jedoch aus den nachstehend angegebenen Gründen schwierig ist. Wie durch Gleichung (1) angegeben ist, hängt der Quantisierungsschritt ΦQ von dem maximalen Zählwert oder Modulo M des Modulo-Zählers 13B ab. Ein Zähler mit m = 2 Bits zählt beispielsweise von "0" bis "3", und in diesem Beispiel ist der Quantisierungsschritt ΦQ 2π/4 rad. Da das Verhältnis zwischen der Anzahl von Bits m und dem Modulo M des Zählers 13B M = 2m - 1 beträgt, wird Gleichung (1) wie folgt:
• ΦQ = 2π/2m (3)
• Somit könnte der Quantisierungsschritt ΦQ durch Erhöhen der Anzahl von Bits m des Modulo- Zählers 13B verkleinert werden. Auf der anderen Seite kann die Frequenz fCK des Taktimpulses PCK von dem Impulsgenerator 13A wie folgt ausgedrückt werden:
• fCK = fR2m (4)
• wobei fR die Wiederholungsfrequenz des Zählwerts Cm des Zählers 13B von "O" bis "M" ist (das heißt die Frequenz des Referenzsignals SR). Wie aus Gleichung (4) ersichtlich ist, steigt die Taktfrequenz fCK drastisch mit einem Anstieg der Anzahl von Bits m an. Um einen derartigen kleinen Quantisierungsschritt ΦQ zu realisieren, ist es notwendig, daß die Taktfrequenz fCK beträchtlich höher als die Frequenz fR des Referenzsignals SR ist. Um beispielsweise einen Quantisierungsschritt ΦQ von 2π/2¹&sup6; (= 96 µrad) zu erhalten, wenn die Referenzfrequenz fR 25 kHz beträgt, muß der Impulsgenerator 13A den Taktimpuls PCK mit einer Frequenz von ca. 1,6 GHz erzeugen.
• Somit benötigt der herkömmliche Phasenkomparator eine sehr hohe Taktfrequenz fCK, um einen sehr kleinen Quantisierungsschritt zu erhalten. Deshalb ist es notwendig, als Modulo-Zähler 13B einen Hochgeschwindigkeitszähler zu verwenden, der mit hohen Frequenzen arbeitet. Da der Leistungsverbrauch von für Hochgeschwindigkeitsbetrieb ausgelegten Zählern gewöhnlich groß ist, ist die Verkleinerung des Quantisierungsschrittes beim herkömmlichen Phasenkomparator zur Verbesserung seiner Empfindlichkeit durch den Nachteil seines erhöhten Leistungsverbrauchs begleitet.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es ist demzufolge eine Aufgabe der vorliegenden Erfindung, einen Phasenkomparator zu schaffen, dessen Leistungsverbrauch niedrig ist und der dennoch einen kleinen Phasenquantisierungsschritt aufweist.
• Der erfindungsgemäße Phasenkomparator umfaßt: einen ersten Impulsgenerator, der erste Impulse erzeugt; einen Modulo-Zähler, der die ersten Impulse zählt und den Zählwert als Referenzphasenwert ausgibt; eine Latch-Schaltung, die auf ein Triggersignal anspricht, um den Referenzphasenwert abzutasten und zu halten; einen zweiten Impulsgenerator, der zweite Impulse mit einer Frequenz erzeugt, die größer als diejenige der ersten Impulse ist; einen Triggergenerator, der ein mit einem Eingangssignal synchronisiertes Triggersignal erzeugt; einen Hochgeschwindigkeitszähler, der als Antwort auf das Triggersignal die zweiten Impulse zu zählen beginnt und als Antwort auf die Erzeugung eines ersten Impulses von dem ersten Impulsgenerator das Zählen unmittelbar danach beendet; und einen Datenprozessor, der die Phasendifferenz zwischen dem Eingangssignal und einem Referenzsignal aus den Ausgangssignalen der Latch- Schaltung und dem Hochgeschwindigkeitszähler berechnet.
• Da der Hochgeschwindigkeitszähler wie vorstehend beschrieben intermittierend arbeitet, kann der Gesamtleistungsverbrauch des Phasenkomparators viel kleiner als bei dem Beispiel nach dem Stand der Technik gehalten werden, der einen kontinuierlichen Betrieb des Hochgeschwindigkeits-Modulo-Zählers erfordert. Da die vorstehend genannte Phasendifferenz durch eine Kombination aus den Ausgangssignalen von dem Modulo-Zähler und dem Hochgeschwindigkeitszähler definiert ist, kann außerdem die Anzahl von Bits, die der Hochgeschwindigkeitszähler zum Zählen benötigt, kleiner als die Anzahl von Bits für den Hochgeschwindigkeits-Modulo- Zähler bei dem herkömmlichen Phasenkomparator gemacht werden. Dies vermindert die Schaltungsgröße des Hochgeschwindigkeitszählers und gewährleistet des weiteren eine Verminderung seines Leistungsverbrauchs.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist ein Blockschaltbild, das einen herkömmlichen Phasenkomparator zeigt;
• Fig. 2 ist ein Zeitabfolgediagramm zum Erläutern der Funktionsweise des in Fig. 1 dargestellten herkömmlichen Phasenkomparators;
• Fig. 3 ist ein Blockschaltbild, das eine Ausführungsform des erfindungsgemäßen Phasenkomparators zeigt;
• Fig. 4 ist ein Zeitabfolgediagramm zum Erläutern des in Fig. 3 gezeigten Phasenkomparators;
• Fig. 5 ist ein Blockschaltbild, das ein Beispiel eines Hochgeschwindigkeitszählers 16 in Fig. 3 zeigt;
• Fig. 6 ist ein Diagramm, das ein Beispiel eines Datenprozessors 18 in Fig. 3 schematisch zeigt;
• Fig. 7 ist ein Blockschaltbild, das eine zweite Ausführungsform der vorliegenden Erfindung zeigt;
• Fig. 8 ist ein Blockschaltbild, das ein Beispiel einer Stromversorgungssteuerschaltung 19 zeigt;
• Fig. 9 ist ein Zeitabfolgediagramm zum Erläutern der Funktionsweise der in Fig. 7 dargestellten zweiten Ausführungsform;
• Fig. 10 ist ein Blockschaltbild, das eine dritte Ausführungsform der vorliegenden Erfindung zeigt;
• Fig. 11 ist ein Blockschaltbild, das eine vierte Ausführungsform der vorliegenden Erfindung zeigt; und
• Fig. 12 ist ein Blockschaltbild, das eine fünfte Ausführungsform der vorliegenden Erfindung zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
• Fig. 3 zeigt in Blockform eine Ausführungsform des erfindungsgemäßen Phasenkomparators. Diese Ausführungsform weist einen Aufbau auf, der zusätzlich zu dem herkömmlichen Phasenkomparator in Fig. 1 einen zweiten Impulsgenerator 15 zum Erzeugen zweiter Taktimpulse PCK2 mit einer Frequenz, die höher als diejenige der ersten Taktimpulse PCK1 von dem ersten Impulsgenerator 13A ist, und einen n-Bit-Hochgeschwindigkeitszähler 16 zum Zählen der zweiten Taktimpulse aufweist. Eine Periode eines Phasenbruchteils, der kleiner als die Breite des Phasenquantisierungsschrittes entsprechend der Zählwerteinheit (oder dem niedrigstwertigen Bit) in dem m-Bit-Modulo-Zähler 13B zum Zählen der ersten Taktimpulse PCK1 ist, wird von den zweiten Taktimpulsen PCK2 quantisiert, wodurch der Gesamtphasenquantisierungsfehler des Phasenkomparators klein gemacht wird.
• Wie im Fall des in Fig. 1 gezeigten Beispiels nach dem Stand der Technik zählt der Modulo-M- Zähler 13B die ersten Taktimpulse PCK1 (Fig. 4, Zeile B) von dem ersten Impulsgenerator 13A und gibt den m-Bit-Zählwert Cm als einen Wert aus, der der Referenzphase ΦR des Referenzsignals SR entspricht, das wie in Fig. 4, Zeile A gezeigt variiert. Aus Gründen der Kürze wird die Anzahl von Bits des Modulo-Zählers 13B nachstehend mit dem gleichen Bezugszeichen "m" wie dem in Fig. 1 verwendeten bezeichnet, aber ihr Zahlenwert muß nicht immer gleich sein. Demzufolge ist der Wert des Modulo M in der Ausführungsform in Fig. 3 nicht notwendigerweise der gleiche wie der Wert des Modulo M im Beispiel in Fig. 1 nach dem Stand der Technik. Der Triggergenerator 17 erzeugt ein Triggersignal Tr (Fig. 4, Zeile D), das mit dem an den Eingangsanschluß 10 angelegten Eingangssignal Sx synchronisiert ist. Das Latch 14 antwortet auf das Triggersignal Tr, um den Zählwert Cm des Modulo-Zählers 13B zu diesem Zeitpunkt als Wert zwischenzuspeichern, der der Referenzphase ΦR entspricht. Somit ist in dem Latch 14, wie es bei dem Beispiel in Fig. 1 nach dem Stand der Technik der Fall ist, die Phasendifferenz ΔΦ zwischen dem Referenzsignal SR mit der Frequenz fR und dem Eingangssignal Sx in den in Gleichung (3) ausgedrückten Einheiten des Quantisierungsschrittes ΦQ repräsentiert.
• Der Hochgeschwindigkeitszähler 16 spricht auf das Triggersignal Tr an, um das Zählen der zweiten Taktimpulse PCK2 von dem zweiten Impulsgenerator 15 zu beginnen, und spricht auf den unmittelbar folgenden ersten Taktimpuls PCK1 an, um das Zählen zu beenden. Wie in Fig. 5 gezeigt ist, ist der Hochgeschwindigkeitszähler 16 beispielsweise aus einem UND-Glied 16A, an das die zweiten Taktimpulse PCK2 angelegt werden, einem D-Flip-Flop 16B, das den Betrieb des UND-Glieds 16A steuert, und einem n-Bit-Zähler 16C zusammengesetzt, der die zweiten Taktimpulse PCK2 zählt, nachdem sie das UND-Glied 16A durchlaufen haben. In dieser Ausführungsform sind das Glied 16A, das Flip-Flop 16B und der Zähler 16C jeweils aus CMOS-Transistoren gebildet, um den Leistungsverbrauch zu senken. Somit sind das Flip-Flop 16B und der Zähler 16C sogenannte low-aktive Schaltungen, die aktiv sind, wenn an einem Rücksetzeingang R ein hoher Pegel an sie angelegt wird, und zurückgesetzt werden, wenn ein niedriger Pegel angelegt wird.
• Das Triggersignal Tr setzt den n-Bit-Zähler 16C und auch das Flip-Flop 16B zurück. Als Folge geht ein invertiertes Ausgangssignal Q des Flip-Flops 16B auf high, um das Glied 16A freizugeben, durch das die zweiten Taktimpulse PCK2 an den Zähler 16C geliefert und von ihm gezählt werden, wie in Fig. 4, Zeile C gezeigt ist. Wenn an das Flip-Flop 16B der erste Taktimpuls PCK1 zum erstenmal nach dem Beginn des Zähens der zweiten Taktimpulse PCK2 geliefert wird, lädt es den immer an seinem Datenanschluß D anliegenden hohen Pegel, wodurch das invertierte Ausgangssignal Q low gemacht wird. Als Ergebnis davon wird das Glied 16A blockiert, und der Zähler 16C beendet das Zählen.
• Wie aus Fig. 4 hervorgeht, entspricht der n-Bit-Zählwert Cn des Zählers 16C zum Zeitpunkt, zu dem sein Zählen beendet wird, der Phasenposition des Triggersignals Tr in einem Zyklus des ersten Taktimpulses PCK1, und somit entspricht es einem Bruchteil, der kleiner als das niedrigstwertige Bit des in dem Latch 14 gehaltenen m-Bit-Zählwerts Cm (dieser Bruchteil wird nachstehend als Phasenbruchteil bezeichnet) ist. Das niedrigstwertige Bit des n-Bit-Zählwerts Cn des Zählers 16C ist repräsentativ für einen Quantisierungsschritt eines Phasenbruchteils und wird als Bruchteilsquantisierungsschritt bezeichnet. Wenn beispielsweise die Ausgangsfrequenz fCK2 des zweiten Impulsgenerators 15 32 mal höher als die Ausgangsfrequenz fCK1 des ersten Impulsgenerators 13A gewählt wird, kann der Phasenquantisierungsschritt ΦQ = 2π/4 rad in dem Latch 14 durch Zählen der zweiten Taktimpulse PCK2 durch den Zähler 16C in 32 Schritte unterteilt werden.
• Im allgemeinen kann, wenn die Frequenz fCK2 der zweiten Taktimpulse PCK2 wie folgt gewählt wird:
• fCK2 = kfCK1 (5)
• (wobei k eine ganze Zahl größer oder gleich 2 ist), der Bruchteilsquantisierungsschritt ΦQF in dem Hochgeschwindigkeitszähler 16 auf 1/k reduziert werden, wie es nachstehend ausgedrückt ist:
• ΦQF = ΦQ/k (6)
• wobei ΦQ der Phasenquantisierungsschritt in dem Modulo-Zähler 16C ist. Entsprechend wird die Phasendifferenz ΔΦ, die der Phasenkomparator in dieser Ausführungsform erfaßt, durch eine Kombination des aus dem Latch 14 ausgegebenen m-Bit-Werts Cm (Werte von null bis M) und des aus dem Zähler 16 ausgegebenen n-Bit-Werts (Werte von null bis k - 1) erhalten. Die Phasendifferenz ΔΦ wird wie folgt ausgedrückt:
• ΔΦ = ΦQCm + ΦQF (k - 1 - Cn) = ΦQCm + ΦQ (k - 1 - Cn)/k = ΦQ{Cm + (k - 1 - Cn)/k} = ΦQC (7)
• C = Cm + (k - 1 - Cn)/k (8)
• Der Datenprozessor 18 führt die Umsetzung von Gleichung (8) durch und gibt ein (m + n)-Bit- Ergebnis C der Binäroperation aus. Eine derartige Operation kann leicht durch einen digitalen Addierer-Subtrahierer oder eine ROM-Tabelle implementiert werden. Genauer gesagt, wenn der Datenprozessor 18 beispielsweise aus einer Schaltung gebildet ist, die eine in Fig. 6 gezeigte ROM-Tabelle 18A enthält, sind in der ROM-Tabelle 18A binäre n-Bit-Datenwerte von (k - 1 - Cn)/k in Gleichung (8) vorgespeichert, wobei die Werte Cn von null bis k - 1 als Adressen verwendet werden. Der eingegebene m-Bit-Zählwert Cm und der aus der ROM-Tabelle 18A ausgelesene n-Bit-Datenwert werden als höherwertige und niedrigerwertige Bits kombiniert, und der Datenprozessor 18 liefert sein Ausgangssignal als (m + n)-Bit-Phasendifferenzdaten C, die gewöhnlich wie folgt ausgedrückt werden:
• C = am-12m-1 + am-22m-2 + ... + a&sub0;2&sup0; + b&sub1;2&supmin;¹ + b&sub2;2&supmin;² + ... + bn2-n (9)
• Die Koeffizienten am-1, am-2, ..., a&sub0; sind Ausgangssignale des m-Bit-Modulo-Zählers 13B und die Koeffizienten b&sub1;, b&sub2;, ..., bn sind n-Bit-Ausgangssignale, die aus der ROM-Tabelle 18A unter Verwendung der Ausgangssignale des n-Bit-Zählers 16C als Leseadressen ausgelesen werden. Durch Multiplizieren der Phasendifferenzdaten C von Gleichung (9) durch ΦQ, wie in Gleichung (7) gezeigt ist, wird ein Phasendifferenzsignal erhalten. Dementsprechend werden die Phasendifferenzdaten C nachstehend als Phasendifferenzsignal ΔΦ bezeichnet.
• Wenn beispielsweise k als n-te Potenz von 2 gewählt wird, wird (k - 1 - Cn) in Gleichung (8) ein einfaches Zweierkomplement des Zählwerts Cn, und 1/k bedeutet, daß das n-Bit-Zweierkomplement um n Bitpositionen nach rechts verschoben wird. Demzufolge kann das Phasendifferenzsignal dadurch erzeugt werden, daß Zweierkomplemente des Zählwerts Cn unter Adressen Cn in der ROM-Tabelle 18A vorgespeichert werden und dann der m-Bit-Zählwert Cm mit dem aus der ROM-Tabelle 18A ausgelesenen n-Bit-Komplement als niedrigerwertige Bits kombiniert wird. Wenn k nicht auf die n-te Potenz von 2 eingestellt werden kann, wird (k - 1 - Cn) normiert, so daß der Wert k (die Anzahl von zweiten Taktimpulsen PCK2, die während eines Zyklus des ersten Taktimpulses PCK1 erzeugt wird) in die n-te Potenz von 2 umgewandelt wird, das heißt, (k - 1 - Cn) wird mit 2n/k multipliziert, und die multiplizierten Ergebnisse werden in der ROM-Tabelle 18A unter den Adressen Cn vorgespeichert. In diesem Fall können die aus der ROM-Tabelle 18A ausgelesenen n-Bit-Daten als niedrigerwertige Bits mit dem Zählwert Cm kombiniert werden. Die ROM-Tabelle 18A ist so aufgebaut, daß (k - 1 - Cn) wie vorstehend beschrieben auf die n-te Potenz von 2 normiert ist.
• Auf diese Weise kann die Phasendifferenz ΔΦ zwischen dem gemessenen Signal Sx und dem Referenzsignal SR aus dem Ausgabewert Cm des Latches 14 und dem Ausgabewert Cn des Zählers 16 mit hoher Präzision (das heißt mit einem kleinen Quantisierungsfehler) erhalten werden.
• Wie aus dem Vorstehenden hervorgeht, ermöglicht der Phasenkomparator in Fig. 3 einen Phasenvergleich mit einem kleineren Quantisierungsfehler (das heißt mit größerer Präzision) als in dem Beispiel nach dem Stand der Technik, wenn die Frequenz fCK1 der ersten Taktimpulse PCK1 und der Wert des Modulo M des Modulo-Zählers 13B in der Ausführungsform von Fig. 3 gleich der Frequenz fCK der Taktimpulse PCK und dem Modulo M des Modulo-Zählers 13B bei dem Beispiel in Fig. 1 nach dem Stand der Technik gewählt werden.
• In dem Fall, in dem der Phasenkomparator dieser Ausführungsform so ausgebildet ist, daß er die gleiche Referenzfrequenz fR wie im Fall von Fig. 1 erzeugt und die gleiche Präzision des Phasenvergleichs (das heißt den gleichen Phasenquantisierungsschritt) erreicht, wie es mit dem herkömmlichen Phasenkomparator in Fig. 1 möglich ist, wird die Frequenz fCK2 der an den Zähler 16 angelegten zweiten Taktimpulse PC2 gleich der Frequenz fCK der Ausgabetaktimpulse PCK von dem Impulsgenerator 13A in Fig. 1 gewählt, während der erste Impulsgenerator 13A in Fig. 3 die ersten Taktimpulse PCK1 mit einer Frequenz fCK1 erzeugt, die das 1/k-fache von fCK2 der zweiten Taktimpulse PCK2 ist. In diesem Fall braucht, wenn der Wert des Modulo und die Anzahl von Bits des Modulo-Zählers 13B in Fig. 3 durch M' bzw. m' repräsentiert sind, das Verhältnis zwischen dem Modulo M und der Anzahl von Bits m des Modulo-Zählers 13B in Fig. 1 nur 2m' = 2m/k und M' = (M+1)/k-1 zu erfüllen.
• Somit ist die Anzahl von Bits m' des Modulo-Zählers 13B kleiner als im Fall von Fig. 1, und der n-Bit-Zähler 16 ist zusätzlich vorhanden. Da jedoch m = m' + n gilt, ist die Schaltungsgröße einer Kombination des Zählers 13B und des Zählers 16 in Fig. 3 in etwa gleich wie die Schaltungsgröße des Zählers 13B in Fig. 1. In dem Fall, in dem alle Zähler in den Fig. 1 und 3 wegen der Verringerung des Leistungsverbrauchs aus CMOS-Transistoren gebildet sind, ist die Leistung, die jeder Zähler verbraucht, proportional zur Anzahl von Taktimpulsen, die von dem Zähler gezählt werden. Wie aus Fig. 2 hervorgeht, zählt der Zähler 13B bei dem Beispiel in Fig. 1 nach dem Stand der Technik ständig die Taktimpulse PCK, und die maximale Anzahl M von Taktimpulsen PCK, die der Zähler 13B während einer Zyklusperiode (1/f) des Referenzsignals SR zählen kann, ist 2m - 1 (= 2m' + n - 1). Wie aus Fig. 4 hervorgeht, führt im Gegensatz dazu der Hochgeschwindigkeitszähler 16 in der Ausführungsform der Erfindung gemäß Fig. 3 das Zählen nur in einer der Perioden durch, in der jede Zyklusperiode (1/fR) des Referenzsignals SR durch Schritte von 1/k unterteilt ist, und die maximale Anzahl von zweiten Taktimpulsen PCK2, die von dem Hochgeschwindigkeitszähler 16 während einer Zyklusperiode des Referenzsignals SR gezählt werden beträgt 2n - 1. Da der mit dem Zähler 13B erhältliche maximale Zählwert 2m' - 1 ist, beträgt die Gesamtanzahl von Taktimpulsen, die von den zwei Zählern während einer Zyklusperiode des Referenzsignals SR gezählt wird, 2n + 2m' - 2, was kleiner als 2m'+n - 1 ist. Folglich verbraucht der Phasenkomparator dieser Ausführungsform weniger Leistung als es das Beispiel nach dem Stand der Technik tut. Außerdem ist im Fall der Fig. 3 die Frequenz fCK1 der ersten Taktimpulse PCK1 als 1/k der Frequenz fCK2 der zweiten Taktimpulse PCK2 gewählt (in dem Fall, in dem sie gleich der Taktimpulsfrequenz fCK in Fig. 1 gewählt wird, wie vorstehend ausgeführt ist) - dies dient ebenfalls dazu, den Leistungsverbrauch des Zählers 13B zu senken.
• In dem Fall, in dem alle Zähler in Fig. 1 und 3 aus Bipolartransistoren gebildet sind, verbraucht jeder Zähler unabhängig von seiner Zählweise Leistung proportional zu seiner Schaltungsgröße und der maximalen Taktfrequenz. Gewöhnlich ist der Leistungsverbrauch eines für das Zählen von Hochgeschwindigkeitstaktimpulsen ausgelegten Zählers groß, während für ein Niedergeschwindigkeitstaktimpulse ausgelegter Zähler weniger Leistung verbraucht. Bei dem Phasenkomparator in Fig. 1 wird als Modulo-Zähler 13B ein Hochgeschwindigkeitszähler mit m = m' + n-Bits benötigt, der Hochgeschwindigkeitszähler 16 in dem Phasenkomparator in Fig. 3 weist jedoch n-Bits auf und ist somit kleiner gebaut als der Zähler 13B in Fig. 1 und verbraucht dementsprechend weniger Leistung. Da der m'-Bit-Modulo-Zähler 13B in Fig. 3 nur die ersten Taktimpulse PCK1 mit niedriger Geschwindigkeit (mit einer Frequenz 1/k von fCK2 der zweiten Taktimpulse PCK2) zählen muß, kann sein Leistungsverbrauch niedrig ausgelegt werden. Somit verbraucht der Phasenkomparator der Ausführungsform der Erfindung in Fig. 3 auch im Fall der Verwendung von Bipolartransistoren zur Bildung der Zähler weniger Leistung, als es der in Fig. 1 dargestellte herkömmliche Phasenkomparator tut.
• Fig. 7 stellt in Blockform eine zweite Ausführungsform der vorliegenden Erfindung dar, die einen Aufbau aufweist, bei dem der Ausführungsform in Fig. 3 eine Stromversorgungssteuerschaltung 19 hinzugefügt ist. Bei dieser Ausführungsform werden der zweite Impulsgenerator 15 zum Erzeugen der zweiten Hochgeschwindigkeitstaktimpulse PCK2 und der Hochgeschwindigkeitszähler 16 nur während einer Zeitspanne mit einer Treiberspannung Vp versorgt, während der der Zähler 16 die zweiten Taktimpulse PCK2 zählt - dies soll den Leistungsverbrauch weiter senken.
• Die Stromversorgungssteuerschaltung 19 weist, wie in Fig. 8 dargestellt ist, beispielsweise eine Stromversorgungsschaltung 19A, die die Stromversorgungsspannung Vp ausgibt, einen Schalter 19B für die EIN/AUS-Steuerung der Spannungsversorgung Vp für den zweiten Impulsgenerator 15 und den Hochgeschwindigkeitszähler 16 sowie ein D-Flip-Flop 19C auf, das ein Steuersignal für die EIN/AUS-Steuerung des Schalters 19B ausgibt. Die Stromversorgungsschaltung 19A liefert übrigens, obwohl nicht gezeigt, die Versorgungsspannung auch an andere Schaltungen als den zweiten Impulsgenerator 15 und den Zähler 16 in Fig. 7. An dem Datenanschluß D des D-Flip-Flops 19C liegt immer ein hoher Pegel an. Auch in dieser Ausführungsform ist das Fiip-Flop 19C aus CMOS-Transistoren gebildet, und es ist aktiv, wenn ein an seinen Rücksetzeingang R angelegtes Signal (Fig. 9, Zeile D) einen hohen Pegel einnimmt, und sein invertierter Ausgang Q wird durch den an dem Taktanschluß CK anliegenden Taktimpuls PCK1 auf dem niedrigen Pegel gehalten. Folglich bleibt, wie in Fig. 9, Zeile E gezeigt ist, der Schalter 19B im AUS-Zustand, und die Versorgungsspannung Vp wird dem zweiten Impulsgenerator 15 und dem Hochgeschwindigkeitszähler 16 nicht zugeführt. Wenn das Triggersignal Tr, das ein in Fig. 9, Zeile D dargestellter negativer Impuls ist, an den Rücksetzeingang R angelegt wird, wird das Flip-Flop 19C zurückgesetzt, und sein invertierter Ausgang Q geht auf high, wodurch der Schalter 19B wie in Fig. 9, Zeile E gezeigt eingeschaltet wird. Als Ergebnis wird die Versorgungsspannung Vp zu dem zweiten Impulsgenerator 15 und dem Hochgeschwindigkeitszähler 16 geliefert, wodurch die Erzeugung und Zählung der zweiten Taktimpulse PCK2 begonnen wird. Durch die positive Flanke des ersten Taktimpulses PCK1, der danach zum erstenmal an den Taktanschluß CK angelegt wird, wird das Flip-Flop 19C angesteuert, um den hohen Pegel an dem Anschluß D abzurufen, und der invertierte Ausgang Q geht auf low, wodurch der Schalter 19B ausgeschaltet wird, wie in Fig. 9, Zeile E gezeigt ist.
• Bei einem derartigen Aufbau der Stromversorgungssteuerschaltung 19, die die Versorgungsspannung Vp für den zweiten Impulsgenerator 15 und den Zähler 16 nur während der Zeitspanne liefert, während der der Zähler 16 die Zählung ausführt, kann der durchschnittliche Leistungsverbrauch des Zählers 16 wie im Fall des durch eine CMOS-Schaltung gebildeten Zählers 16 beträchtlich herabgesetzt werden, selbst wenn der Zähler 16 durch eine ECL oder TTL von Bipolartransistoren gebildet ist, die unabhängig von der Impulszählung einen festen Ruhestrom erfordert. Es sei die Summe der von dem zweiten Impulsgenerator 15 und dem Zähler 16 verbrauchten Leistung durch Po repräsentiert und der Fall einer Zyklusperiode des ersten Taktimpulses PCK1 betrachtet, die die maximale Einschaltperiode des Schalters 19B ist.
• Die durchschnittliche Leistung PAB wird durch die folgende Gleichung aus der Ausgangsfrequenz fCK1 der ersten Impulsgenerators 13A und der Referenzsignalfrequenz fR erhalten.
• PAB = Po fR/fCK1 (10)
• Gleichung (11) kann durch Verwendung von Gleichung (4) zur folgenden Gleichung modifiziert werden:
• PAB = Po/2m (11)
• Wenn beispielsweise die Anzahl von Bits m des Modulo-Zählers 13B 4 beträgt, kann der mittlere Leistungsverbrauch durch den zweiten Impulsgenerator 15 und den Zähler 16 auf 1/16 der in dem Fall benötigten Leistung reduziert werden, in dem keine EIN/AUS-Steuerung der Stromversorgung stattfindet. Somit weist der Phasenkomparator dieser Ausführungsform eine hohe Präzision des Phasenvergleichs auf und verbraucht wenig Leistung.
• Fig. 10 stellt in Blockform eine dritte Ausführungsform der vorliegenden Erfindung dar, die einen Aufbau aufweist, bei dem dem im allgemeinen mit dem Block 100 bezeichneten Phasenkomparator in Fig. 3 ein Digital/Analog-Wandler (nachstehend als D/A-Wandler bezeichnet) 9, ein spannungsgesteuerter Oszillator (nachstehend als VCO bezeichnet) 11 und ein programmierbarer Dividierer 12 hinzugefügt sind. Das digitale Phasendifferenzsignal ΔΦ von dem Phasenkomparator 100 mit m + n-Bits wird von dem D/A-Wandler 9 in eine analoge Spannung umgewandelt, die auf den VCO 11 gegeben wird, um seine Oszillationsfrequenz fo zu steuern, und ein durch Frequenzteilen der Oszillationsfrequenz fo mittels des programmierbaren Dividierers 12 auf 1/N herab erhaltenes Signal wird als das Eingangssignal Sx an den Eingangsanschluß 10 geliefert, wodurch eine Rückkopplungsschleife gebildet wird.
• Die Rückkopplung ist ein Phasenregelkreis, der so arbeitet, daß die Frequenz fR des Referenzsignals SR von dem Modulo-Zähler 13B und die Ausgangsfrequenz fo/N (wobei N eine positive ganze Zahl ist) des programmierbaren Zählers 12 zueinander passen. Somit kann die Ausgangsfrequenz fo des VCO 11 wie folgt ausgedrückt werden:
• fo = N fR (12)
• Demzufolge kann die Ausgangsfrequenz fo durch Ändern des Frequenzteilungsfaktors N des programmierbaren Dividierers 12 auf ein ganzzahliges Vielfaches der Referenzfrequenz fR eingestellt werden. Die in Fig. 10 gezeigte Ausführungsform bildet einen Phasenregelkreisoszillator, der in der Regel als Frequenzsynthesizer bezeichnet wird.
• Ein derartiger, den Phasenkomparator 100 der ersten Ausführungsform verwendenden Phasenregelkreisoszillator weist eine hohe Phasendetektorempfindlichkeit auf, weshalb er eine Verkürzung der Übergangsantwortzeit während der Frequenzumschaltung ermöglicht. Die Phasendetektorempfindlichkeit KΦ des den in Fig. 1 gezeigten m-Bit-Modulo-Zähler 13B verwendenden herkömmlichen Phasendetektors ist durch die folgenden Gleichung gegeben:
• KΦ = 2m/2π (13)
• Andererseits ist die Phasendetektorempfindlichkeit des Phasenkomparators in Fig. 3, der den n- Bit-Zähler 16 verwendet, durch die folgende Gleichung gegeben:
• KΦ = 2m+n/2π (14)
• Somit kann die Phasendetektorempfindlichkeit beträchtlich verbessert werden.
• Die Einschwingzeit des Phasenregelkreisoszillators wird von der Phasenvergleichsempfindlichkeit, der VCO-Empfindlichkeit und dem Frequenzteilungsfaktor N bestimmt. Je höher die Phasenvergleichsempfindlichkeit ist, desto kürzer wird die Einschwingzeit. Folglich ermöglicht der Phasenregelkreisoszillator dieser Ausführungsform eine Hochgeschwindigkeitsfrequenzumschaltung. Ferner kann der Leistungsverbrauch durch Steuern der Stromversorgung für den zweiten Impulsgenerator 15 und den Zähler 16 durch Verwendung der durch die gestrichelte Linie in dem Block 100 in Fig. 10 angegebenen Stromversorgungssteuerschaltung stark gesenkt werden.
• Bei der Ausführungsform in Fig. 10 wird, wenn kein Schleifenfilter an der Ausgangsseite des Phasenkomparators 100 vorgesehen ist, ein ständiger Phasenfehler in der Phasendifferenz ΔΦ zwischen der Referenzphase ΦR und dem Signal Sx von dem programmierbaren Dividierer 12 während des Gleichgewichtsschwingungszustands induziert, in dem keine Frequenzumschaltung stattfindet. Dieser ständige Phasenfehler kann zu null reduziert werden, indem ein Schleifenfilter 21 an der Ausgangsseite des Phasenkomparators 100 vorgesehen wird, wie durch die unterbrochene Linie in Fig. 10 angegeben ist. Wenn in diesem Beispiel das Schleifenfilter 21 aus einer Analogschaltung gebildet ist, ist es auf der Ausgangsseite des in Fig. 10 dargestellten D/A-Wandlers 9 angeordnet, wenn es jedoch aus einer Digitalschaltung gebildet ist, ist es auf der Ausgangsseite des Datenprozessors 18 angeordnet.
• Fig. 11 stellt in Blockform eine vierte Ausführungsform der vorliegenden Erfindung dar, die einen Frequenzmultiplizierer 15' anstatt des zweiten Impulsgenerators 15 in der Ausführungsform in Fig. 10 verwendet. Der Frequenzmultiplizierer 15' multipliziert die Frequenz fCK1 der ersten Taktimpulse PCK1 von dem ersten Impulsgenerator 13A mit beispielsweise k und liefert das mit k multiplizierte Signal als zweiten Taktimpuls PCK2 an den Zähler 16. Ein derartiger Aufbau erzeugt ebenfalls die gleiche Wirkung wie diejenige, die mit der Ausführungsform in Fig. 10 erhalten werden kann. Da die ersten Taktimpulse PCK1 von dem ersten Impulsgenerator 13A und die von dem Frequenzmultiplizierer 15' ausgegebenen zweiten Taktimpulse PCK2 frequenzsynchronisiert sind, ist außerdem der Fehler im Phasendifferenzausgangssignal ΔΦ, das schließlich erhalten wird, sehr klein. Somit kann das Phasenrauschen in dem Ausgangssignal des VCO 11 gesenkt werden. Es ist klar, daß der Leistungsverbrauch gesenkt werden kann, wie vorstehend beschrieben ist, indem die Stromversorgungssteuerschaltung 19 in dem Phasenkomparator 100 vorgesehen wird, wie durch die gestrichelte Linie angegeben ist.
• Fig. 12 stellt in Blockform eine fünfte Ausführungsform der vorliegenden Erfindung dar, die das Ausgangssignal von dem VCO 11 als den zweiten Taktimpuls PCK2 von dem zweiten Impulsgenerator 15 in der Ausführungsform in Fig. 10 verwendet. Wenn es notwendig ist, das Ausgangssignal des VCO 11 in einen logischen Pegel umzuwandeln, der von dem Zähler 16 gezählt werden kann, wie beispielsweise einen TTL- oder ECL-Pegel, ist ein Pegelwandler 15" vorgesehen. Das zusätzliche Vorsehen eines Frequenzmultiplizierers oder Frequenzteilers wird eine Wirkung erzeugen, die nachstehend beschrieben ist.
• Ein derartiger Aufbau ist in dem Fall wirksam, in dem die Ausgangsfrequenz fo des VCO 11 sehr viel höher als die Frequenz fCK1 des ersten Taktimpulses PCK1 von dem ersten Impulsgenerator 13A ist. Da die Frequenz fCK2 des zweiten Taktimpulses PCK2 proportional zur Ausgangsfrequenz fo des VCO 11 ist, variiert das Verhältnis zwischen der ersten und der zweiten Taktimpulsfrequenz fCK1 und fCK2 mit der Ausgangsfrequenz fo. Demzufolge variiert der Phasenquantisierungsschritt mit der Frequenz, und der Fehler in dem Phasendifferenzausgangssignal ΔΦ ändert sich entsprechend. Wenn der Variationsbereich der Ausgangsfrequenz fo klein ist, ist jedoch der Fehler im Phasendifferenzausgangssignal ΔΦ so klein, daß es keine Rolle spielt. Bei der Mobilkommunikation beispielsweise ist eine 25 MHz-Bandbreite in einem 800 MHz-Band zugeordnet, und in diesem Band sind um 25 kHz voneinander beabstandete Frequenzen jeweiligen Kanälen zugeordnet. Im Fall der Verwendung des Phasenregelkreisoszillators in Fig. 12 als Frequenzsynthesizer in einem Funkgerät für ein derartiges Mobilkommunikationssystem muß die Variationsbreite der Ausgangsfrequenz fo des VCO 11 25 MHz sein, und dies ist 3,125% der Mittenfrequenz 800 MHz. Entsprechend beträgt eine Änderung des Bruchteilquantisierungsschrittes ΦQF im Hochgeschwindigkeitszähler 16 ebenfalls höchstens 3,125%. Somit kann der zweite Impulsgenerator 15 in dem in Fig. 10 und 11 gezeigten Phasenregelkreisoszillator weggelassen werden, wie in Fig. 12 gezeigt ist - dies gewährleistet eine Verringerung der Schaltungsgröße und des Leistungsverbrauchs.
• Wie vorstehend beschrieben ist, ermöglicht der Phasenkomparator gemäß der vorliegenden Erfindung bei niedrigem Leistungsverbrauch eine sehr genaue Erfassung der Phasendifferenz. Wenn der Phasenkomparator bei einem Phasenregelkreisoszillator eingesetzt wird, ist seine Einschwingzeit kurz, und die Frequenzumschaltung kann mit hoher Geschwindigkeit durchgeführt werden, da der Phasenkomparator eine hohe Phasenvergleichsempfindlichkeit aufweist. Ferner kann der Hauptteil des Phasenkomparators aus Digitalschaltungen gebildet werden, er kann einfach als integrierte Schaltung hergestellt und somit hinsichtlich der Baugröße verkleinert werden.
• Es ist klar, daß viele Modifizierungen und Variationen vorgenommen werden können, ohne den Schutzbereich der neuen Konzepte der in den beiliegenden Ansprüchen definierten Erfindung zu verlassen.

Claims (8)

1. Phasenkomparator mit:

einer Impulsgeneratoreinrichtung (13A), die erste Taktimpulse mit einer ersten Frequenz erzeugt;

einer Modulo-Zähler-Einrichtung (13B), die die ersten Taktimpulse Modulo M zählt und den Zählwert als Referenzsignal ausgibt, wobei M ein positive ganze Zahl ist;

einer Triggersignalgeneratoreinrichtung (17), die ein mit einem Eingangssignal synchronisiertes Triggersignal erzeugt; und

einer Latch-Einrichtung (14), die auf das Triggersignal anspricht, um den Zählwert der Modulo-Zähler-Einrichtung abzutasten und zu halten;

dadurch gekennzeichnet, daß er des weiteren enthält:

eine zweite Impulsgeneratoreinrichtung (15), die zweite Taktimpulse mit einer zweiten Frequenz erzeugt, die höher als die erste Frequenz ist;

eine Hochgeschwidigkeitszählereinrichtung (16), die die zweiten Taktimpulse zählt, wobei die Hochgeschwindigkeitszählereinrichtung das Zählen der zweiten Taktimpulse als Antwort auf das mit dem Eingangssignal synchronisierte Triggersignal beginnt und das Zählen als Antwort auf einen ersten Impuls der ersten Taktimpulse danach beendet; und

eine Datenverarbeitungseinrichtung (13), die Phasendifferenzdaten entsprechend einer Phasendifferenz zwischen dem Referenzsignal und dem Eingangssignal auf der Basis von in der Latch-Einrichtung gehaltenen Daten und Zähldaten von der Hochgeschwindigkeitszählereinrichtung erzeugt.

2. Phasenkomparator nach Anspruch 1, der des weiteren eine Stromversorgungssteuereinrichtung (19) enthält, die auf das Triggersignal und den unmittelbar darauf folgenden der ersten Taktimpulse anspricht, um die Stromversorgung für zumindest die Hochgeschwindigkeitszählereinrichtung während nur ihrer Zählperiode zu steuern.

3. Phasenkomparator nach Anspruch 2, bei dem die Stromversorgungssteuereinrichtung so ausgebildet ist, daß sie an die zweite Impulsgeneratoreinrichtung nur während der Zählperiode der Hochgeschwindigkeitszählereinrichtung Strom liefert.

4. Phasenkomparator nach Anspruch 1, bei dem die Datenverarbeitungseinrichtung eine Datenwandlereinrichtung enthält, die die Zähldaten der Hochgeschwindigkeitszählereinrichtung in niedrigerwertige Bits entsprechend einem Bruchteil der von der Latch-Einrichtung erfaßten Phasendifferenz umwandelt.

5. Phasenkomparator nach Anspruch 1, 2, 3 oder 4, der des weiteren Digital/Analog- Wandlermittel (9) zum Umwandeln der Phasendifferenzdaten in eine analoge Phasendifferenzspannung entsprechend der Phasendifferenz, eine spannungsgesteuerte Oszillatoreinrichtung (11), deren Oszillationsfrequenz in Übereinstimmung mit der Phasendifferenzspannung gesteuert wird, und eine programmierbare Dividiereinrichtung (12) aufweist, die die Oszillationsausgangsfrequenz der spannungsgesteuerten Oszillatoreinrichtung durch eine beliebige ganze Zahl teilt und das frequenzgeteilte Ausgangssignal als das Eingangssignal an die Triggersignalgeneratoreinrichtung liefert, wobei die Digital/Analog-Wandlermittel, die spannungsgesteuerte Oszillatoreinrichtung und die programmierbare Dividiereinrichtung eine Gegenkopplungsschleife bilden, wodurch das Eingangssignal mit dem Referenzsignal phasensynchronisiert wird.

6. Phasenkomparator nach Anspruch 5, bei dem die zweite Impulsgeneratoreinrichtung eine Frequenzmultipliziereinrichtung (15') ist, die die ersten Taktimpulse von der ersten Taktimpulseinrichtung frequenzmultipliziert und sie als zweite Taktimpulse ausgibt.

7. Phasenkomparator nach Anspruch 5, bei dem die zweite Taktimpulsgeneratoreinrichtung eine Signalwandlereinrichtung (15") ist, die als zweite Taktimpulse Impulse ausgibt, die mit dem Oszillationsausgangssignal der spannungsgesteuerten Oszillatoreinrichtung synchronisiert sind.

8. Phasenkomparator nach Anspruch 5, bei dem die Gegenkopplungsschleife ein Schleifenfilter (21) enthält, das in Serie mit der Ausgangsseite der Datenverarbeitungseinrichtung verbunden ist.