DE69218717T2 - Vorrichtung zum Lesen eines Speicherzelleinhalts, insbesondere für ein EPROM, Betriebsverfahren und Speicher mit einer solchen Vorrichtung - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Vorrichtung zum Erfassen des Inhalts von Zellen eines Speichers, insbesondere eines EPROM-Speichers.
• Sie betrifft ebenfalls ein Verfahren, das in dieser Vorrichtung eingesetzt wird sowie einen Speicher mit einer solchen Vorrichtung.
• Die gegenwärtige Entwicklung von Speichern sehr großer Kapazität, insbesondere vom EPROM-Typ, ist begleitet von einer Erhöhung der Arbeitsfrequenzen der Systeme, in denen diese Speicher eingesetzt werden, und infolgedessen auch von der Bestrebung, die Zugriffszeiten auf den Inhalt der diese Speicher bildenden Zellen immer weiter zu verkürzen. Um jedoch die Zugriffszeit auf einen Speicher, insbesondere einen EPROM-Speicher zu minimieren, ist es wesentlich, den Erfassungsverstärker, der normalerweise vorgesehen ist, um das Lesen des Inhalts einer jeden Zelle zu ermöglichen, in einen Zustand vorzupositionieren, in dem die differentiellen Eingänge ausgeglichen sind.
• Bisher wurde bei bisherigen Entwürfen dieses Erfassungsverstärkers diese Vorpositionierung durchgeführt, indem ein Puls zum direkten Kurzschließen der differentiellen Eingänge benutzt wurde. Dies hat jedoch den Nachteil, daß störende Stromspitzen gleichzeitig in der Referenzspalte und in der Bitleitung erzeugt werden und infolgedessen der Zustand des Stromkomparators gestört wird, was zu einer Erhöhung der Zugriffszeit führt.
• Aufgabe der Erfindung ist, diese Nachteile zu beheben, indem eine Vorrichtung zum Erfassen des Inhalts von Zellen eines Speichers, insbesondere eines EPROM-Speichers vorgeschlagen wird, wobei die Zellen in einer Anordnung von Bitleitungen organisiert sind und wobei die Vorrichtung Vergleichsmittel umfaßt zum Vergleichen eines einer Referenzspalte zugeordneten Referenzstroms und eines in einer Zelle einer Bitleitung, deren Inhalt gelesen werden soll, abgerufenen Lesestroms, wobei die Vergleichsmittel ein Referenzwiderstandselement und ein Lesewiderstandselement umfassen, durch die jeweils der Referenzstrom bzw. der Lesestrom fließen und die einerseits mit einer Versorgungsspannungsquelle und andererseits jeweils mit einem nichtinvertierenden bzw. einem invertierenden Eingang eines Differenzverstärkers verbunden sind, der am Ausgang eine Erfassungsinformation ausgibt.
• Erfindungsgemäß umfaßt die Vorrichtung ferner Mittel zum selektiven Verbinden des Ausgangs des Differenzverstärkers mit seinem invertierenden Eingang während einer vorbestimmten Vorladezeitdauer.
• Auf diese Weise wird die differentielle Stufe selber benutzt, um die differentiellen Eingänge auszugleichen, indem während einer vorbestimmten Zeitdauer von einer differentiellen Betriebsart in eine Nachfolgebetriebsart übergegangen wird. Dies hat auch die Wirkung, daß Asymmetrien kompensiert werden, die im allgemeinen bei den Eingangstransistoren der differentiellen Stufe bestehen.
• Da außerdem der gesamte Vorladestrom auf seiten der Bitleitung fließt, wird die Referenzspalte nicht durch den Vorladevorgang gestört, wodurch die Stabilität der Referenzspalte während der Erfassungsoperation verbessert wird.
• Gemäß einer vorteilhaften Ausgestaltung umfassen die selektiven Verbindungsmittel Umschaltmittel, die durch ein zyklisches Vorladetaktsignal gesteuert werden.
• Gemäß einem anderen Aspekt der Erfindung umfaßt das Verfahren zum Erfassen des Inhalts von Zellen eines Speichers, insbesondere vom EPROM-Typ, angewandt in der erfindungsgemäßen Vorrichtung, für jede Sequenz des Lesens einer Zelle einen Schritt des Vorladens dieser Vorrichtung, gefolgt von einem Schritt des Lesens des Inhalts der Zelle, der einen Vergleich eines in der Zelle fließenden Stroms mit einem Referenzstrom umfaßt, wobei der Vergleich durch einen Differenzverstärker durchgeführt wird. Während des Vorladeschritts wird der Differenzverstärker während eines Vorladetaktzyklus in einen Nachfolgemodus geschaltet.
• Gemäß einem weiteren Aspekt der Erfindung ist der löschbare Festwertspeicher, insbesondere vom EPROM-Typ, in den die erfindungsgemäßen Vorrichtungen integriert sind, dadurch gekennzeichnet, daß er Steuermittel umfaßt zum Erzeugen eines Signals zum Steuern der Mittel zum selektiven Verbinden des Ausgangs und des invertierenden Eingangs des Differenzverstärkers einer jeden Erfassungsvorrichtung im Laufe eines Vorladetaktzyklus.
• Andere Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung.
• Die als nichteinschränkende Beispiele beigefügten Zeichnungen zeigen:
• - In Figur 1 eine schematische Darstellung einer erfindungsgemäßen Erfassungsvorrichtung;
• - in Figur 2 eine praktische Ausgestaltung der bei der Erfindung eingesetzten selektiven Verbindungsmittel;
• - in Figur 3 eine Gesamtschau der Organisation eines Speichers, in den die erfindungsgemäße Vorrichtung integriert ist.
• Es werden nun mit Bezug auf Fig. 1 bis 3 detaillierter die erfindungsgemäße Vorrichtung sowie das in dieser Vorrichtung eingesetzte Verfahren beschrieben.
• Bei der in Figur 1 dargestellten Ausgestaltung umfaßt die erfindungsgemäße Vorrichtung einen Differenzverstärker 2, der geschaltet ist, um einen Referenzstrom ¹REF, der in einer Referenzspalte abgerufen wird und symbolisch durch eine Referenzstromquelle dargestellt ist, mit einem Lesestrom IL zu vergleichen, der von einer Speicherzelle 10 abgerufen wird, deren Inhalt genau gelesen werden soll und die in Figur 1 in Form eines Kondensators und einer Stromquelle modelliert ist. Jede Referenzstromquelle und Lesestromquelle ist jeweils mit einer Versorgungsgleichspannung VDD über Referenz- bzw. Lesewiderstandselemente RREF und RL gemäß im Bereich der Herstellung von Halbleitern in MOS-Technologie wohlbekannten Techniken verbunden. Ferner sind die Referenz- und Lesewiderstandselemente RREF und RL jeweils mit dem nichtinvertierenden V+ bzw. invertierenden Eingang V- des Differenzverstärkers 2 in einer dem Elektronikfachmann bekannten Anordnung verbunden. Erfindungsgemäß verbindet ein durch ein Taktsignal CK gesteuerter Schalter 4 selektiv den Ausgang des Differenzverstärkers 2 mit seinem invertierenden Eingang V-. Das vom Differenzverstärker 2 abgegebene Erfassungssignal SA wird an den Eingang eines Verstärkers 3 mit hoher Impedanz angelegt, der eine logische Information D erzeugt, die den Inhalt der gelesenen Speicherzelle darstellt. Die Erfassungseinrichtung 1 gemäß der Erfindung weist so einen Ausgang mit drei logischen Zuständen auf, der jede beliebige Anbindung des Speichers innerhalb eines digitalen Systems möglich macht.
• Bezogen auf Figur 2 kann der Schalter 4 in vorteilhafter Weise und in Anwendung bekannter Techniken ausgehend von vier in Reihe geschalteten Transistoren gebildet sein, einem ersten Transistor T1 vom PMOS-Typ, dessen Source an eine Gleichspannungsquelle Vc angeschlossen ist und dessen Drain an den Drain eines zweiten Transistors T2 vom NMOS- Typ angeschlossen ist, dessen Source an die Source eines dritten Transistors T3 vom PMOS-Typ angeschlossen ist. Die Source eines vierten Transistors T4 vom NMOS-Typ ist an die Masse der Vorrichtung angeschlossen, und sein Drain ist an den Drain des dritten Transistors T3 angeschlossen. Es ist zu beachten, daß bei den PMOS-Transistoren T1 und T3 das Substrat an den Drain angeschlossen sein soll, um ihre Schwellenspannungen zu minimieren.
• Unter PMOS-Transistor wird ein MOS-Transistor mit P-Kanal und unter NMOS-Transistor ein MOS-Transistor mit N-Kanal verstanden.
• Ein Taktsignal , erzeugt von einem externen Taktgenerator (nicht dargestellt), wird an das Gate des vierten Transistors T4 angelegt, sein logisches Gegenteil CK wird an das Gate des ersten Transistors T1 angelegt. Das Erfassungssignal SA wird gleichzeitig an die Gates des zweiten und des dritten Transistors T2, T3 angelegt, wohingegen der Verbindungspunkt der Source des zweiten Transistors T2 und der Source des dritten Transistors T3 an den invertierenden Eingang V- des Differenzverstärkers 2 angeschlossen ist.
• Wenn das Taktsignal CK hohen logischen Pegel hat, sind die Transistoren T4 und T1 leitend. Der Ausgang 5A des Differenzverstärkers 2 ist dann mit dessen invertierendem Eingang V- verbunden, und der Differenzverstärker 2 befindet sich so in einer Nachfolgekonfiguration. Die Ausgangsspannung SA ist dann im wesentlichen gleich dem Produkt aus Spannung V+ und dem Verhältnis K/(K+1), wenn K die Verstärkung des Differenzverstärkers 2 ist. Da K im allgemeinen wesentlich größer ist als 1, ist das Signal Sa im wesentlichen gleich der der Referenzspalte entsprechenden Spannung V+. Diese Nachfolgekonfiguration wird während des Vorladezyklus gesteuert durch eine interne Steuerlogik des Speichers aufrechterhalten. Am Ende dieses Vorladezyklus wird der Schalter 4 in offene Position gebracht, so daß eine hohe Impedanz zwischen dem invertierenden Eingang V- und dem Ausgang des Differenzverstärkers 2 besteht, der dann seine Aufgabe als Komparator voll erfüllt, da er nicht mehr gegengekoppelt ist.
• Es ist auch zu beachten, daß bei der Erfindung keine Gefahr von Instabilität und Schwingung während der Vorladeoperation besteht, da die Gegenkopplungsverstärkung gleich 1 ist. Der Differenzverstärker 2 verhält sich dann wie ein durch negative Rückkopplung stabilisierter Folger.
• Ferner konnte bei den bisherigen Erfassungsvorrichtungen aufgrund der unvermeidlichen Asymmetrien zwischen den Eingangstransistoren des Differenzverstärkers ein Kurzschließen der zwei Eingänge des Differenzverstärkers zur Folge haben, daß fälschlich eine 1 oder eine 0 gelesen wurde. Bei der erfindungsgemäßen Vorrichtung hat die Tatsache, daß der Verstärker selber für den Ausgleich genutzt wird, die Folge, daß das genannte Ungleichgewicht zwischen den Eingangstransistoren automatisch kompensiert wird und so die Eingänge des Differenzverstärkers auf den Umklappunkt des Verstärkers vorgespannt sind.
• Ein programmierbarer löschbarer Festwertspeicher M vom EPROM-Typ, in dem erfindungsgemäße Erfassungsvorrichtungen integriert sind, von dessen Struktur ein stark vereinfachtes Beispiel in Figur 3 gezeigt ist, umfaßt eine Anordnung 23 von in Bitleitungen L1, L2, Ln organisierten Speicherzellen, denen eine Referenzspalte CREF zugeordnet ist. Eine Steuer- und Schnittstellenlogik 22 verarbeitet die auf einem Adreßbus BA empfangenen Adreßinformationen und die auf einem Steuerbus BC ausgetauschten Steuerinformationen. Eine Adressendekodierlogik bewirkt das Zeigen auf die von einer Leseoperation betroffene Bitleitung, und eine Erfassungslogik 20 umfaßt eine Anordnung von erfindungsgemäßen Erfassungsvorrichtungen 1, die Leseinformationen erzeugen, die anschließendauf einen Datenbus BD ausgegeben werden. Die gesamten Adressier-, Steuer- und Schnittstellenoperationen können gemäß im Bereich der Mikroelektronik wohlbekannten herkömmlichen Techniken durchgeführt werden.
• Selbstverständlich ist die Erfindung nicht auf die soeben beschriebenen Beispiele beschränkt, und es sind andere Anordnungen und Erweiterungen denkbar, die den Rahmen der Erfindung nicht verlassen. So kann z.B. der Schalter, der die selektive Verbindung des Ausgangs und des invertierenden Eingangs des Differenzverstärkers ermöglicht, auf andere Weise als die beschriebene ausgebildet sein. Ferner kann die vorliegende Erfindung angewandt werden für jede gegenwärtige oder zukünftige Halbleitertechnologie, sofern es um die Erfassung einer logischen Information in einem Speicher unter Anwendung eines Differenzverstärkers geht.

Claims (7)

1. Vorrichtung (1) zum Erfassen des Inhalts von Zellen eines Speichers (M), insbesondere eines EPROM-Speichers, die in einer Anordnung von Bitleitungen organisiert sind, wobei die Vorrichtung Vergleichsmittel umfaßt zum Vergleichen eines einer Refe-renzspalte (CREF) zugeordneten Referenzstroms (IREF) und eines in einer Zelle einer Bitleitung, deren Inhalt gelesen werden soll, abgerufenen Lesestroms (IL), und wobei die Vergleichsmittel ein Referenzwiderstandselement (RREF) und ein Lesewiderstandselement (RL) umfassen, durch die jeweils der Refe-renzstrom bzw. der Lesestrom fließen und die einerseits mit einer Versorgungsspannungsquelle (VDD) und andererseits jeweils mit einem nicht invertierenden (V+) bzw. einem invertierenden Eingang (V-) eines Differenzverstärkers (2) verbunden sind, der am Ausgang ein Erfassungssignal (SA) ausgibt, dadurch gekennzeichnet, daß die Vorrichtung (1) ferner Mittel (4) zum selektiven Verbinden des Ausgangs des Differenzverstärkers (2) mit seinem invertierenden Eingang (V-) während einer vorgegebenen Vorladezeitdauer umfaßt.

2. Vorrichtung (1) nach Anspruch 1, dadurch gekennzeichnet, daß die selektiven Verbindungsmittel (4) Umschaltmittel umfassen, die durch ein zyklisches Vorladetaktsignal (CK) gesteuert werden.

3. Vorrichtung (1) nach Anspruch 2, dadurch gekennzeichnet, daß sie ferner hinter dem Differenzverstärker (2) angeordnete Verstärkungsmittel (3) mit hoher Impedanz umfaßt, um aus dem vom Differenzverstärker (2) ausgegebenen Erfassungssignal (SA) eine logische Leseinformation (D) zu erzeugen.

4. Verfahren zum Erfassen des Inhalts von Zellen eines Speichers (M), insbesondere vom EPROM-Typ, angewandt in der Vorrichtung (1) nach einem der vorhergehenden Ansprüche, das für jede Sequenz des Lesens einer Zelle einen Schritt des Vorladens dieser Vorrichtung umfaßt, gefolgt von einem Schritt des Lesens des Inhalts der Zelle, der einen Vergleich eines in der Zelle fließenden Lesestroms (IL) mit einem Referenzstrom (IREF) umfaßt, wobei der Vergleich durch einen Differenzverstärker (2) durchgeführt wird, dadurch gekennzeichnet, daß während des Vorladeschritts der Differenzverstärker (2) während eines Vorladetaktzyklus in einen Nachfolgemodus geschaltet wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß während des Vorladetaktzyklus der Ausgang des Differenzverstärkers (2) mit dem invertierenden Eingang (V-) des Diffe-renzverstärkers (2) verbunden ist.

6. Löschbarer Festwertspeicher (M), insbesondere vom EPROM- Typ, in den Vorrichtungen (20, 1) nach einem der Ansprüche 1 bis 3 integriert sind, dadurch gekennzeichnet, daß er Steuermittel (22) umfaßt zum Erzeugen eines Signals (CK) im Laufe eines Vorladetaktzyklus zum Steuern der Mittel zum selektiven Verbinden des Ausgangs und des invertierenden Eingangs des Differenzverstärkers (2) einer jeden Erfassungsvorrichtung (1).

7. Löschbarer Festwertspeicher (M), insbesondere vom EPROM- Typ, mit Mitteln zum Lesen einer Zelle, dadurch gekennzeichnet, daß diese Mittel das Verfahren nach einem der Ansprüche 4 oder 5 einsetzen.