HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht sich auf eine
einstellbare Verzögerungsvorrichtung. Insbesondere bezieht sich die
vorliegende Erfindung auf eine einstellbare
Verzögerungsvorrichtung, die als eine analoge IC-Verzögerungsleitung
verwendet wird.
Beschreibung des Stands der Technik
-
Es gibt bisher eine einstellbare Verzögerungsvorrichtung,
die unter Verwendung eines C-MOS-Inverters aufgebaut ist.
Der C-MOS-Inverter hat eine Übertragungsverzögerungszeit
von ungefähr einigen Nanosekunden für jede Stufe, und wenn
die Anzahl von Stufen des C-MOS-Inverters erhöht wird, ist
es daher möglich, eine Verzögerungszeit zu erhalten, die
gleich der Anzahl der Stufen ist. Die Verzögerungszeit des
C-MOS-Inverters kann mittels einer Ansteuerungsspannung
eingestellt werden, die an den C-MOS-Inverter angelegt
wird. Im allgemeinen wird die für das Verhältnis zwischen
der Ansteuerungsspannung und der Verzögerungszeit
repräsentative Steuerkennlinie zu einer nichtlinearen Kennlinie,
wie in Fig. 6 gezeigt.
-
Bei einer derartigen einstellbaren Verzögerungsvorrichtung
wird es schwierig, den C-MOS-Inverter richtig zu steuern,
da die Steuerkennlinie aufgrund von Dispersionen oder
Schwankungen der Temperatur, der Schaltkreisbauteile etc.
starken Abweichungen unterliegt, weshalb es zu dem Problem
kam, daß die Kennlinie der einstellbaren
Verzögerungsvorrichtung nicht stabil wird.
-
Eine Verzögerungsvorrichtung gemäß dem Oberbegriff von
Anspruch 1 ist aus der JP-A-63069314 bekannt. Die Linearität
und Stabilität der Kennlinie dieser Verzögerungsvorrichtung
des Stands der Technik sind zwar verbessert, jedoch noch
nicht voll zufriedenstellend.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist daher eine Hauptaufgabe der vorliegende Erfindung,
einer einstellbaren Verzögerungsvorrichtung eine stabile
Kennlinie zu geben.
-
Um diese Aufgabe zu lösen, stellt die Erfindung eine
einstellbare Verzögerungsvorrichtung gemäß Anspruch 1 bereit.
-
Auf der Grundlage der Ausgabe der zweiten und der dritten
in der Korrekturschaltung enthaltenen einstellbaren
Verzögerungsleitung wird die erste Ausgabe, durch welche die
Steuerkennlinie der ersten einstellbaren
Verzögerungsleitung im wesentlichen linear gemacht wird, an die erste
nichtlineare Schaltung einer
Linearität-Erfassungseinrichtung angelegt. Die Eingabe/Ausgabe-Kennlinie der ersten
nichtlinearen Schaltung wird durch die erste Ausgabe
verändert, woraufhin eine Ausgabe, die man durch Abwandeln des
ersten Steuersignals erhält, welches an die erste
nichtlineare Schaltung angelegt wird, dem ersten Addierer
zugeführt wird. Auf der Grundlage der Ausgaben von der zweiten
und der dritten einstellbaren Verzögerungsleitung wird die
zweite Ausgabe, durch welche der einstellbare Bereich der
ersten einstellbaren Verzögerungsleitung konstant gemacht
wird, an den ersten Addierer von der
Referenzpegel-Erzeugungseinrichtung angelegt. Die Ausgabe der ersten
nichtlinearen Schaltung und die zweite Ausgabe werden durch den
ersten Addierer zueinander addiert, und das addierte
Ergebnis wird an die erste einstellbare Verzögerungsleitung
angelegt. Daher werden die Linearität der Steuerkennlinie der
ersten einstellbaren Verzögerungsleitung und somit die
Steuerkennlinie der einstellbaren Verzögerungsvorrichtung
gut, und der einstellbare Bereich wird konstant.
-
Erfindungsgemäß ist es möglich, die Linearität der
Steuerkennlinie der einstellbaren Verzögerungsvorrichtung gut zu
machen und ohne weiteres den einstellbaren Bereich zu
erhalten, der stets ohne Abhängigkeit von der Temperatur etc.
konstant gemacht wird, und zwar durch die erste bzw. die
zweite Ausgabe von der Korrekturschaltung, und daher kann,
selbst wenn die einstellbare Verzögerungsvorrichtung einen
C-MOS-Inverter verwendet, eine stabile Kennlinie und ein
konstanter einstellbarer Bereich gewonnen werden.
-
Die oben beschriebenen Aufgaben sowie weitere Aufgaben,
Merkmale, Gesichtspunkte und Vorteile der vorliegenden
Erfindung ergeben sich deutlicher aus der folgenden
ausführlichen Beschreibung der vorliegenden Erfindung anhand der
begleitenden Zeichnung.
KURZBESCHREIBUNG DER ZEICHNUNG
-
Fig. 1 ist ein Blockdiagramm, das ein erfindungsgemäßes
Ausführungsbeispiel zeigt;
-
Fig. 2 ist ein Schaltkreisdiagramm, welches Beispiele
eines Linearität-Detektors, eines einstellbaren
Bereich-Detektors und eines Referenzpegel-Detektors
zeigt, die in dem Ausführungsbeispiel von Fig. 1
verwendet werden;
-
Fig. 3 ist ein Signalverlauf, welches Signale von
jeweiligen Abschnitten einer das Ausführungsbeispiel von
Fig. 1 bildenenden Korrekturschaltung zeigt;
-
Fig. 4 ist ein Diagramm, welches eine Eingabe/Ausgabe-
Kennlinie einer nichtlinearen Schaltung zeigt;
-
Fig. 5 ist ein Signalverlauf, welches ein Signal von
jeweiligen Abschnitten in dem in Fig. 2 gezeigten
Schaltkreisdiagramm zeigt; und
-
Fig. 6 ist ein Diagramm, welches eine Steuerkennlinie
einer einstellbaren Verzögerungsleitung zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER
BEVORZUGTEN AUSFUHRUNGSBEISPIELE
-
In Fig. 1 enthält eine einstellbare Verzögerungsvorrichtung
10 dieses gezeigten Ausführungsbeispiels eine einstellbare
Verzögerungsschaltung 12 und eine Korrekturschaltung 14.
Die einstellbare Verzögerungsschaltung 12 enthält eine
einstellbare Verzögerungsleitung 16, die einen C-MOS-Inverter
verwendet, und die einstellbare Verzögerungsleitung 16
verzögert ein willkürliches Signal, das zu einer gewünschten
Zeit in den Eingang 18 eingegeben wird, und gibt dieses an
einen Anschluß 20 aus. Die Verzögerungszeit der
einstellbaren Verzögerungsleitung 16 wird durch ein Ausgangssignal
gesteuert, welches durch Addieren eines Ausgangssignals
einer nichtlinearen Schaltung 22 und eines Ausgangssignals Vr
von der Korrekturschaltung 14 mittels eines Addierers 24
gewonnen wird, daß heißt durch eine Ansteuerungsspannung.
Der nichtlinearen Schaltung 22 wird ein Steuersignal Vd
veränderlicher Größe von einem Anschluß 26 und ein
Ausgabesignal VL von der Korrekturschaltung 14 zugeführt. Die
Amplitude des Steuersignals Vd ist gleich der Amplitude eines
später beschriebenen Steuersignals Va.
-
Die Korrekturschaltung 14 enthält einstellbare
Verzögerungsleitungen 30 und 32, welche gemeinsam ein
Eingabesignal
Vin von einem Anschluß 28 empfangen. Jede der
einstellbaren Verzögerungsleitungen 30 und 32 verwendet einen
C-MOS-Inverter und hat einen Aufbau, der gleich dem Aufbau
der einstellbaren Verzögerungsleitung 16 ist, und die
einstellbaren Verzögerungsleitungen 16, 30 und 32 haben
jeweils die in Fig. 6 gezeigten Steuerkennlinien. Ein
Ausgabesignal R der einstellbaren Verzögerungsleitung 30 und ein
Ausgabesignal V der einstellbaren Verzögerungsleitung 32
werden in einen Linearität-Detektor 34 bzw. einen
einstellbaren Bereich-Detektor 36 eingegeben. Ein Fehlersignal Vp
von dem einstellbaren Bereich-Detektor 36 wird an einen
Referenzpegel-Generator 38 ausgegeben. Ein von der einfach
gestrichelten Linie 40 in Fig. 1 umgebener Bereich ist z.
B. so aufgebaut wie in Fig. 2 gezeigt. Insbesondere werden
in dem Linearität-Detektor 34 das Ausgabesignal R der
einstellbaren Verzögerungsleitung 30 und das Ausgabesignal V
der einstellbaren Verzögerungsleitung 32 mittels eines
Phasenkomparators 32 phasenverglichen, woraufhin Impulsbreiten
eines Verzögerungszeit-Erfassungssignals und eines
Fortschreitungszeit-Erfassungssignals, die beide auf diese Art
gewonnen werden, mittels eines Komparators 34 miteinander
verglichen werden. Dann gibt der Linearität-Detektor 34 ein
Signal entsprechend den Impulsbreiten als das Ausgabesignal
VL durch einen Tiefpassfilter 46 ab. Zusätzlich werden in
dem einstellbaren Bereich-Detektor 36 das Verzögerungszeit-
Erfassungssignal und das
Fortschreitungszeit-Erfassungssignal, die durch Phasenvergleich der Ausgabesignale R und V
mittels des Phasenkomparators 42 gewonnen wurden, mittels
eines Addierers 48 zueinander addiert, und der einstellbare
Bereich-Detektor 36 gibt in einen Komparator 50 ein
addiertes Ergebnis als ein einstellbares Bereich-Erfassungssignal
ein. Dann wird das einstellbare Bereich-Erfassungssignal
mit einem Referenzsignal Vref das einen vorbestimmten
einstellbaren Bereich Td hat, durch einen Komparator 50
verglichen, und ein so gewonnenes Fehlersignal wird an den
Referenzpegelgenerator 38 als das Fehlersignal Vp durch ein
Tiefpassfilter 52 abgegeben. Der Referenzpegelgenerator 38
konvertiert das eingegebene Fehlersignal Vp in das
Ausgabesignal Vr mit einem passenden Gleichspannungspegel und gibt
es aus.
-
Dann wird das Ausgabesignal VL von dem Linearitätsdetektor
34 in jede der nichtlinearen Schaltungen 22, 54 und 56
eingegeben, um deren Eingabe/Ausgabe-Kennlinien zu ändern.
Daher werden Steuersignale VA und Va, die von den Anschlüssen
58 bzw. 60 ausgegeben werden, als Ausgabesignale VA' und
Va' durch die nichtlinearen Schaltungen 54 und 56
abgewandelt, und die Ausgabesignale VA' und Va' werden in die
Addierer 62 und 64 eingegeben. Da das Ausgabesignal Vr von
dem Referenzpegelgenerator 38 jeweils in die Addierer 62
und 64 eingegeben wird, addiert der Addierer 62 das
Ausgabesignal VA und das Fehlersignal Vr zueinander und gibt
ein addiertes Ergebnis an die einstellbare
Verzögerungsleitung 30 ab, und der Addierer 64 addiert das Ausgabesignal
Va' und das Ausgabesignal V zueinander und gibt ein
addiertes Ergebnis an die einstellbare Verzögerungsleitung 32
ab.
-
Im Betrieb wird in den Anschluß 28 der Korrekturschaltung
14 das Eingabesignal Vin, wie in Fig. 3 gezeigt,
eingegeben, und die Steuersignale VA und Va werden in den Anschluß
58 bzw. 60 eingegeben. Das Eingabesignal Vin und die
Steuersignale VA und Va sind Signale zur Verwendung in einer
Korrekturschaltung 14. Die Steuersignale VA und Va haben
eine Beziehung von Va = VA ± V, und das Steuersignal Va
ist ein Rechtecksignal, das mit einer Amplitude V
symmetrisch zu einem mittigen Pegel des Steuersignais VA
schwingt. Der Mittelwert des Steuersignals Va wird zum
Steuersignal VA, und der Betrag von V kann in
Übereinstimmung mit einem einstellbaren Bereich, das heißt der
Verwendung der einstellbaren Verzögerungsvorrichtung 10,
festgelegt werden.
-
Im Anfangszustand wird angenommen, daß das in die
nichtlinearen Schaltungen 22, 54 und 56 von dem
Linearität-Detektor 36 eingegebene Ausgabesignal VL Null ist (VL = 0). Wenn
dann jede der Eingabe/Ausgabe-Kennlinien der nichtlinearen
Schaltungen 22, 54 und 56 in Fig. 4 gezeigt wird, kann in
einem Falle von VL = 0 die Eingabe/Ausgabe-Kennlinie durch
eine proportionale gerade Linie 66 gezeigt werden, die
durch den Ursprung verläuft. Daher werden die
Eingabesignale VA und Va der nichtlinearen Schaltung 54 und 56 als
Ausgabesignale VA' und Va' mit denselben Beträgen
ausgegeben, und ihre Signalverläufe sind in Fig. 3 gezeigt.
Außerdem wird die in Fig. 4 gezeigte Eingabe/Ausgabe-Kennlinie
zu einer gekrümmten Linie, die graduell nach unten gekrümmt
wird und in großem Maße nach unten gekrümmt wird, wenn das
Ausgabesignal VL größer wird. Der Fall VL = VM ist durch
eine gekrümmte Linie 68 gezeigt, der Fall 0 < VL < VM ist
durch eine gekrümmte Linie 70 zwischen der geraden Linie 66
und der gekrümmten Linie 68 gezeigt, und der Fall VL > VM
ist durch eine gekrümmte Linie 72 gezeigt, die z. B.
stärker als die gekrümmte Linie 68 gekrümmt ist.
-
Daher wird in einem Fall VL = 0 eine durch ein Signal
(VA' + Vr), dargestellte Ansteuerungsspannung an die
einstellbare Verzögerungsleitung 30 von dem Addierer 62
angelegt, und die Verzögerungszeit wird durch die in Fig. 6
gezeigte Steuerkennlinie bestimmt, wobei das Ausgabesignal R
ausgegeben wird. Zusätzlich wird an die einstellbare
Verzögerungsleitung 32 eine durch ein Signal (Va' + Vr)
dargestellte Ansteuerungsspannung angelegt. Wie man aus der oben
beschriebenen Beziehung zwischen den Steuersignalen VA und
Va sieht, ist die an die einstellbare Verzögerungsleitung
32 angelegte Ansteuerungsspannung ein Rechtecksignal, das
mit der Amplitude V symmetrisch zu einem mittigen Pegel
der Ansteuerungsspannung schwingt, die an die einstellbare
Verzögerungsleitung 30 angelegt wird. Daher wird die
Verzögerungszeit
des Ausgabesignals V von der einstellbaren
Verzögerungsleitung 32 ebenfalls durch die in Fig. 6 gezeigte
Steuerkennlinie bestimmt. Daher wird, wie in Fig. 5
gezeigt, das Ausgabesignal V von der einstellbaren
Verzögerungsleitung 32 ausgegeben, so daß die Zeitdauer, zu der
die Phase verzögert wird, und die Zeitdauer, zu der die
Phase fortschreitet, abwechselnd in bezug auf das
Ausgabesignal R der einstellbaren Verzögerungsleitung 30
erscheinen. Dann werden die Ausgabesignale R und V in den
Phasenkomparator 42 eingegeben, und eine Verzögerungszeit Td1 und
eine Fortschreitungszeit Td2 des Ausgabesignals V werden
durch den Phasenkomparator 42 mit einer Referenz des
Ausgabesignals R erfaßt, so daß der Phasenkomparator 42 das
Verzögerungszeit-Erfassungssignal und das Fortschreitungszeit-
Erfassungsignal abgibt. Die Linearität und der einstellbare
Bereich der Steuerkennlinie können durch das
Verzögerungszeit-Erfassungssignal und das
Fortschreitungszeit-Erfassungssignal erfaßt werden.
-
Wenn dann das Verzögerungszeit-Erfassungssignal und das
Fortschreitungszeit-Erfassungssignal die Bedingung
Td1 = Td2 erfüllen, wird bestimmt, daß die Steuerkennlinie
im wesentlichen linear ist. In diesem gezeigten
Ausführungsbeispiel werden das Verzögerungszeit-Erfassungssignal
und Fortschreitungszeit-Erfassungssignal in den Komparator
44 eingegegben, um die Differenz zwischen der
Verzögerungszeit Td1 und der Fortschreitungszeit Td2 zu erfassen, und
die Ausgabe des Komparators 44 wird in die nichtlinearen
Schaltungen 22, 54 und 56 als das Eingabesignal VL nach
Durchlaufen des Tiefpassfilters 46 eingegeben. Daher können
die Eingabe/Ausgabe-Kennlinien der nichtlinearen Schaltung
22, 54 und 56 gesteuert werden. Daraufhin wird das
Ausgabesignal VL zu einem Zeitpunkt stabil wenn Td1 = Td2
schließlich erfüllt wird.
Nimmt man an, daß VL = VM, so wird zu diesem Zeitpunkt jede
der Eingabe/Ausgabe-Kennlinien der nichtlinearen
Schaltungen 22, 54 und 56 zu der in Fig. 4 gezeigten gekrümmten
Linie 68 verändert. Daher werden die Ausgabesignale VA' und
Va' von den nichtlinearen Schaltungen 54 und 56 zu den in
Fig. 3 gezeigten, weshalb das Ausgabesignal VA' kleiner als
das Steuerungsignal VA wird. Wie man aus einem Vergleich
der Ausgabesignale VA' und Va' sieht, wird das
Ausgabesignal Va' ein Signal, das im Großen und Ganzen zu einer
positiven Richtung bezüglich des Ausgabesignals VA'
hinschwingt. Dann werden das Ausgabesignal Va' und das
Ausgabesignal Vr durch den Addierer 64 zueinander addiert, und
das addierte Ergebnis wird der einstellbaren
Verzögerungsleitung 32 als deren Ansteuerungsspannung zugeführt. Das
Ausgabesignal VA' und das Ausgabesignal Vr werden durch den
Addierer 62 zueinander addiert, und das addierte Ergebnis
wird an die einstellbare Verzögerungsleitung 30 als deren
Ansteuerungsspannung angelegt. Es ergibt sich somit, daß
bezüglich des Ausgabesignals R der einstellbaren
Verzögerungsleitung 30 das Ausgabesignal V der einstellbaren
Verzögerungsleitung 32 die in Fig. 5 gezeigte Phasenbeziehung
annimmt. Das heißt, in einem Fall von VL = VM wird im
Vergleich mit einem Fall VL = 0 die Fortschreitungszeit des
Fortschreitungszeit-Erfassungssignals erhöht und wird zu
einer Fortschreitungszeit Td'2, und die Verzögerungszeit
des Verzögerungszeit-Erfassungssignals wird verringert und
wird zu einer Verzögerungszeit Td'1. Somit nehmen beide
Zeiten zueinander gleiche Werte an (Td'1 = Td'2). Somit ist
es möglich, eine Steuerkennlinie zu erhalten, die bezüglich
des von dem Anschluß 60 eingegebenen Steuerungssignals Va
im wesentlichen linear ist.
-
Es wird nun der Betrieb für das Steuern des einstellbaren
Bereichs der einstellbaren Verzögerungsschaltung 12
beschrieben.
-
Da die Gesamtheit der Verzögerungszeit und der
Fortschreitungszeit, die beide durch den in Fig. 2 gezeigten
Phasenkomparator 42 erfaßt werden, zu dem einstellbaren Bereich
der einstellbaren Verzögerungsschaltung werden, wird die
gesamte Zeit mit einem vorbestimmten einstellbaren Bereich
Td des in Fig. 5 gezeigten Referenzsignals Vref durch den
Komparator 50 verglichen. Insbesondere wird durch Addieren
des Verzögerungszeit-Erfassungsignals und des
Fortschreitungszeit-Erfassungssignals zueinander durch den Addierer
48 ein einstellbares Bereich-Erfassungsignal gewonnen, und
das einstellbare Bereich-Erfassungssignal und das
Referenzsignal Vref werden durch den Komparator 50 miteinander
verglichen, um das Fehlersignal zu erhalten. Das
Fehlersignal wird durch das Tiefpassfilter 52 geschickt und in den
Referenzpegelgenerator 38 als das Fehlersignal Vp
eingegeben. Das Fehlersignal Vp wird durch den
Referenzpegelgenerator 38 zu einem passenden Gleichstrompegel umgewandelt
und an die Addierer 24, 62 und 64 als das Ausgabesignal Vr
eingegeben. Da, wie in Fig. 6 gezeigt, der einstellbare
Bereich Td durch die Ansteuerungsspannung Vr - Vr + 2 V
bestimmt wird, wird in dem Fall, bei dem der einstellbare
Bereich des einstellbaren Bereich-Erfassungssignals, das von
dem Addierer 48 ausgegeben wird, größer als der
einstellbare Bereich Td des Referenzsignals Vref, das von dem
Referenzpegelgenerator 38 ausgegebene Ausgabesignal Vr größer.
Wenn umgekehrt der einstellbare Bereich des einstellbaren
Bereich-Erfassungssignals kleiner als der einstellbare
Bereich Td ist, wird das Ausgabesignal Vr kleiner.
Schließlich wird das Ausgabesignal Vr zu einem Zeitpunkt stabil,
wenn der durch den Addierer 48 addierte einstellbare
Bereich und der einstellbare Bereich Td des Referenzsignals
Vref zueinander gleich werden.
-
Indem man die einstellbare Verzögerungsschaltung 12 mittels
des Ausgabesignals VL und des Ausgabesignals Vr bezüglich
des Steuerungssignals Vd der einstellbaren
Verzögerungsschaltung
12 steuert, welches von dem Anschluß 26
eingegeben wird, wird somit die Verzögerungszeit auf lineare Weise
verändert, und der einstellbare Bereich kann stets durch
den vorbestimmten Bereich festgelegt werden.
-
Die vorliegende Erfindung wurde zwar in ihren Einzelheiten
beschrieben und dargestellt, doch dient dies lediglich der
Veranschaulichung und als Beispiel und soll in keinerlei
Weise als Einschränkung aufgefaßt werden, wobei der Umfang
der vorliegende Erfindung lediglich durch den Wortlaut der
beigefügten Ansprüche eingeschränkt wird.