[go: up one dir, main page]

DE69209169T2 - Verbindungstechnik für integrierte Schaltung - Google Patents

Verbindungstechnik für integrierte Schaltung

Info

Publication number
DE69209169T2
DE69209169T2 DE69209169T DE69209169T DE69209169T2 DE 69209169 T2 DE69209169 T2 DE 69209169T2 DE 69209169 T DE69209169 T DE 69209169T DE 69209169 T DE69209169 T DE 69209169T DE 69209169 T2 DE69209169 T2 DE 69209169T2
Authority
DE
Germany
Prior art keywords
substrate
chip
metal
adhesive
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69209169T
Other languages
English (en)
Other versions
DE69209169D1 (de
Inventor
David Schoenthaler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69209169D1 publication Critical patent/DE69209169D1/de
Publication of DE69209169T2 publication Critical patent/DE69209169T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1424—Card cages
    • H05K7/1425—Card cages of standardised dimensions, e.g. 19"-subrack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Erfindungsgebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum elektrischen Anschließen eines integrierten Schaltungschips an ein Substrat derart, daß der Chip entfernt werden kann, ohne das Substrat zu beschädigen.
    • Allgemeiner Stand der Technik
  • Auf seiten der Elektronikhersteller hat es eine ausgesprochene Umstellung in Richtung auf die Herstellung der Produkte durch direktes Montieren einzelner integrierter Schaltungschips ohne Gehäuse auf einem Substrat, z.B. einer Leiterplatte, gegeben. Diese als "Chipmontage auf der Platte" bezeichnete Herstellungsart erlaubt eine Reduzierung der Kosten, da die Unkosten, die mit der Verkapselung jedes Chips in einem Kunststoff- oder Keramikgehäuse vor der Befestigung zusammenhängen, vermieden werden. Außerdem erlaubt eine Chipmontage auf der Platte auf einer Leiterplatte gegebener Größe eine größere Schaltkreisdichte, was ebenfalls vorteilhaft ist.
  • Gegenwärtig werden einzelne Halbleiterchips an ein Substrat elektrisch angeschlossen, indem zuerst eine Menge an Lot (z.B. ein Löt-"Kontakthügel") auf jeden einer Mehrzahl von Kontakten auf der Oberseite des Chips aufgetragen wird. Der Chip wird dann umgekehrt und auf dem Substrat plaziert, so daß jeder Lötkontakthügel mit einem entsprechenden metallbeschichteten Bereich auf dem Substrat in ausgerichtetem Kontakt steht. Danach werden die Lötkontakthügel aufgeschmolzen, um eine Lotverbindung zwischen dem Chip und dem Substrat zu erzielen. Die Befestigung eines Chips an dem Substrat auf diese Weise wird als "Höcker"-Bonden bezeichnet. Als Alternative zum Höckerbonden kann jede Bondstelle auf dem Chip mit einem entsprechenden metallbeschichteten Bereich auf dem Substrat drahtgebondet sein. Die Chips können auch befestigt werden, indem eine sowohl mit dem Chip als auch der Leiterplatte verbundene Zwischenfolienschaltung verwendet wird. Diese Art des Bondens wird als "Folienbondverfahren" (Tape Automated Bonding, TAB) bezeichnet.
  • Höcker-, TAB- und Drahtbonden haben den Nachteil, daß es nicht leicht ist, nach einer Bauteilbefestigung Reparaturen am Substrat durchzuführen. Das Entfernen eines vorher am Substrat gebondeten defektbehafteten Chips führt oft zu Schäden an den metallbeschichteten Bereichen auf dem Substrat, an die der Chip vorher gebondet war. Wegen der Zerbrechlichkeit der metallbeschichteten Bereiche und ihrer engen Beabstandung (d.h. feiner Rasterabstand) ist es oft schwierig, wenn nicht sogar unmöglich, sie zu reparieren oder sie zu erneuern. Infolgedessen ist ein Chipaustausch allgemein nicht praktikabel und führt zu beträchtlichen Ausschußkosten. Es sind Versuche angestellt worden, das Reparaturproblem zu lösen, indem jeder Chip über eine zwischen dem Chip und dem Substrat angeordnete Platte aus anisotropisch leitfähigem Material an das Substrat angeschlossen wird. Das anisotropisch leitfähige Material stellt in z-Richtung elektrisch leitfähige Pfade zwischen einzelnen Kontakten auf dem Chip und entsprechenden metallbeschichteten Bereichen auf dem Substrat bereit und sorgt gleichzeitig in seitlicher Richtung für eine ausreichende Impedanz zwischen benachbarten Pfaden. Der mit der Verwendung von anisotropisch leitfähigen Polymermaterialien verbundene Nachteil liegt darin, daß irgendeine Art von Haltevorrichtung notwendig gewesen ist, um den Chip und das anisotropisch leitfähige Material am Substrat zu befestigen, was die Kosten und den Aufwand für das Herstellungsverfahren erhöht. Es ist möglich, die Notwendigkeit für eine Haltevorrichtung durch die Verwendung eines klebstoffartigen anisotropisch leitfähigen Materials zu verringern. Die Verwendung eines klebstoffartigen, anisotropisch leitfähigen Materials würde allerdings nach dem Entfernen des Klebstoff-Materials, um einen defektbehafteten Chip zu ersetzen, zu einem Klebstoffrest auf den metallbeschichteten Bereichen auf dem Substrat führen, also zu dem gleichen Problem, das bei herkömmlichen Chipbefestigungsverfahren auftritt. US-Patent 4,999,136 offenbart ein UV-härtbares leitfähiges Harz, das sich zur Verwendung als leitfähiger Klebstoff eignet. Ein derartiger Klebstoff kann auf eine Gruppe von leitfähigen Bondgliedern auf einem Chip und/oder auf eine Gruppe von entsprechenden Bondkontaktstellen auf einem Substrat aufgetragen werden. Auf diese Weise kann der Klebstoff den Chip an das Substrat bonden und gleichzeitig einen leitfähigen Pfad zwischen jedem Bondglied auf dem Chip und einer entsprechenden Bondinsel auf dem Substrat bereitstellen.
  • Die leitfähigen Klebstoffe der in US-Patent 4,999,136 beschriebenen Art bonden zwar einen Chip wirksam an ein Substrat, doch wird in dem Fall, daß sich der Chip nach dem Bonden als defektbehaftet herausstellen sollte, die Reparatur des Substrats durch die Verwendung eines derartigen Klebstoffes erschwert. Wenn ein defektbehafteter Chip nach einem Klebebonden vom Substrat entfernt wird, so bleibt gewöhnlich auf den Bondstellen auf dem Substrat etwas vom Klebstoff zurück. Um das Substrat auf die Aufnahme eines neuen Chips vorzubereiten, muß der alte Klebstoff entfernt werden. Es ist oft schwer, den alten Klebstoff zu entfernen, was die Reparatur des Substrats erschwert.
  • Die Electronics Review offenbart in ihrer Ausgabe vom 10. Juli 1975 auf Seite 40 ein Verfahren zum Montieren eines drahtlosen Chipträgers auf einer Leiterplatte ohne die Verwendung von Lot. Um einen elektrischen Kontakt zwischen jeder Chipträger-Anschlußleitung und einem entsprechenden metallbeschichteten Bereich auf der Leiterplatte herzustellen, wird eine Lage aus einem anisotropisch leitfähigen Material ("Zebrastreifen") zwischen dem Chipträger und der Leiterplatte angeordnet. Der Chipträger wird fest gegen die Platte gedrängt und liefert so mittels eines sich durch die Platte hindurch in den Chipträger erstreckenden Befestigungsmittels den nötigen Druck auf die anisotropisch leitfähige Lage. Mit diesem Montierverfahren gestaltet sich zwar die Reparatur leichter als bei Verwendung eines leitfähigen Klebstoffes, doch liegt bei diesem Verfahren der Nachteil darin, daß der Chipträger so gestaltet werden muß, daß er ein Befestigungsmittel aufnehmen kann. Mit anderen Worten: ein Standard-Chipträger kann nicht verwendet werden.
  • Es besteht also ein Bedarf für ein preiswertes und einfaches Verfahren zum Zusammenschalten eines integrierten Schaltungschips mit metallbeschichteten Bereichen auf dem Substrat, an denen der Chip befestigt war, wobei das Verfahren gleichzeitig den Austausch eines defektbehafteten Chips erleichtert, ohne das Substrat zu beschädigen.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren nach Anspruch 1 bzw. eine Baugruppe nach Anspruch 4 bereitgestellt.
  • Gemäß der Erfindung wird, kurz gesagt, ein Verfahren zum Anschließen eines Chips an metallbeschichtete Bereiche eines Substrats offenbart, das aber auch erlaubt, den Chip, falls er defekt werden sollte, auszutauschen, ohne das Substrat zu beschädigen. Um ein derartiges Auschließen eines Chips an das Substrat zu bewerkstelligen, wird eine Schicht aus einem nichthaftenden, anisotropisch leitfähigen Material mit einer Öffnung darin auf dem Substrat plaziert, um über allen metallbeschichteten Bereichen zu liegen. Nachdem das anisotropisch leitfähige Polymer-Material auf dem Substrat auf diese Weise plaziert worden ist, wird die Öffnung in dem Material, die so liegt, daß sie zwischen einem Paar metallbeschichteter Bereiche liegt, mit Klebstoff angefüllt. Danach wird der Chip auf dem anisotropisch leitfähigen Polymer-Material plaziert, um über der klebstoffgefüllten Öffnung zu liegen, so daß jede Chipbondstelle sich in ausgerichteter Registrierung mit einem entsprechenden metallbeschichteten Bereich auf dem Substrat befindet und damit durch das zwischen dem Chip und dem Substrat angeordnete anisotropisch leitfähige Polymer-Material an den metallbeschichteten Bereich elektrisch angeschlossen ist. Der Klebstoff dient dazu, den Chip am Substrat zu befestigen und gleichzeitig das anisotropisch leitfähige Material unter Druck zu halten. Sollte der Chip jemals defekt werden, kann der Chip durch Abscheren der ihn an dem Substrat befestigenden Haftverbindung entfernt werden, ohne die unter der Schicht aus anisotropisch leitfähigem Polymer-Material liegenden metallbeschichteten Bereiche auf dem Substrat irgendwie zu beschädigen. Dieses Befestigungsverfahren kann auch mit gekapselten Chips, die Drähte oder Kontakte aufweisen, als auch, wie beschrieben, mit ungekapselten Chips praktiziert werden.
    • Kurze Beschreibung der Zeichnung
  • Figur 1 ist eine auseinandergezogene Ansicht eines integrierten Schaltungschips und eines Substrats und zeigt, wie der Chip gemäß der Erfindung daran be festigt wird;
  • Figur 2 ist eine Seitenansicht des Chips und des Substrats von Figur 1, entlang ihrer Ebene 2-2.
    • Ausführliche Beschreibung
  • Figur 1 ist eine auseinandergezogene Darstellung und Figur 2 ist eine Seitenansicht eines integrierten Schaltungschips 10 und eines Substrats 12, und sie zeigen, wie der Chip gemäß der vorliegenden Erfindung an das Substrat angeschlossen wird. Der integrierte Schaltungschip 10 umfaßt eine relativ dünne Platte aus einem Halbleitermaterial (z.B. Silizium), wobei die Platte aus einer (nicht gezeigten) auf herkömmliche Weise verarbeiteten Kalbleiterscheibe herausgetrennt worden ist, um eine integrierte Schaltung zu ergeben. Auf dem Chip 10 befindet sich eine Mehrzahl von Bondstellen oder Kontakten 14, durch die Strom zugeführt wird und durch die Signale übermittelt werden. Die Bondstellen 14 sind normalerweise auf der Oberseite des Chips 10 vorhanden, doch ist in Figuren 1 und 2 der Chip umgekehrt gezeigt und die Bondstellen erscheinen deshalb auf der Unterseite.
  • Das Substrat 12 nimmt in der Regel die Form einer aus FR-4 oder Polyester hergestellten herkömmlichen Leiterplatte an. Alternativ dazu kann das Substrat 12 aus einem keramischen oder polymeren Dickfilm-Material hergestellt sein. Auf mindestens einer Hauptfläche 15 des Substrats 12 befindet sich eine Mehrzahl von metallbeschichteten Bereichen 16, die in einer Stroktar angeordnet sind, die der der Bondstellen 14 auf dem Chip entspricht. In dem Fall, wo das Substrat 12 eine herkömmliche Leiterplatte umfaßt, werden die metallbeschichteten Bereiche 16 durch Plattieren der Fläche 15 mit einer Schicht aus einem Metall wie zum Beispiel Kupfer oder dergleichen und durch nachfolgendes Strukturieren der Metallschicht durch fotolithografische Verfahren hergestellt. In dem Fall, wo das Substrat 12 durch ein keramisches oder polymeres Dickfilm-Material gebildet wird, können die metallbeschichteten Bereiche 16 durch Ablagern einer leitfähigen Paste oder Tinte auf der Fläche 15 gebildet sein.
  • Bei der am besten in Figur 1 dargestellten bevorzugten Ausführungsform sind die metallbeschichteten Bereiche 16 in zwei voneinander beabstandeten Reihen, die den voneinander beabstandeten Reihen der Bondstellen 14 auf dem Chip 10 entsprechen, angeordnet. Das Substrat 12 trägt in der Praxis eine große Zahl von Einzel strukturen von metallbeschichteten Bereichen 16, wobei jede Struktur einer Strucktur von Bondstellen 14 auf einem separaten einer Mehrzahl von Chips 10 entspricht. (Nicht gezeigte) metallbeschichtete leitfähige Pfade sind zum selektiven Zusammenschalten der metallbeschichteten Bereiche 16 vorgesehen. Diese Verbindungspfade können in Abhängigkeit von dem Wesen und der Ausführung des Substrats 12 auf der Fläche 15 oder bei Ausführung mit mehreren Schichten auf einzelnen Schichten des Substrats vorgesehen sein. Der Chip 10 und das Substrat 12 haben, wie soweit beschrieben, eine herkömmliche Ausführung.
  • Die Bondstellen 14 auf dem Chip 10 sind durch eine Lage aus anisotropisch leitfähigem Material 18 hindurch jeweils an einen entsprechenden der metallbeschichteten Bereiche 16 auf dem Substrat 12 elektrisch angeschlossen. Das anisotropisch leitfähige Material 18 besteht aus einer Elastomermatrix 20, in der Regel Silikongummi oder dergleichen, das sowohl nichtleitend ist als auch nicht mit den metallbeschichteten Bereichen 16 reagiert oder an ihnen haftet. Innerhalb der Matrix 20 befindet sich eine Mehrzahl leitfähiger Teilchen 22, in der Regel Flocken oder Kugeln oder Drähte, die in sich in z-Richtung erstreckenden Ketten angeordnet sind, um eine Mehrzahl seitlich beabstandeter, sich zwischen jeweiligen der einander gegenüberliegenden Hauptflächen der Matrix erstreckender elektrischer Leiter bereitzustellen. Wenn das anisotropisch leitfähige Material 18 zwischen dem Chip 10 und dem Substrat 12 angeordnet ist, wie dies am besten in Figur 2 gezeigt wird, so stellen die Ketten aus Teilchen 22 leitfähige Pfade mit niedrigem Widerstand zwischen den Bondstellen 14 auf dem Chip 10 und den metallbeschichteten Bereichen 16 auf dem Substrat bereit. Die Matrix 20, die selbst nichtleitend ist, hilft für eine sehr hohe seitliche Impedanz zwischen benachbarten Ketten von Teilchen 22 zu sorgen.
  • Um sicherzustellen, daß die Ketten von Teilchen 22 in der Matrix 20 des anisotropisch leitfähigen Materials 18 einen zuverlässigen Anschluß zwischen den Bondstellen 14 und den metallbeschichteten Bereichen 16 liefern, ist es wünschenswert, daß das Material 18 unter Druck steht. Ein derartiger Druck wurde bisher dadurch erreicht, daß eine (nicht gezeigte) mechanische Haltevorrichtung verwendet wurde, wobei die Verwendung derartiger Haltevorrichtungen sowohl die Herstellungskosten als auch den Herstellungsaufwand erhöhen. Gemäß der Erfindung wird der Chip 10 klebend an dem Substrat 12 befestigt, um das anisotropisch leitfähige Material 18 unter Druck zu setzen, wodurch sich die Notwendigkeit für eine derartige Haltevorrichtung erübrigt.
  • Bezugnehmend auf Figur 1 wird, um eine derartige Befestigung des Chips 10 am Substrat 12 zu erleichtern, innerhalb des anisotropisch leitfähigen Materials 18 mindestens ein Ausschnitt 24 geschaffen, der so liegt, daß beim Plazieren des Materials auf dem Substrat der Ausschnitt einen zwischen einem Paar metallbeschichteter Bereiche 16 liegenden Teil des Substrats freilegt. Bei der dargestellten bevorzugten Ausführungsform wird ein einzelner, mittig liegender Ausschnitt 24 innerhalb des anisotropischen Materials 18 bereitgestellt, um einen zwischen den beiden Reihen metallbeschichteter Bereiche 16 liegenden Teil des Substrats freizulegen. Der Ausschnitt 24 dient zum Einschließen einer Menge von in dem Ausschnitt abgelagertem Klebstoff 26, in der Regel entweder eine Paste, ein Trockenfilm oder eine Flüssigkeit, gewöhnlich von der warm aushärtenden Art. Der im Ausschnitt 24 plazierte Klebstoff 26 befestigt den Chip 10 derart am Substrat 12, daß das anisotropisch leitfähige Material 18 wie gewünscht unter Druck gehalten wird.
  • Den Chip 10 durch die Kombination aus dem anisotropisch leitfähigen Material 18 und dem Klebstoff 26 an das Substrat 12 anzuschließen hat den großen Vorteil, daß der Chip ausgetauscht werden kann, ohne die metallbeschichteten Bereiche 16 auf dem Substrat zu beschädigen. Sollte der Chip 10 nach der Befestigung mit dem Klebstoff 26 auf dem Substrat 12 defektbehaftet werden, kann der Chip durch Abscheren der Klebstoffverbindung mit dem Substrat entfernt werden. Da zwischen den Bondstellen 14 auf dem Chip 10 und den metallbeschichteten Bereichen 16 auf dem Substrat 12 keine physische Verbindung besteht, beschädigt das Entfernen des Chips die metallbeschich teten Bereiche nicht und erleichtert die Reparatur somit wesentlich.
  • Obiger Text beschreibt ein Verfahren zum Anschließen jeder einer Mehrzahl von Bondstellen 14 auf einem Halbleiterchip 10 mit entsprechenden metallbeschichteten Bereichen auf einem Substrat 12 mittels einer Schicht aus anisotropisch leitfähigem Material, die darin mindestens einen Ausschnitt 24 zum Aufnehmen einer den Chip am Substrat befestigenden Menge Klebstoff aufweist.
  • Das vorliegende Verfahren ist zwar zum Befestigen eines Chips 10 ohne Gehäuse beschrieben worden, doch könnten bei einer (nicht gezeigten) herkömmlichen gekapselten integrierten Schaltung jeder ihrer Drähte oder leitfähigen Kontakstellen auf gleiche Weise befestigt sein.

Claims (6)

1. Verfahren zur Zusammenschaltung eines jeden einer Mehrzahl von leitfähigen Gliedern (14) auf einem Bauteil (10) mit einem entsprechenden einer Mehrzahl von metallbeschichteten Bereichen (16) auf einem Substrat (12), gekennzeichnet durch folgende Schritte:
Aufbringen einer nichthaftenden Lage (18) anisotropisch leitfähigen Materials mit mindestens einem Ausschnitt (24) darin auf das Substrat, so daß der Ausschnitt einen Teil des zwischen einem Paar metallbeschichteter Bereiche liegenden Substrats freilegt;
Anfüllen des Ausschnitts in dem anisotropisch leitfähigen Material mit einem Klebstoff (26); und
Auflegen des Bauteils auf das anisotropisch leitfähige Material, so daß sich jedes leitfähige Glied in ausgerichteter Registrierung mit einem entsprechenden metallbeschichteten Bereich befindet und daß mindestens ein Teil des Bauteils durch den Klebstoff am Substrat haftet, um das anisotropisch leitfähige Material unter Druck zu halten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das anisotropisch leitfähige Material (18) einen einzigen Ausschnitt (24) darin aufweist und so auf das Substrat gelegt wird, daß der Ausschnitt mittig zu den metallbeschichteten Bereichen liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bauteil durch Abscheren der Klebverbindung zwischen dem Bauteil und dem Substrat vom Substrat entfernt werden kann, ohne irgendeinen der metallbeschichteten Bereiche darauf zu beschädigen.
4. Eine Baugruppe, gekennzeichnet durch:
ein Substrat (12) mit einer Mehrzahl von metallbeschichteten Bereichen (16) auf einer ersten Hauptfläche (15) desselben, die in einem vorbestimmten Muster angeordnet sind;
eine nichthaftende Lage anisotropisch leitfähigen Materials (18), die über der ersten Hauptfläche des Substrats liegt, wobei das Material mindestens einen Ausschnitt (24) darin aufweist zum Freilegen eines Teils des Substrats, der zwischen einem Paar metallbeschichteter Bereiche auf der ersten Oberfläche desselben liegt;
eine Menge von in dem Ausschnitt in dem anisotropisch leitfähigen Material abgelagertem Klebstoff (26);
mindestens ein Bauteil (10) mit einer Mehrzahl von leitfähigen Gliedern (14), wobei das Bauteil über mindestens einem Teil des Ausschnittes im leitfähigen Material liegt, um in Kontakt mit dem Klebstoff zu sein, und das Bauteil so positioniert ist, daß jedes leitfähige Glied desselben sich in ausgerichteter Registrierung mit einem entsprechenden metallbeschichteten Bereich auf dem Substrat befindet, wobei das Bauteil durch den Klebstoff am Substrat befestigt ist, um das anisotropisch leitfähige Material unter Druck zu halten.
5. Baugruppe nach Anspruch 4, dadurch gekennzeichnet, daß der Klebstoff einen warm ausgehärteten Klebstoff umfaßt.
6. Baugruppe nach Anspruch 4, dadurch gekennzeich net, daß das Bauteil einen Halbleiterbaustein ohne Gehäuse umfaßt.
DE69209169T 1991-07-01 1992-06-26 Verbindungstechnik für integrierte Schaltung Expired - Fee Related DE69209169T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/724,080 US5162613A (en) 1991-07-01 1991-07-01 Integrated circuit interconnection technique

Publications (2)

Publication Number Publication Date
DE69209169D1 DE69209169D1 (de) 1996-04-25
DE69209169T2 true DE69209169T2 (de) 1996-07-25

Family

ID=24908902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69209169T Expired - Fee Related DE69209169T2 (de) 1991-07-01 1992-06-26 Verbindungstechnik für integrierte Schaltung

Country Status (6)

Country Link
US (1) US5162613A (de)
EP (1) EP0521672B1 (de)
JP (1) JP2695578B2 (de)
KR (1) KR960008512B1 (de)
DE (1) DE69209169T2 (de)
TW (1) TW238423B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225062B2 (ja) * 1991-08-05 2001-11-05 ローム株式会社 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
US5459500A (en) * 1992-03-25 1995-10-17 Scitex Digital Printing, Inc. Charge plate connectors and method of making
DE4327560A1 (de) * 1993-08-17 1995-02-23 Hottinger Messtechnik Baldwin Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
US5432679A (en) * 1994-05-31 1995-07-11 The Whitaker Corporation Pressure equalizer for an integrated circuit chip interconnected to circuitry on a thin film membrane
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US6580369B1 (en) 1995-10-11 2003-06-17 Motorola, Inc. Electronic tag assembly and method therefor
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
GB2307598B (en) * 1995-11-24 2000-02-23 Varintelligent Combined printed circuit board and integrated circuit driver
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
DE69809787T2 (de) 1997-10-02 2003-09-18 Matsushita Electric Industrial Co., Ltd. Montagemethode für halbleiterbauteil auf einer leiterplatte
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
US6510606B2 (en) * 1998-06-15 2003-01-28 Lockheed Martin Corporation Multichip module
US6293804B2 (en) * 1999-02-08 2001-09-25 Ericsson Inc. Self-aligning LCD connector assembly
US6891110B1 (en) * 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
TW561266B (en) * 1999-09-17 2003-11-11 Jsr Corp Anisotropic conductive sheet, its manufacturing method, and connector
KR100569119B1 (ko) * 2000-04-14 2006-04-10 주식회사 만도 차량용 파워스티어링 유압시험용 연결지그
JP4048076B2 (ja) * 2001-07-10 2008-02-13 株式会社日本触媒 ミカエル型付加物の分解方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
EP1536520A4 (de) * 2002-07-05 2007-04-04 J S T Mfg Co Ltd Verbinder, herstellungsverfahren dafür und leiterplattenstruktur damit
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
JP3755824B2 (ja) * 2003-03-04 2006-03-15 株式会社らいふ 複数電極接着用の電子部品とその実装方法
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US8068346B2 (en) 2004-05-04 2011-11-29 Hamilton Sundstrand Corporation Circuit board with high density power semiconductors
JP2014082448A (ja) * 2012-09-28 2014-05-08 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続部の形成方法、半導体装置および電子機器
US10104772B2 (en) * 2014-08-19 2018-10-16 International Business Machines Incorporated Metallized particle interconnect with solder components
KR20160109071A (ko) * 2015-03-09 2016-09-21 현대자동차주식회사 회로기판을 갖는 전동식 펌프
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113981A (en) * 1974-08-14 1978-09-12 Kabushiki Kaisha Seikosha Electrically conductive adhesive connecting arrays of conductors
JPS5656174U (de) * 1979-10-04 1981-05-15
JPS5787146A (en) * 1980-11-19 1982-05-31 Fujitsu Ltd Electrical connecting structure for indication electrode and integrated circuit element
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
GB8405598D0 (en) * 1984-03-02 1984-04-04 Plessey Co Plc Electrical connectors
JPS60200114A (ja) * 1984-03-26 1985-10-09 Hitachi Ltd 液体金属中構造物映像化装置
US4548862A (en) * 1984-09-04 1985-10-22 Minnesota Mining And Manufacturing Company Flexible tape having bridges of electrically conductive particles extending across its pressure-sensitive adhesive layer
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
US4640981A (en) * 1984-10-04 1987-02-03 Amp Incorporated Electrical interconnection means
US4642421A (en) * 1984-10-04 1987-02-10 Amp Incorporated Adhesive electrical interconnecting means
US4588456A (en) * 1984-10-04 1986-05-13 Amp Incorporated Method of making adhesive electrical interconnecting means
JPS61173471A (ja) * 1985-01-28 1986-08-05 シャープ株式会社 熱圧着コネクタ−
US4729809A (en) * 1985-03-14 1988-03-08 Amp Incorporated Anisotropically conductive adhesive composition
US4659872A (en) * 1985-04-30 1987-04-21 Amp Incorporated Flexible flat multiconductor cable
US4818607A (en) * 1985-08-01 1989-04-04 Northrop Corporation Small hollow particles with conductive coating
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
DE3675734D1 (de) * 1985-09-30 1991-01-03 Siemens Ag Bauelement fuer die oberflaechenmontage und verfahren zur befestigung eines bauelements fuer die oberflaechenmontage.
JPS62107444U (de) * 1985-12-25 1987-07-09
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
US4737112A (en) * 1986-09-05 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Anisotropically conductive composite medium
US4808112A (en) * 1986-09-25 1989-02-28 Tektronix, Inc. High density connector design using anisotropically pressure-sensitive electroconductive composite sheets
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
JPH07116258B2 (ja) * 1987-07-01 1995-12-13 大塚化学株式会社 抗菌性ポリマ−
US4820376A (en) * 1987-11-05 1989-04-11 American Telephone And Telegraph Company At&T Bell Laboratories Fabrication of CPI layers
JPH01136344A (ja) * 1987-11-24 1989-05-29 Seiko Epson Corp 半導体チップの実装構造
US4999136A (en) * 1988-08-23 1991-03-12 Westinghouse Electric Corp. Ultraviolet curable conductive resin
EP0360971A3 (de) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Substrat für die Montage und sein Herstellungsverfahren und gedruckte Leiterplatte mit Verbinderfunktion und Verbindungsverfahren hierfür
US5049085A (en) * 1989-12-22 1991-09-17 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
US5046953A (en) * 1990-05-25 1991-09-10 Hewlett-Packard Company Method and apparatus for mounting an integrated circuit on a printed circuit board

Also Published As

Publication number Publication date
KR930003795A (ko) 1993-02-24
US5162613A (en) 1992-11-10
EP0521672A1 (de) 1993-01-07
TW238423B (de) 1995-01-11
JPH0766286A (ja) 1995-03-10
EP0521672B1 (de) 1996-03-20
KR960008512B1 (en) 1996-06-26
JP2695578B2 (ja) 1997-12-24
DE69209169D1 (de) 1996-04-25

Similar Documents

Publication Publication Date Title
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69716817T2 (de) Schelle zum Niederhalten bei dem Befestigen von IC-Substraten und elastomerem Material auf Leiterplatten
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69014202T2 (de) Verfahren zur erdung eines chip-trägers mit kontaktfeldern von ultrahoher dichte.
DE3616494C2 (de)
DE3888552T2 (de) Elektronische Packungsstruktur.
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69533336T2 (de) Testkarte und ihre anwendung
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE68913318T2 (de) Elastomerische Verbinder für elektronische Bausteine und für Prüfungen.
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE69518935T2 (de) Halbleiterpackung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE4128603A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee