[go: up one dir, main page]

DE69128133T2 - Fernmeldenetz - Google Patents

Fernmeldenetz

Info

Publication number
DE69128133T2
DE69128133T2 DE69128133T DE69128133T DE69128133T2 DE 69128133 T2 DE69128133 T2 DE 69128133T2 DE 69128133 T DE69128133 T DE 69128133T DE 69128133 T DE69128133 T DE 69128133T DE 69128133 T2 DE69128133 T2 DE 69128133T2
Authority
DE
Germany
Prior art keywords
port
ports
bus
matrix switch
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69128133T
Other languages
English (en)
Other versions
DE69128133D1 (de
Inventor
John Michael Kaiser
Loyal David Youngblood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69128133D1 publication Critical patent/DE69128133D1/de
Publication of DE69128133T2 publication Critical patent/DE69128133T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17375One dimensional, e.g. linear array, ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Description

  • Diese Erfindung betrifft Fernmeldenetze und schafft einen Informationstransfer zwischen unterschiedlichen Datenverarbeitungssystemelementen.
  • Datenverarbeitungssysteme erfordern einen Informationstransfer zwischen Datenverarbeitungssystemkomponenten. Es gibt verschiedene Verfahren, einen Informationstransfer innerhalb eines Datenverarbeitungssystems bereitzustellen. Ein Verfahren, das sehr vorteilhaft ist, ist eine Information gleichzeitig zwischen verschiedenen Datenverarbeitungssystemelementen unter Verwendung eines Koppelpunktschalters zu übertragen. Ein Beispiel eines Koppelpunktschalters wird in US-A-4 630 045 dargestellt. Ein Koppelpunktschalter stellt gleichzeitig Kommunikationsverbindungen zwischen Paaren von Datenverarbeitungssystemelementen bereit, so daß verschiedene von diesen verbundenen Paaren Informationen zur gleichen Zeit über den Schalter austauschen können. Der Koppelpunktschalter in US-A-4 630 045 zeigt die Ausführung im Stand der Technik eines Koppelpunktschalters, bei dem die Tore des Koppelpunktschalters, die mit den Datenverarbeitungselementen verbunden sind, zu einer schaltenden Matrix zusammengeschaltet werden und eine zentralisierte Steuerschaltung den Betrieb der Tore und ihre Zusammenschaltung durch den Matrixschalter selbst bestimmt.
  • US-A-4 814 762 zeigt eine weitere Ausführungsform eines Koppelpunktschalters, bei dem die aktuellen Kommunikationen zwischen den Toren des Koppelpunktschalters in einem Deltanetz enthalten sind. Wenn ein Tor versucht, auf ein anderes Tor zuzugreifen, sendet es eine Anforderungsnachricht für die genau angegebene Verbindung über das Deltanetz. Diese Kommunikation findet außerhalb des Koppelpunktschalters selbst statt. Die vorliegende Erfindung beabsichtigt, Kommunikationen über den Koppelpunktschalter bereitzustellen und somit stellt sie eine Imbandkommunikation nicht nur für den Datentransfer, sondern auch für genau angegebene gewünschte Zusammenschaltungen bereit.
  • US-A-4 752 777 lehrt das Deltanetz für eine Steuerung von Koppelpunktschaltertoren.
  • US-A-4 695 999 offenbart einen Mehrebenen-Koppelpunktschalter. Jedoch wird die Steuerung der Tore, die mit dem Koppelpunktschalter verbunden sind, nicht offenbart.
  • US-A-4 845 722 offenbart ein Zwischenverbindungskopplersystem, das eine zentralisierte Schalterlogikschaltung zur Steuerung des Matrixschalters einschließt.
  • US-A-4 580 011 offenbart ein Schaltungssystem, das ein zentralisiertes Steuergerät aufweist, das Steuersignale von den Leitungskopplern zur direkten Verbindung über eine Koppelpunktschaltungsmatrix empfängt.
  • IBM Technical Disclosure Bulletin, Bd, 28, Nr. 2, Juli 1985, Seiten 510 bis 512 offenbart ein Matrixschaltersteuersystem, das Tore aufweist, die mit einem zentralen Managementsteuergerät zum Steuern des Betriebs eines Koppelpunktschalters kommunizieren. IBM Technical Disclosure Bulletin, Bd. 29, Nr. 3, August 1986, Seiten 1356 bis 1360 offenbart einen rekonfigurierbaren Schalter, der zur Unterstützung mehrerer Netze unterschiedlichen Typs konstruiert ist. Diese Konfiguration schließt ein Schaltersteuergerät ein, das den Zugriff der Tore auf den Schalter steuert. IBM Technical Disclosure Bulletin, Bd. 32, Nr. 1, Juni 1989, Seiten 427 bis 433 offenbart ein Steuergerät für einen Paketbus. Ein Paketbus erlaubt nur einen einzigen Transfer von Informationen zu einer gegebenen Zeit, im Gegensatz zu einem Koppelpunktschalter, der einen gleichzeitigen und kontinuierlichen Transfer von Informationen zwischen kommunizierenden Paaren von Systemelementen ermöglicht.
  • IBM Technical Disclosure Bulletin, Bd. 20, Nr. 2, Juli 1977, Seiten 816 bis 817 offenbart einen Koppelpunktschalter mit einem Steuergerät, das den Torzugriff über einen Koppelpunktschalter regelt.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 4, September 1986, Seiten 1769 bis 1771 offenbart einen Schalter, der eine "paketähnliche" Kommunikationsfähigkeit bereitstellt. Paketübertragungen sehen nur ein einziges Paar von Kommunikationen während einer Zeitspanne vor. IBM Technical Disclosure Bulletin, Bd. 27, Nr. 45, September 1984, Seiten 2704 bis 2708 offenbart einen Dreiniveau-Schaltungsmechanismus für ein Paketübertragungsnetz, das eine zentrale Steuerung verwendet, um einen Verbindungsweg zu etablieren. IBM Technical Disclosure Bulletin, Bd. 24, Nr. 7A, Dezember 1981, Seiten 3352 bis 3356 offenbart einen zentralisierten Steuerschaltungsmechanismus, der eine Prozessor-Kommunikation über Eingabe/Ausgabekanäle ermöglicht. IBM Technical Disclosure Bulletin, Bd. 28, Nr. 8, Januar 1986, Seiten 3272 bis 3273 beschreibt ein Telekommunikationssystem, das verteilte Parallelprozessoren verwendet, um ein Verteilnetz zu steuern.
  • Weitere Verfahren zum Datentransfer sind im Stand der Technik vorgesehen. Ein derartiges Verfahren verwendet einen Informationsbus, der nur einer Nachricht pro Zeiteinheit einen Durchlaß ermöglicht. Ein Beispiel eines solchen Busverfahrens ist in US-A-4 586 175 angegeben, das einen Bus offenbart, der durch zwei Bussteuergeräte gesteuert wird. US-A-4 363 093 offenbart ein lokales Netz für Interkommunikationssysteme zwischen Prozessoren. Wiederum wird nur eine Mitteilung auf dem System zu einer Zeit erlaubt. US-A-4 821 170 offenbart auch einsystem, das zwei Systembusse bereitstellt, aber keinen Schalter verwendet, um eine Zwischensystemkommunikation zu ermöglichen.
  • Weitere Beispiele für eine busartige Kommunikation sind in US-A-4 704 606 offenbart, das ein Paketschaltsystem für variable Paketlängen offenbart. US-A-4 631 534 offenbart ein Paketschaltsystem, bei dem jedes Tor die Intelligenz besitzt, um ein Bestimmungstor und Stationsadressen in den Paketen bereitzustellen. US-A-4 630 258 offenbart ein Paketschaltungssystem, das einen N x M-Schalter aus N Eingangstoren, die mit M Ausgangstoren zu verbinden sind, verwendet. Der Schalter wird zentral gesteuert.
  • US-A-4 773 069 offenbart ein Datenübertragungsnetz, das Modems einschließt und das mindestens zwei Steuergeräte aufweist, die mit den Modems verbunden sind.
  • Weitere allgemeine Kommunikationslehren, die einen Schalter zeigen, enthält IBM Technical Disclosure Bulletin, Bd. 25, Nr. 7A, Dezember 1982, Seiten 3578 bis 3582, das einen Host- Prozessor offenbart, der mit einer Mehrzahl von Satellitenprozessoren über einen Datenmatrixschalter kommuniziert. Der Schalter und der Betrieb der Satelliten werden durch den Host- Prozessor gesteuert. IBM Technical Disclosure Bulletin, Bd. 29, Nr. 7, Dezember 1986, Seiten 3070 bis 3072 offenbart einen Drehschalter. IBM Technical Disclosure Bulletin, Bd. 30, Nr. 1, Juni 1987, Seiten 403 bis 405 offenbart ein einzelnes Tor, das einen Zugriff zu einem digitalen Telefonschaltsystem bereitstellt. IBM Technical Disclosure Bulletin, Bd. 11, Nr. 101 März 1969, Seiten 1231 bis 1232 offenbart eine mehrfachredundante Schaltungsanordnung für einen digitalen Computer.
  • Der gesamte vorerörterte Stand der Technik offenbart die Verwendung einer zentralisierten Steuerung für das Schaltungsnetz. Eine zusätzliche Lehre des Standes der Technik, EP-A-0,356,110 offenbart die Verwendung einer verteilten Steuerung des Schaltungsnetzes, wobei jeder Prozessor seine eigene Steuerschaltung aufweist. Jedoch muß in dieser letzten Lehre der Zielprozessor ein zugeordnetes Steuersignal zu dem Kreuzschienenschalterteil senden, womit wertvolle Buszyklen verbraucht werden. Es ist eine Aufgabe der vorliegenden Erfindung, eine verteilte Steuerung über die Tore bereitzustellen, die mit dem Schalter verbunden sind, um die Zusammenschaltung der Tore mit dem Schalter und somit die Kommunikation über den Schalter kostenwirksamer zu regeln.
  • Gemäß der vorliegenden Erfindung wird ein Fernmeldenetz bereitgestellt, das eine Mehrzahl von Toren einschließt, wobei jedes Tor mit mindestens einem Datenverarbeitungssystemelement verbunden ist. Ein Bus ist vorgesehen, der die Tore miteinander verbindet. Ein Matrixschalter ist vorgesehen, der mit den Toren verbunden ist und mit dem Bus, der die Tore verbindet. Der Matrixschalter stellt die Fähigkeit bereit, einen Kommunikationskanal zwischen beliebigen zwei der Tore zu verbinden. Jedes der Tore enthält eine Steuerlogik, die mit dem Bus zum Kommunizieren mit anderen Toren und mit dem Matrixschalter verbunden ist, um das Etablieren von Kommunikationskanälen zwischen den Toren zu regeln.
  • Der Rahmen der Erfindung wird in den anliegenden Ansprüchen definiert, und wie sie verwirklicht werden kann, wird hiernach insbesondere mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen:
  • Fig. 1 ein Blockdiagramm ist, das acht Systeme zeigt, die mit einem ersten Koppelpunktschalter verbunden sind und eines zeigt, das mit einem zweiten Koppelpunktschalter verbunden ist;
  • Fig. 2 ein Blockdiagramm ist, das die Inhalte eines Koppelpunktschalters zeigt;
  • Fig. 3 ein Blockdiagramm ist, das die Inhalte einer Torschaltung für einen Koppelpunktschalter zeigt;
  • Fig. 4 ein Blockdiagramm des Koppelpunktschalters ist;
  • Fig. 5A ein Ereignisdiagramm ist, das die Ereignisse zwischen Tor A, Tor B und dem Koppelpunktschalter beim Einrichten einer Verbindung zwischen Tor A und Tor B zeigt;
  • Fig. 5B ein Ereignisdiagramm ist, das einen Verbindungsabbau zwischen Tor A und Tor B zeigt;
  • Fig. 6 ein Flußdiagramm ist, das die Steuerung des Tores zeigt, wenn ein Kommunikationsrahmen für seine Verbindung empfangen wird;
  • Fig. 7 ein Flußdiagramm ist, das die Steuerung des Tores zeigt, wenn eine Anfrage von dem Kommunikationsbus empfangen wird;
  • Fig. 8 ein Flußdiagramm ist, das die Beendigung von Kommunikationen durch das Tor zeigt; und
  • Fig. 9 ein Flußdiagramm ist, das die Steuerung des Matrixschalters während der Tor-zu-Tor-Kommunikationen zeigt.
  • Ein Fernmeldesystem (Fig. 1) schließt mehrere Systeme 14, 16, 18, 20, 22, 24, 26 und 28 ein, die jedes mit einem Koppelpunktschalter 10 verbunden sind. Jedes der Systeme, wie z.B. System 14, ist mit dem Koppelpunktschalter 10 über ein Tor 8 verbünden. Es ist anzumerken, daß jedes System, wie z.B. das System 24, alternativ mit zusätzlichen Koppelpunktschaltern (wie z.B. Schalter 12) zur Redundanz oder zur Anschlußmöglichkeit verbunden sein kann. In der bevorzugten Ausführungsform sind System 14 und System 24 RISC-Systeme/6000-Arbeitsplatzrechner, die durch einen seriellen faseroptischen Kanal mit dem Koppelpunktschalter 10 verbunden sind. In dieser bevorzugten Ausführungsform kann jedes RISC-System/6000 vier Tore aufweisen, um die seriellen Verknüpfungsverbindungen auszuführen. Ein Beispiel eines Protokolls, das mit der seriellen Verknüpfungsverbindung verwendet wird, ist ISCON (Enterprise System Connection for the IBM 3090 Enterprise System Serial Input/Output Channel). Unter dieser bevorzugten Ausführungsform soll verstanden werden, daß alle Information über diese serielle Verbindung mittels faseroptischem Kanal bereitgestellt wird, wenn ein System mit einem anderen System zu verbinden ist, um Informationen für das zweite System bereitzustellen. Das Herkunftssystem wird einen Informationsrahmen mit bis zu 32 Byte aussenden, um anfängliche Kommunikationen mit dem Empfangssystem zu etablieren. Nachdem der erste Rahmen gesendet und empfangen wurde, der die Verbindung über den Koppelpunktschalter 10 etabiliert, wird diese Verbindung aufrechterhalten, so daß das Herkunftssystem kontinuierlich zusätzliche Rahmen von Informationen an das empfangende System durchgeben kann, bis ein Trennrahmen gesendet wird, um das empfangende System und den Schalter 10 zu warnen, daß sie getrennt werden. In der bevorzugten Ausführungsform ist der Koppelpunktschalter ein N x N-Schalter, der N x N-Tore unterstützt, um eine gleichzeitige Kommunikation zwischen verbundenen Toren und den Systemen, die mit den Toren verbunden sind, bereitzustellen.
  • In der bevorzugten Ausführungsform des Koppelpunktdatenschalters 10 (Fig. 2) wird ein 16 x 16-Schalter 40 bereitgestellt, aber für diese Beschreibung werden nur acht Tore von den 16 Toren gezeigt. Jedes Tor 30 ist mit einem Zuteilungsbus 50, einem Torsteuerungsbus 52 und Datentransferleitungen verbunden (wie Leitungen 54 und 55 für Tore 30 bzw. 42). Jedes der Tore ist über diese Datenleitungen mit dem 16 x 16-Matrixschalter 40 verbunden. Der Matrixschalter 40 kann ein Lagerteil sein, wie die GIGABIT-Logik 10G051, die Koppelpunktverbindungen zwischen Toren bereitstellt (mit Ausnahme der Logik 600 und dem Adressenspeicher 602, Fig. 4).
  • In der bevorzugten Ausführungsform stellt jedes Tor eine optisch-elektrische Umwandlung zur Verfügung, um die Informationen elektrisch zwischen den Toren über die 16 x 16-Matrix 40 laufenzulassen. Anfänglich kann ein Tor, wie das Tor 30, eine Verbindung zu einem anderen Tor, wie dem Tor 32, versuchen. Als erstes fordert Tor 30 eine Zuteilung an. Das heißt, Tor 30 fordert eine Zuordnung auf dem Zuteilungsbus 50 über einen Buszuteiler 38 an. Nach Empfang einer Zuordnung wird eine Verbindungsanforderung über den Steuerungsbus 52 an das Tor 32 gegeben. Ein Statusbericht wird dann erhalten. In Fig. 2 wird ein Beispiel gezeigt, in dem Tor 32 versucht, Tor 30 durch Absendeneiner Anfrage, was symbolisch durch den Pfeil 58 gezeigt wird, zu kontaktieren. Tor 30 sendet ein Besetzt-Signal, das symbolisch durch den gestrichelten Pfeil 56 angezeigt wird, zurück zu Tor 32, und lehnt die Transferanfrage ab. Es ist anzumerken, daß während des anfänglichen Versuches einer Tor-zu-Tor- Verbindung auf die 16 x 16-Matrix nicht zurückgegriffen wurde. Dies ist durch die Steuerung der Schaltvorrichtung, die unter den Toren verteilt ist, möglich. Mit anderen Worten, es kann nur nachdem eine Bestätigung empfangen ist, der Datentransfer stattfinden, bei dem der Schalter 40 in der Verbindung zwischen den Toren einbezogen wird.
  • Der Matrixschalter 40 ist mit dem Steuerungsbus 52 verbunden. Dieses kann dem Matrixschalter 40 ermöglichen auf Befehle, die an ihn gerichtet werden, zu reagieren. In der bevorzugten Ausführungsform sind die einzigen Befehle, die an den Matrixschalter 40 gerichtet sind, solche einer diagnostischen Natur. Während eines normalen Betriebs überwacht der Matrixschalter 40 nur den Steuerungsbus 52 und die Steuerkommunikation zwischen Toren, um zu bestimmen, wann Verbindungen herzustellen oder zu beenden sind. Wenn Verbindungen hergestellt werden, werden Leitungen, wie die Leitung 54, mit Leitungen, wie die Leitung 55, verbunden, um einen Datentransfer zwischen Toren, wie dem Tor 30 und dem Tor 42 zu ermöglichen, ohne eindeutige Befehle an den Schalter von den Toren oder von irgendeiner anderen Steuerung anzufordern.
  • Der Verbindungsabbau wird durch den Matrixschalter 40 ohne irgendwelche Befehle von den Toren durchgeführt. Der Matrixschalter 40 hört den Befehlsbus 52 ab, um zu bestimmen, wann die Trennung durchzuführen ist, indem er die Befehle für ein Trennen auf dem Steuerungsbus 52 prüft. Wenn ein Beendigungsrahmen von einem System zu dem anderen gesendet wird, bestimmt der Matrixschalter 40 automatisch durch Überwachen des Steuerungsbusses 52, daß die Verbindung zu unterbrechen ist, womit Zeit durch Nichtanforderung eines separaten Befehlsprotokolls, um dem Matrixschalter das Trennen mitzuteilen, eingespart wird. Dies ist wichtig, da der Verbindungsabbau von hoher Priorität ist, weil weitere Verbindungen mit einem der anderen dieser Tore nur durchgeführt werden können, wenn diese Trennung auftritt.
  • Fig. 3 ist ein Blockdiagramm der Logik, die in jedem Tor, wie im Tor 30, enthalten ist. Die Hauptsteuerungs-Statusvorrichtung und die Verbunden/ Besetzt-Statusvorrichtung 78 steuern den Betrieb der Tor-Logik. Die Statuslogik 78 ist mit einer Unterbrechungssteuerung 82 verbunden, die Unterbrechungen bei Fehlerbedingungen von und zu dem Steuerbus 52 bereitstellt. Die Statuslogik 78 ist weiterhin mit der Quittungslogik 88 verbunden. Der Quittungslogikbetrieb ist von der Art, die in IBM Technical Disclosure Bulletin, Bd. 32, Nr. 6A, November, 1989, Seiten 21 bis 22 erörtert wird. Wenn ein Rahmen das erste Mal von einem System empfangen wird, wird er über einen Bus 598 empfangen, wo er anfänglich in einem Empfangsregister 102 mit jeweils nur einem Zeichen zu einem Zeitpunkt gespeichert wird. Die Inhalte dieses Registers werden dann in den Verbindungs/Synchronisations-Pufferspeicher 104 geladen, wo eine Schreibsteuerungs- oder Lesesteuerungslogik 90 bzw. 92 zusammen mit der Statuslogik 78 bestimmt, ob der Pufferspeicher 104 als ein Durchgangs-FIFO- - Modus-Speicher oder als ein Auffangspeicher wirkt. Die Schreibsteuerung 90 bestimmt, wo ih dem Pufferspeicher 104 die Daten einzuschreiben sind. Die Lesesteuerungslogik 92 bestimmt, wann in dem Pufferspeicher 104 das nächste Zeichen auszulesen ist. Die Decodierungs- und Fehlererkennungslogik 106 ist auch mit der Statuslogik 78 verbunden, um alle Fehlerbedingungen zu kennzeichnen. Wenn der Rahmen zu einem anderen Tor durchzugeben ist, wird eine Verbindungsanfrage über den Steuerbus gegeben. Wie vorher erörtert, sendet ein Tor eine Anfrage, an den Buszuteiler 38 über den Bus 50 und über die Entscheidungs- und Steuerbusschnittstelle 100. Nach einer Zuordnung sendet die Torstatusvorrichtung 78 eine Verbindungsanfrage und bewertet den Status, der über den Steuerbus 52 von dem zu verbindenden Tor empfangen wird. Wenn das Tor,, das zu verbinden ist, nicht besetzt ist, dann wird automatisch die Verbindung durch die Matrix 40 etabliert und die Daten von dem Verbindungs/Synchronisationspufferspeicher 104 werden über das Register 108 auf die Datenleitung 548 des Matrixschalters gegeben. Der Empfangsmultiplexer 94 bestimmt, ob die Daten von der Verbindung 598 oder der Quittungslogik 88 in das Register 103 zu laden sind. Auf ähnliche Weise passieren Daten, die von dem Matrixschalter auf Leitung 54A empfangen wurden, über das Register 80 über eine Mischlogikschaltung 76, die Blockcodierungsfehler verhindert und über den Übertragungsmultiplexer 72 zu dem Übertragungsregister 70, um an den Bus 59A ausgegeben zu werden. Es ist anzumerken, daß auf der Übertragungsseite sowohl Besetzt- als auch Zurückweisungslogik 74 und Decodierungs- und Fehlererkennungslogik 84 für Fehlerbedingungen bereitgestellt werden. Die Besetzt/Zurückweisungslogik 74 bestimmt, wann ein Besetztzeichen von dem Steuerbus 52 erhalten wird und stellt einen Besetztrahmen auf Leitung 59A bereit. Ein Rahmenpufferspeicher 86 wird bereitgestellt, um vorher spezifizierte Rahmen, die bestimmte Fehlerbedingungen anzeigen, zu übertragen.
  • Fig. 5A ist ein Ereignisdiagramm, das ein Verbinden zwischen Tor A und Tor B zeigt. In Fig. 6A wird erst ein Rahmen durch ein Tor auf dem Bus, wie 59 (Fig. 2) beim Ereignis 120 empfangen. Beim Ereignis 122 prüft die Torlogik den Rahmen und bestimmt, eine Verbindung zu etablieren und beim Ereignis 124, sich für den Steuerungsbus zu entscheiden. Der Buszuteiler 38 empfängt die Anfrage bei Ereignis 126 und ordnet die Anfrage beim Ereignis 128 zu. Zu dieser Zeit gibt die Tor A-Logik eine Verbindungsanfrage 130, die die betreffende Toradresse einschließt, an den durch das Ereignis 132 gezeigten Steuerbus 52 aus. Die Matrixlogik 600, Fig. 4, bemerkt diese Anfrage beim Ereignis 134 und speichert die Adressen des Tores, die in den Adressenspeichern 602 gespeichert sind, während die Tor B-Logik diese Anfrage beim Ereignis 136 sieht. Die Tor B-Logik sendet dann eine Antwort 142, die durch die Matrixlogik 600 beim Ereignis 140 durch den Steuerungsbus 52 gesehen wird, wie es durch Ereignis 138 gezeigt wird. Diese Antwort wird durch die Tor A-Logik beim Ereignis 144 gelesen. In diesem Beispiel wird erfolgreich eine Verbindung durchgeführt. Deshalb lädt die Matrixlogik 600 die Toradresse vom Adressenspeicher 602 in die Register, wie 614 und 624, um den Datenausfallschaltungen 608 und 620 zu ermöglichen, den internen Bus 606 mit dem internen Bus 622 zu verbinden. Die Tor A-Logik stellt dann Quittungssignale mit Tor B über dem Matrixbus, wie bei 54A und 54B in den Ereignissen 148 und 120, bereit. Erste Quittungsausgangsereignisse 152 und 154 werden von beiden Toren bereitgestellt und dann wird von beiden Toren in Ereignissen 156 und 158 eine Quittung zurück zu den gegenüberliegenden Toren bereitgestellt. Es ist zu beachten, daß die Matrixlogik automatisch die Tore A und B durch den Matrixschalter 40 bei dem Ereignis 146 verbunden hat. Schließlich wird bei dem Ereignis 160 der Rahmen auf dem Matrixbus bei dem Ereignis 162 zu der Matrix auf der Leitung zum Tor B bei Ereignis 166 ausgesandt, wo die Torlogik den Rahmen beim Ereignis 164 prüft. Dieser Rahmen wird dann am Ausgang der Verbindung mit der verbundenen-Einrichtung beim Ereignis 168 bereitgestellt.
  • Fig. 5B ist ein Ereignisdiagramm, das einen Verbindungsabbau darstellt. In diesem Beispiel empfängt Tor A einen Trennungsrahmen von seiner angeschlossenen Einrichtung beim Ereignis 200. Dieser wird zu dem Matrixausgangsbus beim Ereignis 202 gegeben. Dies wird durch Tor B auf der Matrix in dem Bus bei Ereignis 208 empfangen, wo die Logik den Rahmen bei Ereignis 206 prüft und der Rahmen wird zu der verknüpften Einrichtung bei Ereignis 204 abgefertigt. Die Logik im Tor B bestimmt dann, sich für den Steuerungsbus beim Ereignis 212 zu entscheiden, und eine Entscheidungsanfrage wird durch den Buszuteiler 38 beim Ereignis 210 empfangen, welcher die, Anfrage bei Ereignis 214 zuordnet. Die Tor B-Logik gibt dann einen Trennbefehl beim Ereignis 222 aus, der auf dem Steuerbus bei Ereignis 218 durch die Matrixlogik bei Ereignis 220 und durch die Tor A-Logik bei Ereignis 216 gesehen wird. Dann wird die Quittung durch den Steuerungsbus bei den Ereignissen 232 und 224 durch die Tore A und B jeweils über die Matrix-Ein- und die Matrix-Aus-Leitungen für die entsprechenden Tore bei den Ereignissen 226, 228, 234 und 236 jeweils bereitgestellt. Das wichtigste Ereignis ist, wenn die Matrixlogik 40 automatisch die Tore A und B beim Ereignis 230 mittels Abhören des Befehlsbusses trennt, und wenn der erfolgreich ausgeführte Trennbefehl gesehen wurde.
  • Es ist für den Fachmann dieser Technik verständlich, daß durch Abhören des Busses, um die Verbindungsbefehle und die Trennbefehle zu sehen, weitere Buszyklen zum Steuern des Schalters nicht erforderlich sind, selbst wenn der Schalter in einer Weise betrieben wird, in der eine autonome Beziehung zwischen den Toren beibehalten bleibt.
  • Fig. 6 ist ein Flußdiagramm, das die Statuslogik 78 eines Tores darstellt, wenn es einen Rahmen empfängt. In Block 300 wird ein Rahmen von der Einrichtung, die mit der Verbindungsseite des Tores verbunden ist, empfangen. Die Logik bestimmt zuerst in Schritt 302, ob der Rahmen für die bestehende, Verbindüng bestimmt ist. Dies ist der Fall, wenn ein vorhergehender Rahmen die Verbindung etabliert hatte und der existierende Rahmen nur einer in einer Folge von Rahmen ist, die über die bestehende Verbindung gegeben werden. In Schritt 304 wird der Rahmen über die bestehende Verbindung und den Matrixbus und den Matrixschalter gegeben. Die Steuerlogik kehrt dann zu dem Schritt 300 zurück, um auf den nächsten Rahmen zu warten. Wenn jedoch in Schritt 302 die Verbindung nicht vorher etabliert wurde, bestimmt die Steuerlogik in Schritt 306, ob der Pufferspeicher 104 voll ist. Wenn es so ist, wird der Rahmen in dem Schritt 308 verworfen und die Steuerlogik kehrt zurück, um auf einen anderen Rahmen zu warten. Wenn der Rahmenpufferspeicher nicht voll ist, wird der Rahmen in dem Pufferspeicher in Schritt 310 plaziert und die Steuerlogik entscheidet sich für den Steuerbus in Schritt 312. In Schritt 314 wartet die Logik darauf, die Zuordnung zu empfangen, zu welchem Zeitpunkt sie fortsetzt, eine Verbindungsanfrage in Schritt 318 auszugeben. In Schritt 320 liest die Steuerlogik die angeforderte Antwort des Tores. Die Antwort wird in Schritt 324 geprüft, um zu entscheiden, ob sie erfolgreich ist. Wenn nicht, wird eine weitere Prüfung in Schritt 326 durchgeführt, um festzustellen, ob sie besetzt ist, zu welchem Zeitpunkt eine Besetztmeldung durchgegeben wird. Wenn nicht, wird im Schritt 328 geprüft, um zu bestimmen, ob das Tor anzeigt, daß es eine Fehlfunktion aufweist, zu welchem Zeitpunkt eine Fehlfunktionsmeldung zurück zu Schritt 334 gegeben wird. In beiden Fällen wird der Pufferspeicher 104 in Schritt 316 geräumt. Zurückkehrend zu Schritt 324 wird das Tor in Schritt 330 als verbunden markiert, und die gesendete Quittungssendung wird in Schritt 336 über die Matrix gestartet, wenn die Antwort erfolgreich ist. Wenn die Empfangsquittung in Schritt 338 empfangen ist, wird sie in Schritt 340 geprüft. Wenn sie nicht in Ordnung ist, wird ein Fehlerbericht in Schritt 342 ausgegeben, zu welchem Zeitpunkt der Pufferspeicher 104 in Schritt 316 geräumt wird. Zurückkommend auf Schritt 340 wird der Rahmen, wenn die Quittung vollständig erfolgreich ist, an den Matrixschalter 40 in Schritt 344 gesendet und die Logik geht weiter zu dem Knoten A in Fig. 8.
  • In Fig. 7 wird ein Flußdiagramm bereitgestellt, das den Betrieb der Torsteuerungslogik erläutert, wenn eine Anfrage von dem Steuerungsbus empfangen worden ist. Dies erscheint in Schritt 400. Zu diesem Zeitpunkt bestimmt das Tor, ob es oder ob es nicht in Schritt 402 verbunden ist. Wenn ja, antwortet das Tor in Schritt 404 mit einem Besetztsignal. Wenn nein, antwortet das Tor in Schritt 406, daß es die Verbindung vervollständigen kann. In Schritt 408, speichert das Tor eine Anzeige, daß es verbunden ist und in Schritt 410 stellt es eine Quittung bereit. Die Antwortquittung wird in Schritt 412 empfangen und wird in Schritt 414 geprüft, um zu bestimmen, ob, sie korrekt ist. Wenn nicht, wird dann ein Fehler in Schritt 416 berichtet und das Tor markiert sich selbst als nichtverbunden in Schritt 418, indem es zu Schritt 400 zurückkehrt Wenn jedoch in Schritt 414 die Quittungsantwort korrekt ist, schreitet die Steuerlogik voran zum Knoten A.
  • Der Knoten A wird in Fig. 8 beim Verbinden der Logik in Fig. 6 und Fig. 7 mit dem Schritt 420 dargestellt, wobei Rahmen von der Matrix zu der Verbindung passieren. Falls erforderlich können auch Rahmen von der Verbindung zu der Matrix passieren. In Schritt 424 bestimmt die Torlogik, ob ein Trennrahmen von dem Matrixschalter empfangen wurde. Wenn nicht, bestimmt die Torlogik in Schritt 426, ob ein Trennbefehl von dem Steuerungsbus empfangen wurde. Wenn nicht, kehrt die Torlogik dann zu Schritt 420 zurück, um das Durchgeben eines Rahmens fortzusetzen. Zurückkehrend zu Schritt 424 wird, wenn ein Trennrahmen über dem Matrixschalter empfangen wurde, in Schritt 428 ein Ausgabetrennbefehl an den Steuerungsbus durchgeführt. Das Tor wird dann als nichtverbunden in Schritt 430 markiert. Ähnlich wird in Schritt 426, wenn der Trennbefehl von dem Steuerungsbus empfangen wird, das Tor als unverbunden in Schritt 430 markiert.
  • Fig. 9 ist ein Flußdiagramm, das die Steuerlogik des Matrixschalters 40 darstellt. Es ist zu bemerken, däß der Matrixschalter 40 eine untergeordnete Einrichtung ist, die den Steuerbus abhört und die Schaltverbindung entsprechend steuert. In Schritt 500 bestimmt die Schaltersteuerungslogik, ob ein Befehl an den Steuerungsbus ausgegeben wurde. Wenn nicht, fährt sie mit Warten fort. Wenn ein Befehl vorhanden ist, dann werden die Toradressen in Schritt 502 gespeichert. In Schritt 504 wird der Befehl geprüft, um zu sehen, ob es ein Verbindungsbefehl ist. Wenn ja, wird dann in Schritt 506 die Torantwort überwacht und geprüft. Wenn die Antwort in Schritt 508 in Ordnung ist, wird dann die Busverbindung zwischen den Toren in Schritt 514 verbunden. Ännlich wird in Schritt 510 der Befehl geprüft, um zu. sehen, ob es ein Trennbefehl ist und wenn ja, werden die Torverbindungen in Schritt 512 getrennt.
  • Es ist für den Fachmann in der Technik ersichtlich, daß die Abhörlogik des Matrixschalters auch verwendet werden kann, um andere Funktionen als nur die Verbindung oder Trennung von Einrichtungen zu steuern. Zum Beispiel kann die Abhörlogik des Matrixschalters verwendet werden, um zu bestimmen, wann ein bestimmtes Ereignis erschienen ist, indem Informationen geprüft werden, die sich auf die Verbindung von zwei Toren und auf die Überwachung des Betriebs der autonomen Einrichtungen bezieht, wie dem Verhindern von zwei aufeinanderfolgenden Verbindungen zu dem gleichen Tor oder ein Verbindungsabbau von einem nichtverbundenen Tor.
  • Während diese Erfindung in bezug auf die dargestellte Ausführungsform beschrieben wurde, ist mit dieser Beschreibung nicht beabsichtigt, sie im Sinne einer Begrenzung auszulegen. Unterschiedliche Modifikationen der dargestellten Ausführungsform sowie andere Ausführungsformen innerhalb des Rahmens der Erfindung sind für den Fachmann in der Technik mit Bezug auf diese Beschreibung offenkundig.
  • In EP-A-0 491 569, die gleichzeitig mit dieser Anmeldung eingereicht wurde, wird ein Kommunikationssystem beschrieben und beansprucht, das Abhören einschließt.
  • In EP-A-0 492 972, die gleichzeitig mit dieser Anmeldung eingereicht wurde, wird ein Kommunikationssystem mit serieller Verbindung beschrieben und beansprucht.

Claims (10)

1. Fernmeldenetz, umfassend eine Vielzahl von Toren (30), von denen jedes mit mindestens einem Datenverarbeitungssystemelement verbunden ist, ein Busmittel (52), das die Tore (30) untereinander zum Bereitstellen eines Informationstransfers zwischen den Toren (30) verbindet, und einen Matrixschalter (10), der mit den Toren (30) und dem Busmittel (52) verbunden ist;
gekennzeichnet durch
den Matrixschalter (10) zum Verzögern einer Kennung von mindestens einem der Tore (30) vor der Zulassung einer geforderten Verbindung durch Überwachen der Kommunikation zwischen den Toren (30) auf dem Busmittel (52) und dem Bereitstellen eines direkten Kommunikationskanals zwischen beliebigen zwei der Tore (30) nach Zulassung der geforderten Verbindung; und
wobei jedes Tor (30) Steuermittel einschließt, die mit dem Busmittel (52) zum Kommunizieren mit anderen Toren (30) verbunden sind, um unmittelbar eine direkte Kommunikation zwischen dem Matrixschalter (10) für ein unbestimmtes Zeitintervall zu etablieren.
2. Fernmeldenetz nach Anspruch 1, wobei jedes Tor (30) eine Logik (78) einschließt, die mit dem Busmittel (52) verbunden ist, um einen Kommunikationszustand irgendeines anderen Tores (30) zu bestimmen.
3. Fernmeldenetz nach Anspruch 1 oder 2, wobei jedes Tor (30) Mittel (102) zum Empfangen von Kommunikationsanfragen von seinem angeschlossenen Datenverarbeitungs-Systemelement (14) und dem Mittel zum Kommunizieren mit anderen Toren (30) über das Busmittel (52) zum Etablieren eines Kommunikationskanals über den Matrixschalter (10) einschließt.
4. Fernmeldenetz nach Anspruch 1, 2 oder 3, wobei das Busmittel (52) ein Entscheidungsmittel (38) einschließt zum Empfangen der Buszugangsanfragen von den Toren (30) und zum Gewähren einer Steuerung auf dem Busmittel (52) für die Kommunikation von Tor zu Tor über das Busmittel (52).
5. Fernmeldenetz nach irgendeinem der vorhergehenden Ansprüche, wobei jedes Tor (30) Mittel (108) einschließt zum Anfordern eines Kommunikationskanals über den Matrixschalter (10) zu einem anderen Tor (30) und Mittel (80) zum Empfangen einer Bestätigung von einem anderen Tor (30), die anzeigt, daß eine derartige Anforderung gewährt wurde.
6. Fernmeldenetz nach Anspruch 5, wobei der Matrixschalter (10) Mittel (600) einschließt zum Etablieren eines Kommunikationskanals zwischen dem anfragenden Tor (30) und dem gewährten Tor (30).
7. Fernmeldenetz nach irgendeinem der vorhergehenden Ansprüche, wobei jedes Tor (30) mit dem Matrixschalter (10) durch zwei Kommunikationsleitungen (54A, 54B) für eine Zweiwegekommunikation zwischen dem Matrixschalter (10) und dem verbundenen Tor (30) verbunden ist.
8. Verfahren zum Etablieren eines kontinuierlichen Kommunikationskanals zwischen Datenverarbeitungselementen, die mit unterschiedlichen Toren (30) in einem Fernmeldenetz verbunden sind, das eine Vielzahl von Toren (30) aufweist, die mindestens mit einem Datenverarbeitungselement verbunden sind und jedes Tor mit allen anderen Toren durch einen Bus (52) verbunden ist, wobei das Netz weiterhin einen Matrixschalter (10) einschließt, der jedes Tor (30) und den Bus (52) verbindet, umfassend die Schritte:
(a) Empfangen einer Anfrage durch das Tor (30) von einem angeschlossenen Datenverarbeitungselement (14) für einen Kömmunikationskanal durch ein zweites Tor zu einem zweiten Datenverarbeitungselement;
(b) Senden einer Anforderung zum Etablieren eines Kommunikationskanals von dem empfangenden Tor zu dem zweiten Tor über den Bus (52),
gekennzeichnet durch,
(c) Verzögern einer Kennung von mindestens einem der Tore (30) durch den Matrixschalter (10), der die Kommunikation zwischen den Toren (30) und dem Bus (52) überwacht, bevor die Anfrage durch das zweite Tor gewährt ist; und
(d) unmittelbares Etablieren eines Kommunikationskanals über den Matrixschalter (10), der die Kommunikation zwischen den Toren (30) und dem Bus (52) überwacht, nach dem Gewähren der Anforderung durch das zweite Tor für ein unbestimmtes Zeitintervall.
9. Verfahren nach Anspruch 8, wobei Schritt (b) die Schritte von (b1) des Anforderns eines Zugriffs auf den Bus (52) und (b2) nach Gewähren dieses Zugriffs, Anfordern eines Zugriffs über den Bus (52) auf das zweite Tor über den Matrixschalter (10) einschließt.
10. Verfahren nach Anspruch 9, wobei Schritt (c) weiterhin einen Zugang des Matrixschalters (10) durch das empfangende Tor oder das zweite Tor von irgendeinem anderen anfordernden Tor ablehnt, während der Kommunikationskanal etabliert ist.
DE69128133T 1990-12-18 1991-12-18 Fernmeldenetz Expired - Lifetime DE69128133T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US62951190A 1990-12-18 1990-12-18

Publications (2)

Publication Number Publication Date
DE69128133D1 DE69128133D1 (de) 1997-12-11
DE69128133T2 true DE69128133T2 (de) 1998-05-20

Family

ID=24523300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128133T Expired - Lifetime DE69128133T2 (de) 1990-12-18 1991-12-18 Fernmeldenetz

Country Status (9)

Country Link
US (1) US5430442A (de)
EP (1) EP0493934B1 (de)
JP (1) JP2770936B2 (de)
CZ (1) CZ281144B6 (de)
DE (1) DE69128133T2 (de)
HU (1) HU215629B (de)
PL (1) PL168257B1 (de)
RU (1) RU2111532C1 (de)
SK (1) SK385291A3 (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223600C2 (de) * 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
US5604735A (en) * 1995-03-15 1997-02-18 Finisar Corporation High speed network switch
US5566171A (en) * 1995-03-15 1996-10-15 Finisar Corporation Multi-mode high speed network switch for node-to-node communication
GB2300088B (en) * 1995-04-19 1999-06-16 Northern Telecom Ltd Telecommunications switches
US5784003A (en) * 1996-03-25 1998-07-21 I-Cube, Inc. Network switch with broadcast support
US5754791A (en) * 1996-03-25 1998-05-19 I-Cube, Inc. Hierarchical address translation system for a network switch
US5689644A (en) * 1996-03-25 1997-11-18 I-Cube, Inc. Network switch with arbitration sytem
KR100259276B1 (ko) 1997-01-27 2000-06-15 윤종용 대역폭확장이 가능한 상호연결망
US6262991B1 (en) * 1997-08-19 2001-07-17 Nortel Networks Limited Communication system architecture, infrastructure exchange and method of operation
US6636931B2 (en) * 1998-01-06 2003-10-21 Pragmatic Communications Systems, Inc. System and method for switching signals over twisted-pair wires
US6317804B1 (en) * 1998-11-30 2001-11-13 Philips Semiconductors Inc. Concurrent serial interconnect for integrating functional blocks in an integrated circuit device
US7382736B2 (en) 1999-01-12 2008-06-03 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US20020091884A1 (en) * 2000-11-17 2002-07-11 Andrew Chang Method and system for translating data formats
US7356030B2 (en) * 2000-11-17 2008-04-08 Foundry Networks, Inc. Network switch cross point
US6735218B2 (en) * 2000-11-17 2004-05-11 Foundry Networks, Inc. Method and system for encoding wide striped cells
US6697368B2 (en) * 2000-11-17 2004-02-24 Foundry Networks, Inc. High-performance network switch
US7596139B2 (en) 2000-11-17 2009-09-29 Foundry Networks, Inc. Backplane interface adapter with error control and redundant fabric
WO2002041544A2 (en) * 2000-11-17 2002-05-23 Foundry Networks, Inc. High-performance network switch
US7236490B2 (en) * 2000-11-17 2007-06-26 Foundry Networks, Inc. Backplane interface adapter
US7002980B1 (en) * 2000-12-19 2006-02-21 Chiaro Networks, Ltd. System and method for router queue and congestion management
US6763417B2 (en) 2000-12-20 2004-07-13 Computer Network Technology Corporation Fibre channel port adapter
US7206283B2 (en) * 2001-05-15 2007-04-17 Foundry Networks, Inc. High-performance network switch
US7468975B1 (en) 2002-05-06 2008-12-23 Foundry Networks, Inc. Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability
US7266117B1 (en) 2002-05-06 2007-09-04 Foundry Networks, Inc. System architecture for very fast ethernet blade
US20120155466A1 (en) 2002-05-06 2012-06-21 Ian Edward Davis Method and apparatus for efficiently processing data packets in a computer network
US7187687B1 (en) 2002-05-06 2007-03-06 Foundry Networks, Inc. Pipeline method and system for switching packets
US7649885B1 (en) 2002-05-06 2010-01-19 Foundry Networks, Inc. Network routing system for enhanced efficiency and monitoring capability
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US6901072B1 (en) * 2003-05-15 2005-05-31 Foundry Networks, Inc. System and method for high speed packet transmission implementing dual transmit and receive pipelines
TWI269992B (en) * 2004-03-22 2007-01-01 Aten Int Co Ltd The keyboard video mouse switch for multiply chaining and the switching method of signals thereof
US7817659B2 (en) 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US8730961B1 (en) 2004-04-26 2014-05-20 Foundry Networks, Llc System and method for optimizing router lookup
US7809278B2 (en) * 2004-07-26 2010-10-05 Hewlett-Packard Development Company, L.P. Apparatus and method of providing separate control and data channels between arrays of light emitters and detectors for optical communication and alignment
US7623783B2 (en) * 2004-08-10 2009-11-24 Hewlett-Packard Development Company, L.P. System and method of self-configuring optical communication channels between arrays of emitters and detectors
US7623793B2 (en) * 2004-08-10 2009-11-24 Hewlett-Packard Development Company, L.P. System and method of configuring fiber optic communication channels between arrays of emitters and detectors
US7251388B2 (en) * 2004-08-10 2007-07-31 Hewlett-Packard Development Company, L.P. Apparatus for providing optical communication between integrated circuits of different PC boards and an integrated circuit assembly for use therein
US7269321B2 (en) * 2004-08-10 2007-09-11 Hewlett-Packard Development Company, L.P. System and method of configuring fiber optic communication channels between arrays of emitters and detectors
US7653108B2 (en) * 2004-09-09 2010-01-26 Hewlett-Packard Development Company, L.P. Apparatus and method of establishing optical communication channels between a steerable array of laser emitters and an array of optical detectors
US7229218B2 (en) * 2004-09-20 2007-06-12 Hewlett-Packard Development Company, L.P. Apparatus and method of providing an optical connection between PC boards for optical communication
US7657703B1 (en) 2004-10-29 2010-02-02 Foundry Networks, Inc. Double density content addressable memory (CAM) lookup scheme
US8448162B2 (en) 2005-12-28 2013-05-21 Foundry Networks, Llc Hitless software upgrades
US7903654B2 (en) 2006-08-22 2011-03-08 Foundry Networks, Llc System and method for ECMP load sharing
US8238255B2 (en) 2006-11-22 2012-08-07 Foundry Networks, Llc Recovering from failures without impact on data traffic in a shared bus architecture
US20090279441A1 (en) 2007-01-11 2009-11-12 Foundry Networks, Inc. Techniques for transmitting failure detection protocol packets
US8271859B2 (en) 2007-07-18 2012-09-18 Foundry Networks Llc Segmented CRC design in high speed networks
US8037399B2 (en) 2007-07-18 2011-10-11 Foundry Networks, Llc Techniques for segmented CRC design in high speed networks
US8509236B2 (en) 2007-09-26 2013-08-13 Foundry Networks, Llc Techniques for selecting paths and/or trunk ports for forwarding traffic flows
US8190881B2 (en) 2007-10-15 2012-05-29 Foundry Networks Llc Scalable distributed web-based authentication
US8090901B2 (en) 2009-05-14 2012-01-03 Brocade Communications Systems, Inc. TCAM management approach that minimize movements
JP5493575B2 (ja) 2009-08-10 2014-05-14 富士通株式会社 情報処理装置及び情報処理装置の制御方法
US8599850B2 (en) 2009-09-21 2013-12-03 Brocade Communications Systems, Inc. Provisioning single or multistage networks using ethernet service instances (ESIs)
US10902177B1 (en) 2019-02-20 2021-01-26 Cadence Design Systems, Inc. Reconfigurable switch for a computing system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511044A (de) * 1974-06-21 1976-01-07 Nippon Telegraph & Telephone
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
JPS58151661A (ja) * 1982-03-04 1983-09-08 Omron Tateisi Electronics Co メモリ装置
US4580011A (en) * 1983-09-30 1986-04-01 Glaser Robert E Distributed processing telephone switching system
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
US4586175A (en) * 1984-04-30 1986-04-29 Northern Telecom Limited Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals
US4695999A (en) * 1984-06-27 1987-09-22 International Business Machines Corporation Cross-point switch of multiple autonomous planes
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4631534A (en) * 1984-11-13 1986-12-23 At&T Information Systems Inc. Distributed packet switching system
US4704606A (en) * 1984-11-13 1987-11-03 American Telephone And Telegraph Company And At&T Information Systems Inc. Variable length packet switching system
JPS61137443A (ja) * 1984-12-07 1986-06-25 Toshiba Corp ロ−カルエリアネツトワ−ク装置
US4752777A (en) * 1985-03-18 1988-06-21 International Business Machines Corporation Delta network of a cross-point switch
JPS61214694A (ja) * 1985-03-18 1986-09-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション データ伝送のスイッチング装置
US4773069A (en) * 1986-07-30 1988-09-20 Boulton P I P Robust rooted tree network
GB8701009D0 (en) * 1987-01-19 1987-02-18 Inmos Ltd Digital signal switch
US4817082A (en) * 1987-03-09 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Crosspoint switching system using control rings with fast token circulation
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US4929939A (en) * 1988-10-31 1990-05-29 International Business Machines Corporation High-speed switching system with flexible protocol capability
US4929940A (en) * 1988-11-18 1990-05-29 International Business Machines Corporation Collision crossbar switch
US5072217A (en) * 1989-10-31 1991-12-10 International Business Machines Corporation One-sided crosspoint switch with distributed control
US5182554A (en) * 1990-12-18 1993-01-26 International Business Machines Corporation Third party evavesdropping for bus control
US5144293A (en) * 1990-12-18 1992-09-01 International Business Machines Corporation Serial link communication system with cascaded switches

Also Published As

Publication number Publication date
US5430442A (en) 1995-07-04
EP0493934A3 (en) 1993-03-10
JP2770936B2 (ja) 1998-07-02
HUT59778A (en) 1992-06-29
CZ281144B6 (cs) 1996-06-12
HU913985D0 (en) 1992-03-30
EP0493934A2 (de) 1992-07-08
RU2111532C1 (ru) 1998-05-20
DE69128133D1 (de) 1997-12-11
PL168257B1 (pl) 1996-01-31
SK385291A3 (en) 1995-07-11
EP0493934B1 (de) 1997-11-05
HU215629B (hu) 1999-01-28
JPH04230555A (ja) 1992-08-19
PL292845A1 (en) 1992-07-27
CZ385291A3 (en) 1995-03-15

Similar Documents

Publication Publication Date Title
DE69128133T2 (de) Fernmeldenetz
DE69108434T2 (de) Mehrgruppen-Signalprozessor.
DE3882970T2 (de) Rechnerverbinder, der querbalkenschalter verwendet.
DE69123104T2 (de) Melden und Verifizieren von Zustandswechseln in einem Datenverarbeitungsein- / -ausgabesystem
DE3850097T2 (de) Rechnerverbinder für gruppen von datenverarbeitungseinrichtungen.
DE3788601T2 (de) Anordnung zur Datenflussregelung für ein lokales Netz.
DE69027399T2 (de) Vermittlungsverfahren und -protokoll zur Herstellung von dynamischen Verbindungen
DE3850351T2 (de) Vermittlungsnetz zwischen Prozessoren.
DE69715443T2 (de) Vermittlungssystem für sicherheitsübertragung
DE60226268T2 (de) Verfahren und vorrichtung zur bereitstellung einer optimierten ausnutzung schneller strecken
DE69533230T2 (de) Verfahren und vorrichtung zur verbesserung der fehlertoleranz eines netzwerkes
DE68924235T2 (de) Hochgeschwindigkeitsvermittlungssystem mit flexibler Protokollmöglichkeit.
DE69228960T2 (de) Vermittlungsnetz für Prozessoren
DE4023471C2 (de) Steuerungssystem mit Hostcomputer und Kommunikationsschnittstellenschaltung
DE3880180T2 (de) Digitales fernsprechvermittlungssystem mit einem nachrichtenverteiler mit adressenumsetzung.
DE3931514A1 (de) Kommunikationssteuerungssystem
DE69129840T2 (de) Nachrichtensteuerungsverfahren für ein datenkommunikationssystem
DE69131997T2 (de) Kommunikationssysteme
DE69615327T2 (de) Logische Adressbusarchitektur für Mehrprozessorsysteme
DE68915768T2 (de) Kommunikationssystem.
DE68924051T2 (de) Vielfacher Ein-/Ausgabe-Kanal.
DE3886964T2 (de) Parallelschalten mit kreisförmiger Priorität.
DE69129842T2 (de) Nachrichtensteuersystem in einem datenübertragungssystem
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE68923307T2 (de) Rechnernetzwerk und Verfahren zum Betreiben desselben.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: DUSCHER, R., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 7