[go: up one dir, main page]

DE69109366T2 - Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur. - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.

Info

Publication number
DE69109366T2
DE69109366T2 DE69109366T DE69109366T DE69109366T2 DE 69109366 T2 DE69109366 T2 DE 69109366T2 DE 69109366 T DE69109366 T DE 69109366T DE 69109366 T DE69109366 T DE 69109366T DE 69109366 T2 DE69109366 T2 DE 69109366T2
Authority
DE
Germany
Prior art keywords
gate electrode
film
forming
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69109366T
Other languages
English (en)
Other versions
DE69109366D1 (de
Inventor
Shunsuke Inoue
Shigeyuki Matsumoto
Mamoru Miyawaki
Jun Nakayama
Hiroshi Yuzurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69109366D1 publication Critical patent/DE69109366D1/de
Publication of DE69109366T2 publication Critical patent/DE69109366T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung wie beispielsweise eines Speichers, einer photoelektrischen Umwandlungsvorrichtung, einer Signalverarbeitungsvorrichtung oder dergleichen, zur Verwendung in zahlreichen elektrischen Geräten.
  • Bei jüngsten Bemühungen hinsichtlich eines höheren Niveaus der Integration von Vorrichtungen ist die Entwicklung von miniaturisierten Funktionsvorrichtungen wie beispielsweise MOS- Transistoren mit Gatelängen im Submikron-Bereich erwünscht gewesen. Andererseits hat man sich nach einer Verbesserung der Spannungsfestigkeits-Eigenschaften gesehnt, da die Neigung besteht, daß solch eine Miniaturisierung eine Konzentration des elektrischen Feldes in der Nähe des Drain-Bereichs verursacht. Uin den Lawinendurchbruch in der Nähe des Drain- Bereichs zu verhindern, wenn eine hohe Spannung angelegt wird, hat man eine leicht dotierte Drain-Struktur (LDD) verwendet, in der ein Drain-Bereich mit einer niedrigen Dotierkonzentration direkt neben dem Drain-Bereich gebildet wird, wodurch das elektrische Feld rund um den Drain-Bereich nachläßt.
  • Die Fig. 1A bis 1C veranschaulichen schematisch das herkömmliche Verfahren zur Bildung des Drain-Bereichs mit niedriger Dotierkonzentration. Zuerst wird, wie in Fig. 1A gezeigt, ein Gate-Isolierfilm 2 auf einem Siliziumsubstrat 1 gebildet, dann werden ein polykristalliner Silizium-Gate-Film 3 und eine Photoresist-Schicht 4 strukturiert, und Phosphor wird mit einer hohen Konzentration unter Verwendung des Photoresists 4 als eine Maske implantiert.
  • Dann wird, wie in Fig. 1B gezeigt, ein Photoresist-Muster 5 gebildet, und Phosphor wird unter Verwendung des Photoresists 5 als eine Maske mit einer niedrigen Konzentration implantiert. Schließlich wird, wie in Fig. 1C gezeigt, ein dazwischenliegender Isolierfilm 6 durch ein gewöhnliches Verfahren gebildet, und eine Glühbehandlung wird angewendet. Somit wird die Bildung eines Source-Bereichs 7, eines Drain-Bereichs 8 mit hoher Konzentration, eines Drain-Bereichs 9 mit niedriger Konzentration, eines Kanalbereichs 10 und von Elektroden 11 durchgeführt.
  • Bei dem vorstehend erklärten herkömmlichen Beispiel wird jedoch der Drain-Bereich 9 mit niedriger Konzentration nach der Implantation von Verunreinigungen in das Siliziumsubstrat 1 durch die Photoresistmaske zur Bildung des Drain-Bereichs 8 gebildet, in dem man eine Verunreinigung von demselben Leitfähigkeitstyp wie von dem des Drain-Bereichs 8 in einen Bereich des Siliziumsubstrats 1 zwischen dem Drain-Bereich 8 und dem Kanalbereich 10 implantiert. Folglich schwankt in Abhängigkeit von der Genauigkeit der Ausrichtung die Breite des Drain-Bereichs 9 mit niedriger Konzentration, der zwischen dem Kanalbereich 10 und dem Drainbereich 8 vorhanden ist, unvermeidlich, so daß eine Schwankung in der Drain-Spannungsfestigkeit unvermeidlich gewesen ist, wie nachstehend erklärt werden wird.
  • Die Fig. 2A und 28 zeigen die Beziehung zwischen dem Abstand und der Drain-Spannungsfestigkeit, wobei der Abstand L1, wie in Fig. 2A gezeigt, der Abstand von einer seitlichen Wand eines Gates 3 zu der Grenze zwischen dem Drain-Bereich 9 mit niedriger Konzentration und dem Drain-Bereich 8 mit hoher Konzentration 8 ist. Wie in Fig. 28 gezeigt, steigt die Drain- Spannungsfestigkeit linear mit dem Abstand L1 an. Bei dem herkömmlichen Verfahren ist die Standardabweichung der Genauigkeit der Ausrichtung 0,3 um. Folglich bringt der Abstand L1 unvermeidlich eine Schwankung von 0,3 Mm mit sich, was eine Schwankung von ungefähr 5 Volt in der Drain-Spannungsfestigkeit bewirkt.
  • Andererseits ist, um die Signal-Verzögerungszeit zu reduzieren, vorgeschlagen worden, die Gate-Elektrode und ihre Verdrahtung mit Silizid (Silizium-Metallegierung) oder mit einer Polyzidstruktur (Laminatstruktur aus polykristallinem Silizium und Silizid-Film) zu bilden, wodurch die spezifischen Resistivitäten dieser Elemente verringert wird.
  • Für solche Silizid- oder Polyzidstrukturen des Gates sind jedoch, um eine hohe Geschwindigkeit zu erreichen, noch immer Verbesserungen in den folgenden Punkten erforderlich, um die Herstellung der derzeit erforderlichen miniaturisierten Halbleitervorrichtungen mit Hochgeschwindigkeits-Funktion mit einer hohen Herstellungsausbeute zu erreichen. Insbesondere sind mit der herkömmlichen Silizid-Struktur die folgenden Nachteile verbunden gewesen:
  • (1) Daß die Schwellenspannung (Vth) der MOS-Vorrichtung in Abhängigkeit von der Austrittsarbeit des Silizids variiert; und
  • (2) daß ein Metall von dem Silizid in den Gate-Oxidfilm 5 diffundiert, wodurch der MOS-Transistor beeinträchtigt wird.
  • Andererseits ist die Polyzid-Struktur auch mit den folgenden Nachteilen verbunden gewesen:
  • (3) Daß die spezifische Resistivität auf nur ca. 3 Ω/ reduziert werden kann; und
  • (4) daß ein Isolierfilm oder ein durch Abscheidung hergestellter Verunreinigungsfilm, wenn an der Grenzfläche zwischen dem polykristallinem Silizium und Silizid vorhanden, zu einer deutlichen Beeinträchtigung der Gate-Spannungsfestigkeit oder zu einem Abschälen des Silizidfilms führen kann, was Pest-Phänomen ("pest phenomenom") genannt wird.
  • Es wird erwähnt, daß CVD-Abscheidung von schwerschmelzbaren Metallsiliziden zur Verwendung als Gate-Elektroden anstelle von Polysilizium-Elektroden in Solid State Technology, Bd. 32, Nr. 2, Februar 1989, S. 79 bis 84, von C. Bernard et al, "Chemical vapour deposition of refractory metal silicides for VLSI metallisation" beschrieben wird.
  • Ein Verfahren zur Herstellung eins MOS-Transistors mit einer LDD-Struktur wird in dem US-Patent US 4 597 824 beschrieben. Dieses Verfahren umf aßt die folgenden Schritte:
  • Bildung einer ersten Gate-Elektrode;
  • Bildung eines Bereichs mit niedriger Verunreinigungskonzentration unter Verwendung der ersten Gate-Elektrode als eine Maske;
  • Bildung einer zweiten Gate-Elektrode; und
  • Bildung eines Bereichs mit hoher Verunreinigungskonzentration unter Verwendung der zweiten Gate-Elektrode als eine Maske. Ein spezifisches Beispiel wird gegeben, bei dem die erste Gate-Elektrode aus Polysilizium ist und die zweite, darauf gebildete Gate-Elektrode aus Wolfram ist. Wolfram wird durch ein selektives CVD-Verfahren unter Verwendung von Wasserstoffgas und Wolframhexafluorid als reagierende Gase abgeschieden.
  • In der britischen Patentanmeldung GB-A-2195663 wird auch ein Verfahren beschrieben, bei dem eine zweite Gate-Elektrode aus Aluminium, Wolfram oder Molybdän auf einer ersten Gate-Elektrode aus Polysilizium gebildet wird. Darauffolgend werden Kontakte und Verdrahtung durch ein Zwei-Stufen-Verfahren gebildet, bei dem die Kontakte durch selektive Abscheidung unter Verwendung von Triisobutylaluminium gebildet werden und die Verdrahtung durch Zerstäuben bzw. Sputtern und Strukturieren gebildet wird. Im Fall der Abscheidung von Wolfram auf Polysilizium werden Wasserstoffgas und Wolframhexafluorid als reagierende Gase verwendet. Im Anfangsstadium des Wachstums der zweiten Gate-Elektrode tritt ein Silizium-Reduktionsreaktion auf, bevor die Wasserstoff-Reduktionsreaktion auftritt. Dies führt zu einer anfänglichen Erosion der ersten Gate-Elektrode aus Polysilizium.
  • Es wird auch kurz Bezug genommen auf Thin solid films, Bd. 45, 1977, S. 257-263, H.O. Pierson "Aluminium coatings by the deposition of alkyls". In diesem Artikel wird die Abscheidung von Aluminium auf Stahl beschrieben, die auf der Zersetzung von entweder Diethylaluminiumhydrid oder Diisobutylaluminiumhydrid in der Anwesenheit von Ethylen bzw. Isobutylen beruht.
  • In den Patent Abstracts of Japan, Bd. 10, Nr. 108 (E-398) (2165), 23. April 1986 und JP-A-60245281 wird ein Verfahren zur Herstellung eines MOS-Transistors mit einer LDD-Struktur beschrieben, bei dem das zweite Gate-Elektrodenmaterial durch selektive Abscheidung gewachsen wird und sich von den Seitenflächen der ersten Gate-Elektrode ausbreitet. Die zweite Gate- Elektrode wird als eine Maske während einem Dotierschritt mit ersten Verunreinigungen verwendet und wird dann vor einem zweiten Dotierschritt mit geringer Konzentration entfernt.
  • Bei der vorliegenden Erfindung wird beabsichtigt, ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verfügung zu stellen, bei dem der Bereich mit niedriger Verunreinigungskonzentration einer LDD-Drain-Struktur mit befriedigender Genauigkeit in einer sich selbst-ausrichtenden Weise hergestellt werden kann und das somit dazu beiträgt, bessere Vorrichtungseigenschaften bezüglich Haltespannung ("withstand voltage") und niedrigere Schwankung in der Haltespannung zu erreichen. Es wird als eine Alternative zu dem Verfahren bereit gestellt, welches in dem U.S. Patent US-A-4 597 824 beschrieben wird, wie vorstehend erwähnt.
  • Das Verfahren gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, daß:
  • Der Schritt zur Bildung der zweiten Gate-Elektrode durch ein selektives CVD-Verfahren durchgeführt wird, wobei als reagierende Gase Wasserstoffgas und ein aus den folgenden Gasen ausgewähltes Gas verwendet wird: TiCl&sub4;&sub1; Cu(C&sub1;&sub1;H&sub1;&sub9;O&sub2;)&sub2;; Cu(C&sub5;H&sub7;O&sub2;)&sub2;; W(CH&sub3;)&sub3;; W(C&sub2;H&sub5;)&sub3;; Mo(CO)&sub6;; Monomethylaluminiumhydrid, Dimethylaluminiumhydrid, oder andere Alkylaluminiumhydride, wobei die erste Gate-Elektrode eines der folgenden elektrisch leitenden Materialien ist: Poly-Silizium; amorphes Silizium, einkristallines Silizium; Wolfram; Molybdän; Tantal; Kupfer; Titan; Aluminium; Titan-Aluminium; Titan-Nitrid; Aluminium-Silizium-Kupfer; Aluminium-Palladium; Wolframsilizid; Titansilizid; Aluminiumsilizid; Molybdänsilizid und Tantalsilizid.
  • Vor allem Polysilizium ist in der vorstehend aufgeführten Liste von Elektronendonatoren-Materialien für die erste Gate- Elektrode enthalten.
  • Es ist bevorzugt, daß eines der Metalle Ti, Cu, W, Mo oder Al unter Bildung der zweiten Gate-Elektrode abgeschieden wird, und daß dieses Metall während der darauffolgenden Verarbeitung zumindest teilweise als Metall beibehalten wird. Die darauffolgende Verarbeitung enthält gewöhlicherweise einen Schritt zum Glühen, während dem die Verunreinigungen aktiviert werden.
  • Das vorstehend definierte Verfahren führt zu einer gleichförmigen und reproduzierbaren Herstellung des zweiten Gate-Elektrodenmaterials als eine Maske. Dieses Verfahren hängt nicht Von einem Rückätzen ab, so kann sogar eine relativ komplexe LED-Struktur stabil und mit einer hohen Produktionsausbeute hergestellt werden. Wenn, wie bevorzugt, Metall als das zweite Gate-Elektrodenmaterial abgeschieden wird, wird die Ansprechgeschwindigkeit verbessert, da die spezifische Resitivität der Gate-Elektrode im Vergleich zu beispielsweise Polysilizium oder Metallsilizid deutlich verringert wird.
  • Das vorstehende Verfahren ermöglicht die Herstellung eines Transistors mit LDD-Struktur bei niedrigen kosten und bei einer hohen Produktionsausbeute.
  • Bei den nachstehend beschriebenen bevorzugten Ausführungsformen wird eine Verbesserung in der Schwellenspannung, dem Gate- Widerstand und der Gate-Haltespannung gefunden.
  • Für ein besseres Verständnis der vorliegenden Erfindung werden nun spezifische Ausführungsformen beschrieben, und es wird Bezug auf die begleitenden Zeichnungen genommen, in denen:
  • Die Fig. 1A bis 1C Ansichten im Querschnitt sind, die eine herkömmliche Struktur zeigen;
  • die Fig. 2A und 2B Ansichten sind, die die Beziehungen zwischen dem Abstand und der Drain-Spannungsfestigkeit zeigen;
  • Fig. 3A bis 3D schematische Ansichten sind, die das Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung zeigen;
  • Fig. 4A und 48 (gestrichen);
  • Fig. 5 bis 8 Ansichten sind, die ein Beispiel für das Gerät zeigen, das für die Verwendung bei dem Herstellungsverfahren der Halbleitervorrichtung der vorliegenden Erfindung angepaßt ist;
  • Fig. 9A bis 9D schematische perspektivische Ansichten sind, die die Schritte zur Bildung einer ersten Verdrahtungsschicht bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigen;
  • Fig. 10A bis 10F (gestrichen);
  • Fig. 11A eine schematische Draufsicht einer Inverter-Schaltung ist; und
  • Fig. 11C eine Ansicht ist, die eine NMOS-Vorrichtung entlang einer Linie A-A in Fig. 7A im Querschnitt zeigt.
  • Die folgende Beschreibung der bevorzugten Ausführungsformen wird nur als Beispiel gegeben.
  • Das Verfahren wird im folgenden detaillierter unter Bezugnahme auf die Fig. 3A bis 3D beschrieben, in denen ein Teil eines N- Kanal-MOS-Tansistors als ein Beispiel genommen wird, aber die vorliegende Erfindung ist nicht auf solch ein Beispiel beschränkt.
  • Zuerst werden auf einer Hauptoberfläche eines Siliziumsubstrats eine P-Vertiefung 501, ein in dieser Vertiefung durch einen Feldoxidfilm 502 definierter aktiver Bereich und eine Gate-Elektrode 504 aus polykristallinem Silizium, die auf einem Gate-Oxidfilm 503 bereitgestellt wird, durch gewöhnliche thermische Oxidation, LOCOS, thermische Diffusion, polykristalline Abscheidung, Photolithographie usw, Verfahren, die in der Halbleitertechnologie bekannt sind, gebildet.
  • Dann werden unter Ausnutzung der Gate-Elektrode 504 als Maske Verunreinigungs-Ionen implantiert, wobei ein Diffusionsbereich 505 mit einer niedrigen Verunreinigungskonzentration (Fig. 3A) gebildet wird.
  • Darauffolgend wird ein Wolframfilm 506 selektiv nur auf den oberen und Seiten-Flächen des polykristallinen Siliziumfilms 504 abgeschieden, unter Verwendung von beispielsweise W(CH&sub3;)&sub3; und H&sub2; als Reaktionsgase (Fig. 38).
  • Dann wird Ionenimplantation mit dem Wolframfilm 506 als Maske durchgeführt, wodurch ein von dem Wolframfilm 506 abgedeckter Bereich 505' vor der Verunreinigungsimplantation geschützt wird, und somit ein Diffusionsbereich 507 mit einer hohen Verunreinigungskonzentration an einer von der Seitenfläche des polykristallinem Siliziumfilms 504 zurückgezogenen Position gebildet wird (Fig. 5C).
  • Dann wird ein Zwischenschicht-Isolierfilm 508 abgeschieden, und Kontaktlöcher 509 werden an den Positionen der Source-/Drain-Elektroden durch ein gewöhnliches Strukturierverfahren freigelegt, das bei Halbleiterprozessen verwendet wird. Darauffolgend wird Aluminium selektiv in die Kontaktlöcher 509 abgeschieden, unter Verwendung von beispielsweise Alkylaluminiumhydrid wie DMAH und H&sub2;-Gas (Fig. 3D).
  • Der MOS-Transistor mit der LDD-Struktur kann danach durch Bildung der Verdrahtung, beispielsweise durch Zerstäuben bzw. Sputtern fertiggestellt werden.
  • (Beschreibung des Al-CVD-Verfahrens)
  • Das Al-CVD-Verfahren wird im folgenden beschrieben, hauptsächlich für die Abscheidung von Metall in einer Öffnung, aber dieses Verfahren ist innerhalb des technischen Konzepts der vorliegenden Erfindung anwendbar, und die folgende Beschreibung wird wirkungsvoll sein, um die Überlegenheit der Filmqualität zu verstehen, die durch das Verfahren erhalten wird.
  • (Filmbildungsverfahren)
  • Dieses Filmbildungsverfahren ist auch geeignet, um die Metallmaske mit der vorstehend erklärten Struktur zu bilden.
  • Dieses Verfahren besteht daraus, daß man einen abgeschiedenen Film durch eine Oberflächenreaktion auf einem Elektronendonatoren-Substrat bildet, unter Verwendung von Alkylaluminiumhydridgas und Wasserstoffgas (nachstehend Al-CVD-Verfahren genannt).
  • Ein Aluminiumfilm mit zufriedenstellender Qualität kann abgeschieden werden, indem man die Oberfläche des Substrats bei Anwesenheit einer Gasmischung erhitzt, die insbesondere aus Alkylaluminiumhydrid wie beispielsweise Monomethylaluminiumhydrid (MMAH) oder Dimethylaluminiumhydrid (DMAH) als das Rohstoffgas und Wasserstoffgas als das Reaktionsgas besteht. Bei der selektiven Abscheidung von Aluminium wird die Oberflächentemperatur des Substrats vorzugsweise durch direktes oder indirektes Erwärmen innerhalb eines Bereiches von der Zersetzungstemperatur von Alkylaluminiumhydrid bis 450ºC, bevorzugter von 260º bis 440ºC gehalten.
  • Das Heizen des Substrats in dem vorstehend erwähnten Temperaturbereich kann durch direktes oder indirektes Heizen erreicht werden, aber die Bildung eines Al-Films mit zufriedenstellender Qualität kann mit einer hohen Abscheidungsgeschwindigkeit, insbesondere durch direktes Heizen erreicht werden. Beispielsweise kann bei dem bevorzugteren Temperaturbereich von 260º bis 440ºC ein zufriedenstellender Film mit einer Abscheidungsgeschwindigkeit von 300 bis 5000 Å/min erhalten werden, was höher ist als bei Widerstandsheizen. Solch ein direktes Heizen (wobei das Substrat durch ein direktes Durchlassen der Energie von der Heizeinrichtung beheizt wird), kann durch Heizen mit einer Lampe, wie beispielsweise einer Halogenlampe oder einer Xenonlampe erreicht werden. Auch indirektes Heizen kann erreicht werden, beispielsweise durch Widerstandsheizen, das durch ein wärmeerzeugendes Element durchgeführt wird, das in einem Substrat-Trägerelement zum Tragen des der Filmabscheidung unterzogenen Substrats, welches in einem Film-Abscheidungsraum bereitgestellt ist, bereitgestellt ist.
  • Dieses Verfahren, wenn es auf ein Substrat mit sowohl einem Elektronendonatoren-Oberflächenbereich und einem Elektronen- Nichtdonatoren-Oberflächenbereich angewendet wird, läßt die Bildung von Aluminium-Einkristall mit zufriedenstellender Selektivität nur auf dem Elektronendonatoren-Oberflächenbereich zu. Solches Aluminium ist exzellent in allen Eigenschaften, die für das Elektroden-/Verdrahtungsmaterial erforderlich sind, mit einer geringen Häufigkeit an Hügeln und Legierungsspitzen.
  • Die Elektronendonatoren-Oberfläche ist eine Oberfläche, die durch ein Elektronendonatoren-Material gebildet ist, und die Elektronen-Nichtdonatoren-Oberfläche ist eine Oberfläche, die durch ein Nicht-Elektronendonatoren-Material gebildet ist. Diese Materialien werden im folgenden detailiert beschrieben. Das Elektronendonatoren-Material ist ein Material, bei dem freie Elektronen vorhanden sind oder absichtlich erzeugt werden, und welches eine Oberfläche mit der Fähigkeit hat, eine chemische Reaktion durch Elektronenübertragung zu beschleunigen, wobei die Moleküle des Rohstoffgases auf der Oberfläche abgeschieden werden. Im allgemeinen fallen Metalle und Halbleitermaterialien in diese Kategorie. Auch Metalle und Halbleiter mit einem dünnen Oxidfilm auf der Oberfläche gehören zu den Elektronendonatoren-Materialien der vorliegenden Erfindung, da eine chemische Reaktion durch Elektronen-Übertragung zwischen dem Substrat und den abgeschiedenen Molekülen des Rohstoffs stattfinden kann. Beispiele für solch ein Elektrondonatoren-Material umfassen III-V-Verbindungshalbleiter vom Zwei-, Drei- oder Viel-Elementsystem, erhalten durch die Kombination von einem oder mehreren Elementen der Gruppe III wie beispielsweise Ga, In, Al usw. und einem oder mehreren Elementen der Gruppe V wie beispielsweise P, As, N usw.; P-, I- und N-Typhalbleiter wie beispielsweise einkristallines Silizium und amorphes Silizium; und Metalle, Legierungen und Silizide wie beispielsweise Wolfram, Molybdän, Tantal, Kupfer, Titan, Aluminium, Titan-Aluminium, Titannitrid, Aluminium-Silizium- Kupfer, Aluminium-Palladium, Wolframsilizid, Titansilizid, Aluminiumsilizid, Moylbdänsilizid und Tantalsilizid.
  • Andererseits ist das Nicht-Elektronendonatorenmaterial ein Material, das eine Oberfläche bildet, die keine selektive Abscheidung von Al oder Al-Si verursacht, und Beispiele für solch ein Material umfassen Siliziumoxid, das durch thermische Oxidation oder CVD gebildet ist; Gläser, Oxidfilme und thermische Nitridfilme wie beispielsweise BSG, PSG und PBSG; und Siliziumnitrid, gebildet durch Plasma-CVD, Niedrigdruck-CVD oder ECR-CVD.
  • Solche ausgezeichneten Eigenschaften werden vermutlich erhalten, da die halbleitende oder leitende Oberfläche, die eine Elektronendonator-Oberfläche darstellt, selektiv einen Aluminiumfilm mit zufriedenstellender Qualität entwickeln kann, und der ausgezeichnete kristalline Charakter des Al-Films schließt die Bildung von Legierungsspitzen usw, die sich aus einer eutektischen Reaktion mit dem darunterliegenden Silizium ergibt, aus oder verringert sie deutlich. Solch ein Al-Film, wenn als eine Elektrode einer Halbleitervorrichtung verwendet, stellt die Vorteile bereit, die über das Konzept der herkömmlichen Al-Elektrode weit hinausgehen und im Stand der Technik nicht vorweggenommen sind.
  • Wie vorstehend erklärt hat das Al, das in einer Oberfläche mit einer Elektronendonator-Oberfläche abgeschieden wird, beispielsweise einer Öffnung, die in einem Isolierfilm gebildet ist und wobei die Oberfläche eines Halbleitersubstrats darin freigelegt ist, eine einkristalline Struktur. Außerdem kann das Al-CVD-Verfahren eine selektive Abscheidung der folgenden Metallfilme, die hauptsächlich aus Aluminium zusammengesetzt sind, mit einer gleichermaßen zufriedenstellenden Qualität erreichen.
  • Beispielsweise kann die Elektrode durch selektive Abscheidung von zahlreichen leitenden Materialien gebildet werden, wie beispielsweise Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al-Si-Cu durch die Verwendung einer vermischten Gasatmosphäre unter Verwendung von zusätzlich zu Alkylaluminiumhydridgas und Wasserstoff, einer geeigneten Kombination aus:
  • Si-enthaltendem Gas wie beispielsweise SiH&sub4;, Si&sub2;H&sub6;, Si&sub3;H&sub8;, Si(CH&sub3;)&sub4;, SiCl&sub4;, SiH&sub2;Cl&sub2; oder SiHCl&sub3;;
  • Ti-enthaltendem Gas wie beispielsweise TiCl&sub4;, TiBr&sub4; oder Ti(CH&sub3;)&sub4;; und/oder
  • Cu-enthaltendem Gas wie beispielsweise Kupferbisacetylacetonat Cu(C&sub5;H&sub7;O&sub2;)&sub2;, Kupferbisdispivaloylmethanit Cu(C&sub1;&sub1;H&sub1;&sub9;O&sub2;)&sub2; oder Kupferbishexafluoroacetylacetonat Cu(C&sub5;HF&sub6;O&sub2;)&sub2;.
  • Auch kann, da das Al-CVD-Verfahren ausgezeichnete Selektivität hat und zufriedenstellende Oberflächeneigenschaften auf dem abgeschiedenen Film bereitstellt, ein Metallfilm erhalten werden, der für die Verdrahtung einer Halbleitervorrichtung geeignet und weitverbreitet verwendbar ist durch Verwenden eines nicht selektiven Filmbildungsverfahren in einem darauffolgenden Abscheidungsschritt unter Bildung eines Metallfilms, der nur oder hauptsächlich aus Aluminium zusammengesetzt ist, nicht nur auf dem selektiv abgeschiedenen Aluminiumfilm, der vorstehend erwähnt ist, sondern auch auf dem SiO&sub2;-Isolierfilm.
  • Beispiele für solche Metallfilme umfassen Kombinationen von selektiv abgeschiedenem Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al-Si-Cu und nicht selektiv abgeschiedenem Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al-Si-Cu. Die nicht selektive Filmabscheidung kann durch CVD erreicht werden, die von dem vorstehend erwähnten Al-CVD verschieden ist, oder durch Sputtern.
  • (Filmbildungsgerät)
  • Im folgenden wird ein Filmbildungsgerät erklärt, das für die Elektrodenbildung geeignet ist.
  • Die Fig. 5 bis 7 veranschaulichen schematisch ein kontinuierliches Metallfilm-Bildungsgerät, das geeignet ist, um das vorstehend erklärte Filmbildungsverfahren durchzuführen.
  • Wie in Fig. 5 gezeigt, ist das Gerät aus einer Beladungs- Schleusenkammer 311, einer CVD-Reaktionskammer (erste Filmbildungskammer) 312, einer Hochfrequenz(HF-)Ätzkammer 313, einer Sputterkammer (zweite Filmbildungskammer) 314 und einer Beladungs-Schleusenkammer 315 zusammengesetzt, die von der äußeren Atmosphäre abdichtbar gemacht sind, und die miteinander durch Absperrschieber 310a bis 310f in Verbindung stehen und die jeweils durch Vakuumsysteme 316a bis 316e evakuiert oder im Druck reduziert werden können. Die Beladungs-Schleusenkammer 311 wird verwendet, um die Außenluft von dem Substrat zu entfernen und sie durch H&sub2; vor der Abscheidung zu ersetzen, um den Durchsatz zu verbessern. Die nächste CVD-Reaktionskammer 312 für selektive Abscheidung auf dem Substrat unter normalem oder verringertem Druck ist mit einem Substrathalter 318 mit einer Widerstands-Heizeinrichtung 317 zum Heizen der Substratoberfläche, die der Filmbildung unterzogen wird, auf einen Temperaturbereich von mindestens 200º bis 450ºC ausgestattet und nimmt das Rohstoffgas wie beispielsweise aus Alkylaluminiumhydrid, welches durch Sprudeln mit Wasserstoff in einer Sprudeleinrichtung 319-1 in Gas umgewandelt wird, durch eine Rohstoffgas-Zufuhrleitung 319 und Wasserstoff als das Reaktionsgas durch eine Gasleitung 319' auf. Die HF-Ätzkammer 313 zum Reinigen (Ätzen) der Substratoberf läche in Ar-Atmosphäre nach der selektiven Abscheidung ist mit einem Substrathalter 320 mit der Eigenschaft, das Substrat mindestens in einem Bereich von 100º bis 250ºC zu heizen, und einer HF- Ätzelektrodenleitung 321 ausgestattet, und ist mit einer Ar- Gaszufuhrleitung 322 verbunden. Die Sputterkammer 314 für die nicht selektive Abscheidung eines Metallfilms durch Sputtern in Ar-Atmosphäre ist mit einem Substrathalter 323, der auf mindestens einen Bereich von 200º bis 250ºC aufzuheizen ist, und einer Targetelektrode 324 zum Befestigen eines Sputter- Targets 324a ausgestattet und ist mit einer Ar-Gaszufuhrleitung 325 verbunden. Die letzte Beladungs-Schleusenkammer 315 für die Anpassung des Substrats nach der Abscheidung des Metallfilms und bevor es der Außenluft ausgesetzt wird, ist so aufgebaut, daß sie die Außenluft durch N&sub2; ersetzen kann.
  • Fig. 6 zeigt ein weiteres Beispiel für das Gerät zur kontinuierlichen Metallfilmbildung, bei dem dieselben Bestandteile wie in Fig. 5 durch dieselben Zahlen dargestellt sind. Das Gerät in Fig. 6 unterscheidet sich von dem in Fig. 5 insofern, als daß die Substratoberfläche direkt durch Halogenlampen 330 erhitzt wird, und für diesen Zweck ist die Substrathalteeinrichtung 312 mit Vorsprüngen 331 ausgestattet, um das Substrat in einem schwebenden Zustand zu tragen.
  • Direktes Heizen der Substratoberfläche mit solch einer Struktur erhöht die Abscheidungsgeschwindigkeit weiter, wie vorstehend erklärt.
  • Das Gerät zur kontinuierlichen Metallfilmbildung mit dem vorstehend erklärten Aufbau ist in der Praxis im Aufbau äquivalent zu dem in Fig. 7 gezeigten, in dem die Beladungs- Schleusenkammer 311, CVD-Reaktionskammer 312, HF-Ätzkammer 313, Sputterkammer 314 und Beladungs-Schleusenkammer 315 miteinander durch eine Transportkammer 326 verbunden sind. Bei diesem Aufbau dient die Beladungs-Schleusenkammer 311 auch als die Kammer 315. In der Transportkammer 326 ist ein Arm 327 bereitgestellt, der eine Transporteinrichtung darstellt, drehbar in beiden Richtungen A-A und ausstreckbar und zurückziehbar in den Richtungen B-B wodurch das Substrat aufeinanderfolgend von der Beladungs-Schleusenkammer 311 zu der CVD-Reaktionskammer 312, HF-Ätzkammer 313, Sputterkammer 314 und schließlich zu der Beladungs-Schleusenkammer 315 übertragen werden kann, ohne der Außenluft ausgesetzt zu werden, wie durch die Pfeile in Fig. 8 angegeben.
  • (Filmbildungsverfahren)
  • Nun wird das Filmbildungsverfahren zur Bildung der Elektroden und Verdrahtung gemäß der vorliegenden Erfindung erklärt.
  • Fig. 9A bis 9E sind schematische perspektivische Ansichten, die ein Filmbildungsverfahren zur Bildung von Elektroden und Verdrahtung zeigen.
  • Zuerst werden die Grundzüge des Verfahrens beschrieben. Ein Halbleitersubstrat mit einem isolierenden Film mit Öffnungen in dem Film wird in die Filmbildungskammer gelegt, und die Oberfläche des Halbleitersubstrats wird bei beispielsweise 250º bis 450ºC gehalten. Thermische CVD, die in einer gemischten Atmophäre aus DMAH-Gas wie beispielsweise Alkylaluminiumhydrid und Wasserstoffgas durchgeführt wird, verursacht selektive Abscheidung von Al auf dem in den Öffnungen freigelegten Halbleitermaterial. Natürlich kann eine selektive Abscheidung eines Metallfilms, der hauptsächlich aus Al zusammengesetzt ist, beispielsweise Al-Si, durch Einführung von beispielsweise einem Si-enthaltenen Gas, wie vorstehend erklärt, durchgeführt werden. Dann wird ein Metallfilm, der nur oder hauptsächlich aus Al zusammengesetzt ist, nicht selektiv durch Sputtern auf dem selektiv abgeschiedenen Al und auf dem Isolierfilm gebildet. Darauffolgend wird der nicht selektiv abgeschiedene Metallfilm in die Form der erwünschten Verdrahtung strukturiert, wodurch man die Elektroden und die Verdrahtung erhält.
  • Dieses Verfahren wird detaillierter unter Bezugnahme auf die Fig. 6 und 9A bis 9E erklärt. Zuerst wird ein Substrat hergestellt, das beispielsweise aus einem einkristallinem Siliziumwaf er besteht, der einen Isolierfilm trägt, in dem Öffnungen mit unterschiedlichen Größen gebildet sind.
  • Fig. 9A veranschaulicht schematisch einen Teil des Substrats, wobei ein einkristallines Siliziumsubstrat 401, das ein leitendes Substrat darstellt; ein Film aus thermischen Siliziumdioxid 402, der einen Isolierfilm darstellt; und Öffnungen 403, 404 mit unterschiedlichen Größen gezeigt werden.
  • Die Bildung des Al-Films, der eine erste Verdrahtungsschicht darstellt, auf dem Substrat wird in der folgenden Weise mit dem in Fig. 6 gezeigten Gerät durchgeführt.
  • Zuerst wird das vorstehend erklärte Substrat in die Beladungs- Schleusenkammer 311 gelegt, in der eine Wasserstoff-Atmosphäre durch Einleiten von Wasserstoff wie vorstehend erklärt errichtet wird. Dann wird die Reaktionskammer 312 durch das Vakuumsystem 316b auf ungefähr 10&supmin;&sup6; Pa (1 x 10&supmin;&sup8; Torr) evakuiert, obwohl Al-Filmbildung noch bei einem höheren Druck möglich ist.
  • Dann wird durch Sprudeln erhaltenes DMAH-Gas unter Verwendung von H&sub2; als Trägergas von der Gasleitung 319 zugeführt.
  • Auch Wasserstoff als das Reaktionsgas wird von der zweiten Gasleitung 319' eingeleitet und das Innere der Reaktionskammer 312 wird durch die Einstellung eines nicht gezeigten langsamen Gaseinlaßventils bei einem vorbestimmten Druck gehalten. Ein typischer Druck ist ungefähr 2,0 x 10² Pa (1,5 Torr). DMAH wird in die Reaktionskammer von der DMAH-Leitung eingeleitet, mit einem Gesamtdruck von ungefähr 2,0 x 10² Pa (1,5 Torr). Dann der Halogendruck von ungefähr 6,7 x 10&supmin;¹ Pa (5,0 x 10&supmin;³ Torr). Dann werden die Halogenlampen 330 betätigt, so daß sie direkt den Wafer heizen, wodurch selektive Al- Abscheidung verursacht wird.
  • Nach einer vorbestimmten Abscheidungszeit wird die DMAH-Zufuhr unterbrochen. Die Abscheidungszeit ist so ausgewählt, daß der Al-Film auf Si (einkristallines Siliziumsubstrat 1) gleich dick wie SiO&sub2; (Film aus thermischen Siliziumdioxid 2) wird, und sie kann zuvor experimentell bestimmt werden.
  • Bei diesem Verfahren wird die Substratoberfläche auf ungefähr 270ºC durch direktes Heizen erhitzt, und das vorstehend erklärte Verfahren verursacht die selektive Abscheidung eines Al-Films 405 in der Öffnung, wie in Fig. 98 gezeigt.
  • Das vorstehende wird ein erster Filmbildungsschritt zur Bildung einer Elektrode in einer Öffnung genannt.
  • Nach dem ersten Filmbildungsschritt wird die CVD-Reaktionskammer 312 durch das Vakuumsystem 316b auf einen Druck, der 6,7 x 10&supmin;¹ Pa (5 x 10&supmin;³ Torr) nicht überschreitet, evakuiert. Gleichzeitig wird die HF-Ätzkammer 313 auf einen 6,7 x 10&supmin;&sup4; Pa (5 x 10&supmin;&sup6; Torr) nicht überschreitenden Druck evakuiert. Nach der Bestätigung, daß die Kammern evakuiert sind, wird der Absperrschieber 310c geöffnet, dann wird das Substrat von der CVD-Reaktionskammer 312 zu der HF-Ätzkammer 313 durch die Transporteinrichtung verschoben, und der Absperrschieber wird geschlossen. Die HF-Ätzkammer 313 wird auf einen 10&supmin;&sup4; Pa (10&supmin;&sup6; Torr) nicht überschreitenden Druck evakuiert und wird dann in einer Argon-Atmosphäre von 10 bis 10&supmin;¹ Pa (10&supmin;¹ bis 10&supmin;³ Torr) durch Argon-Zufuhr von der Zufuhrleitung 322 gehalten. Die Substrathalteeinrichtung 320 wird bei ca. 200ºC gehalten, und eine HF-Leistung von 100 W wird der HF- Ätzelektrode 321 ungefähr 60 Sekunden lang zugeführt, wobei eine Argon-Entladung in der Kammer 313 erzeugt wird, wodurch die Substratoberläche mit Argon-Ionen geätzt wird und die unnötige Oberflächenschicht des durch CVD abgeschiedenen Films entfernt werden kann. Die Ätztiefe ist in diesem Fall ungefähr 10 nm (100 Å), was dem Oxidfilm entspricht. Auf den Oberflächen-Ätzvorgang des durch CVD abgeschiedenen Films, der in der HF-Ätzkammer durchgeführt wird, kann man verzichten, da die Oberflächenschicht frei von Sauerstoff usw. ist, wenn das Substrat in Vakuum transportiert wird. In solch einem Fall kann die HF-Ätzkammer 313 dazu dienen, die Temperatur innerhalb einer kurzen Zeit zu variieren, wenn es eine deutliche Temperaturdifferenz zwischen der CVD-Reaktionskammer 312 und der Sputterkammer 314 gibt.
  • Nach dem HF-Ätzvorgang wird die Argon-Zufuhr beendet, und die HF-Ätzkammer 313 wird auf 6,7 x 10&supmin;&sup4; Pa bis 5 x 10&supmin;&sup6; Torr evakuiert. Dann wird die Sputterkammer auch auf 6,7 x 10&supmin;&sup4; Pa bis 5 x 10&supmin;&sup6; Torr oder niedriger evakuiert, und der Absperrschieber 310d wird geöffnet. Das Substrat wird von der HF-Ätzkammer 313 zu der Sputterkammer 314 durch die Transporteinrichtung übertragen, und der Absperrschieber 310d wird geschlossen.
  • Darauffolgend wird die Sputterkammer bei einer Argon-Atmosphäre von 10 bis 10&supmin;¹ Pa (10&supmin;¹ bis 10&supmin;³ Torr) gehalten, wie in der HF-Ätzkammer 313, und die Substrathalteeinrichtung 323 wird bei 200º bis 250ºC gehalten. Argon-Entladung wird bei einer DC-Leistung von 5 bis 10 kW induziert, wobei das Target aus Al oder Al-Si (Si: 0,5%) mit Argon-Ionen geschrammt wird, wodurch Al oder Al-Si auf dem Substrat mit einer Abscheidungsgeschwindigkeit von ca. 1000 nm/min (10 000 Å/min) abgeschieden wird. Dies ist ein nicht selektiver Abscheidungsschritt, und er wird zweiter Filmbildungsschritt zur Bildung von Verdrahtungen, die mit den Elektroden verbunden sind, genannt.
  • Nach der Bildung des Metallfilms von ungefähr 500 nm (5000 Å) auf dem Substrat werden die Argon-Zufuhr und die Anwendung von DC-Leistung beendet. Die Beladungs-Schleusenkammer 311 wird auf einen Druck von 6,7 x 10&supmin;¹ Pa (5 x 10&supmin;³ Torr) oder niedriger evakuiert, dann wird der Absperrschieber 310e geöffnet, und das Substrat wird bewegt. Nachdem der Absperrschieber 310e geschlossen ist, wird die Beladungs-Schleusenkammer 311 mit Stickstoffgas bis zu atmosphärischem Druck versorgt. Darauffolgend wird der Absperrschieber 310f geöffnet, und das Substrat wird herausgenommen.
  • Durch den vorstehend erklärten zweiten Al-Film-Abscheideschritt wird ein Al-Film 406 auf dem SiO&sub2;-Film 402 gebildet, wie in Fig. 9C gezeigt.
  • Darauffolgend wird der Al-Film 406 wie in Fig. 9D gezeigt strukturiert, wobei man die Verdrahtung mit gewünschter Form erhält.
  • (Experimentelle Beispiele)
  • Im folgenden werden experimentelle Ergebnisse gezeigt, die die Überlegenheit des vorstehend erklärten Al-CVD-Verfahrens und die zufriedenstellende Qualität des durch das Verfahren in den Öffnungen abgeschiedenen Al-Films angeben.
  • Mehrere Substrate wurden hergestellt, die jeweils aus einem einkristallinen N-Typ Siliziumwafer bestanden, auf denen ein thermisch oxidierter SiO&sub2;-Film mit einer Dicke von 800 nm (8000 Å) bereitgestellt war, in den Öffnungen mit unterschiedlichen Größen von 0,25 x 0,25 um bis 100 x 100 um durch Strukturierung gebildet waren, wobei das darunterliegende einkristalline Silizium freigelegt war (Proben 1-1).
  • Diese Proben wurden der Al-Filmbildung durch das Al-CVD-Verfahren unterworfen, wobei DMAH als das Rohstoffgas und Wasserstoff als das Reaktionsgas verwendet wurden, mit einem Gesamtdruck von 2,0 x 10² Pa (1,5 Torr) und einem DMAH-Partialdruck von 6,7 x 10&supmin;¹ Pa (5,0 x 10&supmin;³ Torr), und wobei die Substratoberflächentemperaturen in einem Bereich von 200º bis 490ºC durch direktes Heizen unter der Regelung der den Halogenlampen zugeführten elektrischen Leistung ausgewählt waren. Die erhaltenen Ergebnisse sind in Tabelle 1 zusammengefaßt. Tabelle 1 Substrat-Oberflächentemperatur (ºC) Abscheidungsgeschwindigkeit Durchsatz (Wafer/Stunde) lineare Si-Defekte Kohlenstoffgehalt Resistivität Reflexionsvermögen (%) Hügeldichte Bildung von Spitzen (%) (Zerstörungshäufigkeit des 0,15 um Übergangs) nicht beobachtet nicht nachgewiesen
  • Wie aus Tabelle 1 deutlich wird, wurde Aluminium in den Öffnungen mit einer Abscheidungsgeschwindigkeit abgeschieden, die so groß wie 300 bis 500 nm/min (3000 bis 5000 Å/min) war, bei einer Substratoberflächentemperatur von 260ºC oder höher, die durch direktes Heizen erhalten wurde.
  • Der Al-Film in den Öffnungen, der in einem Temperaturbereich der Substratoberf läche von 260º bis 440ºC erhalten wurde, zeigte zufriedenstellende Eigenschaften, ohne Kohlenstoffgehalt, eine Resistivität von 2,8 bis 3,4 uΩm, ein Reflektionsvermögen von 90 bis 95 %, eine Hügeldichte (≥ 1 um) von 0 bis 10 cm&supmin;², und eine Spitzenbildung von fast 0 (Häufigkeit der Zerstörung des 0,15 um-Übergangs).
  • Obwohl die Filmgualität, die in einem Oberflächentemperaturbereich von 200º bis 250ºC erhalten wurde, etwas schlechter als diejenige war, die in den Temperaturbereich von 260º bis 440ºC erhalten wurde, ist sie andererseits beträchtlich besser als die, die mit der herkömmlichen Technik erreichbar ist, aber die Abscheidungsgeschwindigkeit konnte 100 bis 150 nm/min (1000 bis 1500 Å/min) nicht überschreiten, und der Durchsatz war in einem relativ niedrigen Bereich von 7 bis 10 Wafer/Stunde.
  • Bei der Substratoberflächentemperatur, die 450ºC oder höher war, war die Qualität des Al-Films in den Öffnungen beeinträchtigt, mit einem Reflektionsvermögen von 60% oder niedriger, einer Hügeldichte (≥ 1 um) von 10 bis 10&sup4; cm&supmin;² und einer Legierungsspitzenbildung von 0 bis 30%.
  • Im folgenden wird erklärt, wie das vorstehend erklärte Verfahren vorteilhaft auf Öffnungen, wie beispielsweise Kontaktlöcher oder durchgehende Löcher angewendet werden kann.
  • Das Verfahren kann vorteilhaft auf die Kontaktlöcher oder durchgehenden Löcher angewendet werden, die aus dem im folgenden erklärten Materialien zusammengesetzt sind.
  • Die Al-Filmbildung wurde auf den folgenden Substraten (Proben) unter denselben Bedingungen wie bei der Al-Filmbildung auf den vorstehend erwähnten Proben 1-1 durchgeführt.
  • Proben 1-2 wurden hergestellt, indem man auf einkristallinem Silizium, das ein erstes Substratoberflächenmaterial darstellt, einen Siliziumoxidfilm, der ein zweites Substratoberflächenmaterial darstellt, durch ein CVD-Verfahren bildete, und Öffnungen durch ein photolithographisches Verfahren bildete, wobei lokal die Oberfläche des einkristallinem Silizium freigelegt wurde. Der SiO&sub2;-Film war 800 nm (8000 Å) dick, und die Öffnungen hatten eine Größe von 0,25 x 0,25 um bis 100 x 100 um. (Solch eine Probe wird nachstehend als "CVD-SiO&sub2; (oder einfach SiO&sub2;)- einkristallines Silizium" dargestellt.)
  • Außerdem wurden hergestellt:
  • Eine Probe 1-3 aus Bor-dotiertem Oxidfilm, gebildet durch CVD bei Normaldruck (nachstehend als BSG beschrieben)/einkristallinem Silizium.
  • Eine Probe 1-4 aus durch Normaldruck-CVD gebildetem Phosphordotiertem Oxidfilm (PSG)/einkristallinem Silizium;
  • eine Probe 1-5 aus durch Normaldruck-CVD gebildetem Bor- und Phosphor-dotiertem Oxidfilm (BSPG)/einkristallinem Silizium;
  • eine Probe 1-6 aus durch Plasma-CVD gebildetem Nitridfilm (P- SiN)/einkristallinem Silizium;
  • eine Probe 1-7 aus thermischem Nitridfilm SiN)/einkristallinem Silizium;
  • eine Probe 1-8 aus durch Niederdruck-CVD gebildetem Nitridfilm (LP-SiN)/einkristallinem Silizium; und
  • eine Probe 1-9 aus durch ECD gebildetem Nitridfilm (ECR- SiN)/einkristallinem Silizum.
  • Ferner wurden Proben 1-11 bis 1-179 hergestellt, indem man alle Kombinationen aus den ersten Oberflächenmaterialien mit achtzehn Arten und den zweiten Oberflächenmaterialien mit neun Arten nahm, wie im folgenden gezeigt. (Es ist festzustellen, daß die Probennummern 1-10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140, 150, 160 und 170 fehlen). Die verwendeten ersten Oberflächenmaterialien waren einkristallines Silizium (mono-Si), polykristallines Silizium (poly-Si), amorphes Silizium (a-Si), Wolfram (W), Molybdän (Mo), Tantal (Ta), Wolframsilizid (WSI), Titansilizid (TiSi), Aluminium (Al), Aluminiumsilizium (Al-Si), Titanaluminium (Al- Ti), Titannitrid (Ti-N), Kupfer (Cu), Aluminiumsiliziumkupfer (Al-Si-Cu), Aluminiumpalladium (Al-Pd), Titan Molybdänsilizid (Mo-Si) und Tantalsilizid (Ta-Si). Die verwendeten zweiten Substratoberflächenmaterialien waren T- SiO&sub2;, SiO&sub2;, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN und ECR-SiN. In all diesen Proben konnten zufriedenstellende Al-Filme erhalten werden, die mit denen in den vorstehend erwähnten Proben 1-1 vergleichbar waren.
  • Darauffolgend wurde Al nicht selektiv durch Sputtern auf den Substraten, die dem selektiven Al-Abscheidevorgang unterworfen worden waren, wie vorstehend erklärt, abgeschieden, und dann wurde es strukturiert.
  • Der durch Sputtern erhaltene Al-Film und der selektiv abgeschiedene Al-Film in den Öffnungen zeigten elektrisch und mechanisch zufriedenstellenden Kontakt, aufgrund des verbesserten Oberflächenzustands des Al-Films in den Öffnungen.
  • Das Al-CVD-Verfahren ist in Bezug auf die Abscheidung eines leitenden Materials in ein Kontaktloch erklärt worden, aber solch eine selektive Abscheidung ist nicht auf Aluminium beschränkt und kann auch mit anderen, in Tabelle 2 gezeigten Metallen durchgeführt werden.
  • Beispielsweise wird in dem Fall der Bildung eines Wolframfilms auf dem Substrat mit W(CH&sub3;)&sub3;-Gas und Wasserstoffgas die Oberflächentemperatur des Substrats vorzugsweise in einem Bereich von der Zersetzungstemperatur von W(CH&sub3;)&sub3; bis 700ºC, bevorzugter von 350º bis 400ºC gehalten.
  • Ein Wolframfilm mit zufriedenstellender Qualität kann mit einer hohen Abscheidungsgeschwindigkeit erhalten werden, indem man die Substratoberfläche mit Lampen in der Anwesenheit einer Mischung von solchen Gasen erhitzt.
  • In solchen Fällen kann, wenn die Substratoberflächentemperatur in dem bevorzugteren Bereich von 350º bis 400ºC für die W- Filmbildung gehalten wird, ein Film von zufriedenstellender Qualität mit einer Abscheidungsgeschwindigkeit erhalten werden, die so hoch ist wie 300 bis 500 nm/Min. (3000 bis 5000 Å/Min), was höher als in dem Fall von Widerstandsheizen ist. Tabelle 2 Metall Gas Reaktionsgas Abscheidungstemperatur
  • Das vorstehend erklärte selektive Abscheidungsverfahren ist nicht nur für das Füllen des Kontaktlochs verwendbar, sondern auch vorteilhaft bei der Bildung der vorstehend erklärten Gate-Elektrodenstruktur, da man mit ihm selektiv unter Verwendung seiner ausgezeichneten Selektivität ein Metall auf den oberen und Seitenflächen des ersten Elektrodenbereichs abscheiden kann. Der somit durch dieses Verfahren abgeschiedene Metallfilm zeigt wie der Metallfilm in dem Kontaktloch ausgezeichnete Eigenschaften, die für die Elektrodenverdrahtungen der Halbleitervorrichtung erwünscht sind.
  • Im folgenden werden Beispiele der vorliegenden Erfindung erklärt, aber es ist klar, daß die vorliegende Erfindung keineswegs durch solche Beispiele eingeschränkt wird.
  • (Beispiel 1)
  • Dieses Beispiel beschreibt einen N-Kanal-MOS-Transistor in einer Inverter-Schaltung.
  • Fig. 11a ist eine Draufsicht der Inverter-Schaltung, Fig. 11b ist ein Schaltplan der Inverter-Schaltung und Fig. 11c ist eine Querschnittsansicht entlang der Linie A-A in Fig. 11A, eines NMOS-Transistorbereichs in der Inverter-Schaltung.
  • Der NMOS-Transistor ist in einem Gebiet gebildet, das von einer P-Vertiefung 501 und einem Feldoxidfilm 502 umgeben ist. Bereiche mit niedriger Verunreinigungskonzentration 505 sind unterhalb und direkt neben einem ersten Elektrodenbereich 504 gebildet, der beispielsweise aus polykristallinem Silizium gebildet ist und sich auf einem Gate-Oxidfilm 503 zwischen dem Source- und Drain-Bereich befindet. Auf den oberen und Seitenflächen des ersten Elektrodenbereichs ist ein aus Wolfram (W) bestehender Metallfilm 506 durch ein selektives CVD-Verfahren abgeschieden, wobei eine Gate-Elektrode aufgebaut wird. Unterhalb des Metallfilms 506 sind Bereiche mit hoher Verunreinigungskonzentration 507 gebildet, und sowohl Source- als auch Drainbereich ist aus einem Bereich mit niedriger Verunreinigungskonzentration 505 und einem Bereich mit hoher Verunreinigungskonzentration 507 zusammengesetzt. Entsprechend den Bereichen mit unterschiedlichen Verunreinigungskonzentrationen, die Source und Drain darstellen sind der erste Elektrodenbereich 504, der die Gate-Elektrode darstellt, und der Metallfilm 506, der die Gate-Elektrode bedeckt und einen zweiten Elektrodenbereich darstellt, bereitgestellt.
  • Die Transistoroberfläche ist von einem Zwischenschicht- Isolierfilm 508 bedeckt und ist mit der Metallverdrahtung 511 durch leitende Elemente 510, beispielsweise aus Aluminium, die in Kontaktlöcher 509 für Elektrodenkontakt mit Source und Drain gefüllt sind, verbunden. Um die Bildung von Vertiefungen in Aluminium oberhalb von solchen Kontaktlöchern in der vorstehend erklärten Struktur zu verhindern, ist es effektiv, daß selektiv Aluminium nur in den Kontaktlöchern durch das vorstehend erwähnte CVD-Verfahren abgeschieden wird,wodurch die Kontaktlöcher gefüllt werden, dann das Verdrahtungsmaterial über der gesamten Oberfläche des Substrats abgeschieden wird und das Verdrahtungsmaterial unter Vervollständigung der Verdrahtung strukturiert wird.
  • Im folgenden wird die Funktion des MOS-Transistors erklärt, bei dem die Leitfähigkeit eines Kanalbereichs 512 zwischen Source und Drain durch die Gate-Elektrode 504, 506 gesteuert wird. Mit einer an die Gate-Elektrode angelegten Spannung VG und einer SPannung VD zwischen Source- und Drain-Elektrode fließt ein Strom ID zwischen Source und Drain gemäß der folgenden Gleichung:
  • ID = Cox u W/L{(VG- Vth)VD - ½VD²}
  • wenn VD < VG - Vth oder
  • ID = ½Cox u W/L(VG - Vth)²
  • wenn VD > VG - Vth
  • worin Cox die Gate-Kapazität ist, u die Träger-Beweglichkeit ist, W die Kanalbreite ist, L die Kanallänge ist, Vth die Schwellenspannung ist und VD die an den Drain-Kontakt angelegte Spannung ist.
  • Anforderungen für solch einen MOS-Transistor sind:
  • 1) Daß die Intensität des elektrischen Feldes zwischen Source und Drain nachläßt, wodurch die Erzeugung von schnellen Elektronen unterdrückt wird;
  • 2) daß die Funktionen eines Hochgeschwindigkeitstransistors erreicht werden; und
  • 3) daß die stabile Herstellung des Transistors, der die vorstehenden Anforderungen erfüllt, ermöglicht wird.
  • Im vorliegenden Beispiel bildet sich aufgrund der selektiven Abscheidung des W-Films 506 mit einer gleichförmigen Dicke von 150 nm (1500 Å) auf den oberen und Seitenflächen des polykristallinen Si der Bereich mit niedriger Verunreinigungskonzentration 505 von dem Gebiet mit hoher Verunreinigungskonzentration 507 zu dem Kanalbereich 512, bei einer gleichförmigen breite von ca. 0,15 um, so daß die Herstellungsausbeute des integrierten Schaltkreises im Vergleich mit dem herkömmlichen Verfahren unter Verwendung eines Rückätz-Schrittes drastisch verbessert werden kann. Auch haben die Gate-Elektrode und die Verdrahtungen praktisch eine Dreischicht-Struktur aus polykristallinem Si, WSi&sub2; und W, und die Anwesenheit des W-Films, der schließlich bei einer Dicke von ungefähr 120 nm (1200 Å) verbleibt, verringert den Widerstand der Gate-Elektrode auf ungefähr die Hälfte.
  • Im folgenden wird das Verfahren zur Herstellung des NMOS-Transistors des vorliegenden Beispiels detailierter erklärt, unter Bezugnahme auf die Fig. 3A bis 3D.
  • Auf einem Siliziumsubstrat wurden die P-Vertiefung 501, ein von dem Feldoxidfilm 502 umgebener aktiver Bereich, der Gate- Oxidfilm 503 und die Gate-Elektrode 504 aus polykristallinem Silizium durch gewöhnliche Verfahren wie beispielsweise thermische Oxidation, LOCOS, thermische Diffusion, polykristalline Abscheidung, Photolithographie usw. gebildet. Dann wurde die Implantation von Verunreinigungs-Ionen durchgeführt, unter Verwendung der Gate-Elektrode 504 als Maske, wodurch der Bereich mit niedriger Verunreinigungskonzentration 505 gebildet wurde. Die Implantation wurde mit Phosphor bei einer Konzentration von 2 x 10¹³ cm&supmin;² durchgeführt, mit einer 15 Minuten langen thermischen Behandlung bei 1000ºC (Fig. 3A).
  • Dann wurde die vorstehend erwähnte selektive Abscheidung unter Abscheidung des W-Films 506 nur auf den oberen und Seitenflächen des polykristallinen Si-Films 504 unter Verwendung von W(CH&sub3;)&sub3; und H&sub2; als Reaktionsgase mit jeweiligen Partialdrücken von 3 x 10&supmin;² Pa (2 x 10&supmin;&sup4; Torr) und 2 x 10² Pa (1,5 Torr) und Heizen des Substrats auf 380ºC in Anwesenheit der Gase durchgeführt. Die Dicke des W-Films 506 war 150 nm (1500 Å), und sie war gleichförmig auf den oberen und Seitenflächen des po- lykristallinen Si-Films 504 und zeigte wenig Schwankung zwischen unterschiedlichen Substraten (Fig. 3B).
  • Dann wurde gewöhnliche Ionenimplantation unter Bildung der Gebiete mit hoher Verunreinigungskonzentration 505 an Positionen durchgeführt, die um ungefähr 150 nm (1500 Å) von den Gebieten mit niedriger Verunreinigungskonzentration 505 zurückgezogen waren, ohne Einführung von Verunreinigungen in das Gebiet, das von dem W-Film 506 bedeckt war. Insbesondere wurden Arsin-Ionen bei einer Konzentration von 5 x 10¹&sup5; cm&supmin;² implantiert, und schnelles thermisches Glühen ("rapid thermal annealing") wurde 20 Sekunden lang bei 1000ºC zur elektrischen Aktivierung durchgeführt (Fig. 3C).
  • Ein Teil des Wolframs wurde durch diese Wärmebehandlung in WSi&sub2; verwandelt, aber das Endprofil, mit SIMS analysiert, bestand aus einem polykristallinem Si-Film mit 310 nm (3100 Å), einem WSi&sub2;-Film von 50 nm (500 Å) und einem W-Film von 120 nm (1200 Å).
  • Dann wurde ein BPSG-Film 508 in einer Dicke von 800 nm (8000 Å) als ein Zwischenschicht-Isolierfilm abgeschieden, und Kontaktlöcher 509 wurden an den Position der Source- und Drain-Elektrode durch ein Verfahren, das gewöhnlich bei der Herstellung von Halbleitervorrichtung verwendet wird, freigelegt. Darauffolgend wurde Aluminium selektiv nur in den Kontaktlöchern 509 abgeschieden, durch das vorstehend erwähnte selektive Abscheidungsverfahren unter Verwendungvon DMAH und H&sub2;, mit einem DMAH-Partialdruck von 2,0x 10&supmin;² Pa (1,5 x 10&supmin;&sup4; Torr), einen Gesamtdruck von 2,0x 10&supmin;² Pa (1,5 Torr) und einer Substrattemperatur von 270ºC (Fig. 3D).
  • Dann wurde die MOS-Struktur durch Bildung der Verdrahtung durch Sputtern vervollständigt.
  • Die Eigenschaften des somit erhaltenen MOS-Transistors sind wie folgt: Gate-Elektrode aus polykristallinem Si Elektrode Polycid-Gate-Elektrode vorliegendes Beispiel Gate-Elektroden-Widerstand Gate-Verzögerungszeit Herstellungsausbeute der 400 K Gate-Vorrichtung
  • (Beispiel 2)
  • Der Wolframfilm in dem vorstehenden Beispiel, das in Fig. 3 gezeigt ist, wurde durch einen Film aus Ti, Cu, W oder Mo durch das vorstehend erwähnte selektive Abscheidungsverfahren unter Verwendung von jeweils TiCl&sub4; + H&sub2;, Cu(C&sub1;&sub1;H&sub1;&sub9;O&sub2;)&sub2; + H&sub2;, W(C&sub2;H&sub5;)&sub3; + H&sub2; oder Mo(Co)&sub6; + H&sub2; ersetzt. Diese Metallfilme stellten zufriedenstellende Ergebnisse, ähnlich denen von dem in Fig. 3 gezeigten Beispiel bereit.
  • (Beispiel 3)
  • Der Wolframfilm in dem vorstehenden, in Fig. 3 gezeigten Beispiel wurde durch einen Al-Film ersetzt.
  • Insbesondere wurde der Al-Film in einer Dicke von 200 nm (2000 Å) unter den Bedingungen von einem DMAH-Partialdruck von 2,0 x 10&supmin;² Pa (1,5 x 10&supmin;&sup4;), einem H&sub2;-Partialdruck von 2,0 x 10² Pa (1,5 Torr) und einer Substrattemperatur von 270ºC abgeschieden. Dann wurde Ionenimplantation wie in Beispiel 1 zur Bildung eines Bereichs mit hoher Verunreinigungkonzentration durchgeführt, und Wärmebehandlung wurde 10 Minuten lang bei 850ºC in einem Diffusionsofen durchgeführt. Trotzdem war das abgeschiedene Aluminium teilweise in Legierung verwandelt und teilweise verdampft, aber der Bereich mit hoher Verunreinigungskonzentration und der Bereich mit niedriger Verunreinigungskonzentration waren voneinander durch einen Abstand von ungefähr 1,5 um an der Grenzfläche getrennt, so daß der MOS-Transistor mit einer ausreichenden LDD-Struktur um die Beeinträchtigung durch schnelle Elektronen zu verhindern, in stabiler Weise erhalten werden konnte.
  • Wie vorstehend erklärt, läßt die vorliegende Ausführungsform die Bildung von Seitenwandfilmen, die wichtige Bestandteile in der LDD-Struktur sind, in gleichförmiger und stabiler Weise ohne den herkömmlichen Rückätz-Schritt durch selektive Abscheidung eines Metalls auf den oberen und Seitenwänden, beispielsweise einer Elektrode aus polykristallinem Silizium, zu. Es wird daher möglich gemacht, die LDD-Struktur als eine Gegenmaßnahme für schnelle Elektronen in stabiler Weise und mit einer hohen Herstellungsausbeute herzustellen und auch Vorrichtungen mit verbesserter Oberflächenflachheit zu erhalten. Außerdem kann eine Halbleitervorrichtung mit verbesserter Ansprechgeschwindigkeit erhalten werden, da die Laminatstruktur aus polykristallinem Silizium und Metallfilm die spezifische Resistivität der Gate-Elektroden und der Verdrahtung für die Gate-Elektroden deutlich verringert. Darüberhinaus kann größere Kompaktheit der Vorrichtung mit der Verwendung der selektiven Abscheidung bei der Abscheidung von Metall auf den Gate- Elektroden und bei der Füllung der Kontaktlöcher mit einem leitenden Material erreicht werden.

Claims (9)

1. Verfahren zur Herstellung einer Halbleitervorrichtung umfassend ein Halbleitersubstrat mit Source- und Drain-Bereichen, die in dem Halbleitersubstrat definiert sind, wobei der Drain-Bereich eine leicht dotierte Drain-Struktur hat und somit einen Bereich mit niedrigerer Verunreinigungskonzentration (505') und einen Bereich mit höherer Verunreinigungskonzentration (507) hat, mit einem Gate-Isolierfilm (503) auf dem Halbleitersubstrat und einer Gate-Elektrode mit einer zusammengesetzten Struktur, umfassend eine erste Gate-Elektrode (504) die sich auf dem Gate-Isolierfilm befindet, und eine zweite Gate-Elektrode (506) auf den oberen und Seitenflächen der ersten Gate-Elektrode (504), wobei das Verfahren die folgenden Schritte umfaßt:
Bildung des Gate-Isolierfilms (503);
Bildung der ersten Gate-Elektrode (504);
Bildung des Bereichs mit niedriger Verunreinigungskonzentration (505') unter Verwendung der ersten Gate-Elektrode (504) als Maske;
Bildung der zweiten Gate-Elektrode (506); und
Bildung des Bereichs mit hoher Verunreinigungskonzentration (507) unter Verwendung der zweiten Gate-Elektrode (506) als Maske;
wobei das Verfahren dadurch gekennzeichnet ist, daß:
der Schritt zur Bildung der zweiten Gate-Elektrode (506) durch ein selektives CVD-Verfahren unter Verwendung von Wasserstoffgas und einem Gas, das aus den folgenden ausgewählt ist, als reagierende Gase durchgeführt wird: TiCl&sub4;, Cu(C&sub1;&sub1;H&sub1;&sub9;O&sub2;)&sub2;; Cu(C&sub5;H&sub7;O&sub2;)&sub2;; W(CH&sub3;)&sub3;; W(C&sub2;H&sub5;)&sub3;; Mo(CO)&sub6;; Monomethylaluminiumhydrid, Dimethylaluminiumhydrid oder einem anderen Alkylaluminiumhydrid, wobei die erste Gate-Elektrode aus einem der folgenden elektrisch leitenden Materialien ist: Poly-Silizium; amorphes Silizium; einkristallines Silizium; Wolfram; Molybdän; Tantal; Kupfer; Titan; Aluminium; Titan-Aluminium; Titannitrid; Aluminium-Silizium-Kupfer; Aluminium-Palladium; Wolframsilizid; Titansilizid; Aluminiumsilizid; Molybdänsilizid und Tantalsilizid.
2. Verfahren nach Anspruch 1, wobei die erste Gate-Elektrode (504) aus Polysilizium ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, wobei eines der Metalle Ti, Cu, W, Mo oder Al durch das selektive CVD-Verfahren abgeschieden wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, umfassend ferner die folgenden Schritte:
Bildung eines Isolierfilms (508) mit einer Öffnung über dem Drain-Bereich und einer Öffnung über dem Source-Bereich; und Füllen jeder Öffnung mit Metall durch selektive Abscheidung.
5. Verfahren nach Anspruch 4, umfassend einen weiteren Schritt zur
Bildung der Verdrahtung auf dem Metall und auf dem Isolierfilm (508).
6. Verfahren nach einem der Ansprüche 4 oder 5, wobei der Schritt zum Füllen durch selektive Abscheidung unter Verwendung von Wasserstoffgas und einem Alkylaluminiumhydridgas als reagierende CVD-Gase durchgeführt wird.
7. Verfahren nach Anspruch 5 oder nach Anspruch 6, der auf Anspruch 5 zurückbezogen ist, wobei das Füllen durch selektive Abscheidung in einer ersten Kammer (312) durchgeführt wird und die Bildung der Verdrahtung durch nicht selektive Abscheidung in einer zweiten Kammer (314) durchgeführt wird.
8. Verfahren nach Anspruch 7, wobei das Substrat von der ersten Kammer (312) zu der zweiten Kammer (314) übertragen wird, ohne daß es der Außenluft ausgesetzt wird.
9. Verfahren nach Anspruch 3, der auf Anspruch 2 zurückbezogen ist, worin mindestens ein Teil des Metalls der zweiten Gate- Elektrode (506) folgend auf die Glühbehandlung als Metall beibehalten wird.
DE69109366T 1990-05-31 1991-05-29 Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur. Expired - Fee Related DE69109366T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14373490 1990-05-31
JP14454390 1990-06-04

Publications (2)

Publication Number Publication Date
DE69109366D1 DE69109366D1 (de) 1995-06-08
DE69109366T2 true DE69109366T2 (de) 1995-10-19

Family

ID=26475389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69109366T Expired - Fee Related DE69109366T2 (de) 1990-05-31 1991-05-29 Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.

Country Status (4)

Country Link
US (1) US5599741A (de)
EP (1) EP0459770B1 (de)
AT (1) ATE122176T1 (de)
DE (1) DE69109366T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
TW435820U (en) * 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US6159854A (en) * 1994-08-22 2000-12-12 Fujitsu Limited Process of growing conductive layer from gas phase
JPH09102591A (ja) * 1995-07-28 1997-04-15 Toshiba Corp 半導体装置及びその製造方法
KR100203896B1 (ko) * 1995-12-15 1999-06-15 김영환 게이트 전극 형성방법
US5838176A (en) * 1996-07-11 1998-11-17 Foveonics, Inc. Correlated double sampling circuit
JPH10214964A (ja) * 1997-01-30 1998-08-11 Oki Electric Ind Co Ltd Mosfet及びその製造方法
JPH11186194A (ja) * 1997-12-19 1999-07-09 Nec Corp 半導体装置の製造方法
US6211001B1 (en) 1998-07-24 2001-04-03 Sharp Laboratories Of America, Inc. Electrostatic discharge protection for salicided devices and method of making same
JP2000098116A (ja) * 1998-09-18 2000-04-07 Canon Inc 素子又は素子作製用モールド型の作製方法
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6248638B1 (en) * 1998-12-18 2001-06-19 Texas Instruments Incorporated Enhancements to polysilicon gate
JP2000195821A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体製造方法及び装置
JP3450758B2 (ja) * 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
JP2001111040A (ja) * 1999-10-13 2001-04-20 Oki Electric Ind Co Ltd 電界効果トランジスタの製造方法
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
KR100655441B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
JP2012242172A (ja) * 2011-05-17 2012-12-10 Canon Inc ゲート電極が駆動する電界効果型トランジスタおよびそれを有するセンサデバイス
KR101521712B1 (ko) * 2013-10-22 2015-05-19 삼성전기주식회사 압저항 감지모듈 및 이를 포함하는 mems 센서

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
JPS60245281A (ja) * 1984-05-21 1985-12-05 Matsushita Electronics Corp 半導体装置の製造方法
JPS61202467A (ja) * 1985-03-05 1986-09-08 Nec Corp 半導体装置
JPS61252776A (ja) * 1985-05-01 1986-11-10 Victor Co Of Japan Ltd フイ−ルド判別信号記録再生装置
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
US4737828A (en) * 1986-03-17 1988-04-12 General Electric Company Method for gate electrode fabrication and symmetrical and non-symmetrical self-aligned inlay transistors made therefrom
NL8601547A (nl) * 1986-06-16 1988-01-18 Philips Nv Optisch litografische inrichting met verplaatsbaar lenzenstelsel en werkwijze voor het regelen van de afbeeldingseigenschappen van een lenzenstelsel in een dergelijke inrichting.
GB2195663B (en) * 1986-08-15 1990-08-22 Nippon Telegraph & Telephone Chemical vapour deposition method and apparatus therefor
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
JPH0734475B2 (ja) * 1989-03-10 1995-04-12 株式会社東芝 半導体装置
US4920403A (en) * 1989-04-17 1990-04-24 Hughes Aircraft Company Selective tungsten interconnection for yield enhancement
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate
JPH02304935A (ja) * 1989-05-19 1990-12-18 Nec Corp 半導体集積回路の製造方法
PT95232B (pt) * 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
JPH03104235A (ja) * 1989-09-19 1991-05-01 Matsushita Electron Corp Mis型トランジスタの製造方法
US5010030A (en) * 1989-10-30 1991-04-23 Motorola, Inc. Semiconductor process using selective deposition
US4975385A (en) * 1990-04-06 1990-12-04 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
US5116774A (en) * 1991-03-22 1992-05-26 Motorola, Inc. Heterojunction method and structure

Also Published As

Publication number Publication date
DE69109366D1 (de) 1995-06-08
EP0459770B1 (de) 1995-05-03
US5599741A (en) 1997-02-04
EP0459770A2 (de) 1991-12-04
EP0459770A3 (en) 1992-01-22
ATE122176T1 (de) 1995-05-15

Similar Documents

Publication Publication Date Title
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69123175T2 (de) Verfahren zur Verdrahtung einer Halbleiterschaltung
DE69132569T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren
DE69026783T2 (de) Herstellen von einer selektiv niedergeschlagenen Schicht mit Anwendung von Alkylaluminiumhydrid
DE68926440T2 (de) Verfahren zur Selektivabscheidung von refraktorischen Metallen auf Siliziumkörpern
EP0090318B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
DE69120446T2 (de) Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
DE69118031T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Ausrichtungsmarke
DE69231389T2 (de) Verfahren zur Herstellung eines elektrischer Kontaktes über einem Silizium-Halbleiterplättchen
DE69229983T2 (de) Halbleiterschaltung mit einem Kontakt mit niedrigem Widerstand und ihr Herstellungsverfahren
DE69503396T2 (de) Herstellungsverfahren für MOS-Transistor
DE69227050T2 (de) Halbleitersensor mit elektrostatischer Kapazität
DE69026566T2 (de) Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride
DE69130595T2 (de) Verfahren zur Herstellung einer Metallschicht
DE19521150A1 (de) Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69026669T2 (de) Verfahren zur Herstellung einer abgeschiedenen Schicht unter Verwendung von Alkylaluminiumhydrid und Verfahren zur Herstellung eines Halbleiterbauelements
DE69125210T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE102019129184A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtungen
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE69112713T2 (de) Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee