[go: up one dir, main page]

DE69132569T2 - Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren

Info

Publication number
DE69132569T2
DE69132569T2 DE69132569T DE69132569T DE69132569T2 DE 69132569 T2 DE69132569 T2 DE 69132569T2 DE 69132569 T DE69132569 T DE 69132569T DE 69132569 T DE69132569 T DE 69132569T DE 69132569 T2 DE69132569 T2 DE 69132569T2
Authority
DE
Germany
Prior art keywords
layer
aluminum
gate electrodes
channel
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69132569T
Other languages
English (en)
Other versions
DE69132569D1 (de
Inventor
Shunsuke Inoue
Shigeyuki Matsumoto
Mamoru Miyawaki
Hiroshi Yuzurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69132569D1 publication Critical patent/DE69132569D1/de
Publication of DE69132569T2 publication Critical patent/DE69132569T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568Transferring the substrates through a series of coating stations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53271Conductive materials containing semiconductor material, e.g. polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172Manufacturing their gate conductors
    • H10D84/0177Manufacturing their gate conductors the gate conductors having different materials or different implants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/02Contacts, special

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Siliziumhalbleiterschaltung, beispielsweise eine Speichereinrichtung oder eine Signalverarbeitungsvorrichtung zur Verwendung bei verschiedenen elektronischen Anwendungen. Sie betrifft insbesondere ein Verfahren zur Herstellung einer integrierten Siliziumhalbleiterschaltung mit komplementären P-Kanal- und N-Kanal-Feldeffekttransistoren mit isoliertem Gate (IGFET), die auf einem Siliziumhalbleitersubstrat definiert ist, wobei die isolierten Gateelektroden dieser Transistoren mit entgegengesetzten Ladungsträgerarten dotierte polykristalline oder monokristalline Siliziumhalbleiterwerkstoffe umfassen, dabei erstrecken sich die isolierten Gateelektroden bis zum einem pn- oder pin-Halbleiterübergang und treffen sich dort, und es ist eine strukturierte Stromableitungsschicht aus einem metallischen Dünnschichtwerkstoff über der gesamten Fläche der isolierten Gateelektroden bereitgestellt, das Verfahren umfasst dabei die Schritte: Bereitstellen des Siliziumhalbleitersubstrats und einer Gateisolationsschicht auf dessen Oberfläche, Erzeugen einer polykristallinen oder monokristallinen Siliziumhalbleiterschicht auf der Gateisolationsschicht, wobei die kristalline Siliziumhalbleiterschicht zur Definierung der angrenzenden Gateelektroden von jeweils entgegengesetzter Ladungsträgerart strukturiert und dotiert wird; und Ausbilden der strukturierten Stromableitungsschicht und dem metallischen Dünnschichtwerkstoff über der gesamten Fläche der Gateelektroden.
  • Dotiertes Polysilizium wurde als Leiterbahnwerkstoff für verschiedene Halbleitervorrichtungen, als Gatewerkstoff für einen IGFET, oder als eine Dotierstoffdiffusionsquelle verwendet. Derartiges dotiertes Polysilizium enthielt den Dotierstoff einer einzigen Ladungsträgerart in Anbetracht eines leichten Herstellungsvorgangs.
  • Wenn jedoch beispielsweise Polysilizium als Gatewerkstoff für komplementäre P-Kanal- und N-Kanal- Feldeffekttransistoren mit isoliertem Gate (IGFETs) mit bekanntem Aufbau verwendet wird und die Gateelektroden aus einem Werkstoff derselben Ladungsträgerart wie etwa N- Polysilizium sind, dann sind die Schwellenspannungen dieser beiden Transistoren nicht aneinander angepasst.
  • Integrierte Siliziumhalbleiterschaltungen der in der Einleitung definierten Bauart mit Polysiliziumgateelektoden von entgegengesetzter Ladungsträgerart, vorzugsweise derselben Ladungsträgerarten wie die darunter befindlichen Kanäle, vermeiden dieses Problem und Beispiele finden sich in der Druckschrift "Patent Abstracts of Japan", Band 8, Nr. 155 (E-256), 19. Juli 1984, sowie der Druckschrift JP-A-59 057 469, und der Druckschrift EP-A-0 098 737.
  • Insbesondere die letzte Druckschrift offenbart eine integrierte Schaltung, bei der eine metallische Dünnschichtstromableitungsschicht aus entweder Molybdänsilizid oder Wolframsilizid über der gesamten Fläche der beieinander liegenden Gateelektroden ausgebildet wird. Die dort offenbarten Verfahrensschritte sind dieselben welche erfindungsgemäß durchgeführt werden, und im Oberbegriff des beigefügten Patentanspruchs 1 angegeben.
  • Erfindungsgemäß ist das Verfahren zur Herstellung der integrierten Schaltung dadurch gekennzeichnet, dass die strukturierte Stromableitungsschicht durch einen selektiven chemischen Gasphasenabscheidungsvorgang ausgebildet wird, wobei ein metallischer Aluminiumwerkstoff über der gesamten Fläche der angrenzenden Gateelektroden selektiv abgeschieden wird, indem die angrenzenden Gateelektroden und die diese angrenzenden Gateelektroden umgebende Oberfläche der Gateisolationsschicht einer chemischen Gasphasenumgebung mit einem Alkylaluminiumhydrid aus entweder Monomethylaluminiumhydrid oder Dimethylaluminiumhydrid als Aluminiumquelle und mit aus einer externen Quelle zugeführtem Wasserstoff ausgesetzt werden, dabei weist die chemische Gasphasenumgebung eine Temperatur auf, die zumindest gleich der Zersetzungstemperatur des Alkylaluminiumhydrids aber geringer als 450ºC ist.
  • Der Halbleiterwerkstoff der Gateelektroden und der Leiterbahnverschaltung ist vorzugsweise aus Polysilizium. Noch bevorzugter wird jedoch monokristallines Silizium mit dem Vorteil einer größeren Migrationsresistenz verwendet.
  • Eine metallische Silizidschicht kann zwischen die Siliziumhalbleitergateelektrode und die vorstehend angeführte metallische Dünnschichtaluminiumsstromableitungsschicht zwischengelagert werden.
  • Die vorliegend zu würdigende Druckschrift EP-A-0 163 132 offenbart eine integrierte Schaltung, bei der die von den Gateelektroden verschiedenen Elektroden aus p-dotiertem bzw. n-dotiertem Polysiliziumhalbleiterwerkstoff mit verlängerten Strukturen aus Polysilizium zur Bereitstellung einer Leiterbahnverschaltung versehen sind. Diese Elektroden und die Leiterbahnverschaltung werden abgeleitet durch eine gleichermaßen ausgedehnte Schicht aus Wolframmetall, die nicht nur zur Widerstandsreduktion sondern auch zur Eliminierung der Wirkung eines in der zusammenschaltenden Polysiliziumleiterbahn definierten pn- Übergangs dient. Die Gateelektroden sowohl der p-Kanal- als auch der n-Kanal-Transistoren sind aus n&spplus;-dotiertem Polysilizium, d. h. alle von derselben Ladungsträgerart.
  • Es wird ebenso gewürdigt, dass eine geschichtete Leiterbahnausbildung, insbesondere auf Polysilizium geschichtetes Aluminium oder aluminlumbasiertes Metall bekannt ist. Vgl. dazu beispielsweise die Druckschrift EP- A-0 123 309, "Patent Abstracts of Japan", Band 9, Nr. 106 (E-313), 10. Mai 1985, sowie JP-A-59 231 871.
  • Eine selektive Abscheidung von Aluminium unter Verwendung einer chemischen Gasphasenabscheidungsumgebung mit Dimethylaluminiumhydrid ist ebenfalls bekannt. Die Druckschrift "Japanese Journal of Applied Physics", Band 27, Nr. 8, August 1988, Tokio, Seiten L1392-L1394, offenbart einen selektiven Vorgang, bei dem ein Substrat eine Umgebung aus Dimethylaluminiumhydrid ausgesetzt wird. Bei Temperaturen unter 240ºC wird Aluminium lediglich in dem Bereich der Substratoberfläche selektiv abgeschieden, der durch einen energetischen Ultraviolettstrahl beleuchtet wird. Eine Steuerung der Strahlposition ist nötig, sodass lediglich der gewünschte Bereich beleuchtet wird.
  • Die Druckschrift US-A-4 228 261 offenbart ein CVD-Verfahren auf der Grundlage von Aluminiumalkylen und Silan, bei einer optionalen Lösung mit Wasserstoff.
  • Bevorzugte Ausführungsbeispiele der Erfindung werden nachstehend beispielhaft unter Bezugnahme auf die beiliegende Zeichnung näher beschieben. Es zeigen:
  • Die Fig. 1A und 1B zeigen Ansichten des geschichteten Aufbaus einer Polysiliziumschicht und einer metallischen Stromableitungsschicht;
  • die Fig. 2 bis 5 zeigen Ansichten von Beispielen eines Geräts, das zur Durchführung des erfindungsgemäßen Verfahrens geeignet ist;
  • die Fig. 6A bis 6D zeigen perspektivische Ansichten zur Verdeutlichung von Schritten zur Ausbildung einer Leiterbahnschicht;
  • die Fig. 7 und 8 zeigen jeweils eine Schnittansicht und eine Draufsicht von komplementären P-Kanal- und N-Kanal- IGFETs;
  • die Fig. 9 bis 12 zeigen Schnittansichten von deren Herstellungsverfahren;
  • Fig. 13 zeigt ein Schaltbild einer Inverterschaltung;
  • die Fig. 14 bis 16 zeigen Ansichten von geschichteten Aufbauten;
  • Fig. 17 zeigt eine Draufsicht von durch ein bekanntes Verfahren erhaltenen komplementären IGFETs.
  • Die Fig. 1A und 1B zeigen eine Draufsicht bzw. eine Schnittansicht entlang einer Linie A-A aus Fig. 1A, wobei komplementäre IGFETs mit einem geschichteten Aufbau aus einer Polysiliziumschicht und einer metallischen Schicht gezeigt sind. Auf einem Halbleitersubstrat 101 ist ein P- Kanal-IGFET (P1) und ein N-Kanal-IGFET (N1) ausgebildet. Auf einer Oxidschicht 102 ist eine geschichtete Elektrodenleiterbahn aus einer einzigen Polysiliziumschicht 103 und einer metallischen Schicht 104 ausgebildet, welche als Gateelektroden und Leiterbahnen für beide Vorrichtungen dienen, und zudem sind Source-Drain-Elektroden 106 ausgebildet. Die einzige Polysiliziumschicht 103 ist in einem Abschnitt 103A auf der P-Kanal-Seite der Vorrichtung p-dotiert und in einem Abschnitt 103B auf der N-Kanal-Seite der Vorrichtung n-dotiert, und auf der gesamten Fläche der Polysiliziumschicht ist eine metallische Aluminiumschicht 104 selektiv abgeschieden. Eine mehrfach geschichtete Leiterbahn kann ebenso erhalten werden, indem eine Durchverbindung an einer willkürlichen Stelle in einer auf der metallischen Leiterbahnschicht 104 ausgebildeten (nicht gezeigten) isolierenden Schicht geöffnet wird, ein Metall in der Durchverbindung selektiv abgeschieden wird und eine weitere Leiterbahn auf der isolierenden Schicht ausgebildet wird.
  • Genauer kann ein Schichtaufbau aus einem metallischen Aluminiumwerkstoff und polykristallinem oder monokristallinem Silizum durch selektive Abscheidung des -. metallischen Aluminiumwerkstoffs auf einer strukturierten Schicht des kristallinen Siliziums erhalten werden. Ein mehrfach geschichteter Leiterbahnaufbau kann durch die Durchführung der selektiven Abscheidung gefolgt von einer nicht selektiven Abscheidung erhalten werden.
  • Beispiele für metallische Aluminiumwerkstoffe, die selektiv abgeschieden werden können, beinhalten metallisches Aluminium, Mischaluminium mit Metalllegierungen, beispielsweise Al-Ti und Al-Cu und Aluminiumsilizide, beispielsweise Al-Si, Al-Si-Ti und Al-Si-Cu. Eine Silizidschicht kann auf dem Polysilizium vor der selektiven Abscheidung der metallischen Schicht ausgebildet werden.
  • Die Dotierung der Polysiliziumschicht kann bei den Ionenimplantationsschritten zur Ausbildung der Source- Drain-Bereiche von jedem IGFET oder bei anderen getrennten Schritten durchgeführt werden. Auch die Zuleitung der Elektrode für den Source-Drain-Bereich kann aus einer aus Polysilizium und Al-Si zusammengesetzten mehrfach geschichteten Schicht zusammengesetzt sein.
  • [Schichtausbildungsverfahren]
  • Nachstehend wird ein zur Ausbildung einer Elektrode geeignetes Schichtausbildungsverfahren beschrieben.
  • Dieses Schichtausbildungsverfahren besteht aus der Ausbildung einer abgeschiedenen Schicht durch eine Oberflächenreaktion auf einem Elektronen abgebenden Substrat unter Verwendung von Alkylaluminiumhydridgas und Hydrogengas (das Verfahren wird nachstehend als AI-CVD- Verfahren bezeichnet). Eine Aluminiumschicht befriedigender Qualität kann durch Erwärmung der Oberfläche des Substrats in Gegenwart einer gasförmigen Mischung abgeschieden werden, die insbesondere aus Monomethylaluminiumhydrid (MMAH) oder Dimethylaluminiumhydrid (DMAH) als Quellengas sowie Wasserstoff besteht. Bei der selektiven Aluminiumabscheidung wird die Substratoberfläche vorzugsweise bei einer Temperatur gehalten, die zumindest gleich der Zersetzungstemperatur von Alkylaluminiumhydrid ist, aber unter 450ºC liegt, vorzugsweise zwischen 260ºC und 440ºC, und die durch unmittelbare oder indirekte Erwärmung erreicht wird.
  • Die Substraterwärmung in dem vorstehend angeführten Temperaturbereich kann durch unmittelbare oder indirekte Erwärmung erzielt werden, aber die Ausbildung einer Aluminiumschicht von befriedigender Qualität kann insbesondere durch unmittelbare Erwärmung mit einer hohen Abscheidegeschwindigkeit erzielt werden. Beispielsweise mit dem zu bevorzugenden Temperaturbereich von 260ºC bis 940ºC kann eine befriedigende Schicht mit einer Abscheidegeschwindigkeit von 30-500 nm/min. (300-5000 Å/min.) erhalten werden, was oberhalb der Widerstandserwärmung liegt. Eine derartige unmittelbare Erwärmung (das Substrat wird durch unmittelbare Übertragung von Energie von der Heizeinrichtung erwärmt) kann durch Erwärmung mit einer Lampe wie einer Halogenlampe oder einer Xenonlampe erzielt werden. Eine indirekte Erwärmung kann beispielsweise durch Widerstandserwärmung erzielt werden, welche durch ein in einem Substrathalteelement bereitgestelltes Hitzeerzeugungselement durchgeführt wird, damit das einer Schichtabscheidung zu unterwerfende Substrat geschützt wird, wenn es in einem Schichtabscheidungsraum gehalten wird.
  • Wenn dieses Verfahren auf ein Substrat mit sowohl einem Elektronen abgebenden Oberflächenbereich als auch mit einem, nicht Elektronen abgebenden Oberflächenbereich angewendet wird, ist die Ausbildung von einkristallinem Aluminium mit befriedigender Selektivität auf lediglich dem Elektronen abgebenden Oberflächenbereich möglich. Derartiges Aluminium ist ausgezeichnet bezüglich allen Eigenschaften, die für Elektroden und für Leiterbahnwerkstoffe erforderlich sind, inklusive einer geringen Hügelfrequenz und einer geringen Legierungsspitzenfrequenz.
  • Dies liegt vermutlich daran, dass die eine Elektronen abgebende Oberfläche bildende halbleitende oder leitende Oberfläche eine Aluminiumschicht von befriedigender Qualität selektiv entwickeln kann, und dass der ausgezeichnete kristalline Charakter dieser Aluminiumschicht die aus einer eutektischen Reaktion mit dem darunter liegenden Silizium resultierende Legierungsspitzenausbildung usw. ausschließt oder signifikant reduziert.
  • Gemäß Vorstehendem weist das in einer Öffnung mit einer Elektronen abgebenden Oberfläche abgeschiedene Silizium, beispielsweise eine in einer isolierenden Schicht ausgebildete Öffnung unter Freilegung der Oberfläche eines Halbleitersubstrats darin, eine monokristalline Struktur auf. Neben dem Al-CVD-Verfahren kann die selektive Abscheidung der nachstehend aufgeführten metallischen Aluminiumschichten mit ähnlicher befriedigender Qualität erzielt werden.
  • Die Elektrode kann beispielsweise durch selektive Abscheidung von verschiedenen leitenden Werkstoffen ausgebildet sein, wie etwa Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al-Si-Cu unter Verwendung einer gemischten Gasatmosphäre welche zusätzlich zu Alkylaluminiumhydridgas und Wasserstoff eine geeignete Verbindung aus Nachstehendem verwendet:
  • Silizium enthaltendes Gas wie etwa SiH&sub4;, Si&sub2;H&sub6;, Si&sub3;H&sub8;, Si(CH&sub3;)&sub4;, SiCl&sub4;, SiH&sub2;Cl&sub2; oder SiHCl&sub3;;
  • Titan enthaltendes Gas wie etwas TiCl&sub4;, TiBr&sub4; oder Ti (CH&sub3;)&sub4;; und/oder
  • Kupfer enthaltendes Gas wie etwa Kupferbisactylacetonat Cu(C&sub5;H&sub7;O&sub2;)&sub2;, Kupferbisdipyvaloylmethanit Cu (C&sub1;&sub1;H&sub1;&sub9;O&sub9;)&sub2; oder Kupferbishexafluoroacetylacetonat Cu(C&sub5;HF&sub6;O&sub2;)&sub2;.
  • Da auch das Al-CVD-Verfahren auf eine ausgezeichnete Selektivität aufweist und befriedigende Oberflächeneigenschaften auf der abgeschiedenen Schicht bereitstellt, kann eine metallische Schicht erhalten werden, welche für die Leiterbahnen einer Halbleitervorrichtung geeignet und in breitem Umfang anwendbar ist, indem ein nicht selektives Schichtausbildungsverfahren bei einem weiteren Abscheideschritt zur Ausbildung einer metallischen Aluminiumschicht nicht nur auf der vorstehend angeführten selektiv abgeschiedenen metallischen Aluminiumschicht, sondern auch auf der isolierenden SiO&sub2;-Schicht verwendet wird.
  • Beispiele für derartige metallische Schichten beinhalten Verbindungen von selektiv abgeschiedenem Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al-Si-Cu und nicht selektiv abgeschiedenes Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti oder Al- Si-Cu. Die nicht selektive Schichtabscheidung kann durch einen von dem vorstehend angeführten A1-CVD-Verfahren verschiedenen CVD-Vorgang oder durch einen Sputtervorgang erzielt werden.
  • [Schichtausbildungsgerät]
  • Nachstehend wird ein für die Elektrodenausbildung geeignetes Schichtausbildungsgerät beschrieben.
  • Die Fig. 2 bis 4 zeigen Beispiele für ein kontinuierliches Metallschichtausbildungsgerät, welches zur Durchführung des vorstehend beschriebenen Schichtausbildungsverfahrens geeignet ist.
  • Gemäß Fig. 2 setzt sich das Gerät aus einer Beschickungskammer 311, einer CVD-Reaktionskammer (erste Schichtausbildungskammer) 312, einer HF-Ätzkammer 313, einer Sputterkammer (zweite Schichtausbildungskammer) 314 und einer Beschickungskammer 315 zusammen, welche von der äußeren Atmosphäre versiegelbar ausgebildet sind, und untereinander durch Torventile 310a-310f in Verbindung stehen, und durch Vakuumsysteme 316a-316e evakuiert oder druckreduziert werden können. Die Beschickungskammer 311 wird zur Eliminierung der Atmosphäre des Substrats und deren Substituierung mit H&sub2; vor der Abscheidung verwendet, damit der Durchsatz verbessert wird. Die nächste CVD- Reaktionskammer 312 zur selektiven Abscheidung auf dem Substrat unter normalem oder reduziertem Druck ist im Inneren mit einem Substrathalter 318 mit einer Widerstandserwärmungsvorrichtung 317 zur Erwärmung der einem Schichtausbildungsvorgang unterworfenen Substratoberfläche zumindest innerhalb eines Temperaturbereichs von 200ºC-450ºC versehen, und empfängt das Quellmaterialgas wie etwa Alkylaluminiumhydrid, welches durch Sprudeln mit Wasserstoff in einer Sprudeleinrichtung 319-1 sublimiert ist, durch eine Quellmaterialgasversorgungsleitung 319, und Wasserstoff durch eine Gasleitung 319'. Die HF-Ätzkammer 313 zur Säuberung (Ätzung) der Substratoberfläche in Argonatmosphäre nach der selektiven Abscheidung ist im Inneren mit einem Substrathalter 320 versehen, der zur Erwärmung des Substrats zumindest innerhalb eines Bereichs von 100ºC-250ºC befähigt ist, sowie mit einer HF- Ätzelektrodenleitung 321, und ist mit einer Argongasversorgungsleitung 322 verbunden. Die Sputterkammer 314 für die nicht selektive Abscheidung einer Metallschicht durch Sputtern in Argonatmosphäre ist im Inneren mit einem Substrathalter 323 für eine Erwärmung zumindest innerhalb eines Bereichs von 200ºC-250ºC und einer Targetelektrode 324 zur Befestigung eines Sputtertargets 324a versehen und mit einer Argongasversorgungsleitung 325 verbunden. Die finale Beschickungskammer 315 zur Einstellung des Substrats nach der Metallschichtabscheidung und vor einem Aussetzen an die Außenatmosphäre ist für einen Ersatz der Atmosphäre mit N&sub2; ausgestaltet.
  • Fig. 3 zeigt ein weiteres Beispiel eines kontinuierlichen Metallschichtausbildungsgeräts, wobei die den aus Fig. 2 gleichen Bestandteile durch dieselben Bezugzeichen bezeichnet sind. Das Gerät aus Fig. 3 unterscheidet sich von dem aus Fig. 2 dahingehend, dass die Substratoberfläche durch Halogenlampen 330 unmittelbar erwärmt wird, und zu diesem Zweck der Substrathalter 312 mit Vorsprüngen 331 zum Stützen des Substrates in einem schwebenden Zustand versehen ist.
  • Die unmittelbare Erwärmung der Substratoberfläche mit einem derartigen Aufbau erhöht zudem die Abscheidegeschwindigkeit wie es vorstehend beschrieben ist.
  • Das kontinuierliche Metallschichtausbildungsgerät des vorstehend beschriebenen Aufbaus ist praktisch zu einem in Fig. 4 gezeigten Aufbau äquivalent, bei dem die Beschickungskammer 311, die CVD-Reaktionskammer 312, die HF-Ätzkammer 313, die Sputterkammer 314 und die Beschickungskammer 315 untereinander durch eine Transportkammer 326 verbunden sind. Bei diesem Aufbau dient die Beschickungskammer 311 auch als die Kammer 315. In besagter Transportkammer 326 ist ein eine Transporteinrichtung bildender Ausleger 327 bereitgestellt, der in beide Richtungen A-A drehbar und in Richtung B-B ausziehbar und einziehbar ist, wodurch das Substrat aufeinanderfolgend von der Beschickungskammer 311 in die CVD-Reaktionskammer 312, HF-Ätzkammer 313, Sputterkammer 314 und schließlich zu der Beschickungskammer 315 übertragen werden kann, ohne dass es der Außenatmosphäre ausgesetzt wird, wie es durch Pfeile in Fig. 5 angezeigt ist.
  • [Schichtausbildungsvorgang]
  • Nachstehend wird der Schichtausbildungsvorgang zur Ausbildung der Elektroden und Leiterbahnen beschrieben.
  • Fig. 6 zeigt ein Schichtausbildungsablauf zur Ausbildung der Elektroden und Leiterbahnen in perspektivischen Ansichten.
  • Zunächst wird der Umriss des Ablaufes beschrieben. Ein Halbleitersubstrat mit einer isolierenden Schicht mit Öffnungen darin wird in der Schichtausbildungskammer angeordnet und seine Oberfläche wird beispielsweise bei 250ºC-450ºC gehalten. Ein in einer Mischatmosphäre aus DMAH-Gas wie Alkyialuminiumhydrid und Wasserstoffgas durchgeführter thermischer CVD-Vorgang verursacht eine selektive Abscheidung von Aluminium auf dem in den Öffnungen freigelegten Halbleiter. Es kann natürlich eine selektive Abscheidung frmner metallischen Aluminiumschicht - wie beispielsweise Al-Si durch Einführungen von beispielsweise einem Silizium enthaltenen Gas durchgeführt werden, wie es vorstehend beschrieben ist. Sodann wird eine ausschließlich oder hauptsächlich aus Aluminium bestehende Metallschicht nicht selektiv durch einen Sputtervorgang auf dem selektiv abgeschiedenen Aluminium und auf der isolierenden Schicht ausgebildet. Nachfolgend wird die nicht selektiv abgeschiedene Metallschicht in die Gestalt der gewünschten Leiterbahnen strukturiert, wodurch die Elektroden und die Leiterbahnen erhalten werden.
  • Dieser Ablauf wird unter Bezugnahme auf die Fig. 3 und 6 näher beschrieben. Ein erstes Substrat wird vorbereitet, das beispielsweise aus einem monokristallinen Siliziumwafer besteht, der darauf eine isolierende Schicht trägt, in der Öffnungen verschiedener Größe ausgebildet sind.
  • Fig. 6A zeigt einen Teil des Substrates, wobei ein leitendes Substrat bildendes monokristallines Siliziumsubstrat 401; eine isolierende Schicht bildende thermische Siliziumoxidschicht 402; sowie Öffnungen 403, 404 verschiedener Größe gezeigt sind.
  • Die Ausbildung einer eine erste Leiterbahnschicht bildenden Aluminiumschicht auf dem Substrat wird auf die nachstehend beschriebene Weise mit dem in Fig. 3 gezeigten Gerät durchgeführt.
  • Zunächst wird das vorstehend beschriebene Substrat in der Beschickungskammer 311 angeordnet, in der eine Wasserstoffatmosphäre durch Einführung von Wasserstoffgas nach vorstehender Beschreibung erzeugt wird. Sodann wird die Reaktionskammer 312 durch das Vakuumsystem 316b auf annähernd 1 · 10&supmin;&sup6; Pa (1 · 10&supmin;&sup8; Torr) evakuiert, wenngleich eine Aluminiumschichtausbildung auch bei einem höheren Druck noch möglich ist.
  • Sodann wird ein durch Aufsprudeln erhaltenes DMAH-Gas von der Gasleitung 319 unter Verwendung von H&sub2; als Trägergas zugeführt.
  • Auch das Wasserstoff als Reaktionsgas wird aus der zweiten Gasleitung 319' eingelassen, und das Innere der Reaktionskammer 312 wird bei einem vorbestimmten Druck gehalten, indem ein nicht dargestelltes langsames Leckventil eingestellt wird. Ein typischer Druck liegt bei etwa 2,0 · 10² Pa (1,5 Torr). DMAH wird in die Reaktionskammer von der DMAH Leitung, bei einem Gesamtdruck von etwa 2,0 · 10² Pa (1,5 Torr) und einem DMAH Partialdruck von etwa 6,7 · 10&supmin;¹ Pa (5,0 · 10&supmin;³ Torr) eingeführt. Sodann werden die Halogenlampen 330 zur unmittelbaren Erwärmung des Wafers aktiviert, wodurch eine selektive Aluminiumabscheidung verursacht wird.
  • Nach einer vorbestimmten Abscheidungszeit wird die DMAH-Zufuhr unterbrochen. Besagte Abscheidungszeit wird so ausgewählt, dass die Aluminiumschicht auf Silizium (monokristallinem Siliziumsubstrat 1) gleich dick wie das Siliziumdioxid (thermische Siliziumschicht 2) wird, und kann im Voraus experimentell bestimmt werden.
  • Bei diesem Vorgang wird die Substratoberfläche auf ca. 270ºC durch unmittelbare Erwärmung erhitzt, und der vorstehend beschriebene Ablauf verursacht eine selektive Abscheidung einer Aluminiumschicht 405 in der Öffnung, wie es in Fig. 6B gezeigt ist.
  • Das Vorstehend beschriebene wird ein erster Schichtausbildungsschritt zur Ausbildung einer Elektrode in einer Öffnung genannt.
  • Nach diesem ersten Schichtausbildungsschritt wird die CVD-Reaktionskammer 312 durch das Vakuumsystem 316b auf einen Druck evakuiert, der 6,7 · 10&supmin;¹ Pa (5 · 10&supmin;³ Torr) nicht überschreitet. Gleichzeitig wird die HF-Ätzkammer 313 auf einen Druck evakuiert, der 6,7 · 10&supmin;&sup4; Pa (5 · 10&supmin;&sup6; Torr) nicht überschreitet. Nach Bestätigung der Evakuierungen der Kammern wird das Torventil 310c geöffnet, sodann das Substrat aus der CVD Reaktionskammer 312 in die HF- Ätzkammer 313 durch die Transporteinrichtung bewegt, sowie das Torventil geschlossen. Die HF-Ätzkammer 313 wird auf einen Druck evakuiert, der 10&supmin;&sup4; Pa (106 Torr) nicht überschreitet, und wird sodann in einer Argonatmosphäre von 10 bis 10&supmin;¹ Pa (10&supmin;¹-10&supmin;³ Torr) durch Argon zufuhr von der Versorgungsleitung 322 gehalten. Der Substrathalter 320 wird bei etwa 200ºC gehalten, und eine HF-Leistung von 100 W wird der HF-Ätzelektrode 321 für etwa 60 Sekunden für die Erzeugung einer Argonentladung in der Kammer 313 zugeführt, wodurch die Substratoberfläche mit Argonionen geätzt wird, und die unnötige oberflächliche Schicht der CVD-Abscheidungsschicht kann eliminiert werden. Die Ätztiefe beträgt in diesem Fall etwa 10 nm (100 Å) entsprechend der Oxidschicht. Der Oberflächenätzvorgang der CVD-Abscheidungsschicht, der in der HF-Ätzkammer durchgeführt wird, kann ausgesetzt werden, da die oberflächliche Schicht von Sauerstoff usw. frei ist, während das Substrat im Vakuum transportiert wird. Dabei kann die HF-Ätzkammer 313 zur Variation der Temperatur innerhalb einer kurzen Zeit dienen, falls die Temperatur zwischen der CVD-Reaktionskammer 312 und der Sputterkammer 314 erheblich unterschiedlich ist.
  • Nach dem HF-Ätzvorgang wird die Argonzufuhr ausgesetzt und die HF-Ätzkammer 313 wird auf 6,7 · 10&supmin;&sup4; Pa (5 · 10&supmin;&sup6; Torr) evakuiert. Sodann wird auch die Sputterkammer auf 6, 7 · 10&supmin; &sup4; Pa (5 · 10&supmin;&sup6; Torr) oder weniger evakuiert und das Torventil 310d wird geöffnet. Das Substrat wird von der HF- Ätzkammer 313 in die Sputterkammer 314 durch die Transporteinrichtung übertragen und das Torventil 310d wird geschlossen.
  • Nachfolgend wird die Sputterkammer in einer Argonatmosphäre von 10-10&supmin;¹ Pa (10&supmin;¹ bis 10&supmin;³ Torr) wie bei der HF-Ätzkammer 313 gehalten, und die Substrathalterung 323 wird bei 200ºC- 250ºC gehalten. Eine Argonentladung wird bei einer Gleichstromleistung von 5-10 kW induziert, damit das Target aus Al oder Al-Si (51 : 0,5%) mit Argonionen beschossen wird, wodurch Al oder Al-Si auf das Substrat mit einer Abscheidegeschwindigkeit von ca. 1000 nm/min. (10000 Å/min.) abgeschieden wird. Dies ist ein nicht selektiver Abscheidungsschritt und er wird als zweiter Schichtausbildungsschritt zur Ausbildung von mit den Elektroden verbundenen Leiterbahnen bezeichnet.
  • Nach der Ausbildung der Metallschicht von etwa 500 nm (5000 Å) auf dem Substrat wird die Argonzufuhr und die Aufbringung einer Gleichstromleistung beendet. Die Beschickungskammer 311 wird zu einem Druck von 6,1 · 10&supmin;¹ Pa (5 · 10&supmin;³ Torr) oder weniger evakuiert, und sodann das Torventil 310e geöffnet und das Substrat bewegt. Nachdem das Torventil 310e geschlossen ist, wird die Beschickungskammer 311 mit Stickstoffgas bis zum Atmosphärendruck versorgt. Anschließend wird das Torventil 310f geöffnet und das Substrat herausgenommen.
  • Der vorstehend beschriebene zweite Aluminiumschichtausbildungsschritt bildet eine Aluminiumschicht 406 auf der Siliziumdioxid-Schicht 402 gemäß Fig. 6C aus.
  • Anschließend wird die Aluminiumschicht 406 gemäß Fig. 6D für den Erhalt der Leiterbahnen in gewünschter Gestalt strukturiert. Eine vielschichtige Leiterbahnstruktur kann durch Wiederholung des vorstehend beschriebenen Vorgangs erhalten werden.
  • [Experimentelle Beispiele]
  • Nachstehend werden experimentelle Ergebnisse angeführt, welche die Überlegenheit des vorstehend beschriebenen Al- CVD-Verfahrens und die befriedigende Qualität der durch dieses Verfahren bei den Geräten abgeschiedenen Aluminiumschicht anzeigt.
  • Es wurden viele Substrate vorbereitet, wobei jedes aus einem N-dotierten monokristallinen Siliziumwafer bestand, das darauf mit einer thermisch oxidierten Siliziumdioxidschicht in einer Dicke von 800 nm (8000 Å) versehen war, in das Öffnungen unterschiedlicher Größen von 0,25 · 0,25 um bis 100 · 100 um durch Strukturierung und der Freilegung des darunter liegenden monokristallinen Siliziums ausgebildet wurden (Proben 1-1).
  • Diese Proben wurden der Aluminiumschichtausbildung durch das Aluminium-CVD-Verfahren unterzogen, wobei DMAH als Rohmaterialgas und Wasserstoff als Reaktionsgas verwendet wurde, bei einem Gesamtdruck von 2,0 · 10² Pa (1,5 Torr) und einem DMAH-Partialdruck von 6, 7 · 10&supmin;¹ Pa (5,0 · 10&supmin;³ Torr) und wobei die Substratoberflächentemperaturen in einem Bereich von 200ºC-490ºC durch unmittelbare Erwärmung und der Regulierung der den Halogenlampen zugeführten elektrischen Leistung ausgewählt wurden. Die erhaltenen Ergebnisse sind in Tabelle 1 zusammengefasst. Tabelle 1
  • Wie aus Tabelle 1 ersichtlich ist, wurde Aluminium in den Öffnungen mit einer Abscheidegeschwindigkeit von 300-500 nm/min. (3000-5000 Å/min.) bei einer durch unmittelbarer Erwärmung erhaltenen Substrattemperatur von 260ºC oder höher abgeschieden.
  • Die Aluminiumschicht in den Öffnungen, welche in einem Substratoberflächentemperaturbereich von 260ºC-440ºC erhalten wurde, zeigte befriedigende Eigenschaften ohne Kohlenstoffgehalt, einem spezifischen Widerstand von 2,8-3, 4 uΩ·cm, einem Reflektionsvermögen von 90-95%, einer Hügeldichte (≥1 um) von 0-10 crrC2 sowie einer Spitzenausbildung (Frequenz der Zerstörung eines 0,15 um- Übergangs) von nahezu Null.
  • Obwohl andererseits die in einem Oberflächentemperaturbereich von 200ºC-250ºC erhaltene Schichtqualität etwas schlechter als die in dem Temperaturbereich von 260ºC-440ºC erhaltene war, ist sie beträchtlich besser als die mit der bekannten Technik erhältliche, aber die Abscheidegeschwindigkeit konnte 100- 150 nm/min. (1000-1500 Å/min.) nicht überschreiten und der Durchsatz war in einem relativ niedrigen Bereich von 7-10 Wafer/Std.
  • Bei der Substratoberflächentemperatur gleich 450ºC oder höher wurde die Qualität der Aluminiumschicht in den Öffnungen verschlechtert, bei einem Reflektionsvermögen von 60% oder weniger, einer Hügeldichte (≥1 um) von 10-10&sup4; cm² und einer Legierungsspitzenausbildung von 0-30%.
  • Nachstehend wird beschrieben, wie das vorstehend beschriebene Verfahren vorteilhaft auf die Öffnungen wie etwa Kontaktlöcher oder Durchverbindungen angewendet werden kann.
  • Das Verfahren kann vorteilhaft auf die Kontaktlöcher oder Durchverbindungen angewendet werden, die aus den im Folgenden beschriebenen Werkstoffen zusammengesetzt sind.
  • Die Aluminiumschichtausbildung wurde auf den nachstehend aufgeführten Substraten (Proben) unter denselben Bedingungen wie bei der Aluminiumschichtausbildung auf den vorstehend angeführten Proben 1-1 durchgeführt.
  • Die Proben 1-2 wurden vorbereitet, indem auf einen ersten Substratoberflächenwerkstoff bildendem monokristallinen Silizium eine zweite Substratoberflächenwerkstoff bildende Siliziumoxidschicht mittels eines CVD-Verfahrens ausgebildet wurde, und Öffnungen durch einen fotolithografischen Vorgang zur lokalen Freilegung der Oberfläche des monokristallinen Siliziums ausgebildet wurden. Die Siliziumdioxidschicht war 800 nm (8000 Å) dick und die Öffnungen waren zwischen 0,25 · 0,25 um bis 100 · 100 um groß. (Eine derartige Probe wird nachstehend als "CVD-SiO&sub2; (oder einfach SiO&sub2;)/monokristallinem Silizium bezeichnet.)
  • Ebenso vorbereitet wurden:
  • Eine Probe 1-3 aus einer durch Normaldruck-CVD ausgebildeten bor-dotierten Oxidschicht (nachstehend mit BSG bezeichnet) auf monokristallinem Silizium;
  • eine Probe 1-4 aus einer durch Normaldruck-CVD ausgebildeten phosphordotierten Oxidschicht (PSG) auf monokristallinem Silizium;
  • eine Probe 1-5 aus einer durch Normaldruck-CVD ausgebildeten bor- und phosphordotierten Oxidschicht (BSPG) auf monokristallinem Silizium;
  • eine Probe 1-6 aus einer durch Plasma-CVD ausgebildeten Nitritschicht (P-SiN) auf monokristallinem Silizium;
  • eine Probe 1-7 aus einer thermischen Nitritschicht (T-SiN) auf monokristallinem Silizium;
  • eine Probe 1-8 aus einer durch Niederdruck-CVD ausgebildeten Nitritschicht (LP-SiN) auf monokristallinem Silizium; und
  • eine Probe 1-9 aus einer durch ECD ausgebildeten Nitritschicht (ECR-SiN) auf monokristallinem Silizium.
  • Zudem wurden Proben 1-11 bis 1-179 vorbereitet, indem alle Kombinationen aus den 18 Arten von ersten Oberflächenwerkstoffen und den nachstehend aufgeführten 9 Arten von zweiten Oberflächenwerkstoffen genommen wurden. Die verwendeten ersten Oberflächenwerkstoffe waren monokristallines Silizium (mono-Si), polykristallines Siliziunvjpoly-Si), amorphes Siliziwp (a-Si), Wolfram (W) Molybdän (Mo), Tantal (Ta), Wolframsilizid (WSi), Titansilizid (TiSi), Aluminium (Al), Aluminiumsilizium (A1- Si), Titanaluminium (Al-Ti), Titannitrit (Ti-N), Kupfer (Cu), Aluminiumsiliziumkupfer (Al-Si-Cu), Aluminiumpalladium (Al-Pd), Titan (Ti), Molybdänsilizid (Mo-Si) sowie Tantalsilizid (Ta-Si). Die verwendeten zweiten Substratoberflächenwerkstoffe waren T-SiO&sub2;, SiO&sub2;, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN sowie ECR-SiN. Bei all diesen Proben konnten befriedigende Aluminiumschichten erhalten werden, welche denen der vorstehend angeführten Proben 1-1 vergleichbar waren.
  • Nachfolgend wurde das Aluminium nichtselektiv abgeschieden, indem ein Sputtervorgang auf den der selektiven Aluminiumabscheidung unterworfenen Substraten gemäß vorstehender Beschreibung durchgeführt wurde, woraufhin sie strukturiert wurden.
  • Die durch den Sputtervorgang erhaltene Aluminiumschicht und die selektiv abgeschiedene Aluminiumschicht in den Öffnungen zeigte einen elektrisch sowie mechanisch befriedigenden Kontakt aufgrund des verbesserten Oberflächenzustands der Aluminiumschicht in den Öffnungen.
  • Beispiel
  • Die Fig. 7 und 8 zeigen einen Querschnitt bzw. eine Draufsicht von komplementären FETs, die aus einem P-Kanal- IGFET (P1) sowie einem N-Kanal-IGFET (N1) bestehen, welche auf einem n-dotierten Siliziumhalbleitersubstrat 1 ausgebildet sind. Genauer beinhaltet der P-Kanal-IGFET (Pl) eine Gateoxidschicht 6, Source-Drain-Bereiche 7, eine pdotierte Polysiliziumgateelektrode 9, eine durch die vorstehend angeführte selektive Abscheidung auf der Polysiliziumgateelektrode 9 ausgebildeter Al-Si-Schicht 11, eine isolierende Zwischenschicht 12 sowie Source-Drain- Elektroden 13, die aus Al-Si bestehen, welches in den in der isolierenden Schicht 12 ausgebildeten Kontaktlöchern abgeschieden ist. Auf ähnliche Weise beinhaltet der N- Kanal-IGFET (N1) eine p-dotierte vergrabene Schicht 2, Source-Drain-Bereiche 8, eine n-dotierte Polysiliziumgateelektrode 10, eine selektiv darauf abgeschiedene Al-Si-Schicht 11 sowie Source-Drain- Elektroden 13. Die P-Kanal- sowie N-Kanal-IGFETs sind durch einen Trennbereich 3 elektrisch getrennt. Die Polysiliziumbereiche 9 und 11 sind Teile einer kontinuierlich strukturierten Polysiliziumschicht, die mit verschiedenen Ladungsträgerarten dotiert sind, und die Al- Si-Schicht 11 ist auf der gesamten Fläche der Polysiliziumschicht selektiv abgeschieden.
  • In Fig. 8 bezeichnet das Bezugszeichen 14 Kontaktbereiche der Source-Drain-Elektroden und das Bezugszeichen 15 bezeichnet die Grenze zwischen der Feldoxidschicht 3 und dem aktiven Transistorbereich. Die Source- und Drain- Elektroden 14 sind vorzugsweise ebenfalls durch das vorstehend beschriebene selektive Abscheidungsverfahren ausgebildet.
  • Unter Bezugnahme auf die Fig. 9 bis 12 wird nachstehend das Verfahren zur Herstellung des in den Fig. 7 und 8 gezeigten MOSFET beschrieben.
  • Zunächst wurde ein vorbestimmter Bereich eines n-dotierten Substrats 1 mit einer Dotierstoffkonzentration von 1019- 10¹&sup6; cm&supmin;³ einer Implantation von B4-Ionen bei einer Dosis von 10¹²-10¹³ cm&supmin;² unterworfen, gefolgt von einer Wärmbehandlung bei 1100-1200ºC zur Ausbildung einer p-Wanne 2. Sodann wurde ein Trennungsbereich 3 durch einen LOCOS- Vorgang ausgebildet, und eine Gateoxidschicht 6 mit einer Dicke von 10-35 nm (100-350 Å) wurde ausgebildet (Fig. 9) Nachfolgend wurde auf gewöhnliche Weise eine Ionenimplantation durchgeführt, damit die Schwellenspannung und der Source-Drain-Spannungswiderstand gesteuert wird.
  • Dann wurde eine Polysiliziumschicht 4 mit einer Dicke von 150-450 nm (1500-4500 Å) durch LPCVD abgeschieden, danach wurde ein Bereich, wo der N-Kanal-IGFET ausbilden ist, mit einem Fotoresist 5 bedeckt, und B+-Ionen wurden mit einer Dosis von 10¹&sup4; - 3 · 10¹&sup5; cm&supmin;² nur in dem Bereich des P- Kanal-IGFET implantiert (Fig. 10). Der Fotoresist in dem N-Kanal-IGFET-Bereich wurde gestrippt, der P-Kanal-IGFET- Bereich wurde erneut mit Fotoresist 5 bedeckt; und P+-Ionen wurden mit einer Dosis von 5 · 10¹&sup4;-10¹&sup6; cm² implantiert (Fig. 11). Daraufhin wurde eine Wärmebehandlung bei 900- 1000ºC durchgeführt.
  • Nach der Strukturierung des Polysiliziums wurde die Oberfläche und die lateralen Flächen der Polysiliziumschichten 9, 10 oxidiert. Dann wurden gF&sub2;&spplus;- Ionen mit einer Dosis von 10¹&sup5; - 3 · 10¹&sup5; cm&supmin;² implantiert, damit die Source-Drain-Bereiche 7 des P-Kanal-IGFET ausgebildet wurden, und As&spplus;-Ionen wurde mit einer Dosis von 10¹&sup5;-10¹&sup6; cm&supmin;² implantiert, damit die Source-Drain-Bereiche 8 des N-Kanal-IGFET ausgebildet wurden. Somit konnten die Source-Drain-Bereiche in selbstausrichtender Weise ausgebildet werden. Sodann wurde eine Wärmebehandlung bei 800-1000ºC durchgeführt und die Oberflächenoxidschicht der Polysiliziumbereiche 9, 10 wurde durch einen Rückätzvorgang eliminiert (Fig. 12).
  • Auf dem derart behandelten Halbleitersubstrat liegen die Polysiliziumschichten 9, 10 und die Oxidschicht gemäß Fig. 12 gemeinsam vor. Bei dem vorstehend beschriebenen Al-CVDVerfahren wurde eine Niederdruck-CVD unter Verwendung- von DMAH, Si&sub2;H&sub6; und Wasserstoff zur selektiven Abscheidung einer Al-Si-Schicht nur auf dem Polysiliziumschicht 9, 10 durchgeführt, wodurch eine Mehrfachschicht aus Polysilizium und Al-Si ausgebildet wurde.
  • Anschließend wurde die komplementäre IGFET-Schaltung gemäß Fig. 7 hergestellt, indem die isolierende Zwischenschicht 12 durch CVD abgeschieden wurde, Kontaktlöcher auf den Source-Drain-Bereichen des IGFETs geöffnet wurden sowie Al- Si 13 in diesen Kontaktlöchern durch selektive Abscheidung abgeschieden wurde. Ein mehrschichtiger Leiterbahnaufbau kann durch Ausbildung einer zweiten isolierenden Zwischenschicht auf den in Fig. 7 gezeigten Aufbau ausgebildet werden. Dies kann erzielt werden, indem Durchverbindungen geöffnet werden, welche die Gatemetallelektroden 11 oder Source-Drain-Elektroden 13 in der zweiten isolierenden Schicht erreichen; die Durchverbindungen mit Al-Si oder Al durch selektive Abscheidung gefüllt werden; beispielsweise eine Al-Si- Schicht auf der zweiten isolierenden Zwischenschicht durch ein nicht selektives Abscheidungsverfahren wie etwa ein Sputtervorgang ausgebildet wird; ein Strukturierungsschritt auf gewöhnliche Weise durchgeführt wird; sowie eine Passivierungsschicht ausgebildet wird.
  • Die derart hergestellte komplementäre IGFET-Schaltung kann als Inverter gemäß Fig. 13 verwendet werden. Bei Fig. 13 ist ein Bereich unter der Gateelektrode des P-Kanal-IGFET aus p-Polysilizium zusammengesetzt, während ein Bereich unter der Gateelektrode des N-Kanal-IGFET aus N- Polysilizium zusammengesetzt ist.
  • Fig. 14 zeigt einen Querschnitt der Gateleiterbahn Gl von PMOSFET und NMOSFET in Fig. 13. Bei dem vorliegenden Beispiel sind der p-Bereich 9 und der n-Bereich 10 im Polysilizium in gegenseitigem Kontakt, aber es kann ein nicht dotierter (intrinsischer) Bereich 16 gemäß Fig. 15 dazwischen ausgebildet sein.
  • Da das vorstehend beschriebene selektive Al-Si- Abscheidungsverfahren Al-Si nicht nur auf Silizium, sondern auch auf Siliziden wie etwa WSi&sub2;, MoSi&sub2;, TiSi&sub2; oder TaSi&sub2; selektiv abscheiden kann, kann die Leiterbahn ebenso gemäß Fig. 16 durch Ausbildung eines Silizids 17 auf den Polysiliziumschichten 9, 10 und selektiver Abscheidung einer Al-Si-Schicht 11 darauf ausgebildet werden.
  • Die Ionenimplantation in das Polysilizium und die Ionenimplantation für die Source-Drain-Ausbildung für die MOSFET werden bei dem vorliegenden Beispiel in getrennten Schritten durchgeführt, aber diese Ionenimplantationen können auch in demselben Schritt durchgeführt werden.
  • Zudem ist die Verwendung einer Mehrfachschicht aus Polysilizium und Al-Si für die Zuführungselektroden für die Source- und Drain-Bereiche des IGFETs wie bei den Gateelektroden möglich.
  • Fig. 17 zeigt zu Vergleichszwecken einen durch einen bekannten Vorgang hergestellten CMOSFET in Draufsicht. An den Seiten der P-Kanal-IGFET (P1) und N-Kanal-IGFET (N1) sind p-dotierte bzw. n-dotierte Polysiliziumgatebereiche 109, 110 ausgebildet, und diese Gatebereiche sind durch Kontakte 114 in der in der isolierenden Zwischenschicht ausgebildeten Durchverbindungen mit einer oberen Aluminiumschicht 113 verbunden. Bei diesem bekannten Beispiel wies eine Polysiliziumleiterbahn mit einer Dicke von 400 nm (4000 Å), eine Länge von 10 um und einer Breite von 2 um einen Widerstand von 50-200 §2 auf. Die Leiterbahn des vorliegenden Beispiels miteiner Polysiliziumschicht... - einer Dicke von 200 nm (2000 Å) und einer Al-Si- (oder Al-) Schicht mit einer Dicke von 400 nm (4000 Å) reduziert andererseits den Widerstand beträchtlich auf 1 Ω oder weniger. Folglich kann die Schaltgeschwindigkeit des komplementären IGFET-Inverters bedeutend erhöht werden. Da außerdem Al-Si unmittelbar auf eine die Abschnitte unterschiedliche Ladungsträgerart beinhaltende einzelne Polysiliziumschicht abgeschieden wird, kann der Verbindungsteil zwischen Al-Si und Polysilizium gemäß der in Fig. 17 gezeigten bekannten Struktur eliminiert werden. Daher ist eine Beseitigung von unnötigen Bereichen in der Schaltungsschicht möglich. Die Herstellungsausbeute ist durch diesen Umstand nicht verschlechtert und die Entwurfsfreiheit wird beträchtlich erhöht, da n&spplus;- Polysilizium und p&spplus;-Polysilizium bei der Schaltung frei verschaltet werden können. Diese Tatsache trägt zu einem großen Anteil zu einer Verbesserung bei der Leistungsfähigkeit der Schaltung und einer Reduktion der für die Schaltungsentwicklung erforderlichen Zeitdauer bei.
  • Bei dem vorstehend angeführten Beispiel wird eine Al-Si- Schicht selektiv auf Polysilizium abgeschieden. Es ist jedoch ebenso möglich, Polysilizium durch Laserausheilung oder Elektronenstrahlausheilung in einem monokristallinen Zustand umzuwandeln, und die Al-Si-Schicht auf einem derartigen monokristallinen Bereich selektiv abzuscheiden. Da eine Al-Si-Schicht von verbesserter Kristallinität auf monokristallinem Silizium aufgewachsen werden kann, kann die Migrationsresistenz weiter verbessert werden.
  • Bipolare Transistoren und IGFET können auf demselben Substrat ausgebildet werden.
  • Gemäß vorstehender Beschreibung kann der Leiterbahnwiderstand reduziert werden, und eine befriedigende Anpassung kann in einer komplementären Schaltung erzielt werden, indem eine Siliziumschicht, beispielsweise eine Polysiliziumschicht, mit Dotierstoffen verschiedener Ladungsträgerarten dotiert wird, und eine metallische Aluminiumschicht selektiv darauf abgeschieden wird.
  • Polysilizium kann beispielsweise ebenso sowohl für die Elektroden als auch für die Leiterbahnen verwendet werden, was zu einer Verbesserung der Produktionsausbeute, einer Reduktion bei der Chipgröße sowie einer Verbesserung des Integrationsniveaus führt.
  • Auch die Möglichkeit einer Verbindung des n+-Polysiliziums und des p+-Polysiliziums in der Schaltung erhöht die Freiheit bei dem Schaltungsentwurf bedeutend, wodurch zu einer Verbesserung bei der Schaltungsleistungsfähigkeit und einer Reduktion in der für die Vorrichtungsentwicklung erforderlichen Zeitdauer beigetragen wird.

Claims (5)

1. Verfahren zur Herstellung einer integrierten Siliziumhalbleiterschaltung mit komplementären p-Kanal- und n-Kanal-Feldeffekttransistoren mit isoliertem Gate (IGFET) (P1, N1), die auf einem Siliziumhalbleitersubstrat (1) definiert ist, wobei die isolierten Gateelektroden (9, 10) dieser Transistoren (P1, N1) mit entgegengesetzten Ladungsträgerarten dotierte polykristalline oder monokristalline Siliziumhalbleiterwerkstoffe umfassen, dabei erstrecken sich die isolierten Gateelektroden (9, 10) bis zu einem pn- oder pin-Halbleiterübergang und treffen sich dort, und es ist eine strukturierte Stromableitungsschicht (11) aus einem metallischen Dünnschichtwerkstoff über der gesamten Fläche der isolierten Gateelektroden (9, 10) bereitgestellt, das Verfahren umfasst dabei die Schritte:
Bereitstellen des Siliziumhalbleitersubstrats (1) und einer Gateisolationsschicht (6) auf dessen Oberfläche,
Erzeugen einer polykristallinen oder monokristallinen Siliziumhalbleiterschicht (9, 10) auf der Gateisolationsschicht (6), wobei die kristalline Siliziumhalbleiterschicht (9, 10) zur Definierung der angrenzenden Gateelektroden (9, 10) von jeweils entgegengesetzter Ladungsträgerart strukturiert und dotiert wird; und
Ausbilden der strukturierten Stromableitungsschicht (11) aus dem metallischen Dünnschichtwerkstoff über der gesamten Fläche der Gateelektroden (9, 10);
das Verfahren ist dadurch gekennzeichnet, dass:
der Schritt zum Ausbilden der strukturierten Stromableitungsschicht (11) durch einen selektiven chemischen Gasphasenabscheidungsvorgang durchgeführt wird, wobei ein metallischer Aluminiumwerkstoff über der gesamten Fläche der angrenzenden Gateelektroden (9, 10) selektiv abgeschieden wird, indem die angrenzenden Gateelektroden (9, 10) und die diese angrenzenden Gateelektroden (9, 10) umgebende Oberfläche der Gateisolationsschicht (6) einer chemischen Gasphasenumgebung mit einem Alkylaluminiumhydrid aus entweder Monomethylaluminiumhydrid oder Dimethylaluminiumhydrid als Aluminiumquelle und mit aus einer externen Quelle zugeführtem Wasserstoff ausgesetzt werden, dabei weist die chemische Gasphasenumgebung eine Temperatur auf, die zumindest gleich der Zersetzungstemperatur des Alkylaluminiumhydrids aber geringer als 450ºC ist.
2. Verfahren nach Anspruch 1, wobei dem Schritt zur selektiven Abscheidung des metallischen Aluminiumwerkstoffs ein Schritt zur Ausbildung einer Silizidschicht auf der gesamten Fläche der angrenzenden Gateelektroden (9, 10) vorausgeht.
3. Verfahren nach Anspruch 1, wobei der selektiv abgeschiedene metallische Aluminiumwerkstoff aus Aluminiumsilizid oder einem mit Aluminium gemischten Silizid ist, und die chemische Gasphasenumgebung Dimethylaluminiumhydrid, Wasserstoff und ein Silizium enthaltendes Gas als Siliziumquelle umfasst.
4. Verfahren nach einem der vorstehenden Ansprüche, wobei die Source- und Drainbereiche (7, 8) der jeweiligen p-Kanal- und n-Kanal-Transistoren (P1, N1) durch jeweilige Ionenimplantationsschritte ausgebildet sind; und
bei dem Schritt zur Erzeugung der angrenzenden Gateelektroden (9, 10) von jeweils entgegengesetzter Ladungsträgerart die kristalline Siliziumhalbleiterschicht (9, 10) zunächst strukturiert wird, und sodann die resultierende strukturierte Halbleiterschicht (9, 10) bei denselben jeweiligen Ionenimplantationsschritten dotiert wird, die zur Ausbildung der Source- und Drainbereiche (7, 8) der jeweiligen p-Kanal- und N-Kanal-Transistoren (P1, N1) durchgeführt werden.
5. Verfahren nach einem der vorstehenden Ansprüche unter Durchführung der Schritte:
Ausbilden einer isolierenden Schicht (12), die sich über die angrenzenden Gateelektroden (9, 10) und die Stromableitungsschicht (11) erstrecken; und
Ausbilden von Elektrodenanschlüssen (13) in ohmschem Kontakt zu den Source- und Drainbereichen der jeweiligen p-Kanal- und n-Kanal-Transistoren (P1, N1) über in der isolierenden Schicht (12) bereitgestellte Aperturen.
DE69132569T 1990-05-31 1991-05-29 Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren Expired - Fee Related DE69132569T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2139612A JP2895166B2 (ja) 1990-05-31 1990-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69132569D1 DE69132569D1 (de) 2001-05-10
DE69132569T2 true DE69132569T2 (de) 2001-08-30

Family

ID=15249347

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69132569T Expired - Fee Related DE69132569T2 (de) 1990-05-31 1991-05-29 Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren

Country Status (5)

Country Link
US (2) US5218232A (de)
EP (1) EP0459773B1 (de)
JP (1) JP2895166B2 (de)
AT (1) ATE200365T1 (de)
DE (1) DE69132569T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG59964A1 (en) * 1989-09-26 1999-02-22 Canon Kk Process for forming deposited film and process for preparing semiconductor device
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
JP2892170B2 (ja) * 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
JPH05251649A (ja) * 1991-12-20 1993-09-28 Nippon Steel Corp Mos型半導体装置及びその製造方法
JP3395263B2 (ja) * 1992-07-31 2003-04-07 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH06196419A (ja) * 1992-12-24 1994-07-15 Canon Inc 化学気相堆積装置及びそれによる半導体装置の製造方法
US5468669A (en) * 1993-10-29 1995-11-21 At&T Corp. Integrated circuit fabrication
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
JPH07335834A (ja) * 1994-06-07 1995-12-22 Nippon Motorola Ltd 半導体集積回路装置の出力ドライバ
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon K.K., Tokio/Tokyo Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JP3109979B2 (ja) * 1994-06-20 2000-11-20 キヤノン株式会社 液晶表示装置
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
US5726720A (en) * 1995-03-06 1998-03-10 Canon Kabushiki Kaisha Liquid crystal display apparatus in which an insulating layer between the source and substrate is thicker than the insulating layer between the drain and substrate
JP3219674B2 (ja) 1995-03-09 2001-10-15 キヤノン株式会社 液晶表示装置
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5942786A (en) * 1996-02-01 1999-08-24 United Microelectronics Corp. Variable work function transistor high density mask ROM
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP3188411B2 (ja) * 1996-10-18 2001-07-16 キヤノン株式会社 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JPH113861A (ja) * 1997-06-12 1999-01-06 Sony Corp 半導体装置の製造方法及びその装置
DE19734728C1 (de) * 1997-08-11 1999-04-01 Siemens Ag Integrierte Schaltungsanordnung mit mindestens zwei unterschiedlich dotierten Gebieten, die elektrisch miteinander verbunden sind, und Verfahren zu deren Herstellung
US6162714A (en) * 1997-12-16 2000-12-19 Lsi Logic Corporation Method of forming thin polygates for sub quarter micron CMOS process
KR100255134B1 (ko) * 1997-12-31 2000-05-01 윤종용 반도체 장치 및 그 제조 방법
EP0936667A1 (de) * 1998-01-20 1999-08-18 Lucent Technologies Inc. Gitterangepasste Barriere für zweifach dotierte Polysilizium-Gates
US6352913B1 (en) 1998-04-28 2002-03-05 Compaq Computer Corporation Damascene process for MOSFET fabrication
KR100306372B1 (ko) * 1998-06-29 2001-10-19 박종섭 반도체소자의 게이트전극 형성방법
DE19840824C1 (de) 1998-09-07 1999-10-21 Siemens Ag Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
EP1370716A4 (de) * 2001-02-12 2007-08-08 Starck H C Inc Tantal-silicium- und niob-silicium-substrate für kondensatoranoden
JP4000256B2 (ja) * 2001-12-11 2007-10-31 富士通株式会社 半導体装置及びその製造方法
US7166896B2 (en) * 2002-08-26 2007-01-23 Micron Technology, Inc. Cross diffusion barrier layer in polysilicon
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
US7323731B2 (en) 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
WO2005109512A1 (en) * 2004-05-06 2005-11-17 Canon Kabushiki Kaisha Photoelectric conversion device and manufacturing method thereof
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
JP4969779B2 (ja) * 2004-12-28 2012-07-04 株式会社東芝 半導体装置の製造方法
KR100802270B1 (ko) * 2005-08-31 2008-02-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102015009861A1 (de) * 2015-08-04 2017-02-09 Manz Ag Substratbearbeitungsvorrichtung und Beschichtungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH581904A5 (de) * 1974-08-29 1976-11-15 Centre Electron Horloger
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
US4446476A (en) * 1981-06-30 1984-05-01 International Business Machines Corporation Integrated circuit having a sublayer electrical contact and fabrication thereof
JPS594067A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS5957469A (ja) * 1982-09-28 1984-04-03 Fujitsu Ltd 半導体装置
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
JPS59231871A (ja) * 1983-06-14 1984-12-26 Nec Corp 半導体装置
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
US4710897A (en) * 1984-04-27 1987-12-01 Kabushiki Kaisha Toshiba Semiconductor memory device comprising six-transistor memory cells
JPS6146063A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置の製造方法
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
JP2741854B2 (ja) * 1986-06-18 1998-04-22 株式会社日立製作所 半導体集積回路装置
US4833094A (en) * 1986-10-17 1989-05-23 International Business Machines Corporation Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US4851257A (en) * 1987-03-13 1989-07-25 Harris Corporation Process for the fabrication of a vertical contact
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
US4905073A (en) * 1987-06-22 1990-02-27 At&T Bell Laboratories Integrated circuit with improved tub tie
JPH0623429B2 (ja) * 1988-07-28 1994-03-30 日電アネルバ株式会社 シリコン基板上にアルミニウムの平滑な薄膜を作製する方法とそれを用いた光学的反射鏡
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
PT95232B (pt) * 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
DE69026566T2 (de) * 1989-09-26 1996-11-14 Canon Kk Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride
US5057895A (en) * 1990-08-06 1991-10-15 Harris Corporation Trench conductor and crossunder architecture

Also Published As

Publication number Publication date
JPH0434922A (ja) 1992-02-05
EP0459773A3 (en) 1992-06-03
US5218232A (en) 1993-06-08
EP0459773B1 (de) 2001-04-04
EP0459773A2 (de) 1991-12-04
US5700719A (en) 1997-12-23
JP2895166B2 (ja) 1999-05-24
DE69132569D1 (de) 2001-05-10
ATE200365T1 (de) 2001-04-15

Similar Documents

Publication Publication Date Title
DE69132569T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69123175T2 (de) Verfahren zur Verdrahtung einer Halbleiterschaltung
DE69132730T2 (de) Halbleiteranordnung mit verbesserter Leitungsführung
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
EP0090318B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE112011100788B4 (de) Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE3750325T2 (de) Verfahren zum Herstellen eines Halbleiterbauelements.
DE69119115T2 (de) Verfahren zum Herstellen einer analogen integrierten Hochgeschwindigkeitsschaltung unter Verwendung von lokalen Leitungsverbindungen aus Silizid
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE69118031T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Ausrichtungsmarke
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
EP0163871B1 (de) Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden
DE69120153T2 (de) Verfahren zum Absenken von Material mit niedrigem Widerstand in einem Kontaktloch
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69125210T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE69112713T2 (de) Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee