DE69025101T2

DE69025101T2 - Schaltung zur elastischen Speicherung

Info

Publication number: DE69025101T2
Application number: DE69025101T
Authority: DE
Inventors: Yasuhiro Aso; Naoyuki Izawa; Satoshi Kakuma; Yoshihiro Uchida
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-18
Filing date: 1990-07-17
Publication date: 1996-07-11
Anticipated expiration: 2010-07-18
Also published as: EP0409168B1; EP0409168A2; CA2021348A1; JP2669697B2; JPH0349439A; DE69025101D1; US5444658A; EP0409168A3; CA2021348C

Description

Die vorliegende Erfindung betrifft eine Elastikspeicher- Speicherschaltung und insbesondere eine Elastikspeicher- Speicherschaltung, welche ein Signal erzeugt zum Anzeigen des Typs von Datenverschiebung, die stattfindet während eines Lesebetriebs, nämlich wie aufgeführt im Oberbegriff des Anspruches 1.
Solch eine Elastikspeicher-Speicherschaltung ist bekannt aus der US-A-3 867 579. Bei der bekannten Schaltung ist ein Paar von Datenspeichern vorgesehen für jede einkommende Multiplexleitung zu einem Zeitteilungsschalter, und aufeinanderfolgende Rahmen einkommender Daten werden alternierend eingeschrieben in die Speicher unter Benutzung eines wiedergewonnenen Leitungstimings. Die Daten werden alternierend ausgelesen von den Speichern, und ein Auslesen ist im allgemeinen phasenverschoben bezüglich des Schreibens in solch einer Weise, daß das Schreiben in einem Speicher simultan auftritt mit dem Auslesen von dem anderen. Das wiedergewonnene Leitungstiming, das benutzt wird zum Einschreiben in die Datenspeicher für eine vorgegebene Leitung, ist nicht synchronisiert mit dem Amttiming, das benutzt wird, um diese Speicher zu lesen, und demzufolge kann mehr oder weniger Information geschrieben werden in die Speicher als von ihnen ausgelesen wird. Um diesemproblem standzuhalten, wird eine Verschiebungssteuerschaltung benutzt zum vergleichen der Lese- und Schreibzyklen, und wenn der Lesezyklus effektiv abdriftet oder sich verschiebt zu einem vorbestimmten Ausmaß in irgendeiner Richtung relativ zum Schreibzyklus, arbeitet die Steuerschaltung am Lesezyklus, um einen Datenrahmen zu verwerfen oder um einen Datenrahmen doppelt zu lesen, und zwar abhängig von der relativen Richtung der Drift zwischen den Lese- und Schreibzyklen.
Die US-A-3 928 726 offenbart eine Wiederberahmungsschaltung mit gemeinsamer Steuerung und variabler Verschiebung. PCM- dekodierte digitale Datengruppen, die übertragen werden an ein Schaltamt, werden jeweils gespeichert, und zwar ein Rahmen zu einer Zeit, und dann ausgelesen vom Speicher in der Reihenfolge, daß eine Vielzahl digitaler Gruppen gemultiplext wird auf einen gemeinsamen Bus. Die offenbarte Wiederberahmungsschaltung benutzt eine gemeinsame Steuerschaltungseinrichtung zum Ausführen zur selben Rahmenzeit eines Wiederberahmungsbetriebs für irgendeinen und alle der gemultiplexten digitalen Datengruppen, welche aus dem Rahmen fallen. Ein Altdatenspeicher wird benutzt zum Speichern einer vorgegebenen Anzahl ausgewählter Datenbits jeder Gruppe, und zwar für zwei Rahmen zum Zwecke eines Rahmenvergleichs. Ein Wiederberahmungskomparator dient zum Vergleichen der Ausgabe von dem Altdatenspeicher für jede Gruppe mit neuen Daten, die zwei Rahmen später in der Zeit liegen. Ein Brauchbarkeitsspeicher wird benutzt zum Aufzeichnen für jede Gruppe, welche der verglichenen Datenbits Rahmenmusterverletzungen hatten. Ein Verschiebungsdekodierer bestimmt, wie viele digitale Verschiebungen, falls es welche gibt, gemacht werden sollten durch den Wiederberahmer, und zwar basierend auf dem vorliegenden Satz von Vergleichen und Durchtrittsbrauchbarkeiten, um zum nächsten Kandidaten für das Berahmungsbit eine Bewegung durchzuführen. Wenn einmal die Anzahl von Verschiebungen bestimmt ist, werden der Altdatenspeicher, der Brauchbarkeitsspeicher, und die Schreibadressenlogik des Speichers für empfangene Daten für die digitalen Gruppen, die außer Rahmen sind, verschoben um die vorbestimmte Anzahl digitaler Verschiebungen als Vorbereitung für den nächsten Satz von Datenbitvergleichen. Diese Operationen werden wiederholt, bis das Rahmenbit wieder eingefangen ist.
Im Bereich der Kommunikationen gibt es eine Tendenz, Signale in digitaler Form zu bearbeiten. Beispielsweise werden Analogsignale, wie z.B. Sprechsignale konvertiert in digitale Signale. Zum Übertragen digitaler Signale werden digitale Signale gemultiplext und/ oder konvertiert in Übertragungssignale mit Bitraten, die verschieden sind von denen der digitalen Signale. Die Übertragungssignale, die so erhalten werden, werden gesandt zu Empfangsvorrichtungen über die Übertragungswege. Auf der Empfangsseite werden Übertragungssignale gedemultiplext und/ oder konvertiert in digitale Signale mit den ursprünglichen Bitraten.
Herkömmlicherweise wird ein Elastikspeicher-Speicher benutzt zum Realisieren einer Nultiplex-Demultiplex-Prozedur oder einer Bitraten-Konversionsprozedur. Wie wohl bekannt ist, führt ein Elastikspeicher-Speicher den Schreibbetrieb und den Lesebetrieb simultan und synchron aus. Eingabedaten werden geschrieben in den Elastikspeicher-Speicher unter der Bitrate der Eingabedaten, während Daten davon unter einer erwünschten Bitrate ausgelesen werden.
Mit Bezug auf Figur 1 ist ein Übertragungssystem gezeigt, das eine Vielzahl von Datenübertragungsendgeräten (DT) 31, einen Datenendgerät-Kontroller (DTC) 32 und ein Netzwerk (NW) 33 enthält. Die Datenübertragungsendgeräte 31 sind jeweils versehen mit einer Vielzahl von übertragungsleitungen 30. Jedes der Datenübertragungs-Endgeräte 31 empfängt in asynchrcner Weise ein Datensignal (wie z.B. ein digitalisiertes Sprechsignal oder ein Informationssignal) in einem vorbestimmten Rahmenformat und konvertiert dasselbe in ein synchronisiertes Signal. Der Datenendgerät-Kontroller 32 empfängt die synchronisierten Signale, die ausgegben werden durch die Datenübertragungs-Endgeräte 31, und multiplext dieselben, um dadurch ein Übertragungssignal zu erzeugen. Das Netzwerk 33 empfängt das Übertragungssignal, das erzeugt und ausgegeben wird durch den Datenendgerätcontroller 32, und er sendet dasselbe an den Datenendgerätcontroller 32 durch eine Schreibprozedur. Der Datenendgerät-Kontroller 32 führt eine Prozedur aus zum Demultiplexen des empfangenen Übertragungssignals und sendet gedemultiplexte Signale an die Datenübertragungs-Endgeräte 31.
Jedes der Datenübertragungs-Endgeräte 31 konvertiert das asynchrone Eingabedatensignal in das digitalisierte Signal, das synchron ist mit einem Synchronisationssignal mit einer Bitrate, die geeignet ist zum Multiplexen. Zu diesem Zweck ist jedes der Datenübertragungs-Endgeräte 31 versehen mit einem Elastikspeicher-Speicher, in dem der Schreibbetrieb durchgeführt wird in separater Weise vom Lesebetrieb.
Figur 2 ist ein Diagramm zum Illustrieren eines herkömmlichen Elastikspeicher-Speichers. Der Elastikspeicher-Speicher, der in Figur 2 gezeigt ist, hat Adressen 00 - 0N, wobei N eine willkürliche Zahl ist. Der Schreibbetrieb und der Lesebetrieb werden in separater Weise ausgeführt in der ansteigenden Reihenfolge der Adressen. Nachdem die Adresse 0N prozessiert ist, wird die Adresse 00 prozessiert. Signale, die benutzt werden auf der Schreibseite des Elastikspeicher-Speichers sind ein Zeittakt 1, Eingabedaten "Schreibdaten> , ein Schreibdeaktivierungssignal und ein Schreibrücksetzsignal. Wenn das Schreibrücksetztsignal, das erzeugt und ausgegeben wird durch eine Schreibsteuerschaltung (nicht gezeigt), angelegt wird an den Elastikspeicher-Speicher, wird die Schrelbadresse eingestellt, die Adresse 00 zu sein. Signale, die benutzt werden auf der Leseseite des Elastikspeichers, sind ein Zeittakt 2, Ausgabedaten (Lesedaten), ein Lesedeaktivierungssignal, ein Leserücksetzsignal, und ein Phasenvergleichssignal (imweiteren einfach als ein PCO- Signal bezeichnet). Das Leserücksetzsignal wird erzeugt und ausgegeben durch eine Lesesteuerschaltung, (nicht gezeigt) Wenn das Leserücksetzsignal angelegt wird an den Elastikspeicher-Speicher, wird die Leseadresse eingestellt auf die Adresse 00.
Der Elastikspeicher-Speicher erkennt, daß Auslesedaten korrekt sind während der Zeit, wenn Daten sukzessivermaßen ausgelesen werden von einem Speicherbereich, der spezifiziert ist durch eine Adresse, an die das Einschreiben von Eingabedaten bereits vervollständigt worden ist. Wenn die Bitrate des Lesebetriebs größer ist als die des Schreibbetriebs, gibt es eine Möglichkeit, daß Daten bezüglich einer Adresse für die das Schreiben von neuen (nächsten) Eingabedaten noch nicht ausgeführt worden ist, ausgelesen wird von einem Speicherbereich, der durch die obige Adresse spezifiziert ist. Mit anderen Worten werden dieselben Daten zweimal ausgelesen vom selben Speicherbereich. Wenn andererseits die Bitrate des Lesebetriebs geringer ist als die des Schreibbetriebs, gibt es eine Möglichkeit, daß, bevor Daten ausgelesen werden von einem Speicherbereich, neue Eingabedaten eingeschrieben werden in den obigen Speicherbereich. In diesem Fall werden die obigen Daten, die noch nicht ausgelesen worden sind, verloren. Das oben erwähnte Wiederlesen von Daten und ein Mangel von Daten ist definiert als eine Verschiebung von Daten oder eine Datenverschiebung.
Ein Phasenkomparator, der eingebaut ist in den Elastikspeicher-Speicher, vergleicht die Phase des Schreibrücksetzsignals und die Phase des Leserücksetzsignals und bestimmt, ob oder ob nicht die Phasendifferenz so klein ist, daß es eine Möglichkeit gibt, daß das Verschieben von Daten auftritt. Wenn das Bestimmungsresultat bekräftigend ist, erzeugt der Elastikspeicher-Speicher das PCO-Signal.
Figur 3 ist ein Wellenformdiagramm zum Illustrieren, wie das PCO-Signal zu erzeugen ist. In Figur 3 hat jedes der Zeittaktsignale 1 und 2 eine identische Bitrate der Einfachheit halber. Bezüglich des Schreibrücksetztsignals bilden (n-1) Bits des Leserücksetzsignals vor dem Schreibrücksetzsignal und (n+1) Bits davon nach demselben einen Alarmbereich. Falls das Leserücksetzsignal innerhalb des Alarmbereichs auftritt, wird das PCO-Signal (auch PCO- Alarm genannt) erzeugt. Die Zahl n ist eingestellt im Phasenkomparator, der in dem Elastikspeicher-Speicher vorgesehen ist. Beispielsweise ist n = 2, 4, 8 oder 16. Für n = 2 bildet ein Bit des Leserücksetzsignals vor dem Schreibrücksetzsignal und 3 Bits davon nach demselben den Alarmbereich
Das PCO-Signal wird gesandt an ein Bestimmungsungsendgerät zusammen mit Auslesedaten. Das Bestimmungsendgerät kann das Auftreten der Verschiebung der Daten aus den PCO-Signal anerkennen. Jedoch kann das Bestimmungsendgerät nicht die Ursache des Auftretens der Datenverschiebung aus dem PCO- Signal verstehen. D.h. das Bestimmungsendgerät kann nicht aus dem PCO-Signal verstehen, ob das Auftreten der Datenverschiebung vom Wiederlesen der Daten oder vom Mangel der Daten herrührt.
Allgemeine Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Elastikspeicherschaltung zu schaffen, bei dem die oben erwähnten Nachteile eliminiert sind.
Eine spezifischere Aufgabe der vorliegenden Erfindung ist es, eine Elastikspeicher-Speicherschaltung zu schaffen, die ein Signal erzeugt zum Anzeigen der Ursache des Auftretens einer Datenverschiebung.
Die oben erwähnten Aufgaben der vorliegenden Erfindung werden gelöst durch eine Elastikspeicher-Speicherschaltung nach dem unabhängigen Anspruch 1.
Bevorzugte Ausführungsformen sind in den abhängigen Anspruchen aufgeführt.
Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden klarer erscheinen aus der folgenden detaillierten Beschreibung in Zusammenhang mit der begleitenden Zeichnung.
Die Figuren zeigen im einzelnen:
Figur 1 ein Datenübertragungssystem, auf das ein Elastikspeicher-Speicher angewendet ist;
Figur 2 ein Diagramm zum Zeigen eines herkömmlichen Elastikspeicher-Speichers;
Figur 3 ein Wellenformdiagramm zum Illustrieren, wie ein PCO- Signal erzeugt wird;
Figur 4 ein Blockdiagramm einer Elastikspeicherspeicherschaltung nach der vorliegenden Erfindung;
Figur 5 ein Blockdiagramm einer Elastikspeicher- Speicherschaltung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
Figuren 6, 7A, 7B, 8 und 9 Diagramme zum Illustrieren einer detaillierteren Konfiguration der Struktur, die in Figur 4 und 5 gezeigt ist.
Eine Beschreibung wird jetzt gegeben werden von einer Grundkonfiguration der Elastikspeicher-Speicherschaltung gemäß der vorliegenden Erfindung, und zwar mit Bezug auf Figur 4. Die Elastikspeicher-Speicherschaltung, die in Figur 4 gezeigt ist, besteht aus Elastikspeicher-Speichern 10 und 11, sowie einem Lesekontroller 12, der an die Elastikspeicher-Speicher 10 und 11 gekoppelt ist. Der Lesekontroller 12 besteht aus einem Verschiebungssignalgenerator 13, einem Selektor 14 und einem Selektor-Kontroller 15. Das durch die Schreibsteuerschaltung (nicht gezeigt) erzeugte Schreibrücksetzsignal wird eingegeben an die Elastikspeicher-Speicher 10 und 11 und den Verschiebungssignalgenerator 13. Das Leserücksetzsignal, das innerhalb des Lesekontrollers 12 erzeugt wird, wird angelegt an den Verschiebesignalgenerator 13 und die Elastikspeicher- Speicher 10 und 11.
Eingabedaten werden alternierend eingeschrieben in die Elastikspeicher-Speicher 10 und 11 für einen Rahmen. Ein Rahmen ist eine Einheit von gemultiplexten Daten. Die Eingabedaten werden alternierend eingeschrieben in die Elastikspeicher-Speicher 10 und 11 und einer Bitrate der Eingabedaten, und zwar ausgehend von der Startadresse (00) der Elastikspeicher-Speicher 10 und 11. Unter der Steuerung des Lesekontrollers 12 werden Daten simultan ausgelesen von den Elastikspeicher-Speichern 10 und 11 unter einer Bitrate, die einer Verarbeitungsgeschwindigkeit eines Bestimmungsendgeräts oder einer nächststufigen Vorrichtung entspricht.
Daten 1 und 2, die jeweils ausgelesen werden von den Elastikspeicher-Speichern 10 und 11 zur selben Zeit, werden gesendet an den Selektor 14 des Lesekontrollers 12. In Übereinstimmung mit einem Auswahlsignal, das erzeugt und ausgegeben wird durch den Selektorkontroller 15, wählt der Selektor 14 entweder Daten 1 von den Elastikspeicher-Speicher 10 oder Daten 2 von dem Elastikspeicher-Speicher 11. Der Selektor-Kontroller 15 erzeugt das Auswahlsignal von dem Leserücksetzsignal, sowie das PCO-Signal, das zugeführt wird einem der Elastikspeicher-Speicher 10 und 11. Durch den Selektor 14 ausgweählte Daten werden als Ausgabedaten gesendet an das Bestimmungsendgerät oder die nächststufige Vorrichtung.
Der Verschiebungssignalgenerator 13 empfängt das PCO-Signal, das Schreibrücksetzsignal und das Leserücksetzsignal, und bestimmt, welche der Schreiboperation und Leseoperation voran gehet aufgrund des Schreibrücksetzsignals und des Leserücksetzsignals, wenn das PCO-Signal ermpfangen wird. Wenn bestimmt wird, daß das Leserücksetzsignal dem Schreibrücksetzsignal voran geht, erzeugt der Sverschiebungssignalgenerator ein Signal 131 (SLIP+). Wenn andererseits bestimmt wird, daß das Schreibrücksetzsignal dem Leserücksetzsignal voran geht, erzeugt der Verschiebungssignalgenerator 13 ein Signal 132 (SLIP-). Das Verschiebungssignal 131 und 132 wird gesandt an das Bestimmungsendgerät oder die Schaltung der nächsten Stufe zusammen mit den Ausgabedaten. Wenn das Verschiebungssignal 131 erzeugt wird, die Schaltung der nächsten Stufe schließen, daß die empfangenen Ausgabedaten unnötig sind.
Eine Beschreibung wird jetzt gegeben werden von einer detaillierteren Konfiguration der Elastikspeicher- Speicherschaltung, die in Figur 4 gezeigt ist, und zwar mit Bezug auf Figur 5. In Figur 5 sind die Teile, welche die gleichen sind wie die in Figur 4 gezeigten, mit demselben Bezugszeichen versehen. Mit Bezug auf Figur 5 bilden eine PcO-Prüfschaltung 22, ein Detektor 23, eine PCO- Verschiebungsbedingungsschaltung 24, eine Verschiebungssignal-Erzeugungsschaltung 25 und eine Auslesedaten-Auswahlschaltung 26 den Lesekontroller 12, der in Figur 4 gezeigt ist.
Der Verschiebesignalgenerator 13 entspricht der PCO- Prüfschaltung 22, dem Detektor 23, der PCO- Verschiebungsbedingungsschaltung 22 und dem Verschiebungssignalgenerator 25. Der Selektor 14 entspricht der Auslesedaten-Auswahlschaltung 26. Der Selektorkontroller 15 entspricht der PCO-Prüfschaltung 22.
Eingabedaten, wie z.B. Sprechdaten werden alternierend eingeschrieben in die Elastikspeicher-Speicher 10 und 11 für jeden Rahmen. Wenn Sprechdaten 24 Linien betragen und ein Zeitschlitz aus 8 Bits besteht, besteht ein Rahmen aus 192 Bits (= 24 x 8 Bits). Während des Schreibbetriebs werden Eingabedaten geschrieben für alle 8 Bits (entsprechend einem Zeitschlitz) in einen Speicherbereich von entweder dem Elastikspeicher-Speicher 10 oder 11 synchron mit dem Zeittakt 1. Wenn das Schreiben der Eingabedaten, betragend einen Rahmen, der vervollständigt ist, wird der weitere Elastikspeicher-Speicher ausgewählt durch einen herkömmlichen Schreibkontroller 18. Während der Zeit, wenn das Schreibdeaktivierungssignal angelegt ist an die Elastikspeicher 10 oder 11, wird das Schreiben von Eingabedaten deaktiviert.
Daten werden ausgelesen von den Elastikspeicher-Speichern 10 und 11 synchron mit dem Zeittakt 2 zur selben Zeit. Die Auslesedaten von den Elastikspeicher-Speichern 10 und 11 werden gesandt an die Lesedaten-Auswahlschaltung 26, welche die Daten, die von einem der Elastikspeicher-Speicher 10 und 11 gesandt werden, auswählt.
Jeder der Elastikspeicher-Speicher 10 und 11 hat einen Phasenkomparator (nicht gezeigt), der die Phase des Schreibrücksetztsignals mit der Phase des Leserücksetzsignals vergleicht. Wie zuvor beschrieben mit Bezug auf Figur 3, erzeugt, wenn die Phasendifferenz zu dem Schreibrücksetzsignal und dem Leserücksetzsignal innerhalb eines vorbestimmten Bereichs ist, der Phasenkomparator das PCO-Signal. Eines der PCO-Signale, das erzeugt und ausgegeben wird durch die Elastikspeicher-Speicher 10 und 11, wird eingegeben an PCO-Prüfschaltung 22. In Figur 5 wird das PCO- Signal, das erzeugt und ausgegeben wird durch den Elastikspeicher-Speicher 10, auch benutzt.
Die PCO-Prüfschaltung 22, die beispielsweise aus einem Flip- Flop gebildet ist, wird versorgt mit einer Rahmenbedingung, die ein Timing anzeigt entsprechend einer Grenze von zwei aufeinanderfolgenden Rahmen. Die PCO-Prüfschaltung 22 bestimmt für jeden Rahmen, ob oder ob nicht das PCO-Signal innerhalt eines Rahmens erzeugt wird. Wenn das Resultat bekräftigend ist, d.h. wenn die PCO-Prüfschaltung 22 das PCO- Signal empfängt, erzeugt die PCO-Prüfschaltung ein Ausgabesignal, das eingegeben wird an die PCO- Verschiebungsbedingungsschaltung 24 und die Lesedaten- Auswahischaltung 26.
Der Detektor 23 ist beispielsweise aus einem Flip-Flop gebildet, und er bestimmt, welches Schreibrücksetzsignal anderen vorangeht. Der Detektor 23 wird eingestellt durch das Leserücksetzsignal und zurückgesetzt durch das Schreibrücksetzsignal. Ein Setzsignal, das erzeugt wird, wenn der Detektor 23 gesetzt wird, und ein Rücksetzsignal, das erzeugt wird, wenn der Detektor 23 zurückgesetzt wird, wird gesendet an den Verschiebesignalgenerator 25.
Die PCO-Verschiebungsbedingungsschaltung 24 erzeugt ein Antriebssignal beim Empfangen des Ausgabesignals von der PCO- Prüfschaltung 22. Der Verschiebungsignalgenerator 25 wird angetrieben durch das Antriebssignal, das erzeugt und ausgegeben wird durch die PCO-Verschiebungsbestimmungsschaltung 24. Beim Empfangen des Einstellsignals, das anzeigt, das das Leserücksetzsignal dem Schreibrücksetzsignal vorangeht, erzeugt der Verschiebungssignalgenerator 25 ein erstes Verschiebungssignal SLIP+. Andererseits erzeugt der Verschiebesignalgenerator 25 ein zweites Verschiebungssignal SLIP- beim Empfangen des Rücksetzsignals, das anzeigt, daß das Schreibrücksetzsignal dem Leserücksetzsignal vorangeht. Das Verschiebungssignal SLIP+ zeigt an, daß dieselben Daten, die einen Rahmen betragen, wieder ausgelesen werden. Das Verschiebungssignal SLIP- zeigt an, daß Daten, die einen Rahmen betragen, verloren sind.
Die Lesedaten-Auswahlschaltung 26 wählt entweder Daten ausgelesen von dem Elastikspeicher-Speicher 10 aus, oder Daten von dem Elastikspeicher-Speicher 11. Normalerweise werden die Bilddaten alternierend ausgewählt. Beim Empfangen des Ausgabesignals von der PCO-Prüfschaltung 22 jedoch arbeitet die Lesedaten-auswahlschaltung 26 folgendermaßen. Wenn die Lesedaten-Auswahlschaltung 26 das Ausgabesignal von der PcO-Prüfschaltung 22 empfängt (beispielsweise ändert sich der Ausgabepegel der PCO-Prüfschaltung 22 von "1" auf "0"), wählt die Lesedaten-Auswahlschaltung 26 die unmittelbar vorhergehenden Daten (welche ausgelesen werden von dem weiteren Elastikspeicher-Speicher), so daß dieselben Daten, die einen Rahmen betragen, zweimal ausgegeben werden.
Figur 6 ist ein Schaltungsdiagramm des Verschiebungssignalgenerators 13 des Lesekontrollers 12, der in Figur 4 gezeigt ist. Der Verschiebungssignalgenerator 13 in Figur 6 besteht aus D-Typ-Flip-Flops 41 bis 49, einem JK- Typ-Flip-Flop 50, einem RS-Typ-Flip-Flop 51, einem Zähler 52, UND-Gattern 53 und 54, NAND-Gattern 55 - 57 und einem NOR- Gatter 58. Ein Timinggenerator 59 ist in dem Lesekontroller 12 vorgesehen.
Figuren 7A und 7B illustrieren jeweils den Betrieb des Verschiebesignalgenerators 13, der in Figur 6 gezeigt ist.
Figur 7A illustriert den Betrieb des Verschiebesignalgenerators 13, wenn das Verschiebungssignal SLIP+ erzeugt wird, und Figur 7B illustriert den Betrieb davon, wenn das Verschiebungssignal SLIP- erzeugt wird.
Mit Bezug auf Figur 6 wird das PCO-Signal, das zugeführt wird von dem Elastikspeicher-Speicher 10 (Figur 4), eingegeben an den Anschluß D des Flip-Flop 41. Das Leserücksetzsignal, das erzeugt wird durch den Timinggenerator 59, wird eingegeben an den Anschluß D des Flip-Flop 42. Das durch den Schreibkontroller 18 (Figur 5) erzeugte Schreibrücksetzsignal wird angelegt an den Anschluß D des Flip-Flop 43. Die Flip- Flops 41 - 43 arbeiten synchron mit einem Zeittaktsignal CLKP, das durch den Timing-Generator 59 erzeugt wird. Ein Ausgabesignal, das gezogen wird von dem Anschluß Q des Flip- Flop 41, wird gesendet an das UND-Gatter 53. Ein Ausgabesignal von dem Anschluß Q des Flip-Flop 42 wird gesendet an die Zeittaktanschlüsse CK des Flip-Flops 44, 45 und 50. Ein Ausgabesignal von dem Anschluß xQ (Q< quer> ) des Flip-Flop 42 wird invertiert und eingegeben an das UND-Gatter 54. Ein Ausgabesignal von dem Anschluß Q des Flip-Flop 43 wird angelegt an den Rücksetzanschluß R des Flip-Flop 51. Der Anschluß J des Flip-Flop 50 ist auf Masse gelegt, und der Löschanschluß CL davon wird versorgt mit einem Rücksetzsignal RST, das durch den Timinggenerator 59 erzeugt wird.
Ein Ausgabesignal von dem Anschluß Q des Flip-Flop 50 wird eingegeben an den D-Anschluß des Flip-Flop 44 und das UND- Gatter 54. Der Ausgabeanschluß des UND-Gatters 53 ist verbunden mit dem K-Anschluß des Flip-Flop 50. Der Ausgabeanschluß des UND-Gatters 54 ist verbunden mit einem Datenanschluß SD des Zählers 52. Ein Ausgabesignal, das gezogen wird von einem Anschluß QD des Timing-Kontroller 52, wird gesendet an den Setzanschluß 5 des Flip-Flop 51. Das Rücksetzsignal RST, das erzeugt wird durch den Timinggenerator 52, wird angelegt an den Löschanschluß CL des Flip-Flop 51. Der Anschluß Z des Flip-Flop 51 ist verbunden mit dem NAND-Gatter 56, und der Anschluß xQ davon ist verbunden mit dem NAND-Gatter 57.
Der Anschluß Q der Flip-Flop 44 ist verbunden mit dem NAND- Gatter 55 und dem Anschluß D des Flip-Flop 45. Der Anschluß Q des Flip-Flop 45 ist verbunden mit dem NAND-Gatter 55. Ein Ausgbesignal des NAND-Gatters 55 wird gesendet an den Anschluß D des Flip-Flop 46 und das NOR-Gatter 58. Der Anschluß Q der Flip-Flop 46 ist verbunden mit dem Anschluß D des Flip-Flop 47. Ein Ausgabesignal am Anschluß xQ des Flip- Flop 47 ist verbunden mit dem NOR-Gatter 58. Ein Zeittaktsignal CLKN, das durch den Timing-Generator 59 erzeugt wird und das eine invertierte Version des Zeittaktsignals CLPK (Figur 7A) ist, wird angelegt an den Zeittaktanschluß CK des Flip-Flop 46. Der Zeittaktanschluß CK des Flip-Flips 47 wird versorgt mit dem Zeittaktsignal CLPK. Ein Ausgabeanschluß des NOR-Gatters 58 wird gesendet an die NAND-Gatter 56 und 57. Der Ausgabeanschluß des NAND-Gatters 56 ist verbunden mit dem Anschluß D des Flip-Flop 48. Der Ausgabeanschluß des NAND-Gatters 57 ist verbunden mit dem Anschluß D des Flip-Flop 49. Die Flip-Flop 48 und 49 arbeiten Synchron mit dem Zeittaktsignal CLKN. Das Verschiebungssignal SLIP+ wird ausgegeben von dem Anschluß xQ des Flip-Flop 48, und das Verschiebungssignal SLIP- wird ausgegeben von dem Anschlußsignal xQ des Flip-Flop 49.
Die PCO-Prüfschaltung 22, die in Figur 5 gezeigt ist, entspricht den Flip-Flops 41 und 50 und dem UND-Gatter 53. Die PCO-Verschiebungsbedingungsschaltung 24 entspricht den Flip-Flops 44 - 47 und dem NOR-Gatter 58. Der Detektor 23 entspricht den Flips-Flops 42, 43 und 51 und dem Zähler 52. Der Verschiebungssignalgenerator 25 entspricht den NAND- Gattern 56 und 57 und den Flip-Flops 48, 49.
Wenn das Leserücksetzsignal dem Schreibrücksetzsignal vorangeht, arbeitet der Verschiebungssignalgenerator 13, wie in Figur 7A gezeigt. Es wird bemerkt werden, daß "A" - "K" von Figur 7A die Wellenformen der Signale, die an den Knoten "A" - "K", wie in Figur 6 gezeigt, erhalten werden. Wenn das Schreibrücksetzsignal dem Leserücksetzsignal vorangeht, arbeitet der Verschiebungssignalgenerator, der in Figur 6 gezeigt ist, wie in Figur 7B angezeigt.
Figur 8 ist ein Schaltungsdiagramm des Selektors 14 und des Selektor-Kontrollers 15, wie gezeigt in Figur 4. Die Schaltung, die in Figur 8 gezeigt ist, entspricht ebenfalls der Auslesedaten-Auswahlschaltung 26, die in Figur 5 gezeigt ist. Der Selektor 14 und der Selektor-Kontroller 15 oder die Auslesedaten-Auswahlschaltung 26 besteht aus D-Typ-Flip-Flop 61 bis 66, einem Zähler 67, Halteschaltungen 68 und 69 UND- Gattern 70 und 71 und einem NOR-Gatter 72. Der Anschluß D des Flip-Floo 61 ist verbunden mit dem Ausgabeanschluß des UND- Gatters 53, das in Figur 6 gezeigt ist. Der Anschluß xQ des Flip-Flop 61 ist verbunden mit dem Zähler 67. Ein Anschluß QD des Zählers 67 ist verbunden mit dem Anschluß D des Flip-Flop 62, dessen Anschluß Q verbunden ist mit dem Anschluß D des Flip-Flop 62. Auslesedaten 1 und 2, die jeweils zugeführt werden von dem Elastikspeicher-Speichern 10 und 11 (Figur 4), werden angelegt an die Datenanschlüsse DA und Db der Halteschaltung 68. Ausgabeanschlüsse QA und QB der Halteschaltung 68 sind verbunden mit Datenanschlüssen DA und DB der Halteschaltung 69. Ausgabeanschluß QA und QB der Halteschaltung 69 sind verbunden mit UND-Gattern 70 bzw. 71. Die Anschlüsse Q und xQ des Flip-Flop 63 sind verbunden mit dem UND-Gattern 70 und 71. Die Ausgabeanschlüsse UND-Gatter 70 und 71 sind verbunden mit dem NOR-Gatter 72. Der Ausgabeanschluß des NOR-Gatters 72 ist verbunden mit dem Anschluß D des Flip-Flop 64. Der Anschluß xQ des Flip-Flop 64 ist verbunden mit dem Anschluß D des Flip-Flop 65, dessen Anschluß Q verbunden ist mit dem Anschluß D des Flip-Flop 66. Die ausgewählten Auslesedaten werden gezogen von dem Anschluß Q des Flip-Flop 66. Die Flip-Flops 61 und 64 - 66 und die Halteschaltung 68 arbeiten synchron mit dem Zeittaktsignal CLKN. Die Flip-Flops 62 und 63 und die Halteschaltung 69 operieren synchron mit dem Zeittaktsignal CLPK.
Die in Figur 8 gezeigte Schaltung arbeitet, wie in Figur 9 gezeigt. "A" - "D" und "Z" von Figur 9 zeigen Wellenformen der Signale, die erhalten werden an den Knoten "A" - "D" und "Z" von Fiugr 8.
Wenn zu übertragende Daten Sprechdaten sind, kann ein Bestimmungsendgerät Daten zusammen benutzen mit dem Verschiebungssignal, wie es ist. Das kommt daher, weil sogar falls Sprechdaten einen kleinen Fehler haben, solch ein Fehler nicht auftritt in einem Analogsignal, das durch die Sprechdaten reproduziert wird. Wenn andererseits Daten, die zu übertragen sind, Steuerdaten sind, ist jedes Bit der Daten sehr wichtig und muß korrekt übertragen werden. Falls in diesem Fall das Verschiebungssignal SLIP- erzeugt wird, gibt das Bestimmungsendgerät nicht die zusammen mit dem Verschiebungssignal SLIP- übertragenen Daten ein.
Die vorliegende Erfindung ist nicht beschränkt auf die speziell geschriebenen Ausführungsformen, und zahlreiche Variationen und Modifikationen können ausgeführt werden ohne vom Umfang der vorliegenden Erfindung abzuweichen.
Bezeugszeichen in den Patentansprüchen dienen dem besseren Verständnis und sollen den Schutzumfang nicht beschränken.

Claims

1. Elastikspeicher-Speicherschaltung, welche beinhaltet:

einen ersten Elastikspeicher-Speicher (10); und

einen zweiten Elastikspeicher-Speicher (11), wobei Eingabedaten alternierend eingeschrieben werden in die ersten und zweiten Elastikspeicher-Speicher (10, 11), wobei die Eingabedaten zur selben Zeit ausgelesen werden von den ersten und zweiten Elastikspeicher-Speichern (10, 11), wobei jeder der ersten und zweiten Elastikspeicher-Speicher (10, 11) ein Phasenvergleichsignal (PCO) erzeugt, wenn eine Phasendifferenz zwischen einem Schreibzeitpunkt und einem Lesezeitpunkt innerhalb eines vorbestimmten Phasenbereiches liegt, wobei die Eingabedaten eingeschrieben werden in und ausgelesen werden von den ersten und zweiten Elastikspeicher- Speichern (10, 11) beim Schreibzeitpunkt und Lesezeitpunkt;

eine Verschiebungssignal-Erzeugungseinrichtung (13) zum Erzeugen eines Verschiebungssignals (SLIP+, SLIP-) zum Anzeigen einer Verschiebung der Lese- und Schreibzeitpunkte; und

eine Auswahleinrichtung (14, 15), die verbunden ist mit den ersten und zweiten Elastikspeicher-Speichern (10, 11), zum Auswählen, entweder der Eingabedaten, die ausgelesen werden von dem ersten Elastikspeicher-Speicher (10) oder der Eingabedaten, die ausgelesen werden von dem zweiten Elastikspeicher-Speicher (11);

dadurch gekennzeichnet, daß

die Verschiebungssignal-Erzeugungseinrichtung (13) mit einem der ersten und zweiten Elastikspeicher-Speichern verbunden ist zum Erzeugen des Verschiebungssignals (SLIP+, SLIP-) auf der Basis des Schreibrücksetzzeitpunktes, zu dem die ersten und zweiten Elastikspeicher-Speicher zurückgesetzt werden, eines Leserücksetzzeitpunktes, zu dem die ersten und zweiten Elastikspeicher-Speicher zurückgesetzt werden und eines Phasenvergleichsignals,

wobei das Verschiebungssignal anzeigt, welcher vom Schreibrücksetzzeitpunkt und Leserücksetzzeitpunkt dem anderen vorangeht; und

wobei das Verschiebungssignal transferiert wird an ein entferntes Endgerät zusammen mit den Daten, die durch die Auswahleinrichtung (14, 15) ausgewählt sind.

2. Elastikspeicher-Speicherschaltung nach Anschluß 1, dadurch gekennzeichnet, daß

die Verschiebungssignal-Erzeugungseinrichtung (13) eine Einrichtung umfaßt zum Erzeugen eines ersten Verschiebungssignals (SLIP+) und eines zweiten Verschiebungssignals (SLIP-), welche dem Verschiebungssignal entsprechen;

das erste Verschiebungssignal anzeigt, das der Leserücksetzzeitpunkt dem Schreibrücksetzzeitpunkt vorangeht; und

das zweite Verschiebungssignal anzeigt, das der Schreibrücksetzzeitpunkt dem Leserücksetzzeitpunkt vorangeht.

3. Elastikspeiche-Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Verschiebungssignal ein erstes Verschiebungssignal (SLIP+) beinhaltet, das anzeigt, daß identische Daten ausgegeben werden von der Auswahleinrichtung (13) in zweifacher Weise, und ein zweites Verschiebungsignal (SLIP-), das anzeigt, daß ein Teil der Eingabedaten verloren ist.

4. Elastikspeicher-Speicherschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswahleinrichtung (14, 15) umfaßt:

einen Selektor (14), der entweder die Eingabedaten, die ausgelesen werden von dem ersten Elastikspeicher-Speicher (10), oder die Eingabedaten, die ausgelesen werden von dem zeiten Elastikspeicher-Speicher (11) in Übereinstimmung mit einem Auswahlsignal; und

eine Selektor-Steuereinrichtung (15), die verbunden ist mit dem Selektor und dem einen der ersten und zweiten Elastikspeicher-Speicher (10, 11), zum Erzeugen eines Auswahlsignals von dem Phasenvergleichssignal, das erzeugt wird und ausgegeben wird durch den einen der ersten und zweiten Elastikspeicher-Speicher (10, 11).

5. Elastikspeicher-Speicherschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Selektor-Speichereinrichtung (15) das Auswahlsignal erzeugt, das den Selektor (14) instruiert, identische Daten zweimal auszugeben.

6. Elastikspeicher-Speicherschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verschiebungssignal- Erzeugungseinrichtung (13) einen Setz-Rücksetz-Flip-Flop (23) mit einem Setzanschluß zum Empfangen eines Leserücksetzsignals, definierend den Leserücksetzzeitpunkt, und einen Rücksetzanschluß zum Empfangen eines Schreibrücksetzsignals, definierend das Schreibrücksetzsignal umfaßt.

7. Elastikspeicher-Speicherschaltung nach einem der Ansprüche 1 - 6, dadurch gekennzeichnet, daß die Eingabedaten alternierend eingeschrieben werden in dem ersten und zweiten Elastikspeicher-Speicher (10, 11) für jeden vorbestimmten Rahmen mit einer vorbestimmten Datenlänge.

8. Elastikspeicher-Speicherschaltung nach Anspruch 7, dadurch gekennzeichnet, daß jeder der ersten und zweiten der Elastikspeicher-Speicher (10, 11) das Phasenvergleichssignal für jeden vorbestimmten Rahmen erzeugt.

9. Elastikspeicher-Speicherschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Verschiebungssignal- Erzeugungseinrichtung (13) das Verschiebungssignal erzeugt, wenn einer der ersten und zweiten Elastikspeicher-Speicher (10, 11) das Phasenvergleichsignal erzeugt.

10. Elastikspeicher-Speicherschaltung nach einem der Ansprüche 1 - 9, dadurch gekennzeichnet, daß die Eingabedaten ausgelesen werden von dem ersten und zweiten Elastikspeicher- Speicher (10, 11) unter einer Betragungsbitrate, unter der das Eingeben von Daten auf einer übertragungsleitung ausgeführt wird.

11. Elastikspeicher-Speicherschaltung nach einem der Ansprüche 1 - 10, dadurch gekennzeichnet, daß der vorbestimmte Phasenbereich (n-1) Bits vor dem Schreibrücksetzzeitpunkt und (n+l) Bits nach dem Schreibrücksetzzeitpunkt hat, und n eine willkürliche Zahl ist.