DE69014454T2

DE69014454T2 - Hochspannungs-Halbleiteranordnung und Verfahren zur Herstellung.

Info

Publication number: DE69014454T2
Application number: DE69014454T
Authority: DE
Inventors: Georges Charitat; Denis Jaume; Lavigne Andre Peyre
Original assignee: Motorola Semiconducteurs SA
Current assignee: Semiconductor Components Industries LLC
Priority date: 1989-07-21
Filing date: 1990-05-25
Publication date: 1995-06-22
Anticipated expiration: 2010-05-26
Also published as: JPH0358429A; EP0408868B1; CA2021671C; EP0408868A2; JP2580850B2; ES2064524T3; DE69014454D1; US5060047A; FR2650122B1; KR940002768B1; KR910003829A; EP0408868A3; CA2021671A1; MY105940A; FR2650122A1

Description

Diese Erfindung betrifft Hochspannungs-Leistungs-Halbleiterbauelemente, wie z.B. Leistungstransistoren, sowie ein Verfahren zur Herstellung solcher Bauelemente. Im besonderen betrifft diese Erfindung ein Verfahren, das die Widerstands-Feldplatten-Halbleitertechnologie verwendet.
Bei Leistungs-Halbleiterbauelementen, wie z.B. Leistungstransistoren, wird es im Idealfall erwünscht, daß die Bauelemente bei hohen Spannungen arbeiten können, die dicht an der theoretischen Durchbruchspannung des Halbleiters liegen. Es ist jedoch unvermeidlich, daß während des Herstellungsprozesses Defekte in dem Halbleiter hervorgerufen werden, die die Eigenschaften des Halbleiters (z.B. Trägerlebensdauer, Rekombinationsgeschwindigkeit, Mobilität usw.) und die resultierenden Eigenschaften des Baulelementes beeinflussen werden. Als Folge ist die gemessene Spannung, bei der ein Durchbruch eintritt, bedeutend kleiner als die theoretische Durchbruchspannung. Die Betriebsspannung solcher Bauelemente ist daher begrenzt, was für Leistungsbauelemente wichtig sein kann, die bei einigen Anwendungen bei Spannungen von bis zu 800-900 Volt arbeiten müssen.
Silizium ist der am meisten verwendete Halbleiter, daher fährt die Beschreibung zur Bequemlichkeit der Erklärung mit Silizium als einem exemplarischen Halbleitermaterial fort.
Eine Anzahl von Verfahren sind entwickelt worden, um die gemessenen Durchbruchbspannungsfähigkeiten von Leistungsbauelementen, die Planartechnik verwenden, zu erhöhen. Eines dieser Verfahren umfaßt die Bearbeitung eines Bauelementes mit einen Schutzring: das ist eine Hilfselektrode. Ein derartiger Prozeß ist in der Technik bekannt. In einem NPN-Transistor wird z.B. während eines P+ Diffusionsschrittes ein P+ Schutzring erzeugt und so positioniert, daß ein gut definierter Abstand zwischen ihm und der Kollektorelektrode des NPN-Transistors besteht. Der Schutzring vermindert das elektrische Feld am Kollektor-Basis-Übergang und erhöht dadurch die Spannungstauglichkeit des Bauelementes. Bauelemente, die nach diesem Verfahren hergestellt werden, besitzen jedoch maximale Betriebsspannungen, die typischerweise etwa 70% der theoretischen Durchbruchspannung betragen.
Ein anderes bekanntes Verfahren, das die Spannungstauglichkeit von Leistungsbauelementen durch Verwenden von Schutzringen erhöht, benötigt einen zusätzlichen Basis-Treibbearbeitungsschritt bei einer sehr hohen Temperatur, z.B. über 1200ºC. Dieses Verfahren benötigt jedoch zwei zusätzliche Prozeßschritte und einen Temperaturbereich, der Kristalldefekte und eine Veränderung in der Minoritätsträger- Lebensdauer einbringt.
Alle Verfahren, die Schutzringe verwenden, besitzen einen Nachteil deshalb, weil jeder Schutzring die Größe des Plättchens um bis zu 10% bis 15% erhöht. Außerdem können Probleme entstehen, wenn der Schutzring bearbeitet wird, da es äußerst wichtig ist, daß der Abstand zwischen dem Kollektor-Basis-Übergang und dem Schutzring klar definiert ist, damit das elektrische Feld ausreichend vermindert werden kann. Ein weiterer Nachteil bei diesem Verfahren ist, daß die gemessene Spannung, bei der ein Durchbruch eintritt, immer noch kleiner als die theoretische Durchbruchspannung ist.
Ein anderes Verfahren, das das Problem der Erhöhung der Spannungstauglichkeit von Hochspannungs-Leistungsbauelementen anspricht, erfordert die Verwendung einer Feldplatte. In diesem Fall besitzen die Bauelemente eine Metallplatte, z.B. Aluminiummetall, die auf ein Isolationsoxld aufgebracht wird. Die Aluminiumplatte wird weggeätzt, so daß sie sich nur über einen Teil des Isolationsoxids nahe dem Kollektor-Basis-Übergang erstreckt, um dadurch den Übergangskrümmungseffekt zu vermindern, d.h. die Krümmung der Äquipotentiallinien um den Kollektor-Basis-Übergang herum. Am Rand der Aluminiumplatte neigen jedoch die Äquipotentiallinien dazu, zu konvergieren, und das elektrische Feld wird folglich erhöht. Meistens wird Sillziumoxid wegen seiner ausgezeichneten Verträglichkeit mit Silizium benutzt.
Versuche haben für ein solches Feldplatten-Bauelement gezeigt, daß eine Beziehung zwischen der minimalen Siliziumoxiddicke und dem Widerstand der Halbleiter-Epitaxieschicht besteht, um die Durchbruchspannung zu erreichen. Andererseits ist es auch wichtig, daß die Siliziumoxiddicke zwischen dem Kollektor-Basis-Übergang und dem Rand der Aluminlumplatte optimiert wird, um das elektrische Feld am Rand der Aluminiumplatte zu vermindern. Berücksichtigt man diese zwei sich widersprechenden Forderungen, wird er optimale Wert für einen solchen Parameter experimentell erfahren. Bauelemente, die nach diesem Verfahren hergestellt werden, besitzen jedoch maximale Betriebsspannungen, die typischerweise nur etwa 60% der theoretischen Durchbruchspannung betragen.
Eine bekannte Verbesserung, die ein Verfahren mit resistiver Feldplatte verwendet, ist entwickelt worden. Dieses ist dem Feldplattenverfahren ähnlich, jedoch wird ein halbisolierender Vielkristall-Halbleiter, z.B. ein Vielkristall-Sllizlum (SIPOS), auf das Siliziumoxid aufgebracht, das durch Wegätzen der Aluminiumplatte freigelegt wurde. Bauelemente, die nach einem solchen Verfahren hergestellt werden, können höhere Betriebsspannungen aushalten, leiden jedoch unter einem neuen Problem, das als Streikeffekt (walk out) bekannt ist.
Der Streikeffekt erzeugt eine allmähliche Veränderung der gemessenen Durchbruchspannung, die die Stabilität des Bauelementes beeinflußt. Um die Wirkungen infolge des Streikens zu überwinden, wird eine zusätzliche dielektrische Schicht unter Verwendung der Chemical-Vapour- Deposition (CVD) auf dem SIPOS aufgebracht. Diese zweite Schicht kann typischerweise Siliziumoxid, Silziumnitrit oder Phosphosilikatglas umfassen (siehe z.B. DE-A-2361171). Obwohl eine CVD-Zweitschicht den Streikeffekt vermindert, gefährdet der hohe Widerstand einer solchen Schicht jedoch den Feldplatteneffekt und vermindert als Folge die Betriebsspannungstauglichkeit des Halbleiter-Leistungsbauelementes erheblich.
EP-Patentanmeldung EP-A-0313249 beschreibt eine resistive Feldabschirmung für Hochspannungsbauelemente, die bei einer Struktur, die mit einer halbisolierenden Siliziumnitritschicht bedeckt ist, die Wirkungen der Ionenladungen auf der oberen Oberfläche der äußersten Passivierungsschicht verhindert.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein verbessertes Hochspannungs-Leistungs-Halbleiterbauelement und ein verbessertes Verfahren zur Herstellung eines solchen Bauelementes zur Verfügung zu stellen, wobei die obigen Nachteile beseitigt werden.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Hoch spannungs-Halbleiterbauelement wie in Anspruch 1 beansprucht zur Verfügung gestellt.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Hochspannungs-Halbleiterbauelementes wie in Anspruch 10 beansprucht zur Verfügung gestellt.
Da die Feldplatte in Verbindung mit einer Vielkristall-Siliziumplatte mit zwei Schichten verwendet wird, wobei der Widerstandsbeiwert der zweiten Schicht viel größer ist als der der ersten Schicht, besitzen erfindungsgemäße Halbleiter-Bauelemente daher die Fähigkeit, Spannungen zwischen 800-900 Volt auszuhalten, während der Streikeffekt beseitigt wird.
Ein Hochspannungs-Halbleiterbauelement und ein Verfahren zu seiner Herstellung wird nun, nur in Form eines Beispiels, mit Verweis auf die begleitenden Zeichnungen beschrieben.
Fig. 1 zeigt eine vereinfachte schematische Schnittansicht eines Teils eines Substrats eines Hochspannungs-Halbleiterbauelementes nach dem Stand der Technik, und
Fig. 2 zeigt eine vereinfachte schematische Schnittansicht eines Teils eines Substrats eines erfindungsgemäßen Hochspannungs-Halbleiterbauelementes, und
Fig. 3 bis 10 zeigen vereinfachte schematische Schnittansichten eines Teils des Halbleitersubstrats während verschiedener Stufen der erfindungsgemäßen Herstellung.
In der folgenden Beschreibung und in Fig. 3-10 werden bestimmte Bereiche als aus besonderem Material, leitfähig und/oder Typ, bestehend identifiziert. Dies dient jedoch nur der Bequemlichkeit der Beschreibung und soll keine Beschränkung darstellen. Die Fachleute in der Technik werden aufgrund der hier gegebenen Beschreibung verstehen, daß verschiedene Halbleiter- und dielektrische Materialien verwendet werden können und daß die Dotierung verschiedener Bereiche des Halbleitersubstrats verändert werden kann, um unterschiedliche Bauteilfunktionen zu erhalten.
In einem vereinfachten Querschnitt eines Teils 2 eines Halbleitersubstrats eines in Fig. 1 gezeigten Hochspannungs-Halbleitertransistors nach dem Stand der Technik umfaßt der Hochspannungs-NPN-Transistor 2 ein Substrat 4, einen N-Epitaxiebereich 6 mit zwei darin vergrabenen entgegengesetzt dotierten Bereichen 8 und 10 und mit einer Oberfläche 12. Die dotierten Bereiche 8 und -0 sind durch einen Abstand 14, der typischerweise 200 um betragen kann, getrennt.
Der dotierte Bereich 8 besitzt eine höhere Konzentration von Akzeptoratomen (d.h. P+) und bildet die Basiselektrode des Hochspannungstransistors (nicht gezeigt). Der Bereich 10 ist mit einer höheren Konzentration von Donatoratomen dotiert und bildet den Isolationskanal, um eine elektrische Trennung zwischen verschiedenen Schaltkreiskomponenten bereitzustellen. Die Einrichtungen zum Bilden solcher Schichten und Bereiche sind herkömmiich und in der Technik bekannt.
Eine harte Maske 16 wird auf dem Epitaxiebereich 6 so gebildet, daß sie sich über die offene Oberfläche 12 des Epitaxiebereichs zwischen dem Isolationskanal 10 und einen Teil des Basiselektrodenbereiches 8 erstreckt. Es ist wichtig, daß die Maske 16 gegen Materialien beständig ist, die den epitaktischen Halbleiterbereich 6 ätzen, wobei sie auch gegen Oxidation beständig ist. Solche Maskenmaterialien sind in der Technik bekannt. Die Maske 16 wird jedoch bequemerweise aus thermisch gewachsenem Siliziumoxid mit einer Dicke 18 von 300 nm gebildet.
Eine halbisolierende Vielkristall-Halbleiterschicht 20 wird auf der Maske 16 durch CVD, Niederdruck-CVD (LPCVD) oder andere in der Technik bekannte Prozesse mit einer Decke im Bereich 400 nm bis 600 nm gebildet. Typischerweise wird Vielkristall-Silizium (SIPOS) mit 12% Konzentration von Sauerstoff verwendet. Der Sauerstoffanteil bestimmt den Widerstandsbeiwert, der bei 12%; etwa 10&sup8; Ωcm beträgt, die Dielektrizitätskonstante, die bei etwa 10 liegt, und somit die Betriebsspannung des Hochspannungstransistors. Das SIPOS mit der geforderten prozentualen Konzentration wird durch LPCVD bei Temperaturen zwischen 540ºC und 680ºC unter Verwendung der Reaktion zwischen Silan (SIH&sub4;) und Sauerstoffprotoxid (N&sub2;O) erhalten.
Die Vielkristall-Siliziumschicht 20 bildet im Zusammenwirken mit einer Metallisierungsschicht die Widerstandsfeldplatte. Um die Effekte infolge Streikens, das bei einer solchen Widerstandsfeldplatte auftritt, zu vermindern, wird eine dielektrische Schicht 24 durch Hochtemperatur-CVD auf der Vielkristall-Siliziumschicht 20 gebildet. Die dielektrische Schicht 24 besitzt eine Dicke im Bereich 500 nm bis 1000 nm und kann Thermo-Siliziumoxid, Siliziumnitrit, Phosphosilikatglas oder eine Kombination daraus umfassen.
Die Metallisierungsschicht, die im allgemeinen Aluminium ist, wird mit Vakuum-Deposition auf die dielektrische Schicht 24 und die freiliegenden Teile 30A-B des epitaktischen Halbleiterbereiches 6 aufgebracht. Ein Ätzungsprozeß wird benutzt, um einen Teil 28 zu belassen, der einen Teil des Isolationskanals 10 bedeckt und sich eine kleine Strecke 32 über die Oberfläche der dielektrischen Schicht 24 erstreckt. Ein anderer Teil der Metallisierungsschicht, von der nur der Teil 34 dargestellt ist, bedeckt die Basiselektrode 8 der epitaktischen Halbleiterschicht und erstreckt sich eine kleine Strecke 36 über die Oberfläche der dielektrischen Schicht 24.
Die dielektrische Schicht 24 schützt den epitaktischen Bereich vor der äußeren Umgebung, wie z.B. Feuchtigkeit in der Atmosphäre, und sorgt für bessere Stabilität durch Verminderung des Streikeffektes. Infolge der an der Grenzfläche der dielektrischen Schicht 24 und der Vielkristall-Siliziumschicht 20 erzeugten Kapazität vermindert jedoch die dielektrische Schicht 24 das Betriebsspannungsvermögen um 20% oder mehr.
An der Grenzfläche zwischen dem Siliziumoxid und der Vielkristall- Schicht 20 besitzen außerdem die Grenzflächenladungen eine hohe Dispersionsrate und bringen als Folge eine Begrenzung des Spannungsvermögens ein.
Gemäß Fig. 2 wird bei einer bevorzugten Ausführung der vorliegenden Erfindung, um das Betriebsspannungsvermögen eines Hochspannungstransistors, von dem nur der Teil 42 dargestellt ist, zu verbessern, eine zweite Vielkristall-Siliziumschicht 40 auf eine erste SIPOS-Schicht 60 aufgebracht. Die Struktur des Substrats von Fig. 2 ist der von Fig. 1 ähnlich, und gleiche Komponenten in Fig. 2 sind mit Bezugszeichen versehen, die die gleichen wie in Fig. 1 plus der Zahl vierzig sind.
Der Teil 42 des Hochspannungstransistors umfaßt ein Substrat 44, einen N-Epitaxiebereich 46 auf dem Substrat mit einem dotierten Isolationskanal 50 und einer dotierten Basiselektrode 48, eine Siliziumoxidmaske 56 und eine Aluminiumschicht mit den Teilen 68 und 74. Die Siliziumoxidmaske wird so gebildet, daß siß die offene Oberfläche 52 des Epitaxieberelches 46 und einen Teil der dotierten Basiselektrode 48 bedeckt. Eine erste Vielkristall-Siliziumschicht 60 wird durch LPCVD auf die Siliziumoxidmaske 56 aufgebracht, und mit der gleichen Vorrichtung und der ersten Deposition folgend wird eine zweite Vielkristall- Siliziumschicht 40 auf die erste Vielkristall-Siliziumschicht 40 aufgebracht. Die Aluminiumteile 68 und 74 werden in gleicher Weise wie oben mit Verweis auf Fig. 1 beschrieben gebildet.
Da eine zweite Vielkristall-Siliziumschicht 40 auf die erste Vielkristall-Siliziumschicht 60 aufgebracht wird, werden die Grenzflächenprobleme, die zwischen der Vielkristall-Siliziumschicht 20 und der dielektrischen Schicht 24 von Fig. 1 auftreten, beseitigt. Das heißt, der Spannungsverlust infolge der Grenzflächenkapazität wird wegen der Verträglichkeit der zwei Schichten beseitigt.
Außer dem Vorhandensein einer zweiten Vielkristall-Siliziumschicht, die das Betriebsspannungsvermögen verbessert, ist es wichtig, daß bestimmte Parameter optimiert werden um Betriebsspannungen im Bereich von 85% bis 95% der theoretischen Durchbruchspannung zu erzielen.
Das Durchbruchspannungsvermögen hängt von der Dicke 58 der Thermo- Siliziumoxidschicht 56 ab und ist optimal, wenn die Dicke zwischen 800 nm und 1200 nm liegt. Dies resultiert aus der Tatsache, daß eine größere Fläche benötigt wird, um eine höhere Durchbruchspannung auszuhalten.
Die erste Vielkristall-Silizium-(SIPOS)-Schicht 60 wird eingerichtet, daß sie einen 12% Sauerstoffanteil und eine Dicke 62 im Bereich von 300 nm bis 500 nm besitzt. Es ist wichtig, daß die zweite Vielkristall-Siliziumschicht einen hohen Widerstandsbeiwert besitzt, um den Streikeffekt zu kontrollieren und den Leckstrom zu vermindern. Die zweite Vielkristall-Siliziumschicht 40 wird daher eingerichtet, daß sie einen Sauerstoffantell von 25% bis 30% besitzt. Dies kann bequem durch Verwendung der gleichen LPCVD-Röhre und des gleichen Laufes aber Verändern der Proportionen der Reaktanden erreicht werden. Das Ergebnis ist eine Vielkristall-Siliziumschicht mit einem Widerstandsbeiwert höher als 10¹¹ Ωcm. Die optlmierte Dicke 41 der zweiten Vielkristall-Siliziumschicht 40 liegt im Bereich von 150 nm bis 300 nm.
Somit wird man erkennen, daß die Verwendung einer zweiten Vielkristallschicht 40, außer dem Vermeiden der Grenzflächenkapazität, auch bedeutet, daß es unnötig ist, eine weitere LPCVD-Röhre zu verwenden, was der Fall ist, wenn ein Siliziumoxid-, Siliziumnitrit- oder Phosphosilikatglas-Dielektrikum benutzt wird. Die erste und zweite Vielkristall-Siliziumschicht zwischen der Basiselektrode und dem Isolationskanal 50 wirkt als eine Feldplatte, so daß die Äquipotentiallinien veranlaßt werden, sich zwischen dem Rand des Aluminiumteils 68 und dem Isolationskanal 50 auszubreiten, wodurch das elektrische Feld am Kollektor-Basis-Übergang vermindert wird.
Die Durchbruchspannung hängt auch von der Geometrie der Feldplatte, d.h. von der Geometrie der Aluminiumteile 68 und 74, ab. Die maximale gemessene Durchbruchspannung wird erreicht, wenn der optimale Abstand 43, gemessen von Rand der dotierten Basiselektrode 48 bis zum Rand des Aluminiumteils 74, im Bereich von 40 um bis 120 um liegt. In diesem Bereich ist die gemessene Durchbruchspannung auf den starken Silizium-Lawineneffekt zurückführbar. Es ist ferner wichtig, daß der Abstand 54 zwischen der dotierten P+ Basiselektrode 48 und dem dotierten Isolationskanal 50 im Bereich von 150 um bis 225 um liegt, da, wenn der Abstand 54 kleiner als 150 um ist, die Durchbruchspannung infolge des Oberflächen-Feldeffektdurchbruchs abnimmt.
Ein Prozeß zur Herstellung eines erfindungsgemäßen Hochspannungs-Transistorbauelementes wird nun mit Verweis auf Fig. 3 - 10 beschrieben.
In Fig. 3 beginnt der Prozeß mit einem Substrat 100, auf das ein Epitaxiebereich 101 aufgewachsen wird. Der Epitaxiebereich 101, der N- Silizium umfassen kann, wird dann mit einer Siliziumoxidmaske 102 selektiv maskiert. Als nächstes wird ein dotierter Bereich 104 durch Diffusion in einem vorbestimmten unmaskierten Teil des Epitaxiebereiches 101 gebildet. Der Bereich 104 wird mit einem P+ Leitfähigkeitstyp dotiert.
Wenn einmal der dotierte Bereich 104, der als die Basiselektrode des Transistors wirkt, gebildet worden ist, wird der Epltaxlebereich 101 mit einer neuen Siliziumoxidmaske 106 maskiert. Als nächstes werden zwei vorbestimmte Bereiche 108 und 110 des Epitaxiebereiches 101 bzw. des P+ dotierten Bereiches 104 durch Diffusion mit einem N+ Leitfähigkeitstyp gebildet. Der im P+ Bereich 104 gebildete N+ dotierte Bereich 110 bildet eine Emitterlektrode des Transistors und der N+ dotierte Bereich 108 bildet einen Isolationskanal.
Im Anschluß an die Bildung der Emitterelektrode 110 und des Isolationskanals 108 wird die neue Maske 106 entfernt, Fig. 7. Als nächstes wird eine harte Maske 114 mit einer vorbestimmten Dicke auf dem Epitaxiebereich 101 gebildet. Diese Maske 114 wird bequem aus thermisch gewachsenem Siliziumoxid durch ein der Technik bekanntes Verfahren gebildet. Wenn einmal die Siliziumoxidmaske 114 gebildet worden ist, wird eine erste Vielkristall-Siliziumschicht 116 mit 12% Sauerstoffkonzentration und einer vorbestimmten Dicke, gefolgt von einer zweiten Vielkristall-Siliziumschicht 118 mit 30% Sauerstoffkonzentration und einer vorbestimmten Dicke auf die Siliziumoxidmaske 114 aufgebracht. Die erste 116 und zweite 118 Vielkristall-Siliziumschicht werden auf der Maske 114 durch LPCVD in einem Lauf bei Temperaturen zwischen 540ºC und 680ºC unter Anwendung der Reaktion zwischen Silan (SIH&sub4;) und Sauerstoffprotoxid (N&sub2;O) gebildet.
Nun werden eine erste 120, zweite 122 und dritte 124 Öffnung gebildet. Alle drei Öffnungen erstrecken sich zum Epitaxiebereich 101. Die erste Öffnung 120 ist über der N+ Emitterelektrode 110, die zweite Öffnung 122 über der P+ Basiselektrode 104 und die dritte Öffnung 124 ist über dem N+ Isolationskanal 108 angeordnet. Als nächstes wird eine Metallisierungsschicht, z.B. Aluminium, mit Vakuum-Deposition auf die zweite Vielkristall-Siliziumschicht 118 und den freiliegenden Epitaxiebereich 101 aufgebracht. Ein Ätzungsprozeß folgt, der alle unerwünschten Aluminiumbereiche wegätzt, wodurch in der ersten Öffnung 120 ein Teil 126 gebildet wird, der sich eine kleine Strecke über die zweite Vielkristall-Siliziumschicht 118 erstreckt. Ein zweiter Teil 128 wird in der zweiten Öffnung 122 so gebildet, daß er sich eine kleine Strecke zwischen 40 um und 120 um über die zweite Vielkristall- Siliziumschicht 118 erstreckt, die den Bereich zwischen der Basiselektrode 104 und dem Isolationskanal 108 bedeckt und von dem ersten Teil 126 durch einen Zwischenraum 127 getrennt ist. Ein dritter Teil 130 wird in der dritten Öffnung 124 gebildet und erstreckt sich eine kleine Strecke über die zweite Vielkristall-Siliziumschicht 118 in Richtung auf den zweiten Aluminiumteil 128, wie in Fig. 10 gezeigt.
Ein Prozeß zur Herstellung eines erfindungsgemäßen Hochspannungstransistors ist somit beschrieben worden. Die Prozeßschritte, wie Maskieren, Dotieren durch Diffusion und Einrichtungen zur Epitaxie von Halbleitermaterialien, sind in der Technik bekannt.
Zusammengefaßt, durch Verwendung einer zweiten Vielkristall-Siliziumschicht, um den Effekt infolge Streikens zu beseitigen, und durch op timieren der Geometrie und der elektrischen Eigenschaften der Hochspannungs-Planarstrukur wird ein Hochspannungs-Halbleiterbauelement mit einem Widerstands-Feldplattenverfahren erhalten.
Die Fachleute in der Technik werden zu würdigen wissen, daß, obwohl das hierin beschriebene Beispiel eine Hochspannungs-Bipolar-Transistoranordnung betrifft, die Erfindung darauf nicht beschränkt ist und bei allen Hochspannungs-MOS- und bipolaren Halbleiteranordnungen, wie z.B. Transistoren und Gleichrichtern, verwendet werden kann.

Claims

1. Hochspannungs-Halbleitereinrichtung, umfassend:

ein Substrat (44);

einen Halbleiterbereich (46) auf dem Substrat mit einem dotierten Elektrodenbereich (48), der mit dem Halbleiterberelch einen PN-Übergang bildet, und einem dotierten Isolierungsbereich (50), wobei der dotlerte Elektrodenbereich und der dotierte Isolierungsbereich durch einen ersten Abstand (54) getrennt sind;

eine Isolierschicht (56) auf einem Teil des Halbleiterbereiches zwischen dem datierten Isolierungsbereich und dem dotierten Elektrodenbereich, wobei die Isolierschicht einen Teil des Endes des dotierten Elektrodenbereiches bedeckt;

eine erste Vielkristall-Halbleiterschicht (60) eines ersten Widerstandsbeiwertes auf der Isolierschicht, und

eine Metallisierungsschlcht (68, 74), wobei die Hochspannungs-Halbleitereinrichtung gekennzeichnet ist durch:

eine zweite Vielkristall-Halbleiterschicht (40) eines zweiten Widerstandsbeiwertes auf der ersten Vielkristall-Halbleiterschicht, wobei der zweite Widerstandsbeiwert größer als der erste Widerstandsbeiwert ist, und worin die Metallisierungsschicht (68, 74) sich wenigstens teilweise auf die zweite Vielkristall-Halbleiterschicht (40) ausdehnt.

2. Hochspannungs-Halbleitereinrichtung nach Anspruch 1, bei der die Metallisierungsschicht (68, 74) angeordnet ist, um einen Teil des datierten Isolierungsbereiches (50) zu bedecken, wobei sie sich eine kleine Strecke über die zweite Vielkristall-Halbleiterschicht erstreckt, und um den dotierten Elektrodenbereich (48) zu bedecken, wobei sie sich eine Strecke von 40 um bis 120 um von dem Ende des dotierten Elektrodenbereiches über die zweite Vielkristall-Halbleiterschicht (40) erstreckt.

3. Hochspannungs-Halbleitereinrichtung nach Anspruch 1 oder 2, bei der die Isolierschicht (56) eine Dicke von 800 nm bis 1200 nm besitzt.

4. Hochspannungs-Halbleitereinrichtung nach Anspruch 1, 2 oder 3, bei der die erste Vielkristall-Halbleiterschicht (60) eine Dicke von 300 nm bis 500 nm besitzt.

5. Hochspannungs-Halbleitereinrichtung nach Anspruch 1, 2, 3 oder 4, bei der die zweite Vielkristall-Halbleiterschicht (40) eine Dicke von 150 nm bis 300 nm besitzt.

6. Hochspannungs-Halbleitereinrichtung nach Anspruch 1, 2, 3, 4 oder 5, bei der die erste und zweite Vielkristall-Halbleiterschicht Vielkristall-Silizium mit einer ersten bzw. zweiten prozentualen Konzentration von Sauerstoff umfassen, wobei der zweite Prozentsatz im Bereich von 25% bis 30% liegt.

7. Hochspannungs-Halbleitereinrichtung nach einem der vorangehenden Ansprüche, bei der der erste Abstand (54) im Bereich von 150 um bis 225 um liegt.

8. Hochspannungs-Halbleitereinrichtung nach einem der vorangehenden Ansprüche, bei der der dotierte Elektrodenbereich und der dotierte Isolierungsberelch entgegengesetzt dotiert sind.

9. Hochspannungs-Halbleitereinrichtung nach einem der vorangehenden Ansprüche, bei der der erste Widerstandsbeiwert etwa 10&sup8; Ohm-cm beträgt und der zweite Widerstandsbeiwert größer als etwa 10¹¹ Ohm-cm ist.

10. Verfahren zur Herstellung einer Hochspannungs-Halbleitereinrichtung, umfassend die Schritte:

Bereitstellen eines Substrats (100);

Bilden eines Halbleiterbereiches (101) eines ersten Leitfähigkeitstyps auf dem Substrat (100);

Bilden eines ersten dotierten Elektrodenbereiches (104) des entgegengesetzten Leitfähigkeitstyps in dem Halbleiterbereich (101);

Bilden eines zweiten dotierten Elektrodenbereiches (110) in dem ersten dotierten Elektrodenbereich (104) und eines dotierten Isolierungsbereiches (108) in dem Halbleiterbereich (101);

Bilden einer Isolierschicht (114) auf dem Halbleiterbereich (101);

Aufbringen einer ersten (116) uncl zweiten (118) Vielkristall-Halbleiterschicht auf die Isolierschicht (114), wobei die erste und zweite Vielkristall-Halbleiterschicht verschiedene Widerstandsbeiwerte besitzen, wobei der Widerstandsbeiwert der zweiten Vielkristall-Halbleiterschicht (118) größer als der Widerstandsbeiwert der ersten Vielkristall-Halbleiterschicht (116) ist;

Bilden einer ersten (120), zweiten (122) und dritten (124) Öffnung in der ersten und zweiten Vielkristall-Halbleiterschicht und der Isolierschicht (114);

Aufbringen einer Metallisierungsschicht (126, 128, 130) auf der zweiten Vielkristall-Halbleiterschicht (118) und dem Halbleiterbereich (101);

Ätzen der Metallisierungsschicht, um einen ersten (126), zweiten (128) und dritten (130) Metallisierungstell in der ersten (120), zweiten (122) und dritten (124) Öffnung zu bilden, wobei der zweite Metallisierungsteil (128) sich eine kleine Strecke vom Ende des dotierten Elektrodenbereiches (104) über die zweite Vielkristall-Halbleiterschicht (118) erstreckt.

11. Verfahren nach Anspruch 10, bei dem der erste dotierte Elektrodenbereich (104) eine Basiselektrode mit einem ersten Leitfähigkeitstyp und der zweite dotierte Elektrodenbereich (110) eine Emitterelektrode bildet, wobei die zweite dotierte Elektrode und der dotierte Isolationsbereich (108) einen zweiten Leitfähigkeitstyp besitzen.

12. Verfahren nach Anspruch 10 oder 11, bei dem die kleine Strecke im Bereich von 40 um bis 120 um liegt.