[go: up one dir, main page]

DE68928448T2 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren

Info

Publication number
DE68928448T2
DE68928448T2 DE68928448T DE68928448T DE68928448T2 DE 68928448 T2 DE68928448 T2 DE 68928448T2 DE 68928448 T DE68928448 T DE 68928448T DE 68928448 T DE68928448 T DE 68928448T DE 68928448 T2 DE68928448 T2 DE 68928448T2
Authority
DE
Germany
Prior art keywords
palladium
conductor film
conductor
aluminum
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68928448T
Other languages
English (en)
Other versions
DE68928448D1 (de
Inventor
Shinichi Fukada
Tatsuo Itagaki
Yasushi Koubuchi
Kunio Miyazaki
Jin Onuki
Katuhiko Shiota
Genji Taki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63059451A external-priority patent/JPH01233737A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE68928448D1 publication Critical patent/DE68928448D1/de
Publication of DE68928448T2 publication Critical patent/DE68928448T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12625—Free carbon containing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung sowie ein Herstellungsverfahren fur diese nach den Oberbegriffen der unabhängigen Ansprüche. Eine solche Vorrichtung und ein solches Verfahren sind aus dem japanischen Patent JP-A-61-144847 bekannt. Die erfindungsgemäße Halbleitervorrichtung und deren Herstellungsverfahren eignen sich fur großintegrierte (LSI) Bauelemente.
  • Zu den bekannten Leiterfilmmaterialien, wie sie fur integrierte Bauelemente verwendet werden, zählen Aluminium mit einem geringen Zusatz von Kupfer, sowie Aluminium mit einem geringen Zusatz von Silizium oder einem Edelmetall. Der Leiterfilm aus Aluminium mit einem kleinen Zusatz von Kupfer ist in dem US-Patent 3 725 309 als äußerst resistent gegenüber einer Elektromigration bekannt, d.h. fur seine Wirksamkeit bei der Verhinderung eines Bruchs des Leiterfilms aufgrund von Elektromigration.
  • Der Leiter der Halbleitervorrichtung wird im allgemeinen aus Aluminium unter Zusatz von einigen Prozent Silizium hergestellt. Wird die Vorrichtung verwendet, um einen starken Strom bei hoher Temperatur zu leiten, so verursacht der in dem Aluminiumleiterfilm fließende Strom eine Bewegung von Atomen des Films, was zur Bildung von Ablagerungen in einem Teil und Abtragungen in einem anderen Teil des Leiterfilms führt. Eine gewachsene Ablagerung bewirkt zwischen Verbindungsleitern einen Kurzschluß, während eine entstandene Abtragung einen erhöhten Widerstand des Leiters im Abtragungsbereich und schließlich ein Versagen desselben aufgrund von Wärmeentwicklung verursacht.
  • Um dem Problem der Elektromigration zu begegnen, werden nach dem vorstehend genannten US-Patent dem Aluminium 0,1 - 54 Gew.-% Kupfer beigegeben, um eine Abscheidungsstruktur von CuAl&sub2; zu erhalten. Die Teilchen werden an Korngrenzen und Korngrenzen-Dreifachpunkten der Aluminiummatrix abgeschieden, um die Bewegung von Aluminiumatomen zu verhindern, so daß die Halbleitervorrichtung gegenüber der Elektromigration eine verlängerte Lebenszeit aufweist. Das CuAl&sub2; tendiert jedoch stark zu einer Trennung, so daß die Halbleitervorrichtung aufgrund der Elektromigration einer vorzeitigen Abnutzung in den Bereichen, in denen kein CuAl&sub2; abgeschieden wird, unterliegt.
  • Mit der Al-Cu-Legierung ergeben sich bei der Herstellung feiner Muster durch Trockenätzen Probleme, und es treten während des Verfahrens aufgrund von Cl und Cl&supmin;-Restionen Korrosionen auf, wodurch es äußerst schwierig ist, eine Genauigkeit von 1 µm oder darunter zu erreichen. Ein weiteres Problem beim Einsatz des Halbleiterbauelements ist seine Einsatzfähigkeit bei Feuchtigkeit.
  • Der Al-Leiterfilm ist für den Schutz seiner Oberfläche mit einem Passivierungsfilm überzogen, der auf den Leiterfilm eine Zugspannung ausübt, bis dieser bricht. Dieser Nachteil, der durch die sogenannte Spannungsmigration verursacht wird, ist ein weiteres Problem. Speziell der Al-Cu-Leiter, der eine geringe Mustergenauigkeit aufweist, neigt dazu, an einer Schmalstelle zu brechen.
  • Die nicht geprüfte japanische Patentveröffentlichung JP-A-60-26640 offenbart Leitermaterialien, die aus Aluminium, Edelmetallen (Pt, Pd, Rh, Ir) und Silizium bestehen. Eine weitere nicht geprüfte japanische Patentveröffentlichung JP-A-61-144847 offenbart eine Halbleitervorrichtung mit einem Leiterfilm aus einer Legierung, die mindestens 0,1 - 2 Gew.-% eines der Elemente Pd und Pt enthält, das in Form von Metall oder einer Verbindung abgeschieden worden ist. Diese Verdrahtungsfilmmaterialien werden auf ein Halbleitersubstrat durch Aufdampfen oder Sputtern aufgebracht und anschließend zu dem gewünschten Muster, hauptsächlich mittels des Naßätzverfahrens, verarbeitet.
  • Bei der herkömmlichen Technik, in der der Al-Leiterfilm durch den Zusatz von Cu zu dem Al eine verstärkte Elektromigrationsresistenz aufweist, ist die Abscheidung von Cu noch nicht weiter behandelt worden, was zu erheblichen Unterschieden in der Lebensdauer der Fertigungslose führt. Da die Al-Cu- Legierung verhältnismäßig korrosionsanfällig ist, eignet sie sich nicht für die Herstellung von feinen Mustern, weder durch Trockenätzen noch durch Naßätzen. Darüber hinaus besteht hier das sogenannte Migrationsproblem, da der Film aufgrund der Spannung durch den Passivierungsfilm in einem defekten Bereich aufgrund des Ätzvorgangs bricht.
  • Die Materialien und Vorrichtungen der vorstehenden ungeprüften japanischen Patentveröffentlichungen JP-A-60 26640 und 61-144847 bedürfen ferner einer Verbesserung ihrer Resistenzen gegenüber Elektromigration als auch gegenüber Spannungsmigration.
  • Bei den vorstehend genannten herkömmlichen Techniken werden die Musterbildung aus den Leiterfilmmaterialien durch Trockenätzen sowie die damit verbundenen Probleme nicht in Betracht gezogen. Die nicht geprüfte japanische Patentveröffentlichung JP-A-61-144847 spricht zwar von Trockenätzen, offenbart jedoch nichts über die damit verbundenen Probleme.
  • Die Erfinder der vorliegenden Erfindung haben festgestellt, daß dann, wenn ein Leiterfilm aus Aluminium oder aus einer Legierung auf der Basis von Aluminium mit einem kleinen Zusatz eines Edelmetalls, wie Silizium oder Kupfer, einer Trockenätzung unterworfen wird, die Kante dieses Leiterfilms eine Schrägätzung aufweist (genannt "Kantenätzung"), weshalb das Musterprofil zwischen der obersten und untersten Linienstärke unterschiedlich ausfällt. Auch wenn das Kantenätzproblem beim Naßätzen nicht auftritt, so können hier doch nur Linien von mehreren µm ausgebildet werden, so daß das Verfahren nicht für die Ausbildung feiner Muster von 1 µm oder darunter geeignet ist.
  • Um die Integrationsdichte von LSI-Bauelementen weiter erhöhen zu können, muß die Linienstärke des Leiterfilms herabgesetzt werden, so daß eine Ätztechnik, die eine Musterbildung mit einer Linienstärke von 1,3 µm oder darunter ermöglicht, zunehmend an Bedeutung gewänne.
  • Die JP-A-61-144847 des Standes der Technik offenbart eine Halbleitervorrichung sowie ein Herstellungsverfahren für dieses. Die Verdrahtung auf der Halbleitervorrichtung erfolgt hier mit Al, das 0,1 - 0,2 Gew.-% Pd oder Pt enthält, wobei das Pd oder Pt entweder als einfache Substanz oder als Metallverbindung abgeschieden wird. Nach Anbringen der Al-Pd-Legierung oder der Al-Si-Pd-Legierung an einem Si- Oxidfilm erfolgt ein Lösungsglühen bei Temperaturen von 480 - 510 ºC, gefolgt von einem Verfahrenschritt zum Abscheiden von Pd an der Al-Korngrenze entlang.
  • In der später veröffentlichten JP-A-63-79950 ist ein Artikel mit einem korrosionsbeständigen Schutzfilm sowie ein Herstellungsverfahren für diesen offenbart. Auf der Oberfläche des Artikels ist ein Film aus einer Al-Legierung ausgebildet, dem Pd oder Pt in einer Menge von unter 3 % zugesetzt wird. Anschließend wird die beschichtete Oberfläche einer Wärmebehandlung in einem sauerstoffhaltigen Gas unterworfen, so daß in dem Aluminiumoxidfilm PdO oder PtO entstehen.
  • Dadurch wird der Schutzfilm, der die drei Komponentenfilme aus Al-Pd oder einer Al-Pt-Legierung, PdO oder PtO, oder Aluminiumoxid enthält, gebildet.
  • In dem Aufsatz des Standes der Technik "Development of corrosion resistant aluminium alloy conductor for semiconductor devices", Extended abstracts of the Electrochemical Society, 1987, Abstract No. 280, Seiten 396-397, wird das Phänomen beschrieben, daß im Innern eines Oberflächenschutzfilms Pd-Oxid auf dünnen Al-Si-Pd-Filmen entdeckt wurde. Als Grund für die verbesserte Korrosionsfestigkeit der Al-Si-Pd-Leiter nahmen die Autoren das Vorhandensein der PdO-Schicht im Innern des Oberflächenschutzfilms an.
  • Aufgabe der Erfindung ist die Schaffung eines Halbleiterbauelementes, bei dem beim Trockenätzen das Auftreten von Ätzungserscheinungen an den Kanten verhindert wird, sowie eines Herstellungsverfahrens für solche Halbleitervorrichtungen.
  • Diese Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Abhängige Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Die Halbleitervorrichtung weist einen Leiterfilm aus einer Legierung auf der Basis von Aluminium auf einem Halbleitersubstrat auf, bei dem eine Materialschicht aus einem bestimmten Material mit dem in dem Leiterfilm enthaltenen Element an der Kante des Leiterfilms ausgebildet ist. Die Schicht wird durch Aufbringen des Leiterfilmmaterials auf dem Halbleitersubstrat sowie Glühen und Trockenätzen gebildet.
  • Um die Abmessungsgenauigkeit der feinen Al-Leiter sicherzustellen, werden in dem Al-Leiterfilm zur Verbesserung der Korrosionsfestigkeit Palladium, Platin, oder Palladium sowie Silizium als Legerungselemente zugesetzt. Dieser vorangehende Schritt ermöglicht die Ausbildung des feinen Musters in dem Al-Leiterfilm. Durch den Zusatz von Palladium, Platin oder Palladium und Silizium in einer Menge von 5 % oder darunter wird auch die Resistenz gegenüber einer Elektromigration verbessert. Vorzugsweise wird, um die Resistenz gegenüber einer Spannungsmigration zu verringern, neben Palladium oder Platin mindestens eines der Elemente Lithium, Beryllium, Magnesium, Mangan, Eisen, Kobalt, Nickel, Kupfer, Lanthan, Chrom, Hafnium, Zirkon, Cadmium, Titan, Wolfram, Vanadium, Tantal, Niobium und Cer in einer Menge von unter 5 % zugesetzt.
  • Ein dünner Film einer Al-Legierung der vorstehend genannten Zusammensetzung wird durch chemische Dampfabscheidung (CVD), Elektronenstrahlabscheidung oder Sputtering auf ein Halbleitersubstrat aufgebracht, gefolgt von einem bestimmten Wärmebehandlungsverfahren, Infolgedessen wird in dem anschließenden Trockenätzungsverfahren zur Ausbildung eines Leitermusters eine Schicht eines Materials mit dem Element, das in dem Leiterfilmmaterial enthalten ist, wieder auf der Kante abgeschieden, so daß eine Kantenätzung an dem Leitermuster verhindert bzw. unterbunden wird. Diese Schicht besteht in der Hauptsache aus Pd- or Pt-Oxid und einem Material mit C, das in dem zum Ätzen verwendeten Gas oder Resist enthalten ist, und weist vorzugsweise eine Dicke von 100 nm oder darunter auf. Ein wesentlicher Gesichtspunkt ist dabei, daß das spezielle additive Element in der Legierung auf der Basis von Aluminium enthalten ist und daß das Element in der Ätzatmosphäre mit Sauerstoff oder einem anderen Gas reagiert, um eine Materialschicht zu bilden, die sich von der Aluminiumlegierung unterscheidet. Wie aus Tabelle 1 hervorgeht, ist der in der Aluminiumlegierung erforderliche Anteil des additiven Elementes gering.
  • Gemäß dem Verfahren zur Herstellung des erfindungsgemäßen Halbleiters wird das Halbleiterfilmmaterial, das aus der Aluminiumlegierung mit den vorstehend genannten Zusammensetzungen besteht, auf ein Halbleitersubstrat aufgebracht und anschließend wärmebehandelt. Sodann erfolgt zur Herstellung des angestrebten Leitermusters eine Trockenätzung. Während des Trockenätzens wird an der Kante des Leitermusters eine Schutzschicht mit dem Pd- oder Pt-Oxid ausgebildet, das eine Zusammensetzung des Leiterfilmmaterials ist, sowie mit C, so daß eine Kantennätzung des Leitermusters während des Trockenätzens verhindert bzw. unterbunden wird.
  • Die Wärmebehandlung des auf das Halbleitersubstrat aufgebrachten Leiterfilmmaterials umfaßt ein Glühen in zwei Stufen, bei dem das Substrat auf 200 - 500 ºC erhitzt, anschließend rasch bei Raumtemperatur abgekühlt und nochmals auf 150 - 350 ºC erhitzt wird. Die letztgenannte Erhitzungsstufe auf 350 ºC oder darunter erfolgt in mehreren getrennten Zyklen. Die Erhitzungsdauer auf 200 - 500 ºC in der ersten Stufe beträgt vorzugsweise 3 bis 180 Minuten, und die auf 350 ºC oder darunter in der zweiten Stufe 10 bis 600 Minuten. Bei mehreren Wärmezyklen für die letztgenannte Glühstufe beträgt die Erhitzungszeit insgesamt vorzugsweise 10 bis 600 Minuten.
  • Die an der Kante des Leitermusters durch Glühen und anschließendes Trockenätzen gebildete Schicht soll die Bildung von erhabenen Stellen verhindern, die einen Kurzschluß hervorrufen können. Darüber hinaus ist die Schicht gegenüber gegossenem Harz korrosionsfest und dient als Schutzschicht, wenn der Passivierungsfilm, der den Leiterfilm überzieht, aufgrund von Korrosion durch die in dem Harz enthaltenen Komponenten gebrochen ist.
  • Es hat sich erwiesen, daß, wenn das additive Element der Aluminiumlegierung Palladium/Platin oder Palladium und Silizium enthält, beim Trockenätzverfahren an der Kante eine Schicht, die Palladium- oder Platinoxid sowie Kohlenstoff enthält, gebildet wird und daß die Schicht eine Dicke von 100 nm oder darunter aufweist.
  • Weiter hat sich erwiesen, daß, wenn die Pd oder Pt enthaltende Aluminiumlegierung einem Trockenätzverfahren unter Weglassen des Glühvorgangs unterworfen wird, an der geätzten Oberfläche neben dem PdO oder PtO eine Verbindung aus Aluminium mit Pd oder Pt entsteht und die Verbindung durch das Chlor in dem Ätzgas korrodiert, wodurch eine Kantenätzung erfolgt.
  • Durch das Glühen des Pd oder Pt enthaltenden Aluminiumlegierungsfilms und das anschließende Trockenätzen, nachdem die Pd- oder Pt-haltige Aluminiumverbindung abgeschieden worden ist, wird eine Abscheidung der Al-Pd- oder Al-Pt- Verbindung während des Trockenätzens verhindert, und eine Kantenätzung kann unterbunden werden. Deshalb ist das vorstehend erwähnte Erhitzen in zwei Stufen ebenso nötig wie das Glühen.
  • Die Pd- oder Pt-haltige Aluminiumlegierung ist eine Legierung auf der Basis von Aluminium, die 5 Gew.-% Pd oder Pt enthält, oder vorzugsweise eine Aluminiumlegierung, die 0,01 - 3 Gew.-% Pd und 0,1 - 3 Gew.-% Silizium enthält.
  • Bevorzugte Verfahren zur Aufbringung des Leiterfilmmaterials auf ein Halbleitersubstrat sind die vorstehend erwähnte chemische Dampfabscheidung (CVD), die Elektronenstrahlabscheidung und das Sputtern. Speziell im Sputter-Verfahren wird das Pd oder Pt gezwungen, in der Aluminiumlegierung eine feste Lösung zu bilden, was die Abscheidung der Pd- oder Pt-haltigen Aluminiumverbindung in dem anschließenden Erhitzungsvorgang erleichtert.
  • Die erfindungsgemäße Halbleitervorrichtung eignet sich für eine Konstruktion, bei der das Halbleitersubstrat mit den Leiterfilmen auf einen Führungsrahmen verbracht wird, wobei die elektrische Verbindung zwischen dem Führungsrahmen und den Leiterfilmen mit Hilfe von Metalldrähten erfolgt, oder für eine Konstruktion, bei der die vorstehend genannte Baugruppe mit Harz versiegelt wird. Die erfindungsgemäße Halbleiterkonstruktion eignet sich für integrierte Schaltungen (ICs), hybride ICs und großintegrierte (LSI) Schaltungen bzw Bauelemente.
  • Durch die erfindungsgemäße Technik wird ein Kantenätzen des Leiterfilms aufgrund des Trockenätzens verhindert, was eine geringere Linienstärke des Leiterfilms ermöglicht und nicht zuletzt die Integrierungsdichte der IC- und LSI-Bauelemente verbessert.
  • Da der Leiterfilm im Querschnitt rechteckig ist, ist eine Linienstärke von 1,3 µm oder darunter und ein Verhältnis von Linienstärke zu Linienabstand von 1 oder darunter möglich, wodurch eine höhere Integrierung erreicht werden kann. Der Leiter auf der Basis einer Pd- oder Pt-haltigen Aluminiumlegierung verbessert sowohl den Widerstand gegenüber einer Migration als auch die Kontakteigenschaften zwischen dem Halbleitersubstrat und dem Leiterfilm.
  • Die erfindungsgemäße Halbleitervorrichtung eignet sich für Rechner, Personal Computer und Wortverarbeitungssysteme, wenngleich sie nicht auf diese Anwendungen beschränkt ist.
  • Im folgenden ist der Grund für die Verbesserung des Verhaltens bei der Bildung eines feinen Musters in dem Leiterfilm, des Verhaltens gegenüber einer Elektromigration und des Kontaktverhaltens gegenüber dem Halbleitersubstrat anhand eines Beispiels eines Leiters aus einer Pd-haltigen Aluminiumlegierung beschrieben.
    • 1) Verhalten bei der Bildung des feinen Musters
  • Wird ein Aluminium-Leiterfilm so hergestellt, daß er Palladium in einer Menge enthält, die dem Grenzwert der Festlösung bezogen auf Aluminium entspricht, insbesondere 0,01 Gew. -% oder daruber, so entsteht in der Oberfläche des Aluminiumoxidfilms auf dem Aluminiumlegierungsleiterfilm ein dünner einheitlicher Film aus Palladiumoxid.
  • Das Palladiumoxid ist gegenüber dem beim Trockenätzen verwendeten Chlorgas äußerst korrosionsbeständig und verhindert, daß andere Bereiche als die Ätzoberfläche während des Trockenätzens als AlCl&sub3; sublimiert werden.
  • Beim Trockenätzen zerstört das Cl-haltige Ätzgas den Aluminiumoxidfilm über dem Leiterfilm und bindet sich an das Al, um als AlCl&sub3; sublimiert zu werden. Durch das Vorhandensein von Pd in dem Al-Leiter entsteht in dem Aluminiumoxidfilm eine Pd-Oxidschicht, die andere Bereiche als die Ätzbereiche vor dem Ätzgas schützt.
  • Durch Führen des Wärmeverfahrens dergestalt, daß die in dem Leiterfilm vorhanden Al-Pd-Verbindung abgeschieden wird, scheidet sich die Verbindung hauptsächlich an den Kristallkorngrenzen der Aluminiumlegierung ab, und alles Pd, das nicht an das Al gebunden ist, verteilt sich fein in den Aluminiumkörnern. Während des Trockenätzens verbindet sich das restliche Pd mit in der Luft enthaltenem Sauerstoff, um eine dünne Pd-Oxidschicht an den Kanten der Ätzoberfläche zu bilden und verzögert die Kantenätzung.
  • Die erfolgreiche Verzögerung der Kantenätzung ermöglicht die Bildung eines feinen Musters, was ein Vorteil des Trockenätzens ist. Erfindungsgemäß entsteht ein feiner Leiter mit einer Linienstärke von 1,3 µm oder darunter, insbesondere von 0,5 - 1,3 µm, was beim Naßätzen nahezu undenkbar ist. Der Leiterfilm weist einen rechteckigen oder fast rechteckigen Querschnitt auf und ermöglicht ein Verhältnis von Linienstärke zu Linienabstand von 1 oder darüber. Der Leiterfilm weist eine nahezu konstante Linienstärke über die gesamte Höhe auf, wobei die Abmessungsgenauigkeit an der einen Seite sich innerhalb von 0,05 µm und über die gesamte Breite innerhalb von 0,1 µm bewegt.
  • Palladium weist gegen eine Korrosion durch Chlorgas überlegene Eigenschaften im Vergleich zu Edelmetallen wie Platin, Gold, Iridium und Silber, als auch im Vergleich zu Übergangsmetallen wie Chrom, Hafnium, Nickel, Kobalt, Tantal und Niobium auf.
    • 2) Widerstandsfähigkeit gegenüber einer Elektromigration
  • Die Elektromigration ist ein Phänomen, bei dem ein in dem Al-Leiter fließender elektrischer Strom bewirkt, daß die Al-Atome sich an der Korngrenze des Al-Leiterfilms entlang bewegen und insbesondere an Korngrenzendreifachpunkten zu Abtragungen führen, bis der Leiter schließlich bricht. Durch Verstärken der Korngrenzen, insbesondere der Korngrenzendreifachpunkte, des Al-Leiters läßt sich die Widerstandsfähigkeit gegenüber einer Elektromigration verbessern. Durch den Zusatz von 0,01 - 3 Gew.-% Palladium zu dem Al und durch die Wärmebehandlung werden an den Al-Korngrenzen Abscheidungen gebildet, die in der Hauptsache aus einer feinen Al-Pd- Verbindung bestehen. Insbesondere durch die Wärmebehandlung mit den Schritten des 3 bis 180-minütigen Erhitzens bei 200 - 500 ºC, des raschen Abkühlens und des 10- bis 600-minütigen Wiedererhitzens bei einer Temperatur von 350 ºC oder darunter entstehen an den Korngrenzendreifachpunkten konzentrische Abscheidungen, so daß sich die Widerstandsfähigkeit gegenüber einer Elektromigration verbessern läßt.
  • Im Hinblick auf die Abscheidung der Al-Pd-Verbindung an den Korngrenzendreifachpunkten enthält das Al zweckmäßigerweise Palladium bis zum Grenzwert der Festlösung oder darüber. Die Erfinder der vorliegenden Erfindung haben dadurch Al&sub3;Pd erfolgreich in Bereichen abgeschieden, die 30 % oder darüber der Korngrenzendreifachpunkte ausmachen, daß sie die vorstehend beschriebene Zweistufen-Wärmebehandlung auf diese Form anwandten.
    • 3) Kontaktverhalten zwischen Halbleitersubstrat und Leiterfilm
  • Wird ein Leiterfilm aus einer Palladium enthaltenden Aluminiumlegierung durch Aufdampfen oder Sputtern auf ein Siliziumsubstrat aufgebracht, so diffundiert das Silizium in dem Substrat in den Leiterfilm an dem Kontaktloch zwischen Substrat und Leiterfilm hinein, wodurch Legierungspits entstehen. Diese Legierungspits gehen durch die Si-Diffusionsschicht hindurch und verursachen zwischen dem Al-Leiter und der Si-Basis unter der Diffusionsschicht einen Kurzschluß, mit der Folge, daß die Funktion als Halbleitervorrichtung verlorengeht.
  • Um zu verhindern, daß das Silizium in den Al-Leiterfilm hineinschmilzt, und um die Abscheidung von Silizium in dem Al zu vermeiden, ist als Grenzfläche zwischen dem Si und dem Al eine Silicid-Grenzschicht erforderlich. Bisher ist die Herstellung des Silicids aus dem dem Al zugesetzten Element jedoch noch unbekannt. Ein Versuch, Al-Legierungsfilme mit einem Zusatz von Übergangsmetallen und Edelmetallen bei 450 ºC zu glühen, erwies sich für die Bildung von Silicid an einem Si-Kontaktloch lediglich auf der Basis von Al-Pd erfolgreich.
  • Um zu vermeiden, daß das in dem Substrat befindliche Sihzium in den aus der Al-Legierung bestehenden Leiter hineinschmilzt, ist der Leiterfilm so ausgebildet, daß er vorzugsweise Silizium enthält, und um einen Bruch des Leiterfilms zu vermeiden, ist es besonders wirksam, wenn der Siliziumanteil 0,1 Gew.-% oder darüber, jedoch nicht über 3 Gew.-%, beträgt.
  • Fig. 1 ist ein Querschnitt durch den Leiterfilm der erfindungsgemäßen Halbleitervorrichtung;
  • Fig. 2 ist ein Querschnitt durch den Leiterfilm einer herkömmlichen Halbleitervorrichtung;
  • Fig. 3 ist ein Querschnitt durch eine Halbleitervorrichtung nach einer Ausführungsform der Erfindung aus der Perspektive;
  • Fig. 4 ist ein Teilquerschnitt durch die harzgegossene Halbleitervorrichtung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
  • Fig. 5A und 5B sind Diagramme der Kristallstrukturen des Leiterfilms als Ergebnis der Wärmebehandlungen;
  • Fig. 6 zeigt das Verhältnis zwischen dem Anteil der Abscheidungen der Al-Pd-Komponente an den Korngrenzendreifachpunkten und der Lebensdauer gegenüber einer Elektromigration.
  • Fig. 7 ist ein Diagramm des Verhältnisses zwischen der Pd-Konzentration in dem Leiterfilmmaterial und der Lebensdauer gegenüber einer Elektromigration.
  • Fig. 8 ist ein Diagramm des Verhältnisses zwischen dem Verteilungswinkel der Al-Kristallteilchen und der Lebensdauer gegenüber einem Bruch durch Elektromigration.
  • Fig. 9 ist ein Diagramm des Verhältnisses zwischen dem Verteilungswinkel der Al-Körner und der Glühtemperatur.
  • Fig. 10A bis 10D sind Diagramme der Matrixstrukturen des Leiterfilms aufgrund des zweiten Wärmebehandlungsverfahrens bei unterschiedlichen Bedingungen.
  • Fig. 11 ist ein Querschnitt durch den Hauptteil der Halbleitervorrichtung nach einer weiteren Ausführungsform der Erfindung.
  • Fig. 12A, 12B und 12C sind Querschnitte, aus denen Strukturänderungen des Kontaktbereichs zwischen Leiterfilm und Diffusionsschicht aufgrund der zweiten erfindungsgemäßen Wärmebehandlung hervorgehen.
  • Fig. 13 ist ein Diagramm des Ergebnisses der XPS-Analyse an dem Si-Kontaktloch im Anschluß an die zweite Wärmebehandlung bei 200 ºC über zwei Stunden und nachdem der Al-Legierungsfilm durch Ätzen entfernt worden ist.
  • Fig 14 ist ein Diagramm des Ergebnisses der genauen Pd3d- Messung gemäß Fig. 13.
  • Fig 15 ist ein Diagramm des Ergebnisses der XPS-Spektrumsmessung, die in demselben Verfahren wie in Fig. 14 in bezug auf Pd3d im Anschluß an die zweite Wärmebehandlung bei 200 ºC während zwei Stunden erfolgte.
  • Fig. 16 ist eine Tabelle, aus der das Verhältnis zwischen den Zusammensetzungen des Leiterfilmmaterials und der Lebensdauer des Leiters gegenüber einem Bruch durch Elektromigration hervorgeht.
  • Fig. 17A bis 17D sind Diagramme, aus denen die Strukturen von Leiterfilmen aufgrund der erfindungsgemäßen Wärmebehandlung sowie der herkömmlichen Wärmebehandlung hervorgehen.
  • Fig 18 ist ein Diagramm, in dem die Abmessungen von Leiterfilmen im Anschluß an das Trockenätzen nach der erfindungsgemäßen und nach der herkömmlichen Technik gezeigt werden.
  • Fig 19 ist ein Diagramm eines Vergleichsergebnisses der Ausfallraten aufgrund eines durch Spannungsmigration bedingten Bruchs bei der erfindungsgemäßen und bei der konventionellen Technik.
  • Fig 20 ist ein Diagramm des Verhältnisses zwischen additiven Elementen und der Lebensdauer des Leiters gegenüber einem Spannungsmigrationsbruch.
  • Fig 21 ist ein Diagramm, aus dem das Verhältnis zwischen dem in dem PdO-Film enthaltenen Kohlenstoffanteil und der Korrosionsbeständigkeit des Leiters hervorgeht, und
  • Fig. 22 ist ein Diagramm, das die Anwendung der vorliegenden Erfindung bei einem LSI-Bauelement zeigt.
  • Ausführungsformen der vorliegenden Erfindung werden nunmehr anhand der beigefügten Zeichnungen beschrieben.
  • Fig. 1 ist eine vergrößerte Ansicht des Leiterfilmabschnitts der erfindungsgemäßen Halbleitervorrichtung. Auf einem Halbleitersubstrat 1 ist ein Leiterfilm 2 aus einer Palladium enthaltenden Aluminiumlegierung ausgebildet, wobei eine Schicht aus Palladiumoxid mit Kohlenstoff an der Kante des trockengeätzten Leiterfilms vorgesehen ist. Das Vorhandensein der Schicht 3 verhindert im Hinblick auf die Ausbildung eines Leiterfilmmusters eine Kantenätzung des Leiterfilms während des Trockenätzens.
  • Fig. 2 zeigt im Modell die Uberätzung von Kanten des Leiterfilms aufgrund des Trockenätzverfahrens, ohne die erfindungsgemäß vorgeschlagene vorangehende Wärmebehandlung.
  • Fig. 3 ist ein Querschnittsdiagramm, das einen Teil der Struktur einer Halbleitervorrichtung, beispielsweise 4 M DRAM oder 1 M SRAM, nach einer Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur bezieht sich das Bezugszeichen 1 auf ein Halbleitersubstrat, das beispielsweise aus Silizium hergestellt ist, 4 ist ein Isolierelement mit Kontaktlöchern in diesem, das aus einem SiO&sub2;- oder PSG- Film einer Dicke von beispielsweise 0,1 - 0,5 µm hergestellt worden ist, und 2 ist ein Leiterfilm aus einer Al- Legierung, der aus reinem Al oder Al mit Si besteht, dem 0,01 - 4 Gew.-% Pd in einer Dicke von 0,5 - 1 µ, wie generell bei LSI-Bauelementen, zugesetzt worden ist.
  • Der aus der Al-Legierung bestehende Leiterfilm 2 steht mit dem Halbleitersubstrat 1 über Kontaktlöcher in Verbindung. Die freiliegende Oberfläche dieses aus der Al-Legierung bestehenden Leiterfilms 2 ist durch einen (nicht dargestellten) Passivierungsfilm, beispielsweise einen PSG- oder PIQ- Film mit einer Dicke von 0,5 - 2,0 µm, geschützt. Der aus der der Al-Legierung bestehende Leiterfilm 2 weist eine Bondstelle auf, und die Verbindung erfolgt durch Kugelbindung unter Verwendung metallischer Drähte 6, beispielsweise Kupferdrähte, Aluminiumdrähte oder Golddrähte. Die Kugelform wird dadurch erhalten, daß man das Drahtende in nicht-oxidierender Atmosphäre zum Schmelzen bringt und unter Nutzung der Oberflächenspannung zu einer Kugel verformt.
  • Nach Ausbilden des Leiterfilmmaterials auf dem Halbleitersubstrat 1 wird dieses einer Wärmebehandlung unterworfen, um die aus Aluminium und Palladium bestehende Verbindung in dem Leiterfilm abzuscheiden. Diesem Verfahren schließt sich ein Trockenätzen an, wodurch die Herstellung des gewünschten Leitermusters abgeschlossen ist. Während des Trockenätzens werden die Muster durch eine Maske abgedeckt, die zum Beispiel vorzugsweise eine Resistmaske ist.
  • Fig 4 zeigt die harzgegossene Halbleitervorrichtung, bei der ein Halbleitersubstrat mit einem Leiterfilm auf einen Führungsrahmen 7 verbracht wird, wobei der Leiterfilm 2 und der Führungsrahmen 7 durch einen Metalldraht 6 elektrisch miteinander verbunden und anschließend mit einem Harz 8 versiegelt werden. Das Bezugszeichen 9 steht für einen Passivierungsfilm.
  • Der Metalldraht ist vorzugsweise ein Kupferdraht aus reinem Kupfer oder Kupfer mit im wesentlichen keinem additiven Element, oder ein Aluminiumdraht aus reinem Aluminium oder Aluminium ohne ein additives Element. Der Führungsrahmen 7 besteht vorzugsweise aus Kupfer oder einer Eisen-Nickel- Verbindung.
  • Fig 22 zeigt die Anwendung der vorliegenden Erfindung auf ein LSI-Bauelement, beispielweise ein DRAM mit einer Kapazität von 4 MB oder darüber, oder ein SRAM mit einer Kapazität von 1 MB oder darüber Die Vorrichtung umfaßt ein Halbleitersubstrat 181, in dem eine LSI-Schaltung ausgebildet ist, beispielsweise eine Metallplatte 185 aus Mo, auf die das Halbleitersubstrat aufgelegt wird, an dem Halbleitersubstrat vorgesehene Leiterfilme 2, Metalldrähte 183 für eine elektrische Verbindung der Leiterfilme mit Führungsrahmen 182, sowie eine Isolierkappe 184, um für das Halbleitersubstrat, die Leiterfilme und die Metalldrähte einen hermetischen Verschluß zu bilden. Der Leiterfilm 2 ist wie für die vorangehende Ausführungsform beschrieben ausgebildet. Die Kante des Leiterfilms weist ein rechteckiges oder nahezu rechteckiges Profil auf, wobei an der Kantenoberfläche ein Schutzfilm mit dem in dem Leiterfilmmaterial enthaltenen Pd-Oxid sowie Kohlenstoff ausgebildet ist.
  • Die Metallplatte, auf der das Halbleitersubstrat aufliegt, besteht aus einer Molybdänplatte 185 sowie aus einem goldplattierten Kupferfuß 186. Das LSI 181-Bauelement ist an der Mo-Platte durch Galvanisieren mit Gold fixiert.
  • Fig. 5A zeigt die Matrixstruktur des Leiterfilms, der aus der Aluminiumlegierung mit 1 Gew.-% Si und 0,5 Gew.-% Pd besteht und als Ergebnis der 30-minütigen Wärmebehandlung bei 450 ºC entsteht. Fig 5B zeigt die Matrixstruktur desselben Leiterfilms aus der einstündigen zweiten Wärmebehandlung bei 300 ºC und der einstündigen Wärmebehandlung bei 350 ºC im Anschluß an die vorgenannte Wärmebehandlung. Die zweite Wärmebehandlung kann dabei in getrennten Zyklen erfolgen. In Fig. 5A liegen die Abscheidungen an den üblichen Korngrenzen vor, während sie in Fig. 5B konzentrisch an Korngrenzendreifachpunkten auftreten. Eine eingehende Untersuchung der Abscheidungen in den beiden Strukturen ergab, daß unter den gesamten Abscheidungen bei der Struktur gemäß Fig 5A die Korngrenzenabscheidungen 90 % oder mehr betragen, wohingegen bei der Struktur gemäß Fig. 5B die Korngrenzenabscheidungen unter 10 % betragen.
  • Fig. 6 zeigt das Verhältnis zwischen dem Abscheidungsanteil an den Korngrenzendreifachpunkten und der durchschnittlichen Zeit t&sub5;&sub0;, bis der Leiter aufgrund von Elektromigration bricht, wenn Streifen des gleichen Loses mit einem Strom von 2 x 10&sup6; A/cm² beaufschlagt werden. Fig. 7 zeigt das Verhältnis zwischen der durchschnittlichen Lebensdauer t&sub5;&sub0; und dem zugesetzten Pd-Anteil für den Leiter, bei dem 30 % der Abscheidungen sich an den Korngrenzendreifachpunkten befinden. Wie aus dem Diagramm ersichtlich, ist eine Zugabe von 0,01 Gew.-% oder darüber effektiv. Den Fig. 6 und 7 kann entnommen werden, daß ein geeigneter Anteil von zugesetztem Pd 0,01 - 3 Gew.-% ist, wobei ein erhöhter Anteil von Abscheidungen an den Korngrenzendreifachpunkten die Widerstandsfähigkeit gegenüber einer Elektromigration weiter erhöht.
  • Fig. 8 zeigt das Verhältnis zwischen dem Verteilungswinkel der dominierenden Richtung der Al(III)-Körner und der durchschnittlichen Zeit, die ein Leiterfilm aus einer Al-Legierung mit 0,5 Gew.-% Pd und 1 Gew.-% Si benötigt, um zu brechen, nachdem er geglüht und einer anschließenden weiteren Wärmebehandlung unterworfen worden ist (Wärmeabscheidungsverfahren). Die Aluminiumkörner werden im allgemeinen an der stabilsten Ebene 111 polarisiert, wobei die < 111> -Richtungen der einzelnen Körner leicht voneinander abweichen. Diese Abweichung wird anhand von Röntgenstrahlen gemessen, und ihr Mittelwert ist durch den Verteilungswinkel definiert. Ein großer Verteilungswinkel deutet auf starke Brüche der Kristallkorngrenzen hin. Wie aus Fig. 8 hervorgeht, gilt folgendes: Je größer der Verteilungswinkel ist, umso kürzer ist die Durchnittszeit bis zu dem Bruch t&sub5;&sub0;.
  • Fig. 9 zeigt das Verhältnis zwischen dem Verteilungswinkel und der Glühtemperatur. Aus Fig. 10 geht das Verhältnis zwischen dem Wärme-Abscheidungsverfahren und der Matrixstruktur hervor, die 30 Minuten lang bei 400 ºC geglüht wurde. Aus Fig. 9 ist ersichtlich, daß eine zu niedrige Glühtemperatur keine Neuordnung der Körner ermöglicht, während eine zu hohe Glühtemperatur zu einer Rekristallisierung führt und der Verteilungswinkel nicht kleiner wird. Insofern fördert der 3 bis 180-minütige Glühzustand bei 200 - 450 ºC das Antimigrationsverhalten. Demgegenüber geht aus Fig. 10 hervor, daß eine zu niedrige Temperatur in dem Wärme-Abscheidungsverfahren keine Korngrenzen-Abscheidung zuläßt, während eine zu hohe Temperatur bewirkt, daß die Teilchen zu groß werden, wodurch die Al-Atome sich leicht bewegen können, was wiederum zu einer Beeinträchtigung des Antimigrationsverhaltens führt. Insgesamt ergab sich, daß bei 10 bis 600-minütigem Einstellen des Wärme-Abscheidungszustands auf 150 bis 350 ºC der Durchmesser der abgeschiedenen Teilchen auf unter 0,3 µm verringert und die Antimigrationseigenschaften gefördert werden können.
  • Wird ein Leiterfilm aus der Al-Legierung mit 0,5 Gew.-% Pd und 1 Gew.-% Si dem vorstehend erwhnten Zweistufenverfahren unterworfen und anschließend zur Bildung eines angestrebten Leitermusters einer Trockenätzung unterworfen, so entsteht gemäß Fig. 1 an der Kante des Films eine Palladiumoxidschicht. Diese Palladiumoxidschicht schließt, wie bereits erwähnt, Kohlenstoff ein, und der Anteil des Kohlenstoffs ist dadurch steuerbar, daß man die Ätzbedingungen, wie die Luftgaszusammensetzungen, die Ätzleistung und/oder die Ätzzeitintervalle einstellt. Fig. 21 zeigt das Verhältnis zwischen dem Kohlenstoffanteil und dem Korrosionsstrom bei der natürlichen Korrosionsspannung in der wässerigen Lösung mit 100 Teilen/Mio Cl-Ionen, die auf die korrosive Eigenschaft des Films hinweisen. Die Figuren zeigen, daß der Korrosionsstrom in dem Maße gegen 1/100 abnimmt, wie der Anteil des Kohlenstoffs gegen 0,01 % oder darüber zunimmt.
  • Tabelle 1 zeigt die Verringerung der Musterdimensionen von Leiterfilmen von 0,5 µm Dicke, die aus mehreren Leiterfilmmaterialien durch Sputtern gebildet wurden und im Anschluß an das Wärmebehandlungsverfahren auf eine Linienstärke von 1 µm trockengeätzt wurden. Offensichtlich ermöglicht der Leiterfilm aus der Al-Legierung mit 0,5 Gew.-% Pd und 1 Gew.-% Si eine minimale Reduzierung seiner Abmessungen. Tabelle 1
  • Leitermaterial Abme 5 sungsve rringe rung
  • Fig. 11 ist ein Querschnitt durch die Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung. In Teilbereichen zwischen einem Leiterfilm 2 aus einer Aluminiumlegierung und einer Si-Diffusionsschicht 24 wird Palladium-Silicid 25 gebildet. 22 bezeichnet einen Passivierungsfilm und 23 einen durch Wärmeoxidation gebildeten SiO&sub2;-Film.
  • Die Figuren 12A bis 12C zeigen ein Beispiel eines Herstellungsverfahrens der erfindungsgemmäßen Halbleitervorrichtung. Zunächst wird ein herkömmlicher Leiterfilm aus einer Al-Legierung mit 1 Gew.-% Si und 1 Gew.-% Pd durch Sputtern auf ein Halbleitersubstrat 1 aufgebracht, und durch das Photoätzverfahren gemäß Fig. 12A wird ein Leitermuster ausgebildet. In diesem Stadium verbleiben durch das Sputtern des Leiterfilmmaterials hervorgerufene Strukturfehler 27 im Innern der Diffusionsschicht 24, und auf der Oberfläche der Diffusionsschicht 24 bildet sich ein Oxidfilm 28. Hieran anschließend erfolgt ein 30-minütiges Glühen bei 400 ºC. In diesem Verfahren werden die durch das Sputtern hervorgerufenen Strukturfehler wieder beseitigt, um einen guten Ohmm schen Kontakt gemsoß Fig. 12B sicherzustellen. Ein natürlicher, an der Oberfläche des aus der Al-Legierung bestehenden Leiterfilms bei seiner Abscheidung verbleibender Oxidfilm 28 wird durch Al reduziert, so daß das Halbleitersubstrat eine saubere Si-Oberfläche aufweist. Hieran anschließend erfolgt eine weitere, zweistündige Wärmebehandlung bei 200 ºC. Dadurch konzentriert sich das Pd in der Al-Legierung an der Si-Zwischenschicht, wo es mit dem Si zur Bildung eines Silicids gemäß Fig. 12C reagiert.
  • Fig. 13 zeigt das Ergebnis einer photoelektronischen Röntgenspektroskopie (XPS) an der Si-Zwischenschicht, nachdem der darüberliegende, aus der Al-Legierung bestehende Film durch Ätzen entfernt worden ist. Die Al-Legierung und die Al-haltige Metallverbindung werden durch Ätzen entfernt, während Abscheidungen an anderen Zwischenschichten zurückbleiben und durch die XPS-Analyse erfaßt werden. Unter den erfaßten Elementen Pd, Si, O und C werden O und C aus der Verunreinigung an der in dem Ätzverfahren beteiligten Si- Oberfläche hergeleitet. Eine weitere eingehende Untersuchung an dem erfaßten Pd3dS/2-Peak ergab, daß das Pd die Verbindung Pd&sub2;Si gemäß Fig. 14 bildet. Die Tatsache, daß der Pd Si-Peak der Fig. 14 durch Glühen bei 400 ºC während 2 Stunden oder länger nicht verstärkt wurde, legt nahe, daß die Si-Zwischenschicht durch das Glühen in diesem Zustand vollständig mit dem Pd&sub2;Si bedeckt ist. Eine Abscheidung von Si auf der Si-Zwischenschicht wird nicht erfaßt. Eine weitere, 60 minütige Wärmebehandlung bei 200 ºC führt nicht zu einer Si-Abscheidung, und es ergibt sich praktisch keine Veränderung in der Kontaktresistenz.
  • Tabelle 2 zeigt den Anteil des die Si-Grenzfläche abdeckenden Pd&sub2;Si, wobei die Wärmebehandlung bei 200 ºC aufgrund der Intensität des XPS-Spektrums auf 60 und 30 Minuten verkürzt wird. Tabelle 2
  • Durch den 30-minütigen Erhitzungsvorgang werden nicht 80 % der Si-Zwischenschicht zu Silicid. Auch der anschließende Glühvorgang bewirkt kein Wachstum der Si-Ablagerungen. Infolgedessen nimmt die Kontaktresistenz vor und nach dem 60-minütigen Glühen bei 450 ºC nur um 77 % zu. Diese Resistenzzunahme beträgt beim bekannten Stand der Technik, der eine Al-Legierung mit 1 Gew.-% Si verwendet, lediglich die Hälfte oder weniger, was für die Wirksamkeit der vorliegenden Erfindung spricht. Die Silicid-Bildung ist auch dann wirksam, wenn nicht die gesamte Si-Zwischenschicht bedeckt ist.
  • Fig. 15 zeigt das XPS-Spektrum an der Si-Zwischenschicht nach der Wärmebehandlung, die hier dadurch erfolgt, daß die Wiedererhitzungstemperatur während 2 Stunden von 200 ºC auf 150 ºC verringert wird. In diesem Fall bilden sich an der Zwischenschicht neben dem Pd&sub2;Si Ablagerungen von reinem Pd. Ein anschließender 60-minütiger Glühvorgang bei 450 ºC bewirkt, daß die Ablagerungen von reinem Pd wieder in den Al- Legierungsfilm zurückabsorbiert werden, was eine Schwächung des Unterdrückungseffekts gegen eine Si-Ablagerung bedeutet. Jedoch entsteht auch hier eine ausreichende Menge an Pd&sub2;Si an der Zwischenschicht, um die Si-Ablagerung in wirksamer Weise zu unterbinden; siehe Tabelle 3. Tabelle 3 (Spalten 1 und 2) Tabelle 3 (Spalten 3 und 4) Tabelle 3 (Spalte 5)
  • Bei dieser Ausführungsform muß das Silicid bei einer niedrigen Temperatur so homogen wie möglich gebildet werden. Aus Tabelle 4 gehen verschiedene Silicide hervor, die bei einer verhältnismäßig niedrigen Temperatur hergestellt werden können. Tabelle 4
  • Neben dem Pd, das die Bildung von Silicid bei der niedrigsten Temperatur ermöglicht, ist ein weiteres Element, das die Bildung nur einer Art von Silicid bei niedriger Temperatur ermöglicht, Mg. Das Mg bildet jedoch mit dem Al bei seiner Zugabe zu diesem sehr leicht eine feste Lösung und erscheint nicht auf der Si-Zwischenschicht.
  • Wenngleich in den vorstehenden Ausführungsformen Leiterfilmmaterialien aus Al-Legierungen Verwendung finden, in denen Pd oder Si verteilt sind, so wird der gleiche Effekt dadurch erhalten, daß man ein Leiterfilmmaterial aus einer Aluminiumlegierung verwendet, in dem Pt, oder Pt und Si, verteilt sind.
  • Das Leiterfilmmaterial wird zweckmäßigerweise durch chemische Dampfabscheidung (CVD), Elektronenstrahl(EB)-Verdampfungsabscheidung oder Sputtern aufgebracht. Wird das Sputterverfahren gewählt, so ist die Verwendung eines Targets empfehlenswert, wobei die Konzentrationsverteilung des additiven Elementes innerhalb von ± 0,05 % eingestellt wird, um einen einheitlichen Al-Leiterfilm mit überlegenen Eigenschaften zu erhalten.
  • Im folgenden wird eine weitere Ausführungsform beschrieben, bei der das Leiterfilmmaterial auf der Grundlage von Aluminium oder Aluminium mit unter 3 Gew.-% Silizium unter 5 Gew.-% Palladium oder Platin als additives Element enthält sowie ferner mindestens eines der Elemente Lithium, Beryllium, Magnesium, Mangan, Eisen, Kobalt, Nickel, Kupfer, Lanthan, Cer, Chrom, Hafnium, Zirkon, Cadmium, Titan, Wolfram, Vanadium, Tantal und Niobium als zusätzliches additives Element in einer Menge von unter 5 Gew.-% enthält.
  • Das vorstehend genannte Material wird auf ein Halbleitersubstrat durch Sputtern aufgebracht, und der Glühvorgang bei 400 - 500 ºC während 10 Minuten oder darüber erfolgt in einer ersten Wärmebehandlungsstufe, um auf der Al-Matrix eine feste Lösung der additiven Elemente zu bilden. Danach wird das gesamte Substrat rasch mit einer Geschwindigkeit von 10 ºC/sec abgekühlt, so daß die Al-Matrix zu einer übersättigten festen Lösung der additiven Elemente wird. Der sich daran anschließende Wärme-Abscheidungsvorgang erfolgt während 20 - 60 Minuten bei 350 ºC oder darunter, so daß die übersättigte feste Lösung sich als fein verteilte Verbindung abscheidet. Dem folgt eine weitere Wärmebehandlung bei derselben Glühtemperatur während 10 Minuten oder darunter, so daß die additiven Elemente in der Al-Matrix wieder zu einer festen Lösung werden.
  • Der wie vorstehend beschrieben hergestellte Leiterfilm enthält anfangs Abscheidungen einer metallischen Verbindung aus Palladium und Aluminium oder Platin und Aluminium. Nach einer gewissen Zeit bewirkt der in dem Leiter fließende Elektronenstrom, daß sich andere in der festen Lösung befindliche additive Elemente nacheinander abscheiden. Auf diese Weise wird bei einem feinen Leiterfilm mit einer Linienstärke von 2 µm oder darunter dessen Widerstandsfähigkeit gegenüber einer Elektronen- und Spannungsmigration erheblich heraufgesetzt.
  • In Fig. 16 wird die Lebensdauer des nach dem erfindungsgemäßen Verfahren hergestellten Leiterfilms gegenüber einem Bruch des Leiterfilms aufgrund von Elektronenmigration mit der des nach dem Stand der Technik hergestellten Leiterfilms verglichen, wobei der Test auf der Stromleitfähigkeit bei hoher Temperatur basiert. In der Figur stellen die drei Reihen im oberen Teil die Testergebnisse für die nach dem herkömmlichen Verfahren hergestellten Leiterfilme dar. Die Lebensdauer des hier untersuchten Leiters bestimmt sich nach der Zeitdauer, nach der die Hälfte der Testproben bricht. Wie aus Fig. 16 eindeutig hervorgeht, sind die erfindungsgemäßen Leiter auf der Basis einer Al-Legierung den herkömmlichen Leitern überlegen.
  • Fig. 17A zeigt die Korngrenzenstruktur des Leiterfilms auf der Grundlage von Aluminium anhand des vorgenannten Wärmebehandlungsverfahrens gemäß der Erfindung. Die Figuren 17B, 17C und 17D zeigen jeweils die Korngrenzenstruktur der Al-Si, Al-Pd-Si und Al-Pd-Cu-Si-Leitermaterialien bei Anwendung der herkömmlichen einstündigen Wäremebehandlung bei 450 ºC. Dabei wurden die Filmstrukturen auf der Grundlage der Aluminiumlegierung nach Beaufschlagen mit einer hohen Stromdichte von 8 x 10&sup6; A/cm² während drei Stunden beobach tet. Erfindungsgemäß treten sowohl grobe als auch feine Abscheidungen an den Korngrenzen auf, ein Zeichen für die Entstehung von Feinabscheidungsreaktionen. Demgegenüber weisen die anderen drei Beispiele übermäßig gewachsene Ablagerungen auf, wodurch die Eindämmung der Diffusion durch Korngrenzen hindurch aufgrund des Verschiebungs-Pineffekts verlorengeht.
  • In Fig. 18 zeigt die Musterabmessungsgenauigkeit nach dem Trockenätzen bei Verwendung eines Gases auf der Basis von Chlor für den erfindungsgemäßen Leiter auf der Grundlage einer Al-Legierung sowie für den herkömmlichen Leiter auf der Grundlage von Al und Si. Wie eindeutig aus Fig. 18 hervorgeht, in der der Leiter auf der Grundlage einer Al-Legierung nach der erfindungsgemäßen Ausführungsform mit dem herkömmlichen Leiter aus Al und Si verglichen wird, weist die Herstellbarkeit nach der erfindungsgemäßen Ausführungsform insbesondere bei Halbleitervorrichtungen wie 4 M DRAM und 1M SRAM, wo die Musterabmessung 1 µm oder weniger beträgt, überlegene Eigenschaften auf.
  • Fig. 19 zeigt das Untersuchungsergebnis hinsichtlich der kumulativen Fehlerrate aufgrund von Spannungsmigration für den herkömmlichen Al-Si- und Al-Pd-Si-Leiter sowie den erfindungsgemäßen Al-Pd-Mg-Si-Leiter. Wie zweifelsfrei aus Fig. 19 hervorgeht, fördert die Zugabe von Mg die Widerstandsfähigkeit gegenüber einer Spannungsmigration erheblich. Dieselbe Wirkung wird durch die Zugabe von mindestens einem der vorgenannten additiven Elemente neben dem Mg erzielt.
  • Fig. 20 zeigt die Veränderung der Lebensdauer des Leiters aufgrund von Spannungsmigration, wenn der Al-Pd-Si-Leiterfilm, dem Mg zugesetzt worden ist, einer Wärmebehandlung wie vorstehend beschrieben unterworfen wird, so daß die Körner kleiner als die Leiterbreite (0,8 µm) werden. Wie eindeutig aus Fig. 20 hervorgeht, weisen Proben, denen mehr Mg zugesezt worden ist und die kleinere Körner aufweisen, eine höhere Stabilität auf, während Proben, deren Korndurchmesser größer als die Leiterbreite sind, bei Spannungsmigration eine kürzere Lebensdauer haben.
  • Ein plausibler Grund hierfür ist, daß ein Brechen aufgrund von Spannungsmigration von der Korngrenzendiffusion durch Al-Atome hervorgerufen wird, was der Zugspannung zuzuschreiben sein dürfte, und im Falle von vergleichbaren Abmessungen von Leiter und Al-Körnern ist die Wahrscheinlichkeit, daß eine Korngrenzendiffusion an einer Stelle nicht greift, größer. Eine feinere Kornabmessung wird auch durch die Verwendung der vorstehend genannten additiven Elemente neben dem Mg erzielt. Offensichtlich ist der Grund, weshalb der Korndurchmesser kleiner als 1 µm wird, die Rekristallisierung der Al-Matrix, die bei dem erfindungsgemäßen Wärmebehandlungsverfahren in der kurzen Zeit des Wiedererhitzens bei Glühtemperatur im Anschluß an den Abscheidungsvorgang erfolgt.

Claims (26)

1. Haibleitervorrichtung mit einem Halbleitersubstrat (1) und mehreren auf diesem Substrat gebildeten Leiterfilmen (2), wobei jeder der Leiterfilme aus einer Aluminiumlegierung hergestellt ist und
die Legierung Palladium oder Platin, oder Palladium und Silizium, in einer Menge von 5 Gew.-% oder darunter aufweist, und
für den Leiterfilm (2) ein Schutzfilm (3) vorgesehen ist, der wahlweise entweder Palladium- oder Platinoxid aufweist,
dadurch gekennzeichnet, daß der Schutzfilm
- an der Kante des Leiterfilms vorgesehen ist und
- zusätzlich Kohlenstoff enthält.
2. Bauelement nach Anspruch 1 dadurch gekennzeichnet, daß die Aluminiumlegierung als Hauptkomponente Aluminium, 5 Gew.-% oder darunter Palladium und 0,1 - 3 Gew.-% Silizium enthält, und daß der Schutzfilm (3) Palladiumoxid und Kohlenstoff einschließt.
3. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Aluminiumlegierung 5 Gew.-% oder darunter Palladium enthält, und daß jeder der Leiterfilme eine Linienstärke von 1,3 um oder darunter und ein Verhältnis von Linienstärke zu Linienabstand von 1 oder darüber hat.
4. Vorrichtung nach Anspruch 1 bzw. 2, dadurch gekennzeichnet, daß die Veränderung der Linienstärke des Leiterfilms an dessen Höhe entlang 0,1 µm oder darunter beträgt.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Aluminiumlegierung wahlweise 0,01 - 3 Gew.-% Palladium oder Platin enthält.
6. Vorrichtung nach irgendeinem der Anspruche 1 bis 5, dadurch gekennzeichnet, daß das Palladium durch Abscheiden von reinem Palladium oder einer Metallverbindung von diesem an den Korngrenzen bzw. in den Körnern der Aluminiumlegierung verteilt ist.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Abscheidungen von reinem Palladium oder einer Metallverbindung von diesem in 30 % oder mehr Bereichen von Dreifachpunkten der Korngrenzen verteilt sind.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Abscheidungen einen Teilchendurchmesser von 0,3 µm oder darunter haben.
9. Vorrichtung nach irgendeinem der Anspruche 1 bis 8, dadurch gekennzeichnet, daß der Schutzfilm eine Dicke von 100 nm oder darunter aufweist.
10. Vorrichtung nach irgendeinem der Anspruche 1 bis 8, dadurch gekennzeichnet, daß dieses weiter eine integrierte Schaltung in DRAM-Konfiguration mit Speicherelementen von 4 mega-Bits oder darüber auf dem Halbleitersubstrat aufweist und die Halbleiterfilme mit den Speicherelementen verbunden sind.
11. Vorrichtung nach irgendeinem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß dieses weiter eine integrierte Schaltung in SRAM-Konfiguration mit Speicherelementen von 1 mega-Bit oder daruber auf dem Halbleitersubstrat aufweist und daß die Leiterfilme mit den Speicherelementen verbunden sind.
12. Vorrichtung nach irgendeinem der Anspruche 1 bis 8, dadurch gekennzeichnet, daß die Aluminiumlegierung weiter, als zweites additives Element, wahlweise 5 Gew.-% oder darunter mindestens eines der Elemente Lithium, Beryllium, Magnesium, Mangan, Eisen, Kobalt, Nickel, Kupfer, Lanthan, Cer, Chrom, Hafnium, Zirkon, Cadmium, Titan, Wolfram, Vanadium, Tantal und Niobium enthält.
13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß das Palladium oder Platin oder das Palladium einschließlich des Siliziums, als erstes additives Element, in der Aluminiumlegierung mit Aluminium eine Metallverbindung bildet, die als Abscheidung von Teilchen von 0,3 µm oder darunter an Korngrenzen verteilt ist und daß mindestens eines der zweiten additiven Elemente in der Aluminiummatrix eine feste Lösung bildet.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß das mindestens eine des zweiten additiven Elements an Korngrenzen oder einer Matrix des Aluminiums abgeschieden wird.
15. Verfahren zur Herstellung einer Halbleitervorrichtung, folgende Schritte umfassend:
- Aufbringen einer Schicht (2) eines Leiterfilmmaterials aus einer Aluminiumlegierung mit 5 Gew.-% oder weniger von Palladium oder Platin, oder Palladium und Silizium, auf ein Halbleitersubstrat (1);
- Wärmebehandeln der aufgebrachten Schicht (2) des Leiterfilmmaterials, um von diesem die Metallverbindung aus Palladium oder Platin, oder Palladium und Silizium, abzuscheiden
- Vorsehen eines Schutzfilms, der Palladium oder Platinoxid enthält,
dadurch gekennzeichnet daß der Schutzfilm ferner Kohlenstoff enthält und an der Kante des Leiterfilms während des Ätzens vorgesehen wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Aluminiumverbindung als Hauptkomponente Aluminium, 5 Gew.-% oder darunter Palladium und 0,1 - 3 Gew.-% Silizium enthält.
17. Verfahren nach Anspruch 15 bzw. 16, dadurch gekennzeichnet, daß das Leiterfilmmaterial durch Sputtern aufgebracht wird.
18. Verfahren nach Anspruch 15 bzw. 16, dadurch gekennzeichnet, daß das Leiterfilmmaterial in einer Dicke von 0,5 - 1 µm aufgebracht wird.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Wärmebehandlung in einer ersten Stufe einen Erhitzungsvorgang fur die aufgebrachte Schicht (2) des Leiterfilmmaterials in Form von Glühen und in einer zweiten Stufe einen Erhitzungsvorgang fur die geglühte Schicht (2) des Leiterfilmmatenais umfaßt, wodurch die Metallverbindung des Palladiums oder Platins, oder des Palladiums und Siliziums, abgeschieden werden.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Erhitzungsvorgang der ersten Stufe bei Temperaturen von 200 - 500 ºC erfolgt.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß der Erhitzungsvorgang der zweiten Stufe bei einer Temperatur von 150 - 350 ºC erfolgt.
22. Verfahren nach Anspruch 21 dadurch gekennzeichnet, daß
die Aluminiumverbindung zusätzlich 5 Gew.-% oder darunter mindestens eines der Elemente Lithium, Beryllium, Magnesium, Mangan, Eisen, Nickel, Kupfer, Lanthan, Cer, Chrom, Hafnium, Zirkon, Cadmium, Titan, Wolfram, Vanadium, Tantal und Niobium enthält und
daß der Erhitzungsvorgang der ersten Stufe 10 Minuten dauert und die Leiterfilmschicht anschließend mit einer Rate von 10º C/s abgekühlt wird, und daß auf den Erhitzungsvorgang der zweiten Stufe ein Wiedererhitzen der Leiterfilmschicht bei Glühtemperatur während 10 Minuten oder darunter folgt.
23. Harzgegossene Halbleitervorrichtung mit einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 8, einem Führungsrahmen (7) zum Anbringen der Halbleitervorrichtung, Metalldrähten (6) zum Verbinden der Leiterfilme der Halbleitervorrichtung mit dem Führunsrahmen, und mit einer Harzgießform (8), um die an dem Führungsrahmen befestigte Halbleitervorrichtung und die Metalldrähte in Harz zu gießen.
24. Vorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die Aluminiumlegierung als Hauptkomponente Aluminium, 0,01 - 3 Gew.-% Palladium und 0,1 - 3 Gew.-% Silizium aufweist.
25. Vorrichtung nach Anspruch 23 oder 24, dadurch gekennzeichnet, daß die Führungsrahmen aus Kupfer oder aus einer Eisen-Nickel- Legierung hergestellt werden.
26. Vorrichtung nach irgendeinem der Anspruche 23 bis 25, dadurch gekennzeichnet, das der Metalldraht ein kugelförmiges Ende aufweist und mit dem Leiterfilm der Halbleitervorrichtung in elektrischer Verbindung steht, und daß das andere Ende des Metalldrahts mit dem Führungsrahmen verbunden ist.
DE68928448T 1988-01-20 1989-01-19 Halbleitervorrichtung und Herstellungsverfahren Expired - Fee Related DE68928448T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP834988 1988-01-20
JP63059451A JPH01233737A (ja) 1988-03-15 1988-03-15 集積回路装置及びその製造方法並びに該装置における配線膜を製造するためのターゲット

Publications (2)

Publication Number Publication Date
DE68928448D1 DE68928448D1 (de) 1998-01-02
DE68928448T2 true DE68928448T2 (de) 1998-03-12

Family

ID=26342845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68928448T Expired - Fee Related DE68928448T2 (de) 1988-01-20 1989-01-19 Halbleitervorrichtung und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US5019891A (de)
EP (1) EP0326018B1 (de)
KR (1) KR0132786B1 (de)
DE (1) DE68928448T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256557B1 (de) * 1986-08-19 1993-01-07 Fujitsu Limited Halbleiteranordnung mit einer Dünnschicht-Verdrahtung und Verfahren zum Herstellen derselben
US5243221A (en) * 1989-10-25 1993-09-07 At&T Bell Laboratories Aluminum metallization doped with iron and copper to prevent electromigration
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5173354A (en) * 1990-12-13 1992-12-22 Cornell Research Foundation, Inc. Non-beading, thin-film, metal-coated ceramic substrate
US5500301A (en) 1991-03-07 1996-03-19 Kabushiki Kaisha Kobe Seiko Sho A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
TW232079B (de) * 1992-03-17 1994-10-11 Wisconsin Alumni Res Found
DE69333966T2 (de) * 1992-08-27 2006-09-14 Kabushiki Kaisha Toshiba, Kawasaki Elektronisches Bauteil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
US6001461A (en) * 1992-08-27 1999-12-14 Kabushiki Kaisha Toshiba Electronic parts and manufacturing method thereof
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US5448113A (en) * 1993-03-08 1995-09-05 Ricoh Company, Ltd. Micro metal-wiring structure having stress induced migration resistance
JPH0737706A (ja) * 1993-07-19 1995-02-07 Murata Mfg Co Ltd 半導体セラミック素子
DE4337209A1 (de) * 1993-10-30 1995-05-04 Abb Management Ag Abschaltbarer Thyristor
US5434104A (en) * 1994-03-02 1995-07-18 Vlsi Technology, Inc. Method of using corrosion prohibiters in aluminum alloy films
US5711858A (en) * 1994-04-12 1998-01-27 International Business Machines Corporation Process for depositing a conductive thin film upon an integrated circuit substrate
KR960028689A (ko) * 1994-12-26 1996-07-22 이형도 센서용 히터전극 및 이를 사용한 세라믹 히터
US6075278A (en) * 1997-04-24 2000-06-13 Micron Technology, Inc. Aluminum based alloy bridge structure and method of forming same
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
US6339026B1 (en) * 1998-04-24 2002-01-15 Micron Technology, Inc. Semiconductor processing methods of polishing aluminum-comprising layers
US6522010B2 (en) 1998-06-30 2003-02-18 Micron Technology, Inc. Semiconductor constructions comprising aluminum-containing layers
JP2000150652A (ja) * 1998-09-03 2000-05-30 Seiko Epson Corp 半導体装置およびその製造方法
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
US6955980B2 (en) * 2002-08-30 2005-10-18 Texas Instruments Incorporated Reducing the migration of grain boundaries
JP2005086118A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 半導体装置
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad
JP5524905B2 (ja) * 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (de) * 1969-01-15
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4127424A (en) * 1976-12-06 1978-11-28 Ses, Incorporated Photovoltaic cell array
JPS6026640A (ja) * 1983-07-25 1985-02-09 Hitachi Ltd 耐食性アルミニウム電子材料
JPS61144847A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 半導体装置およびその製造法
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
JPS6379950A (ja) * 1986-09-22 1988-04-09 Hitachi Ltd 耐食性保護膜を有する物品及びその製造方法
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off

Also Published As

Publication number Publication date
EP0326018A3 (de) 1991-04-17
EP0326018A2 (de) 1989-08-02
KR890012377A (ko) 1989-08-26
EP0326018B1 (de) 1997-11-19
DE68928448D1 (de) 1998-01-02
US5019891A (en) 1991-05-28
KR0132786B1 (ko) 1998-04-16

Similar Documents

Publication Publication Date Title
DE68928448T2 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112017003058B4 (de) Kupferlegierungs-Bonddrähte für Halbleiterbauteile
DE2001515C3 (de) Flächenhafte Leiterzüge auf einer monolithisch integrierten Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3787709T2 (de) Halbleiteranordnung mit einem Elektrodenfleck.
DE3784757T2 (de) Metallisierte Halbleiteranordnung mit einer Zwischenschicht.
DE69522514T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69430405T2 (de) Verbesserte elektrische Verbindungen zu dielektrischen Materialien
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE69014149T2 (de) Zwischenmetallische Mehrschicht-Verbindung für Halbleitervorrichtungen.
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE2647566B2 (de) Leiterstreifenstruktur, ihre Verwendung und Herstellung
EP0002703B1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE3634495A1 (de) Kupferlegierung und verfahren zu ihrer herstellung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP2742161B1 (de) Kupferzinklegierung
DE2228678A1 (de) Verfahren zum herstellen einer schicht aus leiterzugmaterial fuer halbleiterbauteile
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
DE10125586A1 (de) Kupferlegierung zur Verwendung in elektrischen und elektronischen Teilen
DE69333966T2 (de) Elektronisches Bauteil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
DE19515564B4 (de) Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE69421989T2 (de) Aufgeschichtete Dünnfilm-Zusammenfügung und Verfahren zu ihrer Bildung
DE112022001995T5 (de) Bonddraht für Halbleitervorrichtungen
EP3862759B1 (de) Manteldraht und verfahren zur herstellung von manteldrähten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee