DE68922318T2

DE68922318T2 - Pseudoternärkode-Sender.

Info

Publication number: DE68922318T2
Application number: DE68922318T
Authority: DE
Inventors: Geoffrey Emil Brehmer; Joe William Peterson
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1988-01-22
Filing date: 1989-01-16
Publication date: 1995-10-19
Anticipated expiration: 2009-01-17
Also published as: DE68928172D1; EP0325391B1; JP2911465B2; ATE155295T1; DE68922318D1; EP0325391A3; US4899114A; EP0534575B1; ES2106129T3; JPH0229049A; EP0534575A3; DE68928172T2; ATE121892T1; EP0534575A2; US4829541A; ES2071652T3; EP0325391A2; GR3024813T3

Description

Die Erfindung betrifft Telekommunikationsschaltungen im allgemeinen und insbesondere einen Pseudoternärcode-Sender zur Verwendung bei einer digitalen Teilnehmer-Steuervorrichtung, die einem Digitalkunden den Zugriff und das Senden von Daten über das S-Interface des Integrated Services Digital Network ermöglicht.
Auf dem Gebiet der Telekommunikation gewinnt die Verwendung digitaler Signalisierungstechniken beim Übertragen von Daten über weite Entfernungen für eine große Zahl von Kommunikationsgebieten zunehmend an Bedeutung, wie zum Beispiel bei der Übertragung von Stimmen, Computerdaten und Videodaten. Üblicherweise wird das S- oder Teilnehmerleitungen-Interface, wie es von dem Consultative Committee for Telegraphy and Telephony (CCITT) bezeichnet wird, dazu verwendet, ISDN-Anschlußvorrichtungen (TE), wie beispielsweise ein Telephon oder ein Datenerzeugungsgerät, mit einem oder mehreren Netzwerkanschlüssen (NT), wie beispielsweise privaten automatischen Zweigämtern (PABX), zu verbinden. Bei größeren Anlagen kann der NT eine PBX-Leitungskarte sein, an die eine große Anzahl von TEs angeschlossen ist, was gemeinhin als Passiv-Bus- oder Mehrpunktkonfiguration bezeichnet wird. Bei kleineren Anlagen kann ein einzelner TE an einen NT angeschlossen sein, was gemeinhin als Punkt-zu-Punkt- Konfiguration bezeichnet wird. Eine digitale Teilnehmer-Steuervorrichtung (DSC) wird bei dem ISDN-Anschlußgerät verwendet, um über das von dem CCITT empfohlene "S"-Interface zu kommunizieren. Eine solche digitale Teilnehmer-Steuervorrichtung wird von AMD, Inc., Sunnyvale, Kalifornien, unter der Teilenummer Am79C30 hergestellt und vertrieben. Als Teil der integrierten Digital- Teilnehmer-Steuervorrichtungsschaltung ist eine Senderschaltungsanordnung vorgesehen, die zur Umwandlung eines binären digitalen Signals in ein pseudoternäres Signal wirksam ist, welches der CCITT-Recommendation 1.430 angepaßt ist, welche in einer Spezifikation mit dem Titel "ISDN User-Network Interfaces: Layer 1 Recommendations" (Geneva Version-Rec. 1.430, 8. April 1986) beschrieben ist. Die Rec. 1.430-Spezifikation definiert die elektrischen Charakteristiken für eine TE-Senderschaltungsanordnung in bezug auf die Ausgangsimpedanz für sowohl Markierungs- als auch Leer-Zustände bei angelegtem Strom und während des Bereitschaftszustands (power-down), die Ausgangsreaktion bei Mustern mit Lastzuständen von 50 Ohm und 400 Ohm, und Strombegrenzung für einen Lastzustand eines Musters von 5,6 Ohm.
Beim Versuch der Entwicklung eines Senders mit den von der Spezifikation der Recommendation 1.430 definierten elektrischen Charakteristiken traf man zunächst auf das Problem des Leitungsklemmens während eines Bereitschaftszustands. Dieses Problem ist jeder CMOS-Ausgangsstruktur aufgrund der an den Ausgängen erscheinenden, in Serie geschalteten p-n- und n-p-Diodenvorrichtungen (die Kathoden beider Dioden bzw. die Anoden beider Dioden sind verbunden). In Figur 1(a) ist schematisch gezeigt, wie diese Diodenvorrichtungen in der CMOS-Ausgangsstufe bei angelegtem Strom sich an das verdrillte Paar von Übertragungsleitungen an dem S-Interface anschließen lassen. Figur 1(b) ist eine äquivalente Schaltung für die CMOS-Ausgangsstufe für einen Bereitschaftszustand, wobei dargestellt ist, wie die Übertragungsleitung durch die Seriendioden verkürzt ist, wenn Vcc = Vss = QV
Ein anderes Problem bestand darin, einen Sender zu entwickeln, der eine genaue Spannungsquellenverstärkerschaltung zum Treiben von Nennlasten von 50 - 400 Ohm aufwies, doch auch noch eine Maximalstromtreiberqualität bereit zustellen, wenn an den Ausgängen niedrige ohmsche Lasten (d.h. 5,6 Ohm) auftraten. Schließlich traf man auf das Problem der Entwicklung eines Senders, der das Klingeln an der Übertragungsleitung, das durch Treiben einer induktiven Last mit einer hochohmigen Quelle verursacht wird, eliminieren würde.
EP-A-0 322 025, die in einigen Ländern als Stand der Technik gemäß den Bestimmungen des Artikels 54(3) EPÜ betrachtet werden kann, beschreibt eine Senderschaltung für ein Übertragungssystem, die einen Ausgangsstrom an eine Übertragungsleitung liefern kann. Über diesen Ausgang ist eine variable Impedanz parallelgeschaltet, und sie wird von einer Servosteuerschaltung gesteuert, die die Senderschaltungsausgangsspannung auf einen konstanten Wert begrenzt, sobald zwei Senderschaltungen gleichzeitig Strom liefern.
US-A-4 620 310 offenbart einen Sender, der auf einer Übertragungsleitung Impulse mit alternierender Zahlenumkehr erzeugt.
Die zu beschreibende Senderschaltungsanordnung der vorliegenden Erfindung ist als ein Teil der digitalen integrierten Teilnehmer-Steuereinrichtungsschaltung zur Durchführung derartiger Anforderungen in bezug auf Ausgangsimpedanz, Ausgangsreaktion und Strombegrenzung vorgesehen, um die mit den Senderkonstruktionen zusammenhängenden Probleme zu überwinden. Dies wird bei der vorliegenden Erfindung durch einen Pseudoternärcode-Sender erreicht, welcher einen Stromquellenverstärker, einen ersten Spannungsquellenverstärker und einen zweiten Spannungsquellenverstärker aufweist. Der Stromquellenverstärker dient zur Lieferung von ausreichend Steuerstrom an die Spannungsquellenverstärker, um die geeignete Differenzspannung während der Lastzustände von 50 und 400 Ohm aufrechtzuerhalten, aber nichtsdestoweniger zur Lieferung einer begrenzten Strommenge während des Lastzustands von 5,6 Ohm. Die Spannungsquellenverstärker weisen jeweils eine aus einem Sourcing-Transistor und einem Sinking-Transistor gebildete Ausgangsstufe auf. Lineare IC-Ladeschaltungen sind vorgesehen, um die Sourcing- und Sinking-Transistoren während der Übergänge von Markierung zu Leerstelle und von Markierung zu Markierung langsam aus- und einzuschalten, um das Klingeln auf der Übertragungsleitung zu reduzieren. Ferner ist die Ausgangsstufe so konzipiert, daß sie an einem Ausgangsschaltungspunkt eine Struktur einer einzelnen n-p-Diode bildet, wodurch es möglich ist, den Sender in den Bereitschaftszustand zu versetzen, ohne die Übertragungsleitung zu belasten, wenn ein anderes Anschlußgerät sendet.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung ist eine Senderschaltungseinrichtung zum Umwandeln eines binären Digitalsignals in ein pseudoternäres Signal zur Erzeugung von Differenzausgangsspannungen an ersten und zweiten Ausgangsschaltungspunkten vorgesehen, wobei die Senderschaltungseinrichtung gekennzeichnet ist durch:
eine Stromquellenverstärkungseinrichtung, die zur Erzeugung eines ersten Steuerstroms und eines zweiten Steuerstroms auf einen Referenzstrom reagiert,
eine erste Spannungsquellenverstärkungseinrichtung, die auf eine Referenzspannung, ein erstes digitales Steuersignal, ein zweites digitales Steuersignal und den ersten Steuerstrom reagiert, um den ersten Ausgangsschaltungspunkt mit der Referenzspannung zu beaufschlagen, wenn das zweite digitale Steuersignal auf einem logischen High-Pegel ist, und um den ersten Ausgangsschaltungspunkt mit einem Massepotential zu beaufschlagen, wenn das erste digitale Steuersignal auf einem logischen High-Pegel ist, und
eine zweite Spannungsquellenverstärkungseinrichtung, die auf die Referenzspannung, das erste digitale Steuersignal, das zweite digitale Steuersignal und einen zweiten Steuerstrom reagiert, um den zweiten Ausgangsschaltungspunkt mit der Referenzspannung zu beaufschlagen, wenn das erste digitale Steuersignal auf einem logischen High-Pegel ist, und um den zweiten Ausgangsschaltungspunkt mit dem Massepotential zu beaufschlagen, wenn das zweite digitale Steuersignal auf einem logischen High-Pegel ist,
wobei sich ein High-Markierungs-Zustand einstellt, wenn der zweite Ausgangsschaltungspunkt mit der Referenzspannung beaufschlagt wird und der erste Ausgangsschaltungspunkt mit dem Massepotential beaufschlagt wird, ein Low-Markierungs-Zustand einstellt, wenn der erste Ausgangsschaltungspunkt mit der Referenzspannung beaufschlagt wird und der zweite Ausgangsschaltungspunkt mit dem Massepotential beaufschlagt wird, und ein Leer- Zustand einstellt, wenn sowohl das erste als auch das zweite Steuersignal auf einem logischen Low-Pegel sind, so daß an den ersten und zweiten Ausgangsschaltungspunkten keine Differenzausgangsspannung vorhanden ist.
Wahlweise werden die ersten und zweiten Ausgangsschaltungspunkte mit einem bekannten Spannungspegel beaufschlagt, wenn sie mit Lastzuständen von 50 oder 400 Ohm gekoppelt sind, während ein festgelegter maximaler Steuerstrom geliefert wird, wenn sie mit einem Lastzustand von 5,6 Ohm verbunden sind; und
es sind Linearladeeinrichtungen vorgesehen, um die ersten und zweiten Spannungsquellenverstärkungseinrichtungen während der Übergänge von Markierung zu Leerstelle und von Markierung zu Markierung langsam aus- und einzuschalten, um das "Klingeln" in einer Übertragungsleitung zu reduzieren.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Diese und andere Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher beim Lesen der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen, in denen entsprechende Teile durchgehend mit gleichen Bezugszeichen belegt sind, und welche zeigen:
Figur 1(a) eine schematische Darstellung der Diodenvorrichtungen in einer CMOS-Ausgangsstruktur mit angelegtem Strom;
Figur 1(b) eine schematische Darstellung der Diodenvorrichtungen in einer CMOS-Ausgangsstruktur im Bereitschaftszustand, wenn Vcc und Vss auf demselben Potential (d.h. OV) gehalten sind;
Figur 1(c) eine schematische Darstellung der Diodenvorrichtungen in der NMOS-Ausgangsstufe der vorliegenden Erfindung während eines Bereitschaftszustands, wenn Vcc und Vss auf demselben Potential (d.h. OV) gehalten sind;
Figur 2 ein Gesamt-Blockschaltbild eines erf indungsgemäßen Integrated Services Digital Network (ISDN) zur Kommunikation über das S- oder Teilnehmer-Interface;
Figur 3 ein schematisches Blockdiagramm der Senderschaltungsanordnung der vorliegenden Erfindung zur Verwendung in der digitalen Teilnehmer-Steuervorrichtung von Figur 2;
Figur 4 ein schematisches Schaltbild des Stromquellenverstärkers der Senderschaltungsanordnung von Figur 3;
Figur 5 ein schematisches Schaltbild des Spannungsquellenverstärkers 12 oder 14 der Senderschaltungsanordnung von Figur 3;
Figur 6(a)-6(f) vereinfachte schematische Diagramme des Senders, wobei die Ausgangstransistoren und ihre Betriebszustände in jedem der Spannungsquellenverstärker dargestellt sind;
Figuren 7-9 Wellenformen, die die Spannung an den Ausgangsschaltungspunkten während der verschiedenen Lastzustände darstellen; und
Figuren 10-12 Ausgangsspannungen an den verschiedenen Lasten an dem "S"-Interface für die jeweiligen Übergänge in den Figuren 7- 8.

BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Wie nun im einzelnen aus, den Zeichnungen hervorgeht, zeigt Figur 2 ein Gesamt-Plockschaltbild eines Integrated Services Digital Network (ISDN) zur Kommunikation über das S- oder Teilnehmerleitungs-Interface, das das Anschlußgerät (TE) 2 mit einem Netzwerkanschluß (NT) 3, wie beispielsweise einem zentralen Amt oder einer Leitungskarte für ein privates Zweigamt (PBX), verbindet. Das TE 2 weist eine digitale Teilnehmer-Energiesteuervorrichtung 4, einen Mikroprozessor 5 und eine digitale Teilnehmer-Steuervorrichtung (DSC) 6 auf. Wie zuvor erläutert, ist die digitale Teilnehmer-Steuervorrichtung 6 eine integrierte Schaltung, die die Senderschaltungsanordnung 7 der vorliegenden Erfindung zur Umwandlung eines binären digitalen Signals in ein pseudoternäres Signal enthält.
Wie aus Figur 3 hervorgeht, ist dort ein schematisches Schaltbild der Senderschaltungsanordnung 7 der vorliegenden Erfindung dargestellt, welche als Teil derselben IC oder desselben Chip vorgesehen ist. Die Senderschaltungsanordnung 7 ist ein Volldifferenzspannungsquellenverstärker zur Umwandlung des binären digitalen Signals in den pseudoternären (Drei-Schicht) Code an den externen Ausgangsanschlüssen LOUT1 und LOUT2, die mit zwei verdrillten Übertragungsleitungen an dem S-Interface gekoppelt sind. Die Senderschaltungsanordnung 7 empfängt intern erzeugte Eingangssignale, die aus einer Referenzspannung VREFT, einem Referenzstrom IREFT, einem ersten digitalen Steuersignal LU1XMT1, einem zweiten digitalen Steuersignal LU1XMT2 und einem Vorspannungssignal LBIAS anderer Teile der digitalen Teilnehmer- Steuervorrichtung 6 bestehen.
Die Senderschaltungsanordnung 7 (LIUT) besteht aus einem Stromquellenverstärker 10 (LIUTAMP), einem ersten Spannungsquellenverstärker 12 (L1UTOUT1), einem zweiten Spannungsquellenverstärker 14 (L1UTOUT2) und einer zugehörigen digitalen Steuerschaltungsanordnung. Der Stromquellenverstärker 10 ist zum Aufbau des innerhalb der jeweiligen Spannungsquellenverstärker 12 und 14 zulässigen Höchststeuerstroms wirksam. Die Spannungsquellenverstärker 12 und 14 sind zur Steuerung der Menge des Stroms wirksam, die zum Beaufschlagen der externen Ausgangsanschlüsse LOUT1 und LOUT2 mit der Referenzspannung VREFT notwendig ist.
Wie hier definiert, liegt ein High- oder positiver Markierungs- Zustand vor, wenn an dem externen Anschluß LOUT2 die Referenzspannung VREFT und an dem externen Anschluß LOUT1 ein Massepotential anliegt. Ein Low- oder negativer Markierungs-Zustand liegt vor, wenn an dem externen Anschluß LOUT1 die Referenzspannung VREFT und an dem externen Anschluß LOUT2 das Massepotential anliegt. Ein Leer-Zustand liegt vor, wenn an beiden externen Anschlüssen LOUT1 und LOUT2 ein hochohmiger Zustand anliegt, was aufgrund des Vorhandenseins eines Leitungsendwiderstandes an dem S-Interface zu einer Null-Differenzspannung zwischen ihnen führt.
Die Referenzspannung VREFT ist eine festgelegte Spannungsquelle, die von einer internen Bandabstandsgeneratorschaltung geliefert wird, und der Referenzstrom IREFT ist eine konstante Stromquelle, die von einer innerhalb der Bandabstandsgeneratorschaltung angeordneten Stromspiegelanordnung erzeugt wird. Das erste digitale Steuersignal LU1XMT1 liefert ein High-Markierungs-Signal HM. Das Signal LU1XMT1 wird ferner über einen Inverter INV1 invertiert, um ein invertiertes oder komplementäres High-Markierungs-Signal HMB bereitzustellen. In ähnlicher Weise liefert das zweite digitale Steuersignal LU1XMT2 ein Low-Markierungs-Signal LM. Auch das Signal LU1XMT2 wird über einen Inverter INV2 invertiert, um ein invertiertes oder komplementäres Low-Markierungssignal LMB bereitzustellen.
Das Vorspannungssignal LBIAS liegt an dem Gate eines n-Kanal- Vorspannungstransistors N1 an. Das Vorspannungssignal ist ein Stromspiegelsignal, das zum Vorspannen aller n-Kanal-Transistoren innerhalb der Senderschaltungsanordnung 7 verwendet wird. Der Drain des Transistors N1 ist mit dem Drain eines p-Kanal- Vorspannungstransistors P1 und seine Source mit einem Versorgungspotential VCC verbunden und sein Gate und sein Drain sind miteinander verbunden, Die gemeinsamen Gate- und Drain-Elektroden des Transistors P1 liefern ein p-Vorspannungssignal, das zum Vorspannen aller p-Kanal-Transistoren innerhalb der Senderschaltungsanordnung 7 verwendet wird. Bei einer üblichen Ausführung ist das Substrat des Transistors P1 mit dem Versorgungspotential VCC und die Quelle des Transistors N1 mit seinem Substrat verbunden. Der Einfachheit halber werden die n-Kanal-Transistoren mit dem Buchstaben N, gefolgt von einem bestimmten Bezugszeichen, und die p-Kanal-Transistoren mit dem Buchstaben P, gefolgt von einem bestimmten Bezugszeichen, bezeichnet.
Der Stromquellenverstärker 10 empfängt den Referenzstrom IREFT an dem Eingangsschaltungspunkt 16 und das Vorspannungssignal LBIAS an dem Eingangsschaltungspunkt 18. Der Stromquellenverstärker 10 liefert an dem Ausgangsschaltungspunkt 20 einen ersten Steuerstrom SOURCE1 an die Ausgangsstufe innerhalb des ersten Spannungsquellenverstärkers 12. Der Stromquellenverstärker 10 liefert ferner an dem Ausgangsschaltungspunkt 22 einen zweiten Steuerstrom SOURCE2 zu der Ausgangsstufe innerhalb des zweiten Spannungsquellenverstärkers 14. Der erste Spannungsquellenverstärker 12 empfängt den ersten Steuerstrom SOURCE1 an dem Eingangsschaltungspunkt 24, die Referenzspannung VREFT an dem Eingangsschaltungspunkt 26, das Vorspannungssignal LBIAS am Eingangsschaltungspunkt 28 und das p-Vorspannungssignal PBIAS an dem Eingangsschaltungspunkt 30. Der erste Spannungsquellenverstärker 12 empfängt ferner das Low-Markierungs-Signal LM an dem Eingangsschaltungspunkt 32, das Komplement-Low-Markierungs-Signal LMB an dem Eingangsschaltungspunkt 34, das High-Markierungs-Signal HM am Eingangsschaltungspunkt 36 und das Komplement-High-Markierungs-Signal HMB am Eingangsschaltungspunkt 38. Der Verstärker 12 erzeugt ein Ausgangsspannungspegelsignal an dem Ausgangsschaltungspunkt 40 und dem externen Anschluß LOUT1.
In ähnlicher Weise empfängt der zweite Spannungsquellenverstärker 14 den zweiten Steuerstrom SOURCE2 an dem Eingangsschaltungspunkt 25, die Referenzspannung VREFT an dem Eingangsschaltungspunkt 46, das Vorspannungssignal LBIAS an dem Eingangsschaltungspunkt 48 und das p-Vorspannungssignal PBIAS an dem Eingangsschaltungspunkt 50. Ferner empfängt der zweite Spannungsquellenverstärker 14 das High-Markierungs-Signal HM an dem Eingangsschaltungspunkt 52, das Komplement-High-Markierungssignal HMB an dem Eingangsschaltungspunkt 54, das Low-Markierungssignal LM an dem Eingangsschaltungspunkt 56 und das Komplement- Low-Markierungssignal LMB an dem Eingangsschaltungspunkt 58. Es sei darauf hingewiesen, daß die digitalen Steuersignale HM, HMB, LM und LMB innerhalb der beiden Verstärker 12 und 14 umgekehrt werden. Dies erfolgt deshalb, weil die externen Anschlüsse LOUT1 und LOUT2 in entgegengesetzten Richtungen betrieben werden müssen, um die Differenzausgangsspannungen zu liefern. Der Verstärker 14 erzeugt ein Ausgangsspannungspegelsignal an einem Ausgangsschaltungspunkt 41 und dem externen Anschluß LOUT2.
In Figur 4 ist ein detailliertes Schaltbild des Stromquellenverstärkers 10 dargestellt. Der Stromquellenverstärker 10 weist eine Vorspannungsschaltung 60, einen Differenzverstärker 62, einen Zweit-Verstärkungsstufentransistor 64, eine Lastschaltung 66 und eine Ausgangsschaltung 68 auf. Die Vorspannungsschaltung 60 ist aus zwei in Reihe gm-geschalteten Transistoren N2 und N3 gebildet. Das Gate und der Drain des Transistors N2 sind miteinander und mit der Source des Transistors N3 verbunden. Die Source des Transistors N2 ist mit seinem Substrat und mit dem Massepotential VSS verbunden. Auch die Gate- und Drain-Elektroden des Transistors N3 sind miteinander und mit dem Eingangsschaltungspunkt 16 zum Empfang des Referenzstroms IREFT verbunden, um an dem Schaltungspunkt A für den Differenzverstärker 62 eine interne Referenzspannung zu erzeugen. Der Differenzverstärker 62 besteht aus zwei n-Kanal-Eingangstransistoren N4 und NS, deren Gates mit jeweiligen Schaltungspunkten A und B verbunden sind, zwei p-Kanal-Transistoren P2 und P3, die eine Stromspiegelschaltung bilden und als Last für die Eingangstransistoren N2 und N3 dienen, und einem n-Kanal-Stromquellentransistor N6, der an dem Schaltungspunkt C einen konstanten Strom erzeugt.
Der Ausgang des Differenzverstärkers an dem Schaltungspunkt D wird an das Gate des Zweit-Verstärkungsstufentransistors 64 (P4) angelegt. Die Lastschaltung 66 ist aus zwei in Reihe geschalteten Transistoren N7 und N8 gebildet, die geometrisch an die Transistoren N2 und N3 angepaßt sind. Die Gate- und Drain-Elektroden des Transistors N7 sind miteinander und mit der Source des Transistors N8 verbunden. Die Source des Transistors N7 ist mit seinem Substrat und mit dem Massepotential VSS verbunden. Auch die Gate- und Drain-Elektroden des Transistors N8 sind miteinander und mit dem Drain des Transistors p4 verbunden. Der Differenzverstärker 62 verstärkt die Differenz zwischen den an die jeweiligen Schaltungspunkte A und B angelegten Spannungen und erzeugt ein differenzverstärktes Signal an dem Schaltungspunkt D, um das Gate des Transistors P4 anzusteuern, bis die Spannung an dem Schaltungspunkt B gleich der Spannung an dem Schaltungspunkt A ist. Daher ist der Strom durch den Transistor P4 gleich dem Referenzstrom IREFT. Die ersten und zweiten Steuerströme SCURCE1 und SOURCE2 werden durch Spiegeln des in dem Transistor P4 fließenden Stroms zu jeweiligen Sourcing-Transistoren PS und P6 der Ausgangsschaltung 68 erzeugt. Die den jeweiligen Spannungsquellenverstärkern 12 und 14 zugeführten Höchstströme werden durch das Verhältnis der Transistorgrößen zwischen den jeweiligen Sourcing-Transistoren P5,P6 zu dem Transistor P4 mal dem Referenzstrom IREFT erzeugt. Ein Frequenzkompensationskondensator 70 weist eine mit dem Schaltungspunkt B verbundene erste Elektrode und eine mit dem Schaltungspunkt D verbundene zweite Elektrode auf.
In Figur 5 ist ein detailliertes Schaltbild des ersten Spannungsquellenverstärkers 12 dargestellt. Da der zweite Spannungsquellenverstärker 14 vom Aufbau her identisch mit dem ersten Spannungsquellenverstärker 12 ist, genügt es, lediglich die Bauteile des Verstärkers 12 und ihre Verbindungen untereinander zu beschreiben. Der Spannungsquellenverstärker 12 weist einen Differenzverstärker 72, eine erste Verstärkungsschaltung 74, eine zweite Verstärkungsschaltung 76, eine erste Linearladeschaltung 78, eine zweite Linearladeschaltung 80 und eine Gegentaktausgangsschaltung 82 auf. Der Differenzverstärker 72 besteht aus zwei n-Kanal-Eingangstransistoren N9 und N10, deren Gates mit einer jeweiligen Spannung VREFT und dem Ausgangsspannungspegelsignal des Ausgangsschaltungspunktes 40 verbunden sind, zwei p-Kanal-Transistoren P7 und P8, die eine Stromspiegelschaltung bilden und als Last für die Eingangstransistoren N9 und N10 dienen, und einem n-Kanal-Stromquellentransistor N11, der an dem Schaltungspunkt F einen konstanten Strom erzeugt.
Die erste Verstärkungsschaltung 74 ist aus einem p-Kanal-Treibertransistor P10 und einem n-Kanal-Lasttransistor N13 gebildet. Ein erstes verstärktes Ausgangssignal des Differenzverstärkers 72 an dem Schaltungspunkt G wird an das Gate des Transistors P9 angelegt, und ein zweites verstärktes Ausgangssignal des Differenzverstärkers an dem Schaltungspunkt H wird an das Gate des Transistors P10 angelegt. Der Differenzverstärker 72 vergleicht das Ausgangsspannungspegelsignal an dem Ausgangsschaltungspunkt 40 mit der Referenzspannung VREFT und treibt einen Schaltungspunkt 3, bis die Ausgangsspannung und die Referenzspannung gleich sind. Ein Frequenzkompensationskondensator 84 weist eine mit dem Schaltungspunkt J verbundene erste Elektrode und eine mit dem Massepotential VSS verbundene zweite Elektrode auf.
Die erste Linearladeschaltung 78 weist einen p-Kanal-Ladetransistor P11, ein Übertragungsgatter TG3, einen Pull-down-Transistor N14, einen Kondensator C1 und einen Schalttransistor N15 auf. Der Ladetransistor P11 wird zur Lieferung eines Vorspannungsstroms zum Laden des Kondensators C1 verwendet, wenn das Übertragungsgatter TG3 eingeschaltet oder geschlossen ist.
Die zweite Linearladeschaltung 80 weist einen p-Kanal-Ladetransistor P12, ein Übertragungsgatter TG4, ein Übertragungsgatter TGS, einen n-Kanal-Ladetransistor N16, einen Pull-down-Transistor N17 und einen Kondensator C2 auf. Der p-Kanal-Ladetransistor P12 wird zur Lieferung eines ähnlichen Vorspannungsstroms wie bei dem Transistor P11 zum Laden des Kondensators C2 verwendet, wenn das Übertragungsgatter TG4 eingeschaltet oder geschlossen ist. Der n-Kanal-Ladetransistor N16 und das Übertragungsgatter TG5 sind zum Entladen des Kondensators C2 wirksam, wenn das Übertragungsgatter TGS eingeschaltet oder geschlossen ist.
Die Gegentaktendstufe 82 weist einen n-Kanal-Ausgang-Sourcing- Transistor N18 und einen n-Kanal-Ausgang-Sinking-Transistor N19 auf. Der Drain des Ausgang-Sourcing-Transistors ist mit dem Eingangsschaltungspunkt 24 zum Empfang des ersten Steuerstroms SOURCE1 verbunden, und seine Source ist mit dem Ausgangsschaltungspunkt 40 verbunden. Das Gate des Transistors N18 ist mit dem Schaltungspunkt J und dem Drain des Schalttransistors N15 verbunden. Das Substrat des Transistors N18 ist mit dem Massepotential verbunden, wodurch die p-n-Diode eliminiert werden kann, die mit der p-Wanne zu dem n-Substrat verbunden ist, was in der typischen CMOS-Ausgangsstufe während des Bereitschaftszustands, wie in Figur 1(b) gezeigt, anzutreffen ist. Der Drain des Ausgang-Sinking-Transistors N19 ist mit der Source des Ausgangstransistors N18 und dem Ausgangsschaltungspunkt 40 verbunden. Ferner ist der Ausgangsschaltungspunkt 40 mit dem Gate des Eingangstransistors N10 verbunden. Das Gate des Transistors N19 ist mit einem Schaltungspunkt L und dem Drain des Pull-down-Transistors N17 verbunden. Das Substrat des Ausgangstransistors N19 ist mit seiner Quelle verbunden, welche mit dem Massepotential VSS verbunden ist. Folglich ist lediglich eine einzige n-p-Diodenstruktur mit jedem der externen Anschlüsse LOUT1 und LOUT2 verbunden. Eine äquivalente Schaltung der NMOS-Ausgangsstufe während eines Bereitschaftszustands der vorliegenden Erfindung ist in Figur 1(c) dargestellt. Wie zu erkennen, kann die Diodenstruktur von Figur 1(c) nicht in Durchlaßrichtung vorgespannt werden, um eine Belastung der Übertragungsleitung zu bewirken, wenn an den externen Anschlüssen LOUT1 und LOUT2 Signale vorhanden sind (d.h. Sender in anderen TEs senden) und wenn die Senderschaltungsanordnung 7 (LIUT) im Bereitschaftszustand ist.
Im folgenden wird der Betrieb der Spannungsquellenverstärker 12 und 14 unter Bezugnahme auf die Figuren 3 und 5 beschrieben. Um den High-Markierungs-Zustand zu erzeugen, ist das erste digitale Steuersignal LU1XMT1 auf einem High- oder "1"-Logikpegel, um ein Anlegen der entsprechenden Signale HM=1 und HMB=0 an die Spannungsquellenverstärker 12 und 14 zu bewirken. Dies wiederum bewirkt, daß der Ausgangsschaltungspunkt 41 des Verstärkers 14 mit der Referenzspannung VREFT und der Ausgangsschaltungspunkt 40 des Verstärkers 12 mit dem Massepotential beaufschlagt wird. Während des High-Markierungs-Zustands wird der Sinking-Transistor N19' (das Zeichen " ' " wird den Bezugszeichen der Bauteile in dem Verstärker 14 hinzugefügt) des Verstärkers 14 über den Pull-down-Transistor N17' ausgeschaltet, und der Ausgang-Sourcing-Transistor N18' wird verwendet, um dem Ausgangsschaltungspunkt 41 Steuerstrom zuzuführen. Ferner wird auch der Pull-down- Transistor N14' des Verstärkers 14 eingeschaltet, was das Ausschalten des Schalttransistors N15' bewirkt. Dies gestattet die Steuerung der Spannung an dem Schaltungspunkt j durch den Differenzverstärker 72'. Der Differenzverstärker vergleicht die Ausgangsspannung an dem Schaltungspunkt 41 mit der Referenzspannung VREFT und treibt den Schaltungspunkt J, bis Gleichheit besteht. Der Stromquellenverstärker 10 liefert den Treiberstrom von seinem Ausgangsschaltungspunkt 22 über den Eingangsschaltungspunkt 25 zu dem Ausgang-Sourcing-Transistor N18'.
Ferner wird der Pull-down-Transistor N14 des Verstärkers 12 ausgeschaltet und das Übertragungsgatter TG3 wird eingeschaltet, um zu ermöglichen, daß der Vorspannungsstrom von dem Ladetransistor P11 den Kondensator C1 an dem Schaltungspunkt K auflädt, um dadurch den Schalttransistor N15 langsam einzuschalten. Infolgedessen wird der Sourcing-Transistor N18 des Verstärkers 12 ausgeschaltet. Der Ausgang-Sinking-Transistor N19 des Verstärkers 12 wird durch den Vorspannungsstrom von dem Ladetransistor P12, welcher über das Übertragungsgatter TG4 den Kondensator C2 an dem Schaltungspunkt L auflädt, langsam eingeschaltet. Daher wird der Ausgangsschaltungspunkt 40 auf das Massepotential VSS gezogen.
Bei normalen Lastzuständen übersteigt der Steuerstrom SOURCE2 den Strom, der zum Beaufschlagen des externen Anschlusses LOUT2 mit Rder Referenzspannung VREFT notwendig ist. Auf diese Weise schnürt der Differenzverstärker 72' den Ausgangsstrom durch den Ausgangs-Sourcing-Transistor N18' ab, um die Spannung an dem Ausgangsschaltungspunkt 41 zu steuern. Wenn jedoch ein abnormer Lastzustand angelegt wird, wie beispielsweise ein Kurzschluß, sättigt der Differenzverstärker 72' sich, da der Ausgangsspannungspegel an dem Schaltungspunkt 41 nie die Referenzspannung VREFT erreichen wird. Zu dieser Zeit treibt der Differenzverstärker den Schaltungspunkt LT so hoch wie möglich und zwingt den Sourcing-Transistor N18', die Last zu treiben, wobei der gesamte Quellenstrom von dem Stromquellenverstärker 10 geliefert wird. Der Spannungsquellenverstärker 14 ist nicht mehr als Spannungsquelle, sondern vielmehr als Quelle begrenzten Stroms wirksam.
Um den Low-Markierungs-Zustand zu erzeugen, ist das zweite digitale Steuersignal LUIXMT2 auf einem High- oder "1"-Logikpegel, um zu bewirken, daß die entsprechenden Signale LM=1 und LMB=0 an die Spannungsquellenverstärker 12 bzw. 14 angelegt werden. Es sei darauf hingewiesen, daß die Steuersignale LU1XMT1 und LUIXMT2 niemals gleichzeitig auf dem High-Logikpegel sein können). Dadurch wird der Ausgangsschaltungspunkt 40 des Verstärkers 12 auf die Referenzspannung VREFT und der Ausgangsschaltungspunkt 41 des Verstärkers 14 auf das Massepotential getrieben. Während des Low-Markierungs-Zustands ist der Betrieb der Verstärker 12 und 14 entgegengesetzt zu dem oben in bezug auf den High-Markierungs-Zustand beschriebenen. Ein Leer-Zustand wird hergeleitet, wenn beide Steuersignale LU1XMT1 und LU1XMT2 auf dem Low- oder "0"-Logikpegel sind.
Wie man sich noch erinnert, tritt das Klingeln oder Schwingungen im allgemeinen auf, wenn ein hochohmiger Zustand in eine induktive Last getrieben wird. Der Strom innerhalb einer induktiven Last kann nicht schnell abgeleitet werden, wenn die Quelle hochohmig ist, wodurch das Auftreten des Klingelns auf der Übertragungsleitung bewirkt wird. Mit anderen Worten, die Energie, die innerhalb der zugeordneten Streuinduktoren der Transformatoren gespeichert ist, welche zum Anschließen der Senderschaltungsanordnung 7 an die externe Leitung während eines High- oder Low- Markierungs-Zustands verwendet wird, verursacht ein Klingeln auf der Übertragungsleitung, wenn ein Übergang von Markierung zu Leerstelle auftritt. Dies liegt daran, daß die externen Anschlüsse LOUT1 und LOUT2 während des Leer-Zustands zwangsweise in einen hochohmigen Zustand gebracht werden und die in den Streuinduktoren gespeicherte Energie keinen Platz zum Ableiten hat. Daher prellt die Energie zwischen der parasitären Kapazität an den externen Anschlüssen und den Induktoren hin und her, bis sie durch extern angeschlossene Widerstände langsam abgeleitet wird. Auf ein ähnliches Klingelproblem stößt man während eines Übergangs von Markierung zu Markierung, da die Ausgangsimpedanz während eines solchen Übergangs vorübergehend einen hochohmigen Zustand annimmt.
In den Figuren 6(a)-6(f) sind vereinfachte Schaltbilder der Senderschaltungsanordnung dargestellt, welche die jeweiligen Ausgangs-Sourcing- und Sinking-Transistoren (N18,N19,N18',N19') in jedem der Spannungsquellenverstärker 12 und 14 gezeigt sind, die über externe Reihenwiderstände (R1 und R2), Streuinduktoren (LEAK1 und LEAK2), den Transformator XFMR und den Lastwiderstand RL mit dem S-Interface verbunden sind. Ferner sind in den Figuren 6(a) - 6(f) die Ausgangszustände und Folgezustände jedes der Ausgangs-Sourcing- und Sinking-Transistoren jedes Spannungsquellenverstärkers zur Durchführung eines bestimmten Übergangs an den externen Anschlüssen LOUT2 und LOUT1 beschrieben.
Figur 6(a) zeigt die Ausgangs- und Folgezustände der Ausgangstransistoren (N18',N19',N18,N19) bei einem Übergang von Leerstelle zu Markierung. Wie zu erkennen, sind zunächst alle Transistoren N18',N19',N18,N19 ausgeschaltet. Dann wird der Transistor N18' schnell eingeschaltet, um den Ausgangsschaltungspunkt 41 schnell auf die High-Markierung zu treiben, und der Transistor N19 wird langsam eingeschaltet, um nicht den Ausgangsschaltungspunkt 40 zu belasten. Figur 6(b) zeigt die Ausgangs- und Folgezustände der Ausgangstransistoren bei einem Übergang von Leerstelle zu Low-Markierung. Wiederum sind zunächst alle Ausgangstransistoren ausgeschaltet. Dann wird der Transistor N18 schnell eingeschaltet, um den Schaltungspunkt 40 schnell auf die Low-Markierung zu treiben, und der Transistor N19' wird langsam eingeschaltet, um den Ausgangsschaltungspunkt 41 nicht zu belasten. In den Figuren 6(c) und 6(d) sind die Ausgangs- und Folgezustände der Ausgangstransistoren bei einem Übergang von High- Markierung zu Leerstelle bzw. einem Übergang von Low-Markierung zu Leerstelle dargestellt. In den Figuren 6(e) und 6(f) sind die Ausgangs- und Folgezustände der Ausgangstransistoren bei einem Übergang von High-Markierung zu Low-Markierung bzw. von Low- Markierung zu High-Markierung dargestellt. Der "Einschalt"- und "Ausschalt"-Vorgang der Ausgangstransistoren in den Figuren 6(c) - 6(f) dient zur Eliminierung des zugehörigen Problems des Klingeins, wie oben erläutert, das während der Übergänge von Markierung zu Leerstelle und von Markierung zu Markierung auftritt.
In den Figuren 7-9 sind Wellenformen dargestellt, die die Reaktion an den externen Anschlüssen LOUT1 und LOUT2 für Lastzustände mit 50, 400 und 5,6 Ohm zeigen. Figur 7 zeigt, wie die induktive Energie das Klingeln an den externen Anschlüssen erzeugt, wenn die Last RL gleich 50 Ohm ist. Die "Übergangszeit" benannten Bereiche sind die Zeiten, in denen die Ausgangstransistoren langsam ein- und ausgeschaltet werden. Figur 7 zeigt, wie das Klingeln an den externen Anschlüssen abnimmt, wenn die Last PL auf 400 Ohm erhöht wird. Dies liegt daran, daß die in den Streuinduktoren gespeicherte Energiemenge reduziert ist, da der Ausgangsstrom bei einer Last von 400 Ohm niedriger ist als bei einer Last von 50 Ohm. Figur 9 zeigt, wie das Klingeln an den externen Anschlüssen zunimmt, wenn die Last RL auf 5,6 Ohm verringert wird. Dieses gesteigerte Klingeln wird durch den der Last zugeführten erhöhten Ausgangssteuerstrom und den hohen Quellenwiderstand der Senderschaltungsanordnung verursacht. Es ist zu erkennen, daß die Differenzausgangsspannung an den externen Anschlüssen verringert ist. Dies liegt, wie zuvor beschrieben, an der Strombegrenzungsfunktion des Senders.
In den Figuren 10-11 sind Wellenformen der Ausgangsspannungen des "S"-Interface über die verschiedenen Lastzustände der jeweiligen Figuren 7-9 dargestellt. Figur 10 zeigt die Ausgangsspannung über die Last von 50 Ohm und wie sie die von der CCITT- Recommendation 1.430 spezifizierte Treiberfähigkeit für die Impulsmuster erfüllt. Figur 11 zeigt in ähnlicher Weise die Ausgangsspannung über der Last von 5,6 Ohm und wie sie die Strombegrenzungsfunktion, wie festgelegt, für die Impulsmuster erfüllt.
Anhand der vorstehenden ausführlichen Beschreibung ist somit ersichtlich, daß die vorliegende Erfindung einen verbesserten Sender schafft, der zur Umwandlung eines binären digitalen Signals in ein pseudoternäres Signal wirksam ist. Die Senderschaltungsanordnung der vorliegenden Erfindung ist aus einer Stromquellenverstärkerschaltung, einer ersten Spannungsquellenverstärkerschaltung und einer zweiten Spannungsquellenverstärkerschaltung gebildet. Der Sender der vorliegenden Erfindung ist zwecks Vermeidung des Leitungsklemmproblems, auf das man während eines Bereitschaftszustands traf, und Bereitstellung einer Strombegrenzungsfunktion für den Spannungsquellenverstärker konzipiert worden und eliminiert das Problem des Klingelns, das beim Treiben einer induktiven Last mit einer hochohmigen Quelle auftrat.
Zwar wurde das gegenwärtig als bevorzugtes Ausführungsbeispiel angesehene dargestellt und beschrieben, doch dürfte dem Fachmann ersichtlich sein, daß verschiedene Veränderungen und Modifikationen daran vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen. Ferner können an den Lehren der Erfindung viele Modifikationen zur Anpassung an eine bestimmte Situation oder ein bestimmtes Material vorgenommen werden, ohne von ihrem zentralen Rahmen abzuweichen. Daher soll diese Erfindung nicht auf das offenbarte bestimmte Ausführungsbeispiel, das als beste Art zur Ausführung der Erfindung betrachtet wird, beschränkt sein, sondern alle in den Rahmen der angefügten Ansprüche fallenden Ausführungsbeispiele umfassen.

Claims

1. Senderschaltungseinrichtung zum Umwandeln eines binären Digitalsignals in ein pseudoternäres Signal zur Erzeugung von Differenzausgangsspannungen an ersten und zweiten Ausgangsschaltungspunkten, wobei die Senderschaltungseinrichtung gekennzeichnet ist durch:

eine Stromquellenverstärkungseinrichtung (10), die zur Erzeugung eines ersten Steuerstroms (SOURCE1) und eines zweiten Steuerstroms (SOURCE2) auf einen Referenzstrom reagiert,

eine erste Spannungsquellenverstärkungseinrichtung (12), die auf eine Referenzspannung, ein erstes digitales Steuersignal, ein zweites digitales Steuersignal und den ersten Steuerstrom reagiert, um den ersten Ausgangsschaltungspunkt (40) mit der Referenzspannung zu beaufschlagen, wenn das zweite digitale Steuersignal auf einem logischen High-Pegel ist, und um den ersten Ausgangsschaltungspunkt (40) mit einem Massepotential zu beaufschlagen, wenn das erste digitale Steuersignal auf einem logischen High-Pegel ist, und

eine zweite Spannungsquellenverstärkungseinrichtung (14), die auf die Referenzspannung, das erste digitale Steuersignal, das zweite digitale Steuersignal und einen zweiten Steuerstrom reagiert, um den zweiten Ausgangsschaltungspunkt (41) mit der Referenzspannung zu beaufschlagen, wenn das erste digitale Steuersignal auf einem logischen High- Pegel ist, und um den zweiten Ausgangsschaltungspunkt (41) mit dem Massepotential zu beaufschlagen, wenn das zweite digitale Steuersignal auf einem logischen High-Pegel ist,

wobei sich ein High-Markierungs-Zustand einstellt, wenn der zweite Ausgangsschaltungspunkt (41) mit der Referenzspannung beaufschlagt wird und der erste Ausgangsschaltungspunkt (40) mit dem Massepotential beaufschlagt wird, ein Low-Markierungs-Zustand einstellt, wenn der erste Ausgangsschaltungspunkt (40) mit der Referenzspannung beaufschlagt wird und der zweite Ausgangsschaltungspunkt (41) mit dem Massepotential beaufschlagt wird, und ein Leerzustand einstellt, wenn sowohl das erste als auch das zweite Steuersignal auf einem logischen Low-Pegel sind, so daß an den ersten und zweiten Ausgangsschaltungspunkten (40,41) keine Differenzausgangsspannung vorhanden ist.

2. Senderschaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stromquellenverstärkungseinrichtung (12) aufweist: eine Differenzverstärkungseinrichtung (72) zum Vergleichen der Spannung an dem ersten Schaltungspunkt (40) mit der Referenzspannung, um ein differenzverstärktes Signal zu erzeugen, und eine Ausgangsstufe (82), die aus einem n-Kanal-Sourcing-Transistor (N18) und einem n-Kanal-Sinking-Transistor (N19) gebildet ist, wobei der Drain des Sourcing-Transistors (N18) zum Empfang des ersten Steuerstroms geschaltet ist und seine Source mit dem Drain des Sinking-Transistors (N19) und dem ersten Ausgangsschaltungspunkt (40) verbunden ist und sein Gate zum Empfang des differenzverstärkten Signals und eines ersten Ladesteuerstroms von einer ersten Linearladeschaltung (78) geschaltet ist, wobei der Drain des Sinking-Transistors (N19) auch mit dem ersten Ausgangsschaltungspunkt (40) verbunden ist und sein Gate zum Empfang eines zweiten Ladesteuerstroms von einer zweiten Linearladeschaltung (80) geschaltet ist.

3. Senderschaltungseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Linearladeschaltung (78) einen p-Kanal-Ladetransistor (P11), ein Übertragungsgatter (TG3), einen Pull-down-Transistor (N14), einen Kondensator (C1) und einen Schalttransistor (N15) aufweist.

4. Senderschaltungseinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Ladeschaltung (80) einen p- Kanal-Ladetransistor (P12), ein Übertragungsgatter (TG4), ein Übertragungsgatter (TGS), einen n-Kanal-Ladetransistor (N16), einen Pull-down-Transistor (N17) und einen Kondensator (C2) aufweist.

5. Senderschaltungseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Spannungsquellenverstärkungseinrichtung (14) aufweist: eine Differenzverstärkungseinrichtung (72') zum Vergleichen der Spannung an dem zweiten Ausgangsschaltungspunkt (41) mit der Referenzspannung, um ein differenzverstärktes Signal zu erzeugen, und eine Ausgangsstufe (82'), die aus einem n-Kanal-Sourcing-Transistor (N18') und einem n-Kanal-Sinking-Transistor (N19') gebildet ist, wobei der Drain des Sourcing-Transistors (N18') zum Empfang des zweiten Steuerstroms geschaltet ist und seine Source mit dem Drain des Sinking-Transistors (N19') und dem zweiten Ausgangsschaltungspunkt (41) verbunden ist und sein Gate zum Empfang des differenzverstärkten Signals und eines dritten Ladesteuerstroms von einer dritten Linearladeschaltung (78') geschaltet ist, wobei der Drain des Sinking- Transistors (N19') auch mit dem zweiten Ausgangsschaltungspunkt (41) verbunden ist und sein Gate zum Empfang eines vierten Ladesteuerstroms von einer vierten Linearladeschaltung (80') geschaltet ist.

6. Senderschaltungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die dritte Linearladeschaltung (78') einen p-Kanal-Ladetransistor (P11'), ein Übertragungsgatter (TG3'), einen Pull-down-Transistor (N14'), einen Kondensator (C1') und einen Schalttransistor (N15') aufweist.

7. Senderschaltungseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die vierte Ladeschaltung (80') einen p- Kanal-Ladetransistor (P12'), ein Übertragungsgatter (TG4'), ein Übertragungsgatter (TG5'), einen n-Kanal-Ladetransistor (N16'), einen Pull-down-Transistor (N17') und einen Kondensator (C2') aufweist.

8. Senderschaltungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Substrat der Sourcing-Transistoren (N18,N18') in den ersten und zweiten Spannungsquellenverstärkungseinrichtungen (12,14) mit dem Massepotential verbunden ist und das Substrat der Sinking-Transistoren (N19,N19') in den ersten und zweiten Spannungsquellenverstärkungseinrichtungen (12,14) mit seiner jeweiligen Source und auch mit dem Massepotential verbunden ist, wodurch an dem Ausgangsknotenpunkt eine Einzel-n-p-Diodenstruktur geschaffen wird.

9. Senderschaltungseinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Stromquellenverstärkungseinrichtung (10) aufweist: eine Differenzverstärkungseinrichtung (62), die auf den Referenzstrom reagiert, um ein differenzverstärktes Signal zu erzeugen, einen zweiten Stufentransistor (P4), dessen Gate mit dem differenzverstärkten Signal gekoppelt ist, und eine Ausgangsschaltung (68).

10. Senderschaltungseinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Ausgangsschaltung (68) einen ersten Sourcing-Transistor (P5) und einen zweiten Sourcing-Transistor (P6) aufweist, wobei die Source des ersten Sourcing- Transistors (PS) mit einem Versorgungspotential (VCC) verbunden ist, seine Source mit dem Drain des n-Kanal-Sourcing-Transistors (N18) der ersten Spannungsquellenverstärkungseinrichtung (12) verbunden ist, um den ersten Steuerstrom zu liefern, und sein Gate mit dem differenzverstärkten Signal verbunden ist, und wobei die Source des zweiten Sourcing-Transistors (P6) mit dem Versorgungspotential (VCC) verbunden ist, sein Drain mit dem Drain des n-Kanal- Sourcing-Transistors (N18') der zweiten Spannungsquellenverstärkungseinrichtung (14) verbunden ist, um den zweiten Steuerstrom zu liefern, und sein Gate mit dem differenzverstärkten Signal verbunden ist.

11. Senderschaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Ausgangsschaltungspunkte (40,41) mit einem bekannten Spannungspegel beaufschlagt werden, wenn sie mit Lastzuständen von 50 oder 400 Ohm gekoppelt sind, und wobei die ersten und zweiten Ausgangsschaltungspunkte (40,41) einen festgelegten, maximalen Steuerstrom liefern, wenn sie mit einem Lastzustand von 5,6 Ohm verbunden sind.

12. Senderschaltungseinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Sourcing- und Sinking-Transistoren (N18,N19,N18',N19') in den ersten und zweiten Spannungsquellenverstärkungseinrichtungen (12,14) von der ersten bis vierten Linearladeschaltung (78,80,78',80') während den Übergängen von Markierung zu Leerstelle und von Markierung zu Markierung langsam aus- und eingeschaltet werden, um das "Klingeln" in einer Übertragungsleitung zu reduzieren.

13. Senderschaltung nach Anspruch 1, dadurch gekennzeichnet, daß

die ersten und zweiten Ausgangsschaltungspunkte (40,41) mit einem bekannten Spannungspegel beaufschlagt werden, wenn sie mit Lastzuständen von 50 oder 400 Ohm gekoppelt sind, während ein festgelegter maximaler Steuerstrom geliefert wird, wenn die Ausgangsschaltungspunkte (40,41) mit einem Lastzustand von 5,6 Ohm gekoppelt sind, und

daß Linearladeeinrichtungen (78,80) vorgesehen sind, um die ersten und zweiten Spannungsquel lenverstärkungseinrichtungen (12,14) während der Übergänge von Markierung zu Leerstelle und von Markierung zu Markierung langsam aus- und einzuschalten, um das "Klingeln" in einer Übertragungsleitung zu reduzieren.

14. Senderschaltung nach Anspruch 13, bei der die Stromquellenverstärkungseinrichtung (10) aufweist: eine Differenzverstärkungseinrichtung (62), die auf den Referenzstrom reagiert, um ein differenzverstärktes Signal zu erzeugen, einen Verstärkungstransistor (P4), dessen Gate mit dem differenzverstärkten Signal gekoppelt ist, und eine Ausgangsschaltung (68).

15. Senderschaltung nach Anspruch 14, bei der die Ausgangsschaltung (68) einen ersten Sourcing-Transistor (PS) und einen zweiten Sourcing-Transistor (P6) aufweist, wobei die Source des ersten Sourcing-Transistors (P5) mit einem Versorgungspotential (VCC) verbunden ist, sein Drain mit dem Drain des n-Kanal-Sourcing-Transistors (NlB) der ersten Spannungsquellenverstärkungseinrichtung (12) verbunden ist, um den ersten Steuerstrom zu liefern, und sein Gate mit dem differenzverstärkten Signal verbunden ist, und wobei die Source des zweiten Sourcing-Transistors (P6) mit dem Versorgungspotential (VCC), sein Drain mit dem Drain des n- Kanal-Sourcing-Transistors (N18') der zweiten Spannungsquellenverstärkungseinrichtung (14) verbunden ist, um den zweiten Steuerstrom zu liefern, und sein Gate mit dem differenzverstärkten Signal verbunden ist.