DE3906927C2

DE3906927C2 -

Info

Publication number: DE3906927C2
Application number: DE3906927A
Authority: DE
Inventors: Harufusa Kondou; Takeo Itami Hyogo Jp Nakabayashi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-03-04
Filing date: 1989-03-03
Publication date: 1991-04-25
Also published as: US4972517A; JPH01226213A; DE3906927A1

Description

Die vorliegende Erfindung betrifft eine Treiberschaltung zum Liefern vorbestimmter Ausgangsspannungen entsprechend der jewei ligen Ausgangslastimpedanzen in Abhängigkeit von Schwankungen der Ausgangslast.

Fig. 1 zeigt schematisch einen Aufbau einer Grundschnittstelle eines in der CCITT-Empfehlung I. 430 beschriebenen ISDN-Netzwerkes (Integrated Services Digital Network). Diese ISDN-Grundschnitt stelle wird für eine digitale Kommunikation hoher Geschwindigkeit unter Verwendung der bestehenden zweidrahtigen Telefonleitung (Übertragungsleitung) bei einer Datenrate von 192 Kbps verwendet.

Gemäß Fig. 1 sind eine Station 300 und ein Netzabschluß 200 über eine Übertragungsleitung 500 verbunden. Maximal acht Anschluß einrichtungen 100 sind mit dem Netzabschluß 200 über einen Übertragungsbus 400 verbunden. Der Netzabschluß 200 und jede der Anschlußeinrichtungen 100 sind jeweils mit Treiberschaltungen (Leitungstreibern) 10 zum jeweiligen Treiben des Übertragungsbus ses 400 vorgesehen. Ausgänge der Treiberschaltungen 10 in den acht Anschlußeinrichtungen 100 sind parallel mit einem Eingang des Netzabschlusses 200 verbunden. Ein Ausgang der Treiberschal tung 10 in dem Netzabschluß 200 ist mit Eingängen der acht Anschlußeinrichtungen 100 verbunden. Damit wird die Ausgangslast impedanz von jedem der Treiberschaltungen 10 in Abhängigkeit eines Betriebszustandes einer anderen Anschlußeinrichtung 100 oder des Netzabschlusses 200 geändert.

Entsprechend der CCITT-Empfehlung I. 430 ist eine Pulsmaske mit einem erlaubten Wert einer Ausgangspulsform einer Treiberschal tung für die Fälle bestimmt, bei denen die Lastimpedanzen jeweils 5,6 Ω, 50 Ω und 400 Ω betragen. Fig. 2A zeigt die Pulsmaske bei der Last von 50 Ω, und Fig. 2B zeigt die Pulsmaske bei der Last von 400 Ω. Die Fig. 2A und 2B sind so zu verstehen, daß die Ausgangspulsform in einen erlaubten Bereich, der von schraffierten Gebieten umgeben ist, fallen muß. Zusätzlich ist bestimmt, daß ein Amplitudenwert (Spitzenwert) des Ausgangspulses bei der Last von 5,6 Ω 20% (150 mV) oder weniger eines Amplitudenwertes eines in Fig. 2A gezeigten Sollpulses sein muß. Wie sich aus den Fig. 2A und 2B ergibt, muß der Amplitudenwert des Ausgangspulses 150 mV oder weniger bei der Last von 5,6 Ω, in dem Bereich von 675 bis 825 mV bei der Last von 50 Ω, und in dem Bereich von 675 bis 1200 mV bei der Last von 400 Ω sein. Damit muß eine Ausgangsspannung der Treiberschaltung 10 in Abhängigkeit der Lastimpedanz geändert werden.

Fig. 3 zeigt schematisch ein Beispiel einer Treiberschaltung, die die oben beschriebene Bedingung erfüllt, und die zum Beispiel in Proceedings of 1986 National Conference of Institute of Electro nics and Communication Engineers of Japan, 2013, S. 9-42 be schrieben ist.

Gemäß Fig. 3 tritt zwischen einer Basis eines Bipolar-Transistors Q7 und einer Basis eines Bipolar-Transistors Q8 eine Potential differenz ΔV auf, wenn ein Eingangssignal I+ einen "H"-Pegel erreicht. Da der Bipolartransistor die Eigenschaft aufweist, daß eine Spannung zwischen Basis und Emitter konstant wird, d.h. ungefähr 0,6 V beim geöffneten Zustand, wird diese Potentialdiffe renz ΔV zwischen Primäranschlüssen eines Pulsumformers PT1 ohne jegliche Schwankungen angelegt. Folglich erscheint zwischen den Sekundärausgangsanschlüssen O1 und O2 ein Spannungswert, der durch Teilen der Potentialdifferenz um das Übertragungsverhältnis erhalten wurde. Falls eine Lastimpedanz einer zwischen den Ausgangsanschlüssen O1 und O2 verbundenen Last variiert, wird damit eine gleiche Spannung ausgegeben. Falls die Schaltungskon stante so gesetzt ist, daß eine zwischen den Ausgangsanschlüssen O1 und O2 erscheinende Spannung 750 mV wird, kann damit eine Pulsmaske bei den Lasten von 50 Ω und 400 Ω erfüllt werden.

Andererseits versucht der durch den Pulsumformer PT1 fließende Strom bei einem Kleinerwerden der Lastimpedanz anzusteigen, um die Spannung zwischen den Ausgangsanschlüssen O1 und O2 bei einer konstanten Spannung zu halten. Die Basispotentiale sind jedoch jeweils über Dioden D1 und D2 an die Bipolartransistoren Q9 und Q10 angelegt. Daher fließt der Strom eines vorgegebenen Wertes oder darüber nicht über die Transistoren Q9 und Q10. Damit ist der durch die Transistoren Q9 und Q10 fließende Strom begrenzt, so daß eine Spannung des Ausgangspulses bei der Last von 5,6 Ω zu 150 mV oder weniger unterdrückt wird. Währenddessen ist der durch die Transistoren Q9 und Q10 fließende Strom bei den Lasten von 50 Ω und 400 Ω weniger, so daß der oben beschriebene Strombegren zungsmechanismus nicht arbeitet.

Wenn ein Eingangssignal I - auf den "H"-Pegel gebracht wird, werden zusätzlich Pulse in entgegengesetzter Richtung jeweils von den Ausgangsanschlüssen O1 und O2 ausgegeben. Damit kann in dieser Treiberschaltung ein Puls von sowohl positiver als auch negativer Polarität ausgegeben werden.

Jedoch ist die oben beschriebene Treiberschaltung durch einen Bipolartransistor gebildet. Damit muß zur Bildung dieser Trei berschaltung, zusammen mit anderen digitalen Schaltungen wie z.B. einer LSI-Schaltung (Large-Scaled Integrated Circuit), die digi tale Schaltung durch eine Bipolareinrichtung gebildet werden, oder eine Digitalschaltung mit einer MOS-Einrichtung und einer Treiberschaltung mit einer Bipolareinrichtung müssen zusammen in einer Hybridkonfiguration unter Verwendung eines speziellen Pro zesses wie z.B. einem teuren Bi-CMOS (Bipolar-Complementary Metal Oxide Semiconductor)-Prozeß verkörpert werden. Im Hinblick auf eine LSI-Digitalschaltung ist es wünschenswert, daß die Digi talschaltung durch eine CMOS-Einrichtung gebildet wird, wobei in diesem Fall die Kosten verringert werden können, und eine hohe Packungsdichte und niedriger Leistungsverbrauch erreicht werden können. Daher werden in beiden oben beschriebenen Verfahren die Kosten zur Bildung einer Treiberschaltung bei der Bildung einer anderen digitalen Schaltung, wie z.B. einer LSI-Schaltung, ange hoben.

Des weiteren zeigt Fig. 4 schematisch ein anderes Beispiel der Treiberschaltung, die die Pulsmaske der CCITT-Empfehlung I. 430 erfüllt. Diese Treiberschaltung wird in DIGEST OF TECHNICAL PAPERS OF 1988 IEEE International Solid-State Circuits Confe rence, S. 108-109, S. 317, beschrieben. Diese Treiberschaltung weist zwei steuerbare Stromquellen J1 und J2 auf, sowie MOS- Transistoren Q11 und Q12, die eine erste Stromspiegelschaltung bilden, und MOS-Transistoren Q13 und Q14, die eine zweite Stromspiegelschaltung bilden. Ein Puls wird zwischen den Aus gangsanschlüssen O1 und O2, die mit einer Sekundärseite eines Pulsumformers Tx verbunden sind, als Reaktion auf ein an die Stromquelle J1 angelegtes Steuersignal oder eines an die Strom quelle J2 angelegtes Steuersignal ausgegeben.

Bei dieser Treiberschaltung wird eine Pulsspannung über die Stromsteuerung eingestellt. Der durch den Pulsumformer Tx flie ßende Strom wird in Abhängigkeit von Widerstandswerten der Widerstände R6 bis R8 und den MOS-Transistoren Q11 bis Q14 bestimmt. Es scheint jedoch schwierig zu sein, die Widerstands werte der Einrichtung präzise jeweils auf vorbestimmte Werte während des Herstellungsprozesses einzustellen. Zusätzlich ändern sich die Widerstandswerte der Einrichtung in Abhängigkeit von der Temperatur. Daher ist eine Justierung erforderlich. Im allgemei nen ist es schaltungstechnologisch schwieriger, den durch eine Schaltung fließenden Strom präzise konstant zu halten, als eine Spannung präzise konstant zu halten.

Aufgabe dieser Erfindung ist es, eine Treiberschaltung vorzuse hen, die fähig ist, vorbestimmte Ausgangsspannungen entsprechend der jeweiligen Ausgangslastimpedanzen in Abhängigkeit von Schwan kungen der Ausgangslastimpedanzen genau auszugeben.

Diese Aufgabe wird durch eine Treiberschaltung entsprechend Anspruch 1 gelöst.

Der erste Feldeffekttransistor in der Trei berschaltung reagiert auf die Ausgangsspannung der ersten Ver gleichseinrichtung zum Steuern des auf einer Primärseite der Spannungsumformereinrichtung fließenden Stromes derart, daß die Spannung zwischen dem Paar der Eingangsanschlüsse gleich der ersten Referenzspannung wird. Damit kann eine Spannung zwischen den Ausgangsanschlüssen konstant gehalten werden, auch wenn die zwischen dem Paar der Ausgangsanschlüsse verbundene Lastimpedanz schwankt.

Wenn die Lastimpedanz niedrig wird, wird der auf der Primärseite der Spannungsumformereinrichtung fließende Strom zum Erreichen des Konstanthaltens der Spannung zwischen den Ausgangsanschlüssen angehoben, so daß die Ausgangsspannung der ersten Vergleichsein richtung vergrößert wird. Wenn jedoch die Lastimpedanz kleiner als ein konstanter Wert wird, führt der zweite Feldeffekttransistor die Steuerung so durch, daß die Ausgangsspannung der zweiten Vergleichseinrichtung einen vorbestimmten Wert nicht überschrei tet, so daß der auf der Primärseite der Spannungsumformereinrich tung fließende Strom so begrenzt wird, daß er einen konstanten Wert nicht überschreitet. Falls die Lastimpedanz bis zu einem gewissen Ausmaß groß ist, wird damit die Steuerung so durchge führt, daß die Ausgangsspannung eine vorbestimmte konstante Spannung wird. Andererseits wird bei einer kleinen Lastimpedanz die Steuerung so durchgeführt, daß die Ausgangsspannung eine vorbestimmte konstante Spannung nicht überschreitet.

Mittlerweile ist es schaltungstechnisch einfach, genaue Referenz spannungen zu erzeugen. Darüber hinaus ist es möglich, ein Span nungsverhältnis unabhängig von Schwankungen der Temperatur und der Leistungsversorgungsspannung konstant zu halten. Bei der erfindungsgemäßen Treiberschaltung wird die Spannung zwischen den Ausgangsanschlüssen durch Vergleich von Spannungen gesteuert, so daß die Spannungssteuerung genau durchgeführt werden kann.

Wie im vorhergehenden beschrieben, wird die Ausgangsspannung bei einem vorbestimmten konstanten Wert gehalten, auch wenn die zwischen den Ausgangsanschlüssen verbundene Lastimpedanz schwankt, und die Steuerung wird so durchgeführt, daß die Ausgangsspannung eine vorbestimmte Spannung nicht überschreitet, falls die Ausgangslastimpedanz einen kon stanten Wert oder weniger erreicht. Da die Treiberschaltung entsprechend dieser Erfindung zwei Vergleichseinrichtungen und zwei Feldeffekttransistoren aufweist, kann die Treiberschaltung ferner durch eine CMOS-Schaltung gebildet werden, so daß die Treiberschaltung zusammen mit einer anderen Digital-CMOS-Schal tung in Hybridkonfiguration bei geringen Kosten geschaffen werden kann. Da die Ausgangsspannung durch einen Vergleich von Spannun gen eingestellt wird, kann des weiteren eine genaue Spannungsju stierung unabhängig von Temperaturänderungen und Schwankungen der Leistungsversorgungsspannung durchgeführt werden, so daß ein Nachtrimmen nicht notwendig ist.

Im weiteren werden Ausführungsbeispiele anhand der Figuren beschrieben. Von den Figuren zeigt

Fig. 1 schematisch einen Aufbau einer ISDN-Grundschnittstelle;

Fig. 2A und 2B schematisch eine Ausgangspulsmaske entsprechend der CCITT-Empfehlung I. 430, wobei Fig. 2A eine Pulsmaske bei einer Last von 50 Ω und Fig. 2B eine Pulsmaske bei einer Last von 400 Ω zeigt;

Fig. 3 schematisch einen Aufbau eines Beispieles einer Treiber schaltung;

Fig. 4 schematisch einen Aufbau eines anderen Beispieles einer Treiberschaltung;

Fig. 5 ein Diagramm einer Treiberschaltung entsprechend einem Ausführungsbeispiel dieser Erfindung;

Fig. 6 ein Diagramm eines Schaltungsaufbaues eines in Fig. 5 gezeigten ersten Komparators;

Fig. 7 ein Diagramm eines Schaltungsaufbaues eines in Fig. 5 gezeigten zweiten Komparators;

Fig. 8 ein Diagramm eines Schaltungsaufbaues einer in Fig. 5 gezeigten Schalteinrichtung;

Fig. 9 ein Diagramm eines Schaltungsaufbaues einer in Fig. 5 gezeigten digitalen Steuerschaltung;

Fig. 10 ein Zeitablaufdiagramm zur Erklärung eines Betriebes der in Fig. 9 gezeigten digitalen Steuerschaltung; und

Fig. 11 ein Diagramm eines modifizierten Beispieles der Schalt einrichtung und der in Fig. 5 gezeigten peripheren Ab schnitte.

Unter Bezugnahme auf die Figuren wird ein Ausführungsbeispiel dieser Erfindung beschrieben.

Fig. 5 zeigt ein Schaltungsdiagramm eines Aufbaues einer Trei berschaltung entsprechend eines Ausführungsbeispieles dieser Erfindung.

Diese Treiberschaltung weist einen ersten Komparator 1 mit einem Operationsverstärker, einen zweiten Komparator 2 mit einem Opera tionsverstärker, einen Pulsumformer 3, eine Schalteinrichtung 4, N-Kanal-MOSFETs M1, M2 und M5, und P-Kanal-MOSFETs M3, M4 und M6 auf. Der MOSFET M1, dessen Gate ein Eingangssignal I1+ empfängt, ist zwischen einem Knoten N1 und einem Knoten N3 geschaltet. Der MOSFET M2, dessen Gate ein Eingangssignal I1- empfängt, ist zwischen einem Knoten N2 und dem Knoten N3 geschaltet. Der MOSFET M3, dessen Gate ein Eingangssignal I2- empfängt, ist zwischen einem Leistungsversorgungspotential V_DD und dem Knoten N1 ge schaltet. Der MOSFET M4, dessen Gate ein Eingangssignal I2+ empfängt, ist zwischen dem Leistungsversorgungspotential V_DD und dem Knoten N2 geschaltet. Zusätzlich sind Primäranschlüsse des Pulsumformers 3 jeweils mit den Knoten N1 und N2 verbunden. Sekundäranschlüsse des Pulsumformers 3 sind jeweils mit Ausgangs anschlüssen O1 und O2 verbunden. Das Übertragungsverhältnis des Pulsumformers 3 beträgt n:1. Die Schalteinrichtung 4 weist einen mit dem Knoten N1 verbundenen Anschluß a und einen mit dem Knoten N2 verbundenen Anschluß b auf.

Der nichtinvertierende Eingangsanschluß des Komparators 1 emp fängt eine gesteuerte Spannung Vr von einem Schaltanschluß c der Schalteinrichtung 4 und der invertierende Eingangsanschluß des Komparators 1 empfängt eine erste Referenzspannung Vref1. Der nichtinvertierende Eingangsanschluß des zweiten Komparators 2 empfängt eine Ausgangsspannung V_G des ersten Komparators 1 und der nichtinvertierende Eingangsanschluß des Komparators 2 emp fängt eine zweite Referenzspannung Vref2. Ferner ist der MOSFET M5, dessen Gate die Ausgangsspannung V_G des ersten Komparators 1 empfängt, zwischen dem Knoten N3 und einem Massepotential verbun den. Der MOSFET M6, dessen Gate eine Ausgangsspannung des zweiten Komparators 2 empfängt, ist zwischen einem Ausgangsanschluß des ersten Komparators 1 und dem Massepotential geschaltet. Die digitale Steuerschaltung 5 reagiert auf einen Steuereingang zum Ausgeben der oben beschriebenen vier Eingangssignale I1+, I1-, I2+, I2-. Eine Referenzspannungserzeugerschaltung 6 erzeugt die erste Referenzspannung Vref1 und die zweite Referenzspannung Vref2.

Im folgenden erfolgt die Beschreibung des Betriebes dieser Trei berschaltung. Wenn die Eingangssignale I1+ und I2- auf einem "H"-Pegel sind und die Eingangssignale I1- und I2+ auf einem "L"- Pegel liegen, werden die MOSFETs M1 und M4 eingeschaltet, so daß Strom vom Leistungsversorgungspotential V_DD über den MOSFET M4, den Pulsumformer 3, den MOSFET M1 und den MOSFET M5 nach Masse potential fließt. Folglich wird zwischen den Ausgangsanschlüssen O1 und O2 ein positiver Puls ausgegeben.

Wenn die Eingangssignale I1- und I2+ auf dem "H"-Pegel sind und die Eingangssignale I1+ und I2- auf dem "L"-Pegel sind, werden andererseits die MOSFETs M2 und M3 eingeschaltet, so daß Strom vom Leistungsversorgungspotential V_DD über den MOSFET M3, den Pulsumformer 3, den MOSFET M2 und den MOSFET M5 nach Massepoten tial fließt. Folglich wird zwischen den Ausgangsanschlüssen O1 und O2 ein negativer Puls ausgegeben. Auf die oben beschriebene Art und Weise kann diese Treiberschaltung einen Puls von sowohl positiver als auch negativer Polarität ausgeben.

Die Schalteinrichtung 4, der erste Komparator 1, der zweite Komparator 2 und der MOSFET M6 bilden ein Steuersystem. Dieses Steuersystem, das einen zum Erzeugen der positiven und negativen Pulse in ausgeglichener Weise bevorzugten Aufbau aufweist, wird im allgemeinen im Hinblick sowohl auf positive als auch negative Pulse verwendet. Die Schalteinrichtung 4 wird auf die Seite des Anschlusses a geschaltet, wenn der positive Puls ausgegeben wird, während sie auf die Seite des Anschlusses b geschaltet wird, wenn der negative Puls ausgegeben wird.

Es folgt die Beschreibung der Steuerung der Größe eines Ausgangs pulses durch dieses Steuersystem. Hierbei wird der Fall beschrie ben, bei dem der positive Puls ausgegeben wird.

Da das Übertragungsverhältnis des Pulsumformers 3 n:1 beträgt, beträgt die Differenz zwischen einem Potential V2 des Knotens N2 und eines Potentiales V1 des Knotens N1 gleich n-mal der Größe eines zwischen den Ausgangsanschlüssen O1 und O2 ausgegebenen Pulses. Falls der positive Puls ausgegeben wird, erhalten wir V2< V1. Unter der Annahme, daß der Durchgangswiderstand des MOSFET M4 beträchtlich klein ist, wird das Potential V2 des Knotens N2 gleich dem Leistungsversorgungspotential V_DD. Damit kann eine an die Primärseite des Pulsumformers 3 angelegte Spannung angegeben werden als:

V2-V1 ≃ V_DD-V1

Unter der Annahme, daß eine gewünschte Ausgangsspannung Vexp beträgt, ist es in diesem Falle notwendig, die Steuerung so durchzuführen, daß die Ausgangsspannung Vexp gleich (V_DD-V1)/n wird. (V_DD-V1)/n wird mit der Ausgangsspannung Vexp verglichen, so daß der Strom verringert wird, wenn (V_DD-V1)/n größer ist, während er vergrößert wird, wenn (V_DD-V1)/n kleiner ist. Diese Stromsteuerung wird durch den ersten Komparator 1 durchgeführt.

Falls der positive Puls ausgegeben wird, wird die Schalteinrich tung 4 auf die Seite des Anschlusses a geschaltet, was Vr=V1 ergibt. Damit wird das Potential V1 des Knotens N1 an den nichtinvertierenden Eingangsanschluß des ersten Komparators 1 angelegt. Falls V1<Vref1, wird die Ausgangsspannung des ersten Komparators 1 und damit die Gatespannung V_G des MOSFET M5 hoch. Folglich fließt mehr Strom auf die Primärseite des Pulsumformers 3. Andererseits, falls V1<Vref1, wird die Ausgangsspannung V_G des ersten Komparators 1 klein. Folglich wird der auf der Primärseite des Pulsumformers 3 fließende Strom geringer. Auf die oben beschriebene Weise wird der durch den Pulsumformer 3 fließende Strom so kontrolliert, daß V1=Vref1. Unter der Annahme, daß die erste Referenzspannung Vrefl so gesetzt wird, daß

Vref1 = V_DD-Vexp·n, erhalten wir:

V1 = Vref1 = V_DD-Vexp·n
V_DD-V1 = Vexp·n
V2-V1 ≒ Vexp·n
∴ (V2-V1)/n = Vexp

Damit wird die Steuerung so durchgeführt, daß die Größe des Ausgangspulses Vexp wird.

Falls der negative Puls ausgegeben wird, ist das Steuerverfahren dasselbe wie das im oben beschriebenen Fall, außer in den Punkten, in denen Vr-V2 sich voneinander unterscheiden.

Auf die oben beschriebene Weise können die Größen der Ausgangs pulse bei Lasten von 50 Ω und 400 Ω zu 750 mV gesteuert werden.

Wenn die Last klein wird, zum Beispiel 5,6 Ω, wird dann der durch den Pulsumformer 3 fließende Strom versuchen, zum Konstanthalten der Ausgangsspannung anzusteigen. Bei der Last von 5,6 Ω jedoch wird gefordert, daß die Höhe des Ausgangspulses 150 mV oder weniger beträgt, so daß der Stromanstieg verhindert werden muß. Wenn die Last klein ist, steuert ein zweiter Komparator 2 die Höhe des Ausgangspulses auf einen konstanten Wert oder weniger.

Der zweite Komparator 2 vergleicht die Ausgangsspannung V_G des ersten Komparators 1 mit einer zweiten Referenzspannung Vref2. Falls V_G < Vref2, wird die Ausgangsspannung des zweiten Kompara tors 2 hoch, so daß der MOSFET M6 ausgeschaltet wird. Falls V_G < Vref2, wird die Ausgangsspannung des zweiten Komparators 2 niedrig, so daß der MOSFET M6 eingeschaltet wird, und zum Verringern der Ausgangsspannung des ersten Komparators 1, d.h. der Gatespannung V_G des MOSFET M5 betrieben wird. Auf die oben beschriebene Weise wird die Steuerung so durchgeführt, daß die Ausgangsspannung V_G nicht die zweite Referenzspannung Vref2 oder mehr beträgt. Damit wird der durch den MOSFET M5 fließende Strom durch die zweite Referenzspannung Vref2 gesteuert, so daß die Steuerung so durchgeführt wird, daß die Höhe des Pulses nicht einen gegebenen Wert oder mehr beträgt, wenn die Last klein ist.

Wie im vorhergehenden beschrieben, wird die Höhe des Ausgangspul ses durch die Funktion des ersten Komparators 1 auf einen konstanten Wert eingestellt, wenn die Last bis zu einem gewissen Grad groß ist, während dieser durch die Funktion des zweiten Komparators begrenzt wird, um einen konstanten Wert nicht zu überschreiten, wenn die Last klein ist. Damit wird eine Trei berschaltung vorgesehen, die die in der oben beschriebenen CCITT- Empfehlung I. 430 geforderte Pulsmaske erfüllt.

Inzwischen ist die erste Referenzspannung Vref1 so eingestellt, daß die Höhe des Ausgangspulses eingestellt werden kann. Zusätz lich ist die zweite Referenzspannung Vref2 so eingestellt, daß ein begrenzter Wert eines Ausgangsstromes geändert werden kann.

Fig. 6 zeigt in einem Schaltungsdiagramm den Schaltungsaufbau des in Fig. 5 gezeigten ersten Komparators 1.

Der erste Komparator 1 ist durch eine CMOS-Schaltung aufgebaut, die P-Kanal-MOSFETs Q31 bis Q36 und N-Kanal-MOSFETs Q37 bis Q42 aufweist. Das Gate des MOSFET Q37 empfängt eine Steuerspannung Vr, und das Gate des MOSFET Q41 empfängt eine erste Referenzspan nung Vref1. Eine Ausgangsspannung V_G wird von einem Knoten der MOSFETs Q35 und Q40 erhalten.

Inzwischen empfangen die Gates von jedem der MOSFETs Q31, Q32, Q35 und Q36 in dem ersten Komparator 1 ein Steuersignal Φ0. Dieses Steuersignal Φ0 ist im allgemeinen auf einem Massepegel. Bei der Haltezeit ("Standby") wird das Steuersignal Φ0 jedoch auf einen V_DD-Pegel gebracht, so daß der von einem Leistungsversor gungspotential V_DD auf ein Massepotential fließende Strom unter brochen wird. Als Ergebnis wird der Stromverbrauch reduziert.

Fig. 7 zeigt ein Schaltungsdiagramm eines Schaltungsaufbaues des in Fig. 5 gezeigten zweiten Komparators 2.

Der zweite Komparator 2 wird durch eine CMOS-Schaltung gebildet, die P-Kanal-MOSFETs Q43 und Q44 und N-Kanal-MOSFETs Q45 bis Q47 aufweist. Das Gate des MOSFET Q55 empfängt eine Ausgangsspannung V_G des ersten Komparators 1, und das Gate des MOSFET Q46 empfängt eine zweite Referenzspannung Vref2. Eine Ausgangsspannung wird von einem Knoten der MOSFETs Q43 und Q45 erhalten. Das Gate des MOSFET Q47 empfängt ein Steuersignal Φ1. Dieses Steuersignal Φ1 ist im allgemeinen auf einem V_DD-Pegel. Jedoch wird das Steuer signal Φ1 bei der Haltezeit auf einen Massepegel gebracht, so daß der Stromverbrauch reduziert wird.

Fig. 8 zeigt einen Schaltungsaufbau der in Fig. 5 gezeigten Schalteinrichtung 4.

Die Schalteinrichtung 4 ist durch eine CMOS-Schaltung aufgebaut, die N-Kanal-MOSFETs Q48 und Q49 und P-Kanal-MOSFETs Q50 und Q51 aufweist. Das Gate des MOSFET Q48 empfängt ein Eingangssignal I1+, und das Gate des MOSFET Q50 empfängt das invertierte Signal . Das Gate des MOSFET Q49 empfängt ein Eingangssignal I1-, und das Gate des MOSFET Q51 empfängt das invertierte Signal . Wenn das Eingangssignal I1+ auf einem "H"-Pegel ist, wird ein Anschluß a mit einem Anschluß c verbunden. Wenn das Eingangssignal I1- auf einem "H"-Pegel ist, wird ein Anschluß b mit dem Anschluß c verbunden.

Fig. 9 zeigt in einem Diagramm einen Schaltungsaufbau der in Fig. 5 gezeigten digitalen Steuerschaltung 5.

Die digitale Steuerschaltung 5 ist durch eine CMOS-Schaltung aufgebaut, die Inverter 61 bis 75, NAND-Gatter 76 bis 79, P- Kanal-MOS-Transistoren Q61 bis Q64, und N-Kanal-MOS-Transistoren Q65 bis Q68 aufweist. Ein positives Pulsausgangssignal AMIX1 wird an den Inverter 61 angelegt, und ein negatives Pulsausgangssignal AMIX2 wird an den Inverter 62 angelegt. Ein Taktsignal CLK wird an den Inverter 72 angelegt, und ein Haltesignal STDBY wird an den Inverter 74 angelegt. Beim Haltemodus erreicht das Haltesig nal STDBY einen "H"-Pegel.

Ein Eingangssignal I1+ an den MOSFET M1 wird von dem Inverter 64 ausgegeben, und ein Eingangssignal I1- an den MOSFET M2 wird von dem Inverter 63 ausgegeben. Ferner wird ein Eingangssignal I2- an den MOSFET M3 von dem Inverter 66 ausgegeben, und ein Eingangs signal I2+ an den MOSFET M4 wird von dem Inverter 65 ausgegeben. Ein Steuersignal Φ3 in Phase mit dem Taktsignal CLK wird von dem Inverter 73 ausgegeben, und ein Steuersignal Φ4 gegenphasig zum Taktsignal CLK wird von dem Inverter 72 ausgegeben. Ein Steuer signal Φ0 in Phase mit dem Haltesignal STDBY wird von dem Inver ter 75 ausgegeben, und ein Steuersignal Φ1 in Gegenphase mit dem Haltesignal STDBY wird von dem Inverter 74 ausgegeben.

Unter Bezugnahme auf einen Zeitablaufplan gemäß Fig. 10 erfolgt nun die Beschreibung eines Betriebes der digitalen Steuerschal tung 5.

Wenn das positive Pulsausgangssignal AMIX1 auf dem "H"-Pegel ist und das negative Pulsausgangssignal AMIX2 auf dem "L"-Pegel ist, erreichen die Eingangssignale I1+ und I2- den "H"-Pegel, und die Eingangssignale I1- und I2+ erreichen den "L"-Pegel. Folglich werden die MOSFETs M1 und M4 eingeschaltet und die MOSFTs M2 und M3 werden ausgeschaltet, so daß ein positiver Puls zwischen den Ausgangsanschlüssen O1 und O2 ausgegeben wird. Wenn das positive Pulsausgangssignal AMIX1 auf dem "L"-Pegel und das negative Pulsausgangsignal AMIX2 auf dem "H"-Pegel ist, erreichen anderer seits die Eingangssignale I1- und I2+ den "H"-Pegel, und die Eingangssignale I1+ und I2- erreichen den "L"-Pegel. Folglich werden die MOSFETs M2 und M3 eingeschaltet und die MOSFETs M1 und M4 werden ausgeschaltet, so daß ein negativer Puls zwischen den Ausgangsanschlüssen O1 und O2 ausgegeben wird.

Wenn sowohl das positive Pulsausgangssignal AMIX1 als auch das negative Pulsausgangssignal AMIX2 auf dem "L"-Pegel sind, errei chen inzwischen die Eingangssignale I1+ und I1- den "L"-Pegel und die Eingangssignale I2+ und I2- erreichen den "H"-Pegel, so daß alle MOSFETs M1 bis M4 ausgeschaltet werden. Als Folge davon wird ein Zustand mit hoher Impedanz zwischen den Ausgangsanschlüssen O1 und O2 erreicht. Damit beeinflußt ein Anschluß, der keinen Puls vorsieht, nie einen anderen Anschluß.

Während der Übergang von einem Zustand, bei dem ein Puls ausgegeben wird, plötzlich auf einen Zustand, bei dem alle MOSFETs M1 bis M4 ausgeschaltet werden, erfolgt, tritt im allge meinen am letzten Ende des Pulses ein Unterschwung auf. Bei der in Fig. 9 gezeigten digitalen Steuerschaltung 5 ist ein Verzöge rungsschaltungsabschnitt 60 vorgesehen, der das Auftreten dieses Unterschwunges verhindert. Nachdem die Eingangssignale I1+ und I1- auf den "L"-Pegel fallen, so daß die MOSFETs M1 und M2 ausgeschaltet werden, fallen daher die Eingangssignale I2+ und I2- auf den "L"-Pegel lediglich während einer Zeitdauer, die einem Zyklus T des Taktsignales CLK entspricht. Infolgedessen werden die MOSFETs M3 und M4 während der Dauer T eingeschaltet und anschließend ausgeschaltet, so daß das Auftreten des Unter schwungs verhindert wird.

Obwohl in dem oben beschriebenen Ausführungsbeispiel sowohl positive als auch negative Pulse erzeugt werden können, kann auch lediglich einer der positiven und negativen Pulse erzeugt werden, wobei in diesem Fall einer eines Satzes der MOSFETs M1 und M4 und eines Satzes der MOSFETs M2 und M3 und der Schalteinrichtung 4 nicht erzeugt werden. In diesem Fall wird der nichtinvertierende Eingangsanschluß des ersten Komparators 1 mit einem der Knoten N1 und N2 auf niedrigem Potential verbunden.

Ferner ist die in dem oben beschriebenen Ausführungsbeispiel an die Primärseite des Pulsumformers 3 angelegte Spannung V2-V1 angenähert durch V_DD-V1. Falls ferner eine höhere Genauigkeit erfordert wird, ist es notwendig, die in Fig. 11 gezeigte Schaltung zu verwenden. Gemäß Fig. 11 ist eine Schalteinrichtung 4 beim Ausgeben eines positiven Pulses wie durch eine durchgezo gene Linie gezeigt geschaltet. Folglich wird ein Potential V1 eines Knotens N1 an einen invertierenden Eingangsanschluß eines Operationsverstärkers 6 über einen Widerstand R12 angelegt, und ein Potential V2 eines Knotens N2 wird an einen nichtinvertieren den Eingangsanschluß des Operationsverstärkers 6 über einen Widerstand R11 angelegt. Schließlich wird die Schalteinrichtung 4 wie durch eine strichlierte Linie gezeigt geschaltet, wenn ein negativer Puls ausgegeben wird. Als Folge davon wird das Poten tial des Knotens N1 an den nichtinvertierenden Eingangsanschluß des Operationsverstärkers 6 über den Widerstand R11 angelegt, und das Potential V2 des Knotens N2 wird an den invertierenden Eingangsanschluß des Operationsverstärkers 6 über den Widerstand R12 angelegt. Eine von dem Operationsverstärker 6 ausgegebene kontrollierte Spannung Vr wird V1-V2.

Wie im vorhergehenden beschrieben, kann die in Fig. 5 gezeigte Treiberschaltung durch die in den Fig. 6 bis 9 gezeigte CMOS- Schaltung aufgebaut werden. Damit kann die Treiberschaltung in dem oben beschriebenen Ausführungsbeispiel zusammen mit einer anderen CMOS-Digitalschaltung in Hybridkonfiguration bei niedri gen Kosten inkorporiert werden.

Claims

1. Treiberschaltung zum Empfangen eines Eingangssignals und zum Bereitstellen einer dazu entsprechenden Ausgangsspannung, welche die folgenden Merkmale aufweist:

- ein Paar von Eingangsanschlüssen (N1, N2), die das Eingangssignal empfangen,
- ein Paar von Ausgangsanschlüssen (O1, O2),
- eine Spannungsumformereinrichtung (3) mit einem mit dem Paar der Eingangsanschlüsse (N1, N2) verbundenen Paar von Primäranschlüssen und einem mit dem Paar der Ausgangsanschlüsse (O1, O2) verbundenen Paar von Sekundäranschlüssen,
- eine erste Vergleichseinrichtung (1) zum Vergleichen einer Spannung zwischen dem Paar der Eingangsanschlüsse (N1, N2) mit einer vorbestimmten ersten Referenzspannung, zum Vorsehen einer Ausgangsspannung entsprechend der Differenz zwischen einem Eingangsanschluß und dem Leistungsversorgungs potential (V_DD), die näherungsweise der Potentialdifferenz zwischen dem Paar der Eingangsanschlüsse (N1, N2) entspricht,
- einen ersten Feldeffekttransistor (M5) mit einem Steueranschluß zum Empfangen der Ausgangsspannung der ersten Vergleichsein richtung (1) zum Steuern des durch die Spannungsumformerein richtung (3) fließenden Stromes derart, daß die Spannung zwischen dem Paar der Eingangsanschlüsse (N1, N2) gleich der ersten Referenzspannung wird,
- eine zweite Vergleichseinrichtung (2) zum Vergleichen der Ausgangsspannung der ersten Vergleichseinrichtung (1) mit einer vorbestimmten zweiten Referenzspannung, zum Vorsehen einer Ausgangsspannung entsprechend der dazwischen liegenden Differenz, und
- einen zweiten Feldeffekttransistor (M6) mit einem Steueranschluß zum Empfangen der Ausgangsspannung der zweiten Vergleichsein richtung (2) zum Durchführen einer Steuerung derart, daß der Absolutwert der Ausgangsspannung der ersten Vergleichsein richtung (1) einen vorbestimmten Wert nicht übersteigt.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsumformereinrichtung einen Pulsumformer (3) aufweist.

3. Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeich net, daß jede der ersten und zweiten Vergleichseinrichtungen (1, 2) eine CMOS-Schaltung aufweist.

4. Treiberschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jede der ersten und zweiten Vergleichsein richtungen (1, 2) einen Operationsverstärker aufweist.

5. Treiberschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Vergleichseinrichtung (1) einen Eingangsanschluß aufweist, der mit einem oder dem anderen des Paares der Eingangsanschlüsse (N1, N2) verbunden ist, einen weiteren Eingangsanschluß aufweist, der die erste Referenzspan nung empfängt, und einen Ausgangsanschluß zum Vorsehen einer Ausgangsspannung entsprechend der Differenz zwischen einer Span nung des einen Eingangsanschlusses und einer Spannung des anderen Eingangsanschlusses aufweist, und die zweite Vergleichseinrichtung (2) einen Eingangsanschluß auf weist, der die Ausgangsspannung der ersten Vergleichseinrichtung empfängt, einen anderen Eingangsanschluß aufweist, der die zweite Referenzspannung empfängt, und einen Ausgangsanschluß zum Vor sehen einer Ausgangsspannung entsprechend der Differenz zwischen einer Spannung des einen Eingangsanschlusses und einer Spannung des anderen Eingangsanschlusses aufweist.

6. Treiberschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (M5), der einen mit einem oder dem anderen des Paares von Eingangsanschlüssen (N1, N2) verbundenen Leitungsanschluß, einen anderen Leitungsanschluß, der ein vor bestimmtes Potential empfängt, und einen Gateanschluß aufweist, der die Ausgangsspannung der ersten Vergleichseinrichtung (1) empfängt, und der zweite Feldeffekttransistor (M6) einen Leitungsanschluß, der die Ausgangsspannung der ersten Vergleichseinrichtung (1) emp fängt, einen weiteren Leitungsanschluß, der ein vorbestimmtes Potential empfängt, und einen Gateanschluß aufweist, der die Ausgangsspannung der zweiten Vergleichseinrichtung (2) empfängt.

7. Treiberschaltung nach Anspruch 5, gekennzeichnet durch eine Schalteinrichtung (4) zum selektiven Verbinden des einen Ein gangsanschlusses der ersten Vergleichseinrichtung (1) mit dem einen oder dem anderen des Paares von Eingangsanschlüssen (N1, N2).

8. Treiberschaltung nach Anspruch 5, gekennzeichnet durch einen Operationsverstärker (6) mit einem Eingangsanschluß, einem ande ren Eingangsanschluß, einem mit dem einen Eingangsanschluß der ersten Vergleichseinrichtung (1) verbundenen Ausgangsanschluß, und eine Schalteinrichtung (4) zum selektiven Verbinden des einen Eingangsanschlusses des Operationsverstärkers (6) mit einem oder dem anderen des Paares der Eingangsanschlüsse (N1, N2) und zum selektiven Verbinden des anderen Eingangsanschlusses des Opera tionsverstärkers (6) mit dem anderen oder dem einen des Paares von Eingangsanschlüssen (N1, N2).

9. Treiberschaltung nach Anspruch 6, gekennzeichnet durch eine Signalerzeugereinrichtung (5), die das Eingangssignal zum Erzeu gen eines ersten und eines zweiten Signales empfängt, einen dritten Feldeffekttransistor (M2), der zwischen dem einen Leitungs anschluß des ersten Feldeffekttransistors (M5) und einem Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das erste Signal zum Leitendgemachtwerden reagiert, und einen vierten Feldeffekttransistor (M3), der zwischen einem vor bestimmten Leistungsversorgungspotential und dem anderen Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das zweite Signal zum Leitendgemachtwerden reagiert.

10. Treiberschaltung nach Anspruch 6, gekennzeichnet durch
eine Signalerzeugereinrichtung (5), die das Eingangssignal zum selektiven Erzeugen eines ersten und eines zweiten Signals oder eines dritten und eines vierten Signals empfängt,
einen dritten Feldeffekttransistor (M1), der zwischen dem einen Leitungsanschluß des ersten Feldeffekttransistors (M5) und einem Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das erste Signal zum Leitendgemachtwerden reagiert,
einen vierten Feldeffekttransistor (M4), der zwischen einem vor bestimmten Leistungsversorgungspotential und dem anderen Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das zweite Signal zum Leitendgemachtwerden reagiert,
einen fünften Feldeffekttransistor (M2), der zwischen dem einen Leitungsanschluß des ersten Feldeffekttransistors (M5) und dem anderen Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das dritte Signal zum Leitendgemachtwerden reagiert, und
einen sechsten Feldeffekttransistor (M3), der zwischen dem vorbe stimmten Leistungsversorgungspotential und dem einen Anschluß des Eingangsanschlußpaares (N1, N2) verbunden ist und auf das vierte Signal zum Leitendgemachtwerden reagiert.

11. Treiberschaltung nach Anspruch 10, dadurch gekennzeichnet, daß das Eingangssignal ein erstes und ein zweites Eingangssignal aufweist, und die Signalerzeugereinrichtung (5) das erste und das zweite Signal erzeugt, wenn das erste Eingangssignal auf einem vorbestimmten Logikpegel ist, während das dritte und das vierte Signal erzeugt werden, wenn das zweite Eingangssignal auf einem vorbestimmten Logikpegel ist.

12. Treiberschaltung nach Anspruch 11, gekennzeichnet durch eine Schalteinrichtng, die aufweist:

- ein erstes Übertragungsgatter mit einem N-Kanal-MOS-Feld effekttransistor (Q48) und einem P-Kanal-MOS-Feldeffekttransi stor (Q50), das zwischen einem Anschluß des Eingangsanschluß paares (N1, N2) und dem einen Eingangsanschluß der ersten Ver gleichseinrichtung (1) verbunden ist und auf das erste oder zweite Signal zum Leitendgemachtwerden reagiert, und
- ein zweites Übertragungsgatter mit einem N-Kanal-MOS-Feld effekttransistor (Q49) und einem P-Kanal-MOS-Feldeffekttransistor (Q51), das zwischen dem anderen Anschluß des Eingangsanschluß paares (N1, N2) und dem einen Eingangsanschluß der ersten Vergleichseinrichtung (1) verbunden ist und auf das dritte oder vierte Signal zum Leitendgemachtwerden reagiert.

13. Treiberschaltung nach Anspruch 11, dadurch gekennzeichnet, daß das zweite und das vierte Signal in einem vorbestimmten Zeitraum, nachdem das erste und das dritte Signal inaktiv gemacht wurden, aktiv gemacht werden.

14. Treiberschaltung nach Anspruch 5, dadurch gekennzeichnet,
daß die erste Vergleichseinrichtung (1) einen Operationsverstär ker aufweist, der mit einem nichtinvertierenden Eingangsanschluß, der selektiv mit dem einen oder dem anderen Anschluß des Ein gangsanschlußpaares (N1, N2) verbunden ist, einem invertierenden Eingangsanschluß, der eine vorbestimmte erste Referenzspannung empfängt, und einem Ausgangsanschluß zum Vorsehen einer Ausgangs spannung entsprechend der Potentialdifferenz zwischen dem nicht-invertierenden Eingangsanschluß und dem invertierenden Eingangsanschluß versehen ist, und
daß die zweite Vergleichseinrichtung (2) einen Operationsver stärker aufweist, der mit einem invertierenden Eingangsanschluß, der die Ausgangsspannung des ersten Operationsverstärkers (1) empfängt, einem nicht-invertierenden Eingangsanschluß, der eine vorbestimmte zweite Referenzspannung empfängt, und einem Ausgangsanschluß zum Liefern einer Ausgangsspannung entsprechend der Potentialdifferenz zwischen dem invertierenden Eingangs anschluß und dem nicht-invertierenden Eingangsanschluß versehen ist.

15. Treiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (M5) ein N-Kanal-MOS-Feld effekttransistor ist und daß der zweite Feldeffekttransistor (M6) ein P-Kanal-MOS-Feld effekttransistor ist.

16. Treiberschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Schalteinrichtung (4) den nicht-invertierenden Eingangs anschluß des ersten Operationsverstärkers (1) mit dem einen oder dem anderen Anschluß des Eingangsanschlußpaares (N1, N2) verbindet.