[go: up one dir, main page]

DE68916389T2 - Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat. - Google Patents

Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat.

Info

Publication number
DE68916389T2
DE68916389T2 DE68916389T DE68916389T DE68916389T2 DE 68916389 T2 DE68916389 T2 DE 68916389T2 DE 68916389 T DE68916389 T DE 68916389T DE 68916389 T DE68916389 T DE 68916389T DE 68916389 T2 DE68916389 T2 DE 68916389T2
Authority
DE
Germany
Prior art keywords
region
soi
source
semiconductor layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68916389T
Other languages
English (en)
Other versions
DE68916389D1 (de
Inventor
Shigeru Kusunoki
Yasuo Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE68916389D1 publication Critical patent/DE68916389D1/de
Application granted granted Critical
Publication of DE68916389T2 publication Critical patent/DE68916389T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 

Landscapes

  • Thin Film Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf einen MOS-(Metalloxydhalbleiter-) feldeffekttransistor, der auf einer Halbleiterschicht auf einem Isolatorsubstrat gebildet ist, der im folgenden als SOI-MOSFET bezeichnet wird, und insbesondere auf eine Verbesserung bei den Source- zu Drainspannungsfestigkeitseigenschaften der SOI-MOSFET- Vorrichtungen.
    • Beschreibung des zugehörigen Standes der Technik
  • Es wird Bezug genommen auf Figur 8, dort ist ein herkömmlicher SOI-MOSFET im Querschnitt gezeigt. Eine Isolatorschicht 2 ist auf einem Siliziumsubstrat 1 gebildet, und eine Siliziumschicht 3 ist auf der Isolatorschicht gebildet. Ein Kanalbereich 6, der p- Typfremdatome mit einer niedrigen Konzentration von z.B. 10¹&sup6; bis 10¹&sup7; Atomen/ cm³ enthält, ist innerhalb der Siliziumschicht 3 gebildet, während ein Sourcebereich 7 und ein Drainbereich 8, die beide eine hohe n-Typfremdatomkonzentration von z.B. 10¹&sup9; bis 10²¹ Atomen/ cm³ aufweisen, in Kontakt mit einer Seite bzw. der anderen Seite des Kanalbereiches 6 gebildet sind.
  • Auf dem Kanalbereich ist ein dielektrischer dünner Film 4, der als Gate wirkt, gebildet, und eine Gateelektrode 5 ist auf dem dielektrischen dünnen Film 4 gebildet. Die Siliziumschicht 3 und die Gateelektrode 5 sind durch einen isolierenden Zwischenschichtfilm 11 bedeckt. Kontaktlöcher 12a, 12b sind in dem isolierenden Zwischenschichtfilm 11 gebildet, und elektrische Leiter 13a, 13b sind in Übereinstimmung mit diesen Kontaktlöchern gebildet.
  • Wenn bei dem oben beschriebenen SOI-MOSFET eine positive Spannung an die Gateelektrode 5 angelegt wird, werden n-Ladungsträger oder Elektronen zu einem oberen Abschnitt des p-Kanalbereiches 6 angezogen. Der Leitungstyp dieses oberen Abschnittes wird in n-Typ umgewandelt, der der gleiche ist wie der Leitungstyp des Sourcebereiches 7 und des Drainbereiches 8. Daher wird Strom ermöglicht, zwischen dem Sourcebereich 7 und dem Drainbereich 8 zu fließen. Soweit, wie die n-Träger, die zu dem oberen Abschnitt des Kanalbereiches 6 angezogen werden, in Konzentration durch die Gatespannung geändert werden, kann der Betrag des Stromes, der durch den Kanalbereich 6 fließt, durch die Gatespannung gesteuert werden. Das obige ist das Betriebsfeld sowohl des herkömmlichen MOSFET als auch des SOI-MOSFET.
  • Wie schematisch in Figur 9 dargestellt ist, erstreckt sich, wenn die Drainspannung in einem auf einer Siliziumschicht 3 mit einer größeren Dicke von ungefähr 500 nm (5000 Å gebildeten SOI-MOSFET erhöht wird, eine Verarmungsschicht (durch die gestrichelte Linie gezeigt) in der Nähe des Drain 8 zu der Source 7 insbesondere in einem tieferen Bereich, wo es schwierig ist, das Potential durch die Gateelektrode zu steuern. Wenn die Verarmungsschicht eine andere Verarmungsschicht (auch durch eine gestrichelte Linie gezeigt) die in der Nähe der Source 7 gebildet ist, erreicht und sich damit verbindet, tritt ein Phänomen auf, das als das Durchschlagsspannungphänomen bekannt ist, bei dem die elektrische Barriere zwischen der Source 7 und dem Kanal gesenkt wird, und das Potential an dem tieferen Bereich, das nicht durch die Gateelektrode gesteuert werden kann, erhöht wird, so daß der Kanalstrom plötzlich erhöht wird. Der Durchschlag der Träger wird durch einen Pfeil in Figur 9 gezeigt, und dieses kann die Source- zu Drainwiderstandsspannungseigenschaften absenken.
  • Auch wenn eine hohe Spannung über die Source und die Drain angelegt wird, werden die Träger zu einer höheren Geschwindigkeit innerhalb des Kanalbereiches 6 beschleunigt. Wenn diese Träger innerhalb des Kanalbereiches 6 beschleunigt sind, werden Paare aus Elektronen und positiven Löchern in der Nähe des Drainbereiches 8 auf Grund des Ionisation durch Kollision gebildet, die bei Spannungen auftreten kann, die geringer sein kann als die Spannungen, bei denen der Durchschlageffekt auftritt. Die so erzeugten Elektronen fließen in einen n&spplus;-Drainbereich 8. Wie schematisch in Figur 10 dargestellt ist, können im Falle eines herkömmlich MOSFET, der auf einem massiven Siliziumsubstrat 3a gebildet ist, die erzeugten positiven Löcher durch eine Subtratelektrode zu der Masse abgeführt werden. In einem SOI-MOSFET werden jedoch, da die positiven Löcher in dem auf dem Isolator 2 gebildeten Kanalbereich 6 gespeichert werden und somit das Potential des Kanalbereiches im normalen Betrieb erhöhen, wenn überschüssige Löcher durch Ionisation erzeugt werden, das Potential des Kanalbereiches und der Kanalstrom weiter erhöht zum Erzeugen eines unerwünschten Knickeffektes einer Kurve, die die Beziehung zwischen der Drainspannung und dem Drainstrom darstellt. Figur 11 zeigt die Beispieles solcher Knicke auf Kurven, die die Beziehung zwischen der Drainspannung VD und dem Drainstrom ID darstellen, wobei Pfeile, die abwärts gerichtet sind, den Knickeffekt anzeigen, und Pfeile die aufwärts gerichtet sind, das Durchschlagsphänomen anzeigen. Dieser Knickeffekt ist zum Beispiel in IEEE Elektron Devise Letter, BD.9, nr.2, Seiten 97 bis 99, 1988 erörtert.
  • Auf der anderen Seite weist, wie ebenfalls in diesem Artikel erörtert ist, der Dünnfilm SOI-MOSFET mit einer extrem dünnen Siliziumschicht 3 mit zum Beispiel einer Dicke von 50 bis 150 nm (500 bis 1500 Å) überlegenere Eigenschaften im Vergleich mit den gewöhnlichen SOI-MOSFET mit einer dickeren Siliziumschicht 3 auf. Zum Beispiel wird sein dünner Kanalbereich 6 als Ganzes in eine Verarmungsschicht umgewandelt, auf das Anlegen einer Spannung an die Gateelektrode 5 werden, während das Potential über die Gateelektrode gesteuert wird, das oben erwähnte Durchschlagsphänomen in der tieferen Schicht des Kanalbereiches und der Knickeffekt vermieden. Auch der Kurzkanaleffekt, bei dem die Gateschwellenspannung im Falle einer kürzeren Gatelänge ungewöhnlich abgesenkt wird, wird auch verringert, da sich die durch das Gate gesteuerte Verarmungsschicht über die gesamte Tiefe des Dünnkanalbereiches erstreckt.
  • Wenn jedoch der Kanalbereich 6 als Ganzes in eine Verarmungsschicht umgewandelt wird, wird das Potential innerhalb des Kanalbereiches 6 höher als in dem Fall eines herkömmliche MOSFET. Somit wird die elektrische Barriere zwischen dem Sourcebereich 7 und dem Kanalbereich 6 und damit die Schwelle des Transistors gesenkt. Wenn weiterhin die positiven Löcher, die durch die oben erwähnte Ionisation auf die Kollision hin erzeugt werden, zeitweilig in dem Kanalbereich 6 gespeichert werden, wird das Potential innerhalb des Kanalbereiches 6 weiter so erhöht, daß Elektronen plötzlich von dem Sourcebereich 7 in den Kanalbereich 6 eingeführt werden. Das heißt, die Durchbruchsspannungseigenschaften zwischen der Source und dem Drain werden unbequem selbst bei dem Dünnfilm SOI- MOSFET gesenkt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • In Hinblick auf die oben beschriebenen Nachteile des Standes des Technik ist es eine Aufgabe des vorliegenden Erfindung, einen SOI- MOSFET vorzusehen, bei dem die Source- zu Drainwiderstandsfähigkeiten verbessert sind.
  • Ein andere Aufgabe der vorliegenden Erfindung ist es, einen SOI- MOSFET vorzusehen, bei dem der gesamte Kanalbereich sicher durch die Gateelektrode gesteuert werden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein SOI-MOSFET vorgesehen mit einem Source- und einem Draingebiet, die aus entsprechenden Dotierbereichen eines ersten Types in einer dünnen Halbleiterschicht gebildet sind, die mit einer Dicke von nicht mehr als 150 nm (1500 Å) auf einem Isolator abgeschieden ist, einem Kanalgebiet mit einer vorbestimmten Dotierstoffkonzentration eines zweiten Types zum Sicherstellen eines vollverarmten Betriebsmodus in der dünnen Halbleiterschicht zwischen dem Sourcegebiet und dem Draingebiet, einer Gateelektrode, die benachbart zu dem Kanalgebiet positioniert ist und von der Halbleiterschicht durch eine auf der Halbleiterschicht abgeschiedene Isolierschicht getrennt ist, und mindestens einem Trägerspeichergebiet, das in der Halbleiterschicht in Kontakt mit mindestens einem Abschnitt des Bodens des Kanalgebietes und mit mindestens einem Abschnitt des Bodens des Sourcegebietes gebildet ist mit einer Dotierstoffkonzentration des zweiten Types höher als die Dotierstoffkonzentration des Kanalgebietes, wodurch überschüssige Träger des zweiten Types von dem Kanalgebiet in das Trägerspeichergebiet entfernt werden.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung enthält ein SOI-MOSFET anstelle des Trägerspeichergebietes ein Kristallfehlergebiet mit Kristallfehlern, wodurch übermäßige Träger des zweiten Types von dem Kanalgebiet in das Kristallfehlergebiet entfernt werden.
  • In der UK-Patentanmeldung GB 2 195 498 A ist ein SOI-MOSFET mit einem solchen Gebiet von Kristallfehlern beschrieben. Der Zweck diese Gebiets ist es, das Rückkanallecken zu verringern, das auftritt, wenn die Vorrichtung betrieben wird, nachdem Strahlung aufgetreten ist. Diese Vorrichtung unterscheidet sich jedoch von der vorliegenden Erfindung auf 2 Weisen, erstens bezieht sie sich auf eine Vorrichtung mit einer Halbleiterschicht dicker als 150 nm (1500 Å) und zweitens erstreckt sich das Kristallfehlergebiet über die gesamte Länge der Halbleiterschicht.
  • Die vorangehenden und weiteren Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden ersichtlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie in Zusammenhang mit den begleitenden Zeichnungen genommen wird.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Figur 1 ist eine Schnittansicht, die einen Dünnfilm SOI- MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Figur 2 ist eine Schnittansicht, die eine andere Ausführungsform der vorliegenden Erfindung zeigt.
  • Figuren 3A sind Schnittansichten zur Darstellung der Struktur bis 3E und des Herstellungsverfahrens für den Dünnfilm SOI- MOSFET gemäß einer Modifikation der vorliegenden Erfindung.
  • Figuren 4 sind Schnittansichten, die weitere Modifikationen bis 7 zeigen.
  • Figur 8 ist eine Schnittansicht eines herkömmlichen SOI-MOSFET.
  • Figur 9 ist eine Schnittansicht, die das Durchschlagsphänomen in einem herkömmlichen SOI-MOSFET darstellt.
  • Figur 10 ist eine Schnittansicht eines herkömmlichen MOSFET mit einem massiven Halbleitersubstrat.
  • Figur 11 ist ein Diagramm, das den Knickeffekt zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es wird Bezug genommen auf Figur 1, ein Dünnfilm SOI-MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung ist im Querschnitt gezeigt. Eine Isolierschicht 2 ist auf einem Siliziumsubstrat 1 gebildet, und eine Insel aus einem dünnen Siliziumfilm 3 mit einer Dicke von ungefähr 50 bis 150 nm (500 bis 1500 Å ist auf der Isolierschicht 2 gebildet. Ein Kanalgebiet 6 mit einer niedrigen Konzentration eines P-Dotierstoffes mit zum Beispiel 10¹&sup6; bis 10¹&sup7; Atomen/ cm³ ist innerhalb der Siliziumschicht 3 gebildet. Ein Sourcegebiet 7 und Draingebiet 8, von denen jedes eine hohe Konzentration eines N-Dotierstoffes von zum Beispiel 10¹&sup9; bis 10²¹ Atomen/ cm³ aufweist, sind in der oberen Schicht der Siliziumschicht 3 in Kontakt mit der einen Seite beziehungsweise der anderen Seite des Kanalgebietes 6 gebildet. Unterhalb des Sourcegebietes 7 und des Draingebietes 8 sind Trägerspeichergebiete 9a und 10a, von denen jedes Dotierstoffe wie Bor mit einer hohen Konzentration von zum Beispiel 10¹&sup7; bis 10¹&sup9; Atomen/ cm³ aufweist, so gebildet, daß sie in Kontakt mit der Kanalschicht 6 stehen.
  • Ein dielektrischer dünner Film 4, der als ein Gate wirkt, ist auf dem Kanalgebiet 6 gebildet, und eine Gateelektrode 5 ist auf dem dielektrischen dünnen Film 4 gebildet. Die Siliziumschicht 3 und die Gateelektrode 5 sind durch einen isolierenden Zwischenschichtfilm 11 bedeckt. Kontaktlöcher 12a, 12b sind in dem isolierenden Zwischenschichtfilm 11 gebildet, und elektrische Leiter 13a, 13b sind in Übereinstimmung mit den Kontaktlöchern gebildet.
  • Damit sich eine Verarmungsschicht, die durch die Gateelektrode gesteuert wird, über die gesamte Tiefe des Kanalgebietes 6 mit einer Dotierstoffkonzentration von 10¹&sup6; bis 10¹&sup7; Atomen/ cm³ erstreckt, muß die Dicke des Siliziumfilmes 3 dünner sein als ein 150 nm (1500 Å).
  • Es wird angemerkt, daß das Sourcegebiet 7 und das Draingebiet 8, die das obere Gebiet der Siliziumschicht 3 bilden, auf selbst ausgerichtete Weise von n-Dotierstoff durch Ionenimplantation bis zu einer flachen Tiefe mit niedrigen Energien unter Benutzung des Gateelektrode als Maske gebildet werden können. Ähnlich können die Trägerspeicher die Gebiete 9a und 10a, die das untere Gebiet der Siliziumschicht 3 bilden, leicht von p-Dotierstoff durch Ionenimplantation zu einer tieferen Tiefe mit höheren Energien gebildet werden.
  • In dem Dünnfilm SOI-MOSFET von Figur 1 fließen, selbst wenn übermäßige positive Löcher in dem Kanalgebiet 6 durch Ionisation auf Kollision folgend erzeugt werden, übermäßige positive Löcher von dem Dünnkanalgebiet 6, das in seiner Gesamtheit in eine Verarmungsschicht durch die Gatespannung umgewandelt ist und daher im elektrischen Potential erhöht ist, in die Trägerspeichergebiete 9a, 10a, die niedrigere elektrische Potentiale aufweisen. Somit werden die übermäßigen positiven Löcher, die durch Ionisation auf Kollision folgend erzeugt werden, nicht in dem Kanalgebiet 6 so gespeichert, daß der Betrag der Elektrone, die von dem Sourcegebiet 7 in das Kanalgebiet 6 zu injizieren sind, sich nicht plötzlich erhöht. Das Resultat ist, daß die Source- zu Drainwiderstandsspannungseigenschaften dieses Dünnfilm SOI-MOSFET verbessert werden.
  • Auf der anderen Seite können bei einem normalen SOI-MOSFET, der auf einer Siliziumschicht mit einer größeren Dicke von ungefähr 500 nm (5000 Å), das Durchschlagsphänomen und der Knickeffekt weiter auftreten. In der japanischen Patentoffenlegung 193 170/ 1987 und 193 171/ 1987 ist eine Struktur eines gewöhnlichen SOI-MOSFET mit einer Siliziumschicht von ungefähr 500 nm (5000 Å) Dicke offenbart, der ähnlich dem in Figur 1 gezeigten SOI-MOSFET ist. Die japanische Patenoffenlegung 193 170/ 1987 und 193 171/ 1987 sind jedoch darauf gerichtet, den Rückkanal (Backchannel) daran zu hindern, daß er in dem Grenzbereich zwischen dem Isolatorsubstrat und der Silziumschicht gebildet wird. Der Fluß von Trägern in dem Rückkanal kann nicht durch die Gatespannung gesteuert werden, da der Rückkanal weit weg von der Gateelektrode bei dem normalen SOI- MOSFET ist. Bei dem Dünnfilm SOI-MOSFET kann der Rückkanal ebenfalls durch die Gateelektrode gesteuert werden, da der Abstand zwischen dem Rückkanal und der Gateelektrode klein ist.
  • Es wird Bezug genommen auf Figur 2, ein Dünnfilm SOI-MOSFET gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist im Querschnitt gezeigt. Obwohl der Dünnfilm SOI-MOSFET von Figur 2 ähnlich dem in Figur 1 gezeigten ist, ist das Trägerspeichergebiet 9a nur unter dem Sourcegebiet 7 in der Ausführungsform von Figur 2 gebildet, während sich das Draingebiet 8 bis zu dem Boden der Siliziumschicht 3 erstreckt.
  • In die oberen Abschnitte des Sourcegebietes 7 und des Draingebietes 8 sind n-Dotierstoffe durch Ionenimplantation bei niedrigen Energien mit einer hohen Konzentration von zum Beispiel 10¹&sup9; bis 10²¹ Atomen/ cm injiziert, indem die Gateelektrode 5 als eine Maske benutzt wird. Dann werden zum Bilden des unteren Schichtabschnittes des Draingebietes 8 n-Dotierstoffe durch Ionenimplantationen bei höheren Energien mit einer niedrigeren Konzentration von zum Beispiel 10¹&sup7; Atomen/ cm³ injiziert. Wenn dann das Draingebiet mit einer Resistmaske bedeckt ist, werden p-Dotierstoffe in eine Schicht unterhalb des Sourcegebietes 7 durch Ionenimplantationen bei höheren Energien mit einer höheren Konzentration von zum Beispiel 10¹&sup7; bis 10¹&sup9; Atomen/ cm³ injiziert. Auf diese Weise wird die Siliziumschicht 3 mit der in Figur 3 gezeigten Struktur gebildet.
  • Bei dem dünnen SOI-MOSFET von Figur 2 steht das Draingebiet, das die n-Dotierstoffe mit höherer Konzentration enthält, nicht direkt in Kontakt mit den Trägerspeichergebieten, die p-Dotierstoffe mit einer höheren Konzentration enthalten, so daß es kein Risiko gibt, daß die Source- zu Drainwiderstandsspannungseigenschaften verschlechtert werden, wegen der Verschlechterung der pn-Übergangswiderstandsspannung des Drain 8.
  • Figuren 3A bis 3E sind Querschnittsansichten zum Darstellen der Struktur und des Herstellungsverfahrens des SOI-MOSFET gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Es wird Bezug genommen auf Figur 3A, eine Isolierschicht 2 wird auf einem Siliziumsubstrat 1 gebildet, und eine Insel aus einem dünnen Siliziumfilm 3, der p-Dotierstoffe mit einer niedrigeren Konzentration von z.B. 10¹&sup6; bis 10¹&sup7; Atomen/ cm³ enthält, wird auf der Isolierschicht 2 gebildet. Diese Insel des dünnen Siliziumfilmes ist elektrisch von anderen, nicht gezeigten Inseln getrennt.
  • Es wird Bezug genommen auf Figur 3B, ein dünner dielektrischer Film 4, der als ein Gate wirkt, wird auf der Siliziumschicht 3 gebildet, und eine Gateelektrode 5 wird auf dem dielektrischen dünnen Film 4 gebildet. Dann werden Trägerspeichergebiete 9b, 10b, die Dotierstoffe mit einer höheren Konzentration von zum Beispiel 10¹&sup7; bis 10¹&sup9; Atomen/ cm³ enthalten, durch Injizieren von p-Dotierstoffen 17a wie Bor in den unteren Schichtabschnitt der Siliziumschicht durch Ionenimplantation unter Benutzung der Gateelektrode 5 als eine Maske gebildet.
  • Es wird Bezug genommen auf Figur 3C, ein zusätzliches Sourcegebiet 7a und eine zusätzliche Drain 8a, die jeweils Dotierstoffe mit einer mittleren Konzentration von zum Beispiel 10¹&sup7; bis 10¹&sup8; Atomen/ cm³ enthalten, durch Injizieren von n-Dotierstoffen 18 wie Phosphor in den oberen Schichtabschnitt der Siliziumschicht 3 gebildet, indem ähnlich die Gateelektrode 5 als eine Maske benutzt wird.
  • Es wird Bezug genommen auf Figur 3D, ein Silziumoxydfilm wird mit einer vorbestimmten Dicke (nicht gezeigt) durch chemisches Dampfabscheiden (CVD) abgeschieden, so daß er die Siliziumschicht 3 und die Gateelektrode 5 bedeckt. Der abgeschieden Oxydfilm wird einem reaktiven Ionenätzen zum Bilden einer Isolierseitenwand 14 auf der Seitenwand der Gateelektrode 5 unterworfen. Dann werden Sourcegebiet 7 und ein Draingebiet 8 mit Dotierstoffen mit höherer Konzentration von zum Beispiel 10¹&sup9; bis 10²¹ Atomen/ cm³ durch Injizieren von n-Dotierstoffen 17b wie Arsen für die gesamte Dicke der Siliziumschicht 3 unter Benutzen der gateelektrode 5 und der Isolierwand 14 als eine Maske gebildet.
  • Es wird Bezug genommen auf Figur 3E, ein isolierender Zwischenschichtfilm 11 wird zum Abdecken der Siliziumschicht 3 und der Gateelektrode 5 gebildet. Kontaktlöcher 12a, 12b werden in der Isolierschicht 11 gebildet, und elektrische Leiter 13a, 13b werden in Übereinstimmung mit diesen Kontaktlöchern zum Beenden des Dünnfilm SOI-MOSFET gebildet.
  • Der Dünnfilm SOI-MOSFET von Figur 3E ist nicht nur mit den Trägerspeichergebieten 9b, 10b sondern auch mit einem zusätzlichen leicht dotierten Drain (LDD) 8a versehen. Der LDD 8a ist zum Schwächen oder Entspannen des elektrischen Feldes in der Nähe des Drain tätig, so daß er zum Verringern der Ionisation nach Kollision wirkt, die sonst übermäßige Löcher in dem Kanalgebiet 6 bilden könnte. Der LDD 8a dient auch zum Verhindern, daß sich die Drainübergangswiderstandsspannung verringert, die durch das Vorhandensein des Trägerspeichergebietes 10b verursacht wird, das die p-Dotierstoffe bei höherer Konzentration enthält. Somit werden die Trägerspeichergebiete 9, 10b in den Dünnfilm SOI-MOSFET entlang des zusätzlichen LD-Sourcegebietes 7a und des zusätzlichen LD- Draingebietes 8a eingebaut zum weiteren Verbessern der Source- zu Drainwiderstandsspannungseigenschaften.
  • Es ist für den Fachmann verständlich, daß die Trägerspeichergebiete 9b und 10b sich auch in den unteren Abschnitt des Sourcegebietes 7 beziehungsweise in den unteren Abschnitt des Draingebietes 8 erstrecken können.
  • Es wird Bezug genommen auf Figur 4, ein Dünnfilm SOI-MOSFET nach einer weiteren Ausführungsform der vorliegenden Erfindung ist im Querschnitt gezeigt. Obwohl der Dünnfilm SOI-MOSFET von Figur 4 ähnlich dem in Figur 3E gezeigten ist, ist das Trägerspeichergebiet 9b in Figur 4 nur unterhalb von dem zusätzlichen Sourcegebiet 7a vorgesehen, während kein Trägerspeichergebiet unter dem zusätzlichen LD-Draingebiet 8a vorgesehen ist. Folglich gibt es bei dem Dünnfilm SOI-MOSFET von Figur 4 nicht das Risiko der Verschlechterung der Drainübergangswiderstandsspannung.
  • Es wird Bezug genommen auf Figur 5, ein Dünnfilm SOI-MOSFET gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung ist im Querschnitt gezeigt. Obwohl der Dünnfilm SOI-MOSFET von Figur 5 ähnlich dem in Figur 4 gezeigten ist, ist eine Isolierwand 14 in Figur 5 vorgesehen, während Titansilizidschichten 20a und 20b eine nicht gleichförmige Dicke aufweisen, in selbst ausgerichteter Weise von den oberen Oberflächen des Sourcegebietes 7 und des Draingebietes 8 gebildet sind. Die Dicke der Titansilizidschicht kann durch eine Wärmebehandlung nicht gleichmäßig gemacht werden.
  • Diese nicht gleichförmige Titansilizidschicht 20a erstreckt sich lokal zu der Tiefe des Trägerspeichergebietes 9a. Somit können die in dem Trägerspeichergebiet 9a gespeicherten überschüssigen positiven Löcher durch die Titansilizidschicht 20a und den Leiter 13a entfernt werden. Als Resultat können die überschüssigen positiven Löcher, die durch Ionisation nach Kollision erzeugt sind, effektiver und schneller aus dem Kanalgebiet 6 zur weiteren Verbesserung der Source- zu Drainwiderstandsspannungseigenschaften entfernt werden. Die Titansilizidschichten 20a und 20b sind auch bei Verbessern der elektrischen Leitfähigkeit des Sourcegebietes 7 beziehungsweise des Draingebietes 8 wirksam.
  • Es ist für den Fachmann ersichtlich, daß, wenn die Gateelektrode 5 aus Polysilizium gebildet ist, die Titansilizidschicht auch auf der oberen Oberfläche der Gateelektrode 5 zum Verbessern der elektrischen Leitfähigkeit der Gateelektrode gebildet sein kann.
  • Es wird Bezug genommen auf Figur 6, ein Dünnfilm SOI-MOSFET nach einer noch anderen Ausführungsform der vorliegenden Erfindung ist im Querschnitt gezeigt. Obwohl der Dünnfilm SOI-MOSFET von Figur 6 ähnlich dem in Figur 5 ist, sind an Stelle der Titansilizidschicht 20a und 20b Legierungsspitzen 21a beziehungsweise 21b in Figur 6 gebildet. Wenn die Leiter 13a, 13b aus Aluminium gebildet sind, können die Letzteren mit der Siliziumschicht 3 zum Erzeugen der Legierungsspitzen 21a und 21b unterhalb dieser Leiter reagieren. In diesem Fall ist das Trägerspeichergebiet 9a auch elektrisch über die Legierungsspitze 21a mit dem Leiter 13a so verbunden, daß überschüssige positive Löcher, die in dem Trägerspeichergebiet 9a gespeichert sind, beseitigt werden können.
  • Es ist anzumerken, daß in Figuren 5 und 6 kein Trägerspeichergebiet unterhalb dem Draingebiet 8 vorgesehen ist, so daß es nicht das Risiko der Zerstörung des Drainüberganges durch die Titansilizidschicht 10b nicht gleichförmiger Dicke oder durch die Legierungsspitze 21b gibt.
  • Zum Entfernen von überschüssigen positiven Löchern, die in dem Trägerspeichergebiet 9a gespeichert sind, kann das Kontaktloch 12a überätzt werden zum direkten Verbinden des Leiter 13a sowohl mit dem Trägerspeichergebiet 9a als auch dem Sourcegebiet 7.
  • Es wird Bezug genommen auf Figur 7, ein Dünnfilm SOI-MOSFET gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung ist in Querschnitt gezeigt. Obwohl der Dünnfilm SOI-MOSFET von Figur 7 ähnlich dem in Figur 2 ist, ist ein Kristallfehlergebiet 9c, das darin eingeführte Kristallfehler enthält, anstelle des Trägerspeichergebietes 9a und in der Nähe des Sourcegebietes 7 an den unteren Abschnitten des Sourcegebietes 7 und des Kanalgebietes 6 vorgesehen. Solch ein Fehlergebiet 9c kann durch Ionenimplantation von Silizium oder Sauerstoff, fokussierten Ionenstrahl (FIB) oder Laserstrahlbestrahlung gebildet werden, wobei zum Beispiel Resistmuster als Maske benutzt wird.
  • In dem Dünnfilm SOI-MOSFET von Figur 7 verschwinden positive Löcher durch Rekombination mit den Elektronen in dem Fehlergebiet 9c, wenn diese überschüssigen positiven Löcher innerhalb des Kanalgebietes 6 durch Ionisation nach Kollision gebildet werden. Folglich werden keine positiven überschüssigen positiven Löcher in dem Kanalbereich 6 gespeichert, wodurch verbesserte Drainwiderstandsspannungseigenschaften erzielt werden.
  • Das Fehlergebiet 9c darf jedoch nicht so gebildet werden, daß es sich bis zu der Verarmungsschicht erstreckt, die in der Nähe der Grenze zwischen dem Kanalgebiet 6 und dem Draingebiet 8 gebildet ist. Sonst würde ein großer Betrag des Leckstromes von der Verarmungsschicht durch die Kristallfehler so fließen, daß der Transistor nicht mehr betrieben werden kann. Die Bildung des Fehlergebietes 9c über die Grenze des Sourcegebietes 7 und des Kanalgebietes 6 stellt jedoch keinen Nachteil dar, da der Halbleiterübergang in Vorwärtsrichtung vorgespannt ist. Natürlich kann der Fehlerbereich 9c so gebildet werden, daß er sich nicht in das Sourcegebiet 7 erstreckt. Es ist jedoch bevorzugt, daß sich das Fehlergebiet 9c nicht zu dem oberen Schichtabschnitt des Kanalgebietes 6 erstreckt, da, wenn sich das Fehlergebiet bis zu dem oberen Kanalgebiet erstreckt, durch das die Träger fließen, die Trägermobilität abgesenkt werden, so daß die Stromtreiberfähigkeit des Transistors abgesenkt wird. Es sei angemerkt, daß das Fehlergebiet 9c, das an dem unteren Schichtabschnitt der Siliziumschicht 3 gebildet ist, Anlaß zu einem Gettereffekt zum Gettern von zum Beispiel Atomen von Verunreinigungsmetallen gibt, so daß die Kristallizität des oberen Schichtabschnittes des Siliziumschicht 3 verbessert werden kann.
  • Das Fehlergebiet 9c ist auch für einen SOI-MOSFET nützlich, der eine Siliziumschicht mit einer Dicke von 500 nm (5000 Å) aufweist, und es trägt zur Verhinderung der oben erwähnten Knickeffekte bei.
  • Obwohl vorangehend ähnliche Ausführungsformen in Bezug auf den n-Kanal-SOI-MOSFET erläutert worden sind, ist es für den Fachmann ersichtlich, daß die vorliegende Erfindung auch auf einen p-SOI- MOSFET angewendet werden kann und daß die Siliziumschicht 3 auch durch andere Halbleiterschichten ersetzt werden kann.
  • Es ist aus dem vorangehenden klar, daß die vorliegenden Erfindung einen Dünnfilm SOI-MOSFET vorsieht, bei dem die Trägerspeichergebiete oder das Kristallfehlergebiet zum Entfernen überschüssiger Träger des gleichen Leitungstypes wie der des Kanalgebietes aus dem Kanalgebiet vorgesehen sind, wodurch die Source- zu Drainwiderstandsspannungseigenschaften verbessert werden.
  • Obwohl die vorliegende Erfindung im einzelnen beschrieben und dargestellt worden ist, ist es klar zu verstehen, daß dieses nur als Illustration und Beispiel geschehen ist und nicht zur Beschränkung genommen werden kann, der Umfang der vorliegenden Erfindung wird nur durch den Inhalt der beigefügten Ansprüche beschränkt.

Claims (11)

1. SOI-MOSFET, der in Kombination aufweist:
ein Source- und ein Draingebiet (7, 7a, 8, 8a), die aus entsprechenden Dotierbereichen eines ersten Types in einer dünnen Halbleiterschicht (3) gebildet sind, die mit einer Dicke von nicht mehr als 150 nm (1500 Å) auf einem Isolator (2) abgeschieden ist, ein Kanalgebiet (6) mit einer vorbestimmten Dotierstoffkonzentration eines zweiten Types zum Sicherstellen eines vollverarmten Betriebsmodus in der dünnen Halbleiterschicht (6) zwischen dem Sourcegebiet (7, 7a) und dem Draingebiet (8, 8a),
eine Gateelektrode (5), die benachbart zu dem Kanalgebiet (6) positioniert ist und von der Halbleiterschicht (3) durch eine auf der Halbleiterschicht (3) abgeschiedenen Isolierschicht (4) getrennt ist, und
mindestens ein Trägerspeichergebiet (9a, 9b), das in der Halbleiterschicht in Kontakt mit mindestens einem Abschnitt des Bodens des Kanalgebietes (6) und mit mindestens einem Abschnitt des Bodens des Sourcegebietes (7, 7a) gebildet ist mit einer Dotierstoffkonzentration des zweiten Types höher als die Dotierstoffkonzentration des Kanalgebietes (6), wodurch überschüssige Träger des zweiten Types von dem Kanalgebiet (6) in das Trägerspeichergebiet (9a, 9b) entfernt werden.
2. SOI-MOSFET nach Anspruch 1, weiter mit einem zweiten Trägerspeichergebiet (10a, 10b), das in der Halbleiterschicht (3) in Kontakt mit mindestens einem Abschnitt des Bodens des Kanalgebietes (6) und mit mindestens einem Abschnitt des Bodens der Draingebiete (8, 8a) gebildet ist.
3. SOI-MOSFET nach Anspruch 1, weiter mit einer Metallsilizidschicht (20a), die auf dem Sourcegebiet (7) gebildet ist und eine nicht gleichförmige Tiefe aufweist, wobei die Silizidschicht (20a) von solchen Tiefen ist, daß die Schicht lokal durch das Sourcegebiet (7) zum Erreichen des Trägerspeichergebietes (9a) geht.
4. SOI-MOSFET nach Anspruch 1, weiter mit einer Aluminiumschicht (21a), die auf dem Sourcegebiet (7) gebildet ist und Legierungsspitzen enthält, die lokal durch das Sourcegebiet (7) zum Erreichen des Trägerspeichergebietes (9a) gehen.
5. SOI-MOSFET nach Anspruch 1, bei dem das Sourcegebiet (7, 7a) einen schwach dotierten Drain (8a) enthält.
6. SOI-MOSFET nach Anspruch 5, bei dem das Sourcegebiet (7, 7a) eine schwach dotierte Source (7a) enthält.
7. SOI-MOSFET nach Anspruch 6, bei dem das Trägerspeichergebiet (9b) unterhalb der schwach dotierten Source (7a) gebildet ist.
8. SOI-MOSFET nach Anspruch 7, weiter mit einem zweiten Trägerspeichergebiet (10b), das unterhalb dem schwach dotierten Drain (8a) gebildet ist.
9. SOI-MOSFET (Figur 7), der in Kombination aufweist:
ein Source- und ein Draingebiet (7, 7a, 8, 8a), die aus entsprechenden Dotierbereichen eines ersten Types in einer dünnen Halbleiterschicht (3) gebildet sind, die mit einer Dicke von nicht mehr als 150 nm (1500 Å) auf einem Isolator (2) abgeschieden ist, ein Kanalgebiet (6) mit einer vorbestimmten Dotierstoffkonzentration eines zweiten Types zum Sicherstellen eines vollverarmten Betriebsmodus in der dünnen Halbleiterschicht (6) zwischen dem Sourcegebiet (7, 7a) und dem Draingebiet (8, 8a), eine Gateeletektrode (5) die benachbart zu dem Kanalgebiet (6) positioniert ist und von der Halbleiterschicht (3) durch eine auf der Halbleiterschicht (3) abgeschiedene Isolierschicht (4) getrennt ist, und
ein Kristallfehlergebiet (9c) mit Kristallfehlern, wodurch überschüssige Träger des zweiten Types aus dem Kanalgebiet (6) in das Kristallfehlergebiet (9c) entfernt werden, wobei das Kristallfehlergebiet (9c) an einem unteren Abschnitt des Sourcegebietes (7) und des Kanalgebietes (6) angeordnet ist, sich aber nicht zu der Verarmungszone erstreckt, die an der Grenze zwischen dem Kanalgebiet (6) und dem Draingebiet (8) gebildet ist.
10. SOI-MOSFET nach Anspruch 9, bei dem das Kristallfehlergebiet (9c) an mindestens dem Kanalgebiet (6) an einem unteren Schichtabschnitt in der Nähe des Sourcegebietes (7, 7a) gebildet ist.
11. SOI-MOSFET nach Anspruch 10, bei dem das Kristallfehlergebiet (9c) sich in einen unteren Schichtabschnitt des Sourcegebietes (7, 7a) erstreckt.
DE68916389T 1988-12-13 1989-12-12 Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat. Expired - Fee Related DE68916389T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63315807A JP2510710B2 (ja) 1988-12-13 1988-12-13 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
DE68916389D1 DE68916389D1 (de) 1994-07-28
DE68916389T2 true DE68916389T2 (de) 1994-11-17

Family

ID=18069795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68916389T Expired - Fee Related DE68916389T2 (de) 1988-12-13 1989-12-12 Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat.

Country Status (4)

Country Link
US (1) US5040037A (de)
EP (1) EP0373893B1 (de)
JP (1) JP2510710B2 (de)
DE (1) DE68916389T2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264721A (en) * 1989-04-29 1993-11-23 Fujitsu Limited Insulated-gate FET on an SOI-structure
JPH02291175A (ja) * 1989-04-29 1990-11-30 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
GB2233822A (en) * 1989-07-12 1991-01-16 Philips Electronic Associated A thin film field effect transistor
EP0465961B1 (de) * 1990-07-09 1995-08-09 Sony Corporation Halbleiteranordnung auf einem dielektrischen isolierten Substrat
JPH0478215A (ja) * 1990-07-18 1992-03-12 Sony Corp マスタースレーブ型フリップフロップ回路
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JPH04171766A (ja) * 1990-11-05 1992-06-18 Nec Corp 薄膜ｓｏｉ―ｍｏｓｆｅｔ及びその製造方法
JP2660451B2 (ja) * 1990-11-19 1997-10-08 三菱電機株式会社 半導体装置およびその製造方法
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
US5185280A (en) * 1991-01-29 1993-02-09 Texas Instruments Incorporated Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
USH1435H (en) * 1991-10-21 1995-05-02 Cherne Richard D SOI CMOS device having body extension for providing sidewall channel stop and bodytie
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0697185A (ja) * 1992-09-17 1994-04-08 Hitachi Ltd 半導体装置
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
JP3456242B2 (ja) * 1993-01-07 2003-10-14 セイコーエプソン株式会社 半導体装置及びその製造方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5593928A (en) * 1993-11-30 1997-01-14 Lg Semicon Co., Ltd. Method of making a semiconductor device having floating source and drain regions
JP3514500B2 (ja) 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5536959A (en) * 1994-09-09 1996-07-16 Mcnc Self-aligned charge screen (SACS) field effect transistors and methods
EP0735592A3 (de) * 1995-03-31 1997-11-05 Nippon Telegraph And Telephone Corporation MOS-Dünnfilmtransistor und Herstellungsverfahren
DE19544721C1 (de) * 1995-11-30 1997-04-30 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mindestens einem MOS-Transistor
US5681761A (en) * 1995-12-28 1997-10-28 Philips Electronics North America Corporation Microwave power SOI-MOSFET with high conductivity metal gate
JP3565983B2 (ja) 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2750534B1 (fr) * 1996-06-27 1998-08-28 Commissariat Energie Atomique Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
JP4014676B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JPH1140811A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
US6078058A (en) * 1998-03-05 2000-06-20 International Business Machine Corporation SOI floating body charge monitor circuit and method
KR100321778B1 (ko) * 1998-10-28 2002-03-08 박종섭 낮은접합커패시턴스를갖는에스오아이트랜지스터및그제조방법
US6539335B1 (en) 1999-05-26 2003-03-25 Bert W. Morris Data collection and analysis aid
JP2000349096A (ja) 1999-06-01 2000-12-15 Matsushita Electric Ind Co Ltd 化合物電界効果トランジスタおよびその製造方法
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100425462B1 (ko) * 2001-09-10 2004-03-30 삼성전자주식회사 Ｓｏｉ 상의 반도체 장치 및 그의 제조방법
WO2004061976A1 (en) * 2002-05-30 2004-07-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
US7115949B2 (en) 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
US7112856B2 (en) * 2002-07-12 2006-09-26 Samsung Electronics Co., Ltd. Semiconductor device having a merged region and method of fabrication
WO2004109810A1 (en) * 2003-06-11 2004-12-16 Koninklijke Philips Electronics N.V. Prevention of parasitic channel in an integrated soi process
JP2005191161A (ja) * 2003-12-25 2005-07-14 Oki Electric Ind Co Ltd 半導体装置
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
JP2006173538A (ja) * 2004-12-20 2006-06-29 Oki Electric Ind Co Ltd 半導体装置
JP2009266868A (ja) * 2008-04-22 2009-11-12 Oki Semiconductor Co Ltd Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US7759205B1 (en) * 2009-01-16 2010-07-20 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices minimizing under-oxide regrowth
CN101872737A (zh) * 2010-01-28 2010-10-27 中国科学院上海微系统与信息技术研究所 一种抑制soi浮体效应的mos结构及其制作方法
JP7464554B2 (ja) * 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50147186A (de) * 1974-05-16 1975-11-26
US4053916A (en) * 1975-09-04 1977-10-11 Westinghouse Electric Corporation Silicon on sapphire MOS transistor
JPS5852936B2 (ja) * 1978-11-22 1983-11-26 三菱マテリアル株式会社 光伝送用素材の製造法
JPS56137674A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5727070A (en) * 1980-07-25 1982-02-13 Toshiba Corp Mos type semiconductor device
JPS5739579A (en) * 1980-08-20 1982-03-04 Toshiba Corp Mos semiconductor device and manufacture thereof
JPS5950562A (ja) * 1982-09-17 1984-03-23 Toshiba Corp 半導体装置
JPS6088474A (ja) * 1983-10-21 1985-05-18 Seiko Epson Corp 半導体装置
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
JPH0669094B2 (ja) * 1983-12-23 1994-08-31 ソニー株式会社 電界効果型トランジスタ
JPS60263466A (ja) * 1984-06-12 1985-12-26 Agency Of Ind Science & Technol Ｍｏｓ型半導体装置とその製造方法
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
FR2570880A1 (fr) * 1984-09-27 1986-03-28 Rca Corp Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu
JPS62117372A (ja) * 1985-11-18 1987-05-28 Seiko Instr & Electronics Ltd Ｍｉｓトランジスタ−
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US4797721A (en) * 1987-04-13 1989-01-10 General Electric Company Radiation hardened semiconductor device and method of making the same
JPH0728043B2 (ja) * 1987-04-23 1995-03-29 工業技術院長 半導体装置
JPS6427272A (en) * 1987-07-23 1989-01-30 Agency Ind Science Techn Semiconductor device
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE68916389D1 (de) 1994-07-28
EP0373893A2 (de) 1990-06-20
EP0373893B1 (de) 1994-06-22
EP0373893A3 (de) 1991-01-30
US5040037A (en) 1991-08-13
JPH02159767A (ja) 1990-06-19
JP2510710B2 (ja) 1996-06-26

Similar Documents

Publication Publication Date Title
DE68916389T2 (de) Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat.
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE69119820T2 (de) Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE2706623C2 (de)
DE102009042391B4 (de) Halbleitervorrichtung
DE19630740B4 (de) Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4424738A1 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE212021000529U1 (de) Leistungshalbleitervorrichtung mit isolierter Graben-Gate-Elektrode

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee