[go: up one dir, main page]

DE60038323T2 - Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement - Google Patents

Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement Download PDF

Info

Publication number
DE60038323T2
DE60038323T2 DE60038323T DE60038323T DE60038323T2 DE 60038323 T2 DE60038323 T2 DE 60038323T2 DE 60038323 T DE60038323 T DE 60038323T DE 60038323 T DE60038323 T DE 60038323T DE 60038323 T2 DE60038323 T2 DE 60038323T2
Authority
DE
Germany
Prior art keywords
layer
layers
sigec
superlattice
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60038323T
Other languages
English (en)
Other versions
DE60038323D1 (de
Inventor
Tohru Settsu-shi SAITOH
Yoshihiko Kadoma-shi KANZAWA
Koji Nara-shi Katayama
Katsuya Osaka-shi Nozawa
Gaku Nara-shi Sugahara
Minoru Nabari-shi Kubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60038323D1 publication Critical patent/DE60038323D1/de
Application granted granted Critical
Publication of DE60038323T2 publication Critical patent/DE60038323T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft einen Gruppe IV Element Mischkristall-Halbleiter, ein Herstellungsverfahren dafür und eine Halbleiter-Vorrichtung, die solch einen Mischkristall-Halbleiter verwendet.
  • In den letzten Jahren wurden Versuche unternommen, eine Halbleiter-Vorrichtung herzustellen, die einen Heteroübergang auf einem Si Substrat verwendet, um eine Halbleiter-Vorrichtung zu realisieren, die in der Lage ist, mit einer höheren Geschwindigkeit als eine konventionelle Homoübergang Si-Vorrichtung zu arbeiten. Als Materialien zum Bilden eines Heteroübergangs mit Si werden SiGe und SiGeC als vielversprechend erwartet, die Mischkristall-Halbleiter sind und die Ge und C einschließen, die Elemente aus derselben Gruppe IV wie Si sind.
  • Insbesondere wurde einem ternären SiGeC Mischkristall-Halbleiter besondere Aufmerksamkeit geschenkt, weil die Bandlücke und die Gitterkonstante unabhängig eingestellt werden kann indem die Mol-Anteile der drei Elemente geändert werden, wobei ein hoher Freiheitsgrad beim Geräte-Design bereitgestellt wird und was eine Gitter-Anpassung an Si erlaubt. Zum Beispiel wird es als möglich angesehen, wie es in der japanischen Offenlegungs-Patent-Veröffentlichungs-Nr. 10-116919 offenbart ist, einen Feldeffekt-Transiter zu realisieren, der in der Lage ist, bei einer höheren Geschwindigkeit als eine konventionelle Si-Vorrichtung zu arbeiten, indem eine Leitungsband-Diskontinuität verwendet wird, die an einem Hetero-Übergang zwischen einer Siliziumschicht und einer SiGeC Schicht gebildet wird, um ein zweidimensionales Elektronengas zu verwenden, das an dem Übergang als einem Träger gebildet wird.
  • Gegenwärtig wird ein SiGeC Mischkristall durch ein Verfahren präpariert, bei dem C-Quellgas während des epitaxialen Wachstums einer SiGe Schicht eingeführt wird, oder durch ein Verfahren, bei dem C-Ionen in eine SiGe Schicht implantiert wird.
  • Jedoch hat das Einbringen von Kohlenstoff in eine SiGe Schicht seine Grenzen, wie z. B. in den Applied Physics Letters, Vol. 65 (1994), Seite 2559 beschrieben wird. Es ist bekannt, dass die Kristallqualität der SiGe Schicht merklich schlechter wird und amorph wird, wenn ungefähr 4% oder mehr an C-Atomen in die SiGe Schicht eingeführt werden. Darüber hinaus verschlechtert sich gemäß den Experimenten, die von dem vorliegenden Erfinder durchgeführt wurden, die Kristallqualität einer SiGeC Schicht, wenn sie bei bestimmten Temperaturen temperaturbehandelt (annealing) wird. Insbesondere wurde beobachtet, dass die Verschlechterung der Kristallqualität dazu neigt, sich starker auszuprägen, wenn die C-Konzentration erhöht wird.
  • 8 ist eine Ansicht von Daten, die man aus den Experimenten erhält, die von den vorliegenden Erfindern durchgeführt wurden, und die eine Änderung der Röntgenstrahl-Beugungs-Spektren von Proben einer SiGe0.31C0.0012 Kristallschicht zeigen, die bei verschiedenen Temperaturen temperaturbehandelt wurde. Wie man an der Figur erkennen kann, sind die Positionen der Beugungs-Peaks der Proben, die bei Temperaturen von 800°C oder weniger temperaturbehandelt wurden, kaum anders als die der unbehandelten Probe. Jedoch zeigt die Position des Beugungs-Peaks der Probe, die bei 900°C temperaturbehandelt wurde, eine kleine Verschiebung zu der unbehandelten Probe, und wenn die Temperaturbehandlungstemperatur auf 950°C oder mehr vergrößert wird, beginnt die Position des Beugungs-Peaks der temperaturbehandelten Probe weit von dem der unbehandelten Probe abzudriften. Darüber hinaus verschwinden bei Proben, die bei Temperaturen von 1000°C oder mehr temperaturbehandelt wurden, die Fransen, die man im Beugungs-Spektrum der unbehandelten Probe beobachten kann, beinahe vollständig, während die Halbwärtsbreite des Peaks wächst. Auf diese Weise fand man gemäß der dargestellten experimentellen Daten, dass sich die Kristallqualität der SiGe0.31C0.0012 Kristallschicht verschlechtert, wenn sie bei ungefähr 950°C oder mehr temperaturbehandelt wird.
  • Die vorliegenden Erfinder führten weitere Experimente durch, um die Ursache für die Verschlechterung der Kristallqualität der SiGeC Kristallschicht zu untersuchen, und fanden, dass die Verschlechterung der SiGeC Kristallschicht durch die Temperaturbehandlung hauptsächlich dadurch zustande kommt, weil die Ge-C Bindungen in dem Mischkristall merklich instabiler sind verglichen mit den Si-C Bindungen.
  • Die 7(a) und 7(b) sind Ansichten, die Änderungen der Röntgenstrahl-Beugungs-Spektren von Proben einer Ge0.98C0.02 Kristallschicht zeigen, die auf einem Ge Substrat gewachsen ist, und einer Si0.98CO0.02 Kristallschicht, die auf einem Si Substrat entsprechend aufgewachsen ist, und die bei verschiedenen Temperaturen temperaturbehandelt wurden. Die Ge0.98C0.02 Kristallschicht wurde durch Implantieren von C Ionen in ein Ge Substrat, gefolgt von Temperaturbehandlung erzeugt, und die Si0.98C0.02 Kristallschicht wurde epitaxial auf einem Si Substrat unter Verwendung von Si und C Quellgasen aufgewachsen.
  • Wie in der 7(a) gezeigt ist, wo eine Ge0.98C0.02 Kristallschicht auf einem Ge Substrat aufgewachsen wurde, erkennt man, dass die Beugungs-Peaks der Proben, die bei 475 bis 550°C temperaturbehandelt wurden, an im Wesentlichen den selben Positionen liegen, während man keine Beugungs-Peaks beobachtet für Proben, die bei 450°C oder niedriger temperaturbehandelt wurden. Wenn die Temperaturbehandlungstemperatur 600°C oder höher ist, verschiebt sich die Position der Beugungs-Peaks der Ge0.98C0.02 Kristallschicht. Insbesondere verschwindet der Peak für die Probe, die bei 700°C oder mehr temperaturbehandelt wurde. Dies zeigt an, dass der GeC Kristall einer grundsätzlichen Änderung unterzogen wird, wenn er bei einer Temperatur von 600°C oder mehr temperaturbehandelt wird. Genauer gesagt, zeigt es an, dass die Ge-C Bindungen getrennt werden.
  • Wie in 7(b) gezeigt ist, wo eine Si0.98C0.02 Kristallschicht auf ein Si Substrat aufgewachsen wurde, beobachtet man klar den Beugungs-Peak für die Si0.95C0.02 Kristallschicht, die bei einer Temperatur bis zu 1000°C temperaturbehandelt wurde.
  • Angesichts der obigen Resultate fand man, dass die Instabilität der Ge-C Bindungen ein Grund für die Verschlechterung der Kristallqualität des SiGeC Kristalls ist, wodurch angedeutet wird, dass eine Unterdrückung der Bildung von Ge-C Bindungen ein bestimmender Faktor zum Verbessern der Kristallqualität ist.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines SiGeC Mischkristalls mit guter Kristallqualität und thermischer Stabilität, ein Herstellungsverfahren dafür, und eine Halbleitervorrichtung, die solch einen SiGeC Mischkristall verwendet. Dies kann durch ein Verfahren erreicht werden, wie es in Anspruch 1 ausgeführt wird, welches die Ursache der Instabilität einer SiGeC Schicht eliminiert, d. h. indem eine kurzperiodische Übergitterschicht gebildet wird, die frei von Ge-C Bindungen ist, die man aber nichtsdestotrotz als eine SiGeC Kristallschicht betrachten kann.
  • Dabei können die folgenden Strukturen erreicht werden.
  • Der Halbleiterkristall, den man durch das Verfahren des Anspruchs 1 erhält, umfasst eine Si1-xGex/Si1-yCy Übergitterstruktur (0 < x, y < 1), die zwei oder mehr Perioden einer abwechselnd aufgewachsenen Si1-xGex Schicht, die Si und Ge als Hauptkomponenten enthält, und Si1-yCy Schichten, die Si und C als Hauptkomponenten enthalten, einschließt, wobei die Si1-xGex/Si1-yCy Übergitterstruktur als eine einzelne SiGeC Schicht arbeitet.
  • Die obige Si1-xGex/Si1-yCy Übergitterstruktur kann als eine einzelne SiGeC Schicht funktionieren, wobei Ge-C Bindungen kaum darin enthalten sind. Als ein Ergebnis erhält man einen Halbleiterkristall, der gute Kristallqualität stabil beibehalten kann, selbst wenn er einer Temperaturbehandlung unterzogen wird und der noch dieselben Funktionen wie eine SiGeC Schicht aufweist.
  • Die Dicke jeder der Si1-xGex Schichten und der Si1-yCy Schichten in dem Si1-xGex/Si1-yCy Übergitter ist kleiner als die Dicke, die diskrete Quantisierungs-Niveaus, die erzeugt werden, erlaubt. Dies stellt sicher, dass man das kurzperiodische Si1-xGex/Si1-yCy Übergitter erhält, das als eine einzelne SiGeC Schicht funktioniert.
  • Durch diese obige Konstruktion kann ein Hetero-Übergang, wie z. B. Si/SiGeC zwischen der ersten und der zweiten Halbleiterschicht gebildet werden. Wenn dieser Hetero-Übergang verwendet wird, kann eine fortschrittliche Halbleitervorrichtung, z. B. ein Feldeffekt-Transistor, der als Transistor mit hoher Elektronenmobilität (HEMT) arbeitet, bereitgestellt werden.
  • Entsprechend dem Verfahren von einem der Ansprüche 1–4 wird das Phänomen der Wanderung von Ge Atomen zu den Si Schichten, die durch Auftrennung der Ge-C Bindungen während der Temperaturbehandlung verursacht wird, verwendet. Auch die Substratoberfläche kann sauber gehalten werden, da kein Quellgas für die C-Dotierung während dem epitaxiellen Wachstum der Schichten erforderlich ist. Auf diese Weise erhält man eine Si1-xGex/Si1-yCy Multischichtstruktur, die für eine Vielzahl von Anwendungen verwendet werden kann.
  • In einem Schritt (a) können die Si1-xGex Schichten und die Si Schichten so gebildet werden, dass die Si1-xGex Schichten und die Si1-yCy Schichten der sich ergebenden Si1-xGex/Si1-yCy Multischichtstruktur eine Dicke aufweisen, die groß genug ist, um diskrete Quantisierungs-Niveaus zu erlauben, die erzeugt werden sollen. in diesem Fall erhält man eine Si1-xGex/Si1-yCy Multischichtstruktur, die als eine Multiquantenbarriere (MQB) oder ähnlich funktioniert, die nützlich für die Konstruktion einer Quantenvorrichtung ist.
  • Alternativ dazu können in dem Schritt (a) die Si1-xGex Schichten und die Si Schichten so ausgebildet werden, dass die Si1-xGex Schichten und die Si1-yCy Schichten der sich ergebenden Si1-xGex/Si1-yC Multischichtstruktur eine Dicke aufweisen, die kleiner ist als die Dicke, die diskrete Quantisierungs-Niveaus erlaubt, die erzeugt werden sollen. In diesem Fall erhält man eine Si1-xGex/Si1-yCy Multischichtstruktur, die als eine einzelne SiGeC Schicht funktioniert, die nützlich für die Konstruktion einer Halbleiter-Vorrichtung mit einem Hetero-Übergang ist.
  • In dem obigen Herstellungsverfahren ist die Temperaturbehandlungstemperatur in dem Schritt (c) vorzugsweise größer als 700°C.
  • Kurze Beschreibung der Zeichnungen
  • Die 1(a) und 1(b) sind Ansichten, die schematisch die makroskopische Multischichtstruktur eines kurzperiodischen Si1-xGex/Si1-yCy Übergitters der Ausführungsform 1 und entsprechend die mikroskopische Multischichtstruktur des kurzperiodischen Übergitters veranschaulicht.
  • 2 ist eine Ansicht, die eine Änderung in einer Energiebandstruktur zeigt, die man beobachtet, wenn man die Dicke der Potentialtopf/Barrierenschicht einer Multischichtstruktur ändert.
  • Die 3(a) und 3(b) sind Querschnittsansichten, die die Herstellungsschritte einer Si1-xGex/Si1-yCy Multischichtstruktur der Ausführungsform 2 veranschaulicht.
  • Die 4(a), 4(b) und 4(c) sind Ansichten, die die Konzentrationsverteilungen der Ge Atome und C Atome in einem Übergitter vor und nach der Temperaturbehandlung, die Verteilung von C Atomen in dem Übergitter unmittelbar nach der C Ionen-Implantation, und die Verteilung von C Atomen in dem Übergitter nach der Temperaturbehandlung zeigen.
  • 5 ist eine Ansicht, die die Konzentrationsverteilung von C Atomen in dem Übergitter zeigt, das durch die Schritte hergestellt wurde, die in den 3(a) und 3(b) gezeigt sind, die man beobachtet, wenn bei verschiedenen Temperaturen temperaturbehandelt wurde.
  • 6 ist eine Querschnittsansicht eines Hetero-Übergangs-Feldeffekttransistors (HMOS-FET) von Ausführungsform 3, welcher eine Halbleitervorrichtung darstellt, die ein kurzperiodisches Übergitter einschließt.
  • Die 7(a) und 7(b) sind Ansichten, die Änderungen der Röntgenstrahl-Beugungs-Spektren von Proben einer Ge0.98C0.02 Kristallschicht, die auf einem Ge Substrat gewachsen ist, und einer Si0.98C0.02 Kristallschicht, die auf einem Si Substrat gewachsen ist, zeigt, die bei verschiedenen Temperatur temperaturbehandelt wurden.
  • 8 ist eine Ansicht, die eine Änderung der Röntgenstrahl-Beugungs-Spektren einer Probe einer SiGe0.31C0.0012 Kristallschicht zeigt, die bei verschiedenen Temperaturen temperaturbehandelt wurde.
  • Beschreibung der bevorzugten Ausführungsformen
  • Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Ausführungsform 1 (die nicht in den Rahmen der Ansprüche fällt)
  • Die 1(a) und 1(b) sind Ansichten, die schematisch eine makroskopische Multischichtstruktur eines SiGeC-Mischkristalls (eines kurzperiodischen Si1-xGex/Si1-yCy Übergitters (0 < x, y < 1)) nach Ausführungsform 1 bzw. eine mikroskopische Multischichtstruktur (atomare Konfiguration) des kurzperiodischen Übergitters veranschaulichen.
  • Wie in 1(a) gezeigt ist, schließt der SiGeC-Mischkristall dieser Ausführungsform 200 Perioden von Si0.68Ge0.32 Schichten 102 und Si0.98C0.04 Schichten 103 ein, die abwechselnd auf ein Si-Substrat 101 aufgewachsen wurden. Wie in 1(b) gezeigt ist, ist jede der Schichten 102 und 103 im Wesentlichen aus drei Atomlagen zusammengesetzt.
  • Der SiGeC-Mischkristall wird auf die folgende Weise hergestellt. Jede der drei Atomlagenstrukturen, die Si0.68Ge0.32 Schicht 102 und die Si0.98D0.04 Schicht 103, werden epitaxial auf dem Si (001) Substrat 101 durch Ultrahochvakuum-chemische Dampfabscheidung (UHV-CVD) aufgewachsen. Dieses Aufwachsen wird 200-mal wiederholt, so dass die Gesamtdicke des SiGeC-Mischkristalls ungefähr 160 nm ist. Als Si-, Ge- und C-Quellgase werden Si2H6, GeH4 bzw. SiH3CH3 verwendet. Die Wachstumstemperatur beträgt ungefähr 550°C.
  • Obwohl die tatsächliche Atomkonfiguration des sich ergebenden kurzperiodischen Übergitters eine Diamantstruktur bildet, werden die Atomschichten in 1(b) in einer tetragonalen Form gezeigt, um das Konzept der Erfindung leichter zu verstehen. Wie veranschaulicht wird, existieren Ge-Atome und C-Atome niemals in einer gemeinsamen Schicht, so dass Ge-C-Bindungen kaum gebildet werden. Nichtsdestotrotz funktioniert das sich ergebende kurzperiodische Übergitter als ein SiGeC-Mischkristall, wie unten weiter beschrieben wird.
  • 2 ist eine Ansicht, die eine Änderung einer Energiebandstruktur zeigt, die man beobachtet, wenn die Dicke der Potenzialtopfschicht/Barriereschicht einer Multilayerstruktur geändert wird (gezeigt in 18 von C. Weisbuch, Semiconductors and Semimetalls, Band 24, Academic Press, Inc., Seite 29, Vol. Ed. Raymond Dingle). Die Dicke (nm) der Potenzialtopfschichten/Barriereschichten werden auf der X-Achse dargestellt und auf der Y-Achse wird eine potenzielle Energie (eV) dargestellt. Wie man aus der 2 ablesen kann, bilden sich diskrete Quantisierungsniveaus, wenn die Dicke der Potenzialtopfschichten/Barriereschichten ungefähr 10 nm ist, während solche diskrete Quantisierungsniveaus verloren gehen und ein massives Band bilden, wenn die Dicke auf ungefähr 1,5 nm oder weniger reduziert wird. Mit anderen Worten, wenn der Quantisierungseffekt verloren geht, erkennen Ladungsträger das gesamte kurzperiodische Übergitter als eine Schicht und wirken entsprechend. Ebenso gehen in dem kurzperiodischen Übergitter, das in den 1(a) und 1(b) gezeigt ist, die diskreten Quantisierungsniveaus verloren, wenn die Dicke jeder Schicht ungefähr 1,0 nm oder weniger ist, so dass es möglich wird, dass das gesamte Übergitter als einzelne SiGeC-Schicht arbeitet.
  • Die durchschnittliche Dicke jeder Schicht des kurzperiodischen Si1-xGex/Si1-yCy-Übergitters (0 < x, y < 1) dieser Ausführungsform ist ungefähr 0,8 nm. Deshalb kann das Übergitter dieser Ausführungsform als eine SiGeC-Schicht arbeiten, während die Stabilität der Kristallqualität sichergestellt wird, was sich aus der Tatsache ergibt, dass sich kaum Ge-C-Bindungen bilden.
  • Auf diese Weise stellt das Herstellungsverfahren dieser Ausführungsform ein kurzperiodisches Si1-xGex/Si1-yCy-Übergitter bereit, welches frei von Ge-C-Bindungen ist, aber nichtsdestoweniger als eine SiGeC-Schicht arbeiten kann, basierend auf der Erkenntnis, dass ein Nachteil der konventionellen SiGeC-Schicht durch Instabilität der Ge-C-Bindungen entsteht.
  • AUSFÜHRUNGSFORM 2
  • In dieser Ausführungsform wird ein Herstellungsverfahren einer Si1-xGex/Si1-yCy-Multischichtstruktur (0 < x, y < 1) beschrieben, das zum Bilden eines kurzperiodischen Si1-xGex/Si1-yCy-Übergitters verwendet werden kann. In diesem Verfahren werden C-Ionen in einen Si/Si1-xGex-Multischichtfilm implantiert und der sich ergebende Multischichtfilm wird temperaturbehandelt. Die 3(a) und 3(b) sind Querschnittsansichten, die Schritte zur Herstellung der Si1-xGex/Si1-yCy-Multischichtstruktur veranschaulichen.
  • In dem Schritt, der in 3(a) gezeigt ist, werden Si-Schichten 105 mit einer Dicke von 10 nm und Si0.8Ge0.2-Schichten 106 mit einer Dicke von 10 nm abwechselnd epitaxial auf einem Si (001)-Substrat 101 durch UHV-CVD aufgewachsen, um ein Si/Si0,8Ge0.2-Übergitter von insgesamt 10 Perioden zu erhalten.
  • Danach werden in dem Schritt, der in 3(b) gezeigt ist, C-Ionen in das Übergitter implantiert unter den Bedingungen einer Beschleunigungsenergie von ungefähr 45 KeV und einer Dosismenge von ungefähr 1 × 1015 cm–2, gefolgt von einer Temperaturbehandlung bei 950°C für 15 Sekunden.
  • Die 4(a), 4(b) und 4(c) sind Ansichten, die die Konzentrationsverteilungen von Ge-Atomen und C-Atomen in dem Übergitter vor und nach der Temperaturbehandlung, die Verteilung der C-Atome in dem Übergitter nach der C-Ionen-Implantation, und die Verteilung der C-Atome in dem Übergitter nach der Temperaturbehandlung zeigen.
  • In 4(a) repräsentiert die X-Achse die Tiefe in dem Übergitter, und die Y-Achse repräsentiert die Konzentration. Eine Kurve Ger repräsentiert die Ge-Konzentration, eine Kurve Cimpl repräsentiert die C-Konzentration unmittelbar nach der Ionenimplantation und vor der Temperaturbehandlung und eine Kurve Cannes repräsentiert die C-Konzentration nach der Temperaturbehandlung. Wie es durch die Kurve Cimpl angedeutet wird, verteilen sich die C-Atome vor der Temperaturbehandlung im Wesentlichen einheitlich bei einer Konzentration von ungefähr 1 × 1020 cm–3 sowohl in den Si-Schichten 105 als auch in den Si0.8Ge0.2-Schichten 106. Im Gegensatz dazu wächst die C-Konzentration in den Si-Schichten 105 nach der Temperaturbehandlung, während sie in den Si0.8Ge0.2-Schichten 106 abnimmt, wie in der Kurve Cannes angedeutet wird. Dies kommt daher, wie in den 4(b) und 4(c) gezeigt wird, dass die C-Atome in den Si0.8Ge0.2-Schichten zu den benachbarten Si-Schichten während der Temperaturbehandlung wandern.
  • Dadurch erhält man durch Implantieren von C-Ionen in das Si/Si0.8Ge0.2-Übergitter und der anschließenden Temperaturbehandlung des sich ergebenden Übergitters ein Si1-yCy/Si0.8Ge0.2-Übergitter ohne die Notwendigkeit der C-Ionendotierung während des epitaxialen Wachstums.
  • 5 ist eine Ansicht, die einen Unterschied zwischen den Konzentrationsverteilungen von C-Atomen zeigt, die man erhält, wenn das Übergitter, das in den Schritten, die in den 3(a) und 3(b) gebildet wurde, bei unterschiedlichen Temperaturbehandlungstemperaturen temperaturbehandelt wird. In 5 repräsentiert eine Kurve Ger die Ge-Konzentration in dem Übergitter, eine Kurve Casim repräsentiert die C-Konzentration in dem Übergitter unmittelbar nach der Ionenimplantation und vor der Temperaturbehandlung, eine Kurve C700 repräsentiert die C-Konzentration in dem Übergitter, das bei 700°C temperaturbehandelt wurde, eine Kurve C950 repräsentiert die C-Konzentration in dem Übergitter, das bei 950°C temperaturbehandelt wurde, und eine Kurve C1000 repräsentiert die C-Konzentration in dem Übergitter, das bei 1000°C temperaturbehandelt wurde. Die Temperaturbehandlungszeit war 15 Sekunden für alle Fälle. Wie man in der 5 beobachten kann, ist die Wanderung von C-Atomen für die Temperaturbehandlung bei 950°C und 1000°C ausreichend, während sie nicht ausreicht für die Temperaturbehandlung bei 700°C. Weiterhin sind die Konzentrationsverteilungen, die man durch die Temperaturbehandlung bei den letzteren zwei Temperaturen erhält, beinahe dieselbe. Das deutet an, dass sich eine stabile Struktur an den SiC/SiGe-Übergängen durch das Verfahren dieser Ausführungsform gebildet hat.
  • Das Herstellungsverfahren dieser Ausführungsform weist den folgenden Vorteil gegenüber dem Herstellungsverfahren einer Si1-xGex/Si1-yCy-Multischichtstruktur, die man durch abwechselndes epitaxiales Aufwachsen von Si1-xGex-Schichten und Si1-yCy-Schichten erhält, auf.
  • In dem Fall von abwechselnden Si1-xGex-Schichten und Si1-yCy-Schichten kann man nicht immer eine saubere Substratoberfläche erhalten, da das C-Quellmaterial in einer Wachstumskammer nach dem Wachstum der Si1-yCy-Schichten weiter fließen kann. Auf der anderen Seite wurde es im Fall des Implantierens von C-Ionen konventionell als schwierig angesehen, selektiv nur einen der zwei Typen von Schichten, die eine Multischichtstruktur mit Kohlenstoff bildet, zu dotieren. Entsprechend des Herstellungsverfahrens der Si1-xGex/Si1-yCy-Multischichtstruktur dieser Ausführungsform wird zuerst eine Si/Si1-xGex-Multischichtstruktur gebildet. Dann werden C-Ionen in die Si/Si1-xGex-Multischichtstruktur implantiert und die sich ergebende Struktur wird temperaturbehandelt, um das Phänomen zu benutzen, dass C-Atome während der Temperaturbehandlung zu den Si-Schichten wandern. Auf diese Weise erhält man die Si1-xGex/Si1-yCy-Multischichtstruktur.
  • So verwendet das Herstellungsverfahren dieser Ausführungsform basierend auf der Erkenntnis, dass ein Nachteil der konventionellen SiGeC-Schicht durch die Instabilität von Ge-C-Bindungen verursacht wird, die Wanderung von C-Atomen aufgrund der Instabilität von Ge-C-Bindungen, um eine Si1-xGex/Si1-yCy-Multischichtstruktur zu bilden.
  • Wenn die Si1-xGex-Schichten und die Si1-yCy-Schichten der resultierenden Si1-xGex/Si1-yCy-Multischichtstruktur eine Dicke aufweisen, die groß genug ist, um diskrete Quantisierungsniveaus, die erzeugt werden sollen, zu erlauben (z. B. der Fall dieser Ausführungsform), erhält man ein Si1-xGex/Si1-yCy-Übergitter, das als eine Multiquantenbarriere (MQB) oder Ähnliches arbeiten kann.
  • Im Gegensatz dazu, wenn die Si1-xGex-Schichten und die Si1-yCy-Schichten der Si1-xGex/Si1-yCy-Multischichtstruktur eine Dicke aufweisen, die kleiner ist als die Dicke, die diskrete Quantisierungsniveaus, die erzeugt werden sollen, erlaubt, erhält man ein kurzperiodisches Si1-xGex/Si1-yCy-Übergitter, welches als eine einzelne SiGeC-Schicht funktioniert, wie in der Ausführungsform 1, die oben beschrieben wurde. Der Grund ist Folgender.
  • Es wurde qualitativ bestätigt, dass das Phänomen der Wanderung der C-Atome, die in dieser Ausführungsform beschrieben wird, auch bei Si-Schichten und Si0.8Ge0.2-Schichten auftritt, wenn beide eine Dicke von 1 nm oder weniger aufweisen. Das Wandern der C-Atome wurde auch für einen beliebigen Ge-Inhalt in den SiGe-Schichten und für alle Bedingungen der C-Ionenimplantation bestätigt.
  • Deshalb erhält man ein kurzperiodisches Si0.8Ge0.2/SiC-Übergitter, das als eine SiGeC-Schicht funktioniert, wie in Ausführungsform 1, indem das Herstellungsverfahren dieser Ausführungsform verwendet wird, d. h. durch erstes Aufwachsen von Si-Schichten und Si1-xGex-Schichten, die jeweils eine Dicke von 1 nm oder weniger aufweisen, und danach Unterziehen einer C-Ionenimplantation und Temperaturbehandlung.
  • Bei dem Herstellungsverfahren der Ausführungsform 1, wo die Si1-xGex-Schichten und die Si1-yCy-Schichten abwechselnd wachsen, erhält man nicht immer eine saubere Substratoberfläche, da nach dem Wachstum der Si1-yCy-Schichten C-Quellenmaterial weiter in eine Wachstumskammer einfließen kann, wie oben beschrieben wurde. Im Gegensatz dazu wird in dieser Ausführungsform zuerst das Si/Si1-xGex-Übergitter gebildet, und dann werden die C-Ionen in das Si/Si1-xGex-Übergitter implantiert, gefolgt von einer Temperaturbehandlung, um das Phänomen der Wanderung der C-Atome zu den Si-Schichten während der Temperaturbehandlung zu nutzen. Auf diese Weise kann ein kurzperiodisches Si1-xGex/Si1-yCy-Übergitter, das als eine SiGeC-Schicht funktionieren kann, leicht und schnell hergestellt werden.
  • AUSFÜHRUNGSFORM 3
  • 6 ist eine Querschnittsansicht eines Heteroübergangsfeldeffekttransistors (HMOSFET) gemäß Ausführungsform 3, welcher eine Halbleitervorrichtung ist, die ein kurzperiodisches Übergitter beinhaltet, das durch das Herstellungsverfahren gebildet wird, das in der Ausführungsform 1 oder 2 beschrieben wird. In dieser Ausführungsform wird ein n-Kanal HMOS-FET beschrieben. Es muss nicht erwähnt werden, dass diese Ausführungsform auch auf einen p-Kanal HMOSFET angewendet werden kann.
  • Wie in 6 gezeigt ist, schließt der HMOSFET dieser Ausführungsform Folgendes ein: ein Si-Substrat 111; einen p-Typ-Potenzialtopf 112, der auf Si-Substrat 111 ausgebildet ist und der aus Si mit einer hohen Konzentration einer Verunreinigung vom p-Typ, das darin enthalten ist, gemacht ist; und eine i-Si-Schicht 113, die auf dem p-Typ-Potenzialtopf 112 ausgebildet ist. Eine δ-dotierte Schicht 114 wird in einem Bereich der i-Si-Schicht 113 ausgebildet, die nahe bei, aber um einen bestimmten Abstand getrennt von der Oberfläche der i-Si-Schicht 113 liegt, durch Dotieren des Bereichs mit einer hohen Konzentration einer Verunreinigung vom n-Typ (z. B. Arsen). Eine SiGeC-Schicht 116, die im Wesentlichen aus einem kurzperiodischen Si0.68Ge0.32/Si0.96C0.04-Übergitter besteht, wird auf der i-Si-Schicht 113 gebildet. Eine Si-Deckschicht 117, die aus intrinsischem Si gemacht ist, wird auf der SiGeC-Schicht 116 ausgebildet, ein Gate-Isolationsfilm 118, der aus einem Siliciumoxidfilm gemacht ist, wird auf der Si-Deckschicht 117 ausgebildet, und eine Gate-Elektrode 119, die aus Polysilicium gemacht ist, wird auf dem Gate-Isolierfilm 118 gebildet. Ein Sourcebereich 120 und ein Drainbereich 121 werden in Bereichen ausgebildet, die sich durch die i-Si-Schicht 113, die SiGeC-Schicht 116 und die Si-Deckschicht 117 hindurch erstreckt, indem die Bereiche mit einer hohen Konzentration einer n-Typ-Verunreinigung (z. B. Arsen) durch Ionenimplantation unter Verwendung der Gate-Elektrode 119 als Maske dotiert werden.
  • Auf der linken Seite von 6 wird aus der Sicht der Figur ein Energieniveau Ec an einem Ende des Leitungsbandes über den Schichten 113, 114, 116 und 117, die unter der Gate-Elektrode des HMOSFETs dieser Ausführungsform liegen, gezeigt. Man beobachtet in dieser Darstellung, dass eine so genannte Heteroübergangsbarriere durch die Banddiskontinuität gebildet wird, die zwischen der SiGeC-Schicht 116, die aus einem kurzperiodischen Si0.68Ge0.32/Si0.96C0.04-Übergitter zusammengesetzt ist, und der i-Si-Schicht 113 an dem Ende des Leitungsbandes existiert. Elektronen werden in einem Bereich der SiGeC-Schicht 116, die benachbart zu der Si/SiGeC-Heteroübergangsbarriere liegt, eingeschlossen, wobei ein n-Kanal gebildet wird, der aus einem zweidimensionalen Elektronengas in diesem Bereich besteht, wodurch es den Elektronen ermöglicht wird, sich entlang dieses n-Kanals mit hoher Geschwindigkeit zu bewegen.
  • Mit anderen Worten wird in dem HMOSFET dieser Ausführungsform ein n-Kanal 115 entlang der Si/SiGeC-Heteroübergangsbarriere gebildet, um es Elektronen zu ermöglichen, sich entlang des n-Kanals 115 mit hoher Geschwindigkeit zu bewegen. Die Mobilität der Elektronen ist in der SiGeC-Schicht größer als in der Si-Schicht. Darüber hinaus wird die Streuung einer ionisierten Verunreinigung unterdrückt, da keine Verunreinigungsdotierung erforderlich ist, um den n-Kanal zu bilden. Auf diese Weise kann ein Hochgeschwindigkeitsbetrieb realisiert werden. Weiterhin, da die SiGeC-Schicht 116 aus einem kurzperiodischen Si0.68Ge0.32/Si0.96C0.04-Übergitter zusammengesetzt ist, kann die Gemischzerstreuung unterdrückt werden im Vergleich zu SiGeC-Volumenmischkristallen. Dies stellt weiter die Realisierung eines Hochgeschwindigkeitsbetriebs sicher.
  • Die SiGeC-Schicht 116 kann entweder durch das Verfahren, das in Ausführungsform 1 beschrieben wurde, gebildet werden, indem ein kurzperiodisches Si1-xGex/Si1-yCy-Übergitter (0 < x, y < 1) durch abwechselndes epitaxiales Wachsen von Si1-xGex-Schichten und Si1-yCy-Schichten gebildet wird, oder durch das Verfahren, das in Ausführungsform 2 beschrieben wurde, indem ein kurzperiodisches Si1-xGex/Si1-yCy-Übergitter (0 < x, y < 1) durch abwechselndes erstes epitaxiales Wachsen von Si1-xGex-Schichten und Si-Schichten gebildet wird, um ein kurzperiodisches Si/Si1-xGex-Übergitter zu bilden und dann Implantieren von C-Ionen in das Übergitter, gefolgt von Temperaturbehandlung.
  • Anzumerken ist, dass die Si beinhaltenden Schichten anders als die Si-Schichten in dieser Ausführungsform, wie z. B. SiGe-Schichten und SiC-Schichten, auch als Halbleiterschicht zur Bildung eines Heteroübergangs mit der SiGeC-Schicht, die aus einem kurzperiodischen Si1-xGex/Si1-yCy-Übergitter zusammengesetzt ist, verwendet werden kann.
  • Anzumerken ist auch, dass die Funktion des kurzperiodischen Si1-xGex/Si1-yCy-Übergitters als eine einzelne SiGeC-Schicht nicht verloren geht, selbst wenn das kurzperiodische Si1-xGex/Si1-yCy-Übergitter mit einer n-Typ- oder p-Typ-Verunreinigung dotiert wird.
  • In den Charakteristiken, die in 2 gezeigt sind, sollte eine geringere Erzeugung von diskreten Quantisierungsniveaus in dem kurzperiodischen Si1-xGex/Si1-yCy-Übergitter erlaubt werden, solange man einen Energiebereich erhält, der in der Lage ist, als eine SiGeC-Schicht als Ganzes zu funktionieren.

Claims (4)

  1. Herstellungsverfahren einer Halbleitervorrichtung, das folgende Schritte umfasst: (a) wiederholtes epitaxiales Aufwachsen einer Si1-xGex-Schicht (0 < x < 1), die Si und Ge als Hauptkomponenten enthält, und epitaxiales Aufwachsen einer Si-Schicht, die Si als Hauptkomponente enthält, abwechselnd zwei mal oder öfter, um eine Si1-xGex/Si-Multischichtstruktur zu erhalten; (b) Implantieren von C-Ionen in die Si1-xGex/Si-Multischichtstruktur; und (c) Temperaturbehandeln der C-implantierten Si1-xGex/Si-Multischichtstruktur, so dass die C-Ionen in die Si1-xGex/Si-Schicht zu der Si-Schicht wandern, wodurch eine Si1-xGex/S1-yCy-Multischichtstruktur (0 < y < 1) gebildet wird.
  2. Herstellungsverfahren nach Anspruch 1, worin in dem Schritt (a) die Si1-xGex-Schichten und die Si-Schichten so gebildet werden, dass die Si1-xGex-Schichten und die Si1-yCy-Schichten der resultierenden Si1-xGex/Si1-yCy-Multischichtstruktur eine Dicke aufweisen, die groß genug ist, dass es möglich wird, diskrete Quantisierungszustände zu erzeugen.
  3. Herstellungsverfahren nach Anspruch 2, worin in dem Schritt (a) die Si1-xGex-Schichten und die Si-Schichten so ausgebildet werden, dass die Si1-xGex-Schichten und die Si1-yCy-Schichten der sich ergebenden Si1-xGex/Si1-yCy-Multischichtstruktur eine Dicke aufweisen, die kleiner ist als eine Dicke, die es ermöglicht, diskrete Quantisierungszustände zu erzeugen.
  4. Herstellungsverfahren nach Anspruch 2, worin eine Temperaturbehandlungstemperatur in dem Schritt (c) größer als 700°C ist.
DE60038323T 1999-01-14 2000-01-12 Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement Expired - Fee Related DE60038323T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP764299 1999-01-14
JP764299 1999-01-14

Publications (2)

Publication Number Publication Date
DE60038323D1 DE60038323D1 (de) 2008-04-30
DE60038323T2 true DE60038323T2 (de) 2009-04-16

Family

ID=11671493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60038323T Expired - Fee Related DE60038323T2 (de) 1999-01-14 2000-01-12 Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement

Country Status (6)

Country Link
US (1) US6403976B1 (de)
EP (1) EP1020898B1 (de)
KR (1) KR100588708B1 (de)
CN (1) CN1168147C (de)
DE (1) DE60038323T2 (de)
TW (1) TW432712B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1020900B1 (de) * 1999-01-14 2009-08-05 Panasonic Corporation Halbleiterbauelement und Verfahren zu dessen Herstellung
US6674099B1 (en) * 1999-02-24 2004-01-06 Quantum Semiconductor, Llc Misfet
US7023030B2 (en) * 1999-02-24 2006-04-04 Quantum Semiconductor, Llc Misfet
DE60128647T2 (de) 2000-03-27 2007-09-20 Matsushita Electric Industrial Co., Ltd., Kadoma Sigec halbleiterkristall und seine herstellung
JP2003158075A (ja) 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6852602B2 (en) * 2001-01-31 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor crystal film and method for preparation thereof
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6921743B2 (en) * 2001-04-02 2005-07-26 The Procter & Gamble Company Automatic dishwashing compositions containing a halogen dioxide salt and methods for use with electrochemical cells and/or electrolytic devices
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
US6825506B2 (en) 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
JP2007535129A (ja) * 2003-12-01 2007-11-29 ザ レジェンツ オブ ザ ユニバーシティー オブ カリフォルニア 光起電装置用の多重帯域半導体組成物
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7002224B2 (en) 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7094671B2 (en) 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7700447B2 (en) * 2006-02-21 2010-04-20 Mears Technologies, Inc. Method for making a semiconductor device comprising a lattice matching layer
US20070238267A1 (en) * 2006-03-28 2007-10-11 International Business Machines Corporation Epitaxy of Silicon-Carbon Substitutional Solid Solutions by Ultra-Fast Annealing of Amorphous Material
EP1933384B1 (de) 2006-12-15 2013-02-13 Soitec Halbleiter-Heterostruktur
US20080179636A1 (en) * 2007-01-27 2008-07-31 International Business Machines Corporation N-fets with tensilely strained semiconductor channels, and method for fabricating same using buried pseudomorphic layers
TWI419326B (zh) * 2011-08-26 2013-12-11 Univ Nat Chiao Tung 一種在矽晶片上成長之高載子遷移率電晶體結構及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292369A (ja) 1985-06-20 1986-12-23 Canon Inc 電界効果型薄膜トランジスタ
JPS6242572A (ja) 1985-08-20 1987-02-24 Fujitsu Ltd 非晶質半導体薄膜の構成体
EP0812023A1 (de) * 1996-04-09 1997-12-10 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleiterbauteile, insbesondere Photodetektoren, lichtemittierende Dioden, optische Modulatoren und Wellenleiter mit einer auf einem Siliziumsubstrat angebrachten Mehrschichtstruktur
DE29610067U1 (de) * 1996-06-07 1996-08-29 Igus Spritzgußteile für die Industrie GmbH, 51147 Köln Führungsrinne für Energieführungsketten
JPH10116919A (ja) * 1996-10-11 1998-05-06 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ

Also Published As

Publication number Publication date
DE60038323D1 (de) 2008-04-30
US6403976B1 (en) 2002-06-11
KR100588708B1 (ko) 2006-06-13
CN1168147C (zh) 2004-09-22
EP1020898A3 (de) 2000-09-06
CN1260594A (zh) 2000-07-19
KR20000053487A (ko) 2000-08-25
EP1020898B1 (de) 2008-03-19
TW432712B (en) 2001-05-01
EP1020898A2 (de) 2000-07-19

Similar Documents

Publication Publication Date Title
DE60038323T2 (de) Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement
DE69836654T2 (de) Halbleiterstruktur mit abruptem Dotierungsprofil
DE102007017833B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69322565T2 (de) Diamant-Halbleiteranordnung
DE2618733C2 (de) Halbleiterbauelement
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE60131811T2 (de) Heteroübergangsbipolartransistor
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE112006000151B4 (de) Herstellungsverfahren für CMOS Transistsorübergangsbereiche, die durch ein CVD Ätzen gebildet sind und eine Ablagerungsabfolge in ein und derselben Kammer
DE69614930T2 (de) Rauscharme AlGaPSb/GaInAs Leistungs-HEMT und pseudomorphische HEMT auf einem GaAs Substrat
DE602004011776T2 (de) Halbleiterbauelement, verfahren zur herstellung einer quantentopfstruktur und halbleiterbauelement eine solche quantentopfstruktur beinhaltend
DE112008002337B4 (de) P-Kanal-Ge-Transistorstruktur mit hoher Löchermobilität auf Si-Substrat
DE60128647T2 (de) Sigec halbleiterkristall und seine herstellung
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
EP0884784A1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE4102888A1 (de) Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
DE3811821A1 (de) Halbleiterbauelement
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE4212861A1 (de) Feldeffektelement mit resonanter tunnelung und herstellungsverfahren dafuer
DE112017002586T5 (de) Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
DE112017007595B4 (de) Verfahren zur herstellung einer halbleitereinheit
DE112019007609T5 (de) Halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8339 Ceased/non-payment of the annual fee