DE60029907T2 - Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren - Google Patents
Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren Download PDFInfo
- Publication number
- DE60029907T2 DE60029907T2 DE60029907T DE60029907T DE60029907T2 DE 60029907 T2 DE60029907 T2 DE 60029907T2 DE 60029907 T DE60029907 T DE 60029907T DE 60029907 T DE60029907 T DE 60029907T DE 60029907 T2 DE60029907 T2 DE 60029907T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gate
- depositing
- mask
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title description 29
- 229920005591 polysilicon Polymers 0.000 title description 17
- 238000000034 method Methods 0.000 title description 9
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000010409 thin film Substances 0.000 title description 6
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
- Die vorliegende Erfindung bezieht sich allgemein auf einen selbstjustierenden Polysilizium-Dünnschichttransistor und sein Fertigungsverfahren und insbesondere auf einen selbstjustierenden Polysilizium-Dünnschichttransistor mit obenliegendem Gate, der ein Dummy-Gate verwendet, und sein Fertigungsverfahren.
- In der derzeitigen Aktivmatrix-Flüssigkristalldisplay(LCD)-Technologie wird jedes Pixel durch einen Transistor angesteuert, der auf einem Glassubstrat gefertigt wird. Dieser Dünnschichttransistor (TFT) dient als ein Schalter, der das Laden und Entladen einer Flüssigkristallzelle steuert, um den Umfang des übertragenen Lichts zu bestimmen. Herkömmliche TFTs bestehen entweder aus amorphem Silizium (a-Si) oder aus Polysilizium (poly-Si). Derzeit repräsentieren a-Si-TFTs die vorherrschende Technologie, die für Aktivmatrix-Flüssigkristalldisplays verwendet wird. Poly-Si-TFTs bieten jedoch verschiedene Vorteile gegenüber der a-Si-Technologie. Erstens sind poly-Si-TFT-Displays kostengünstiger, da ihre Treiberschaltungen gleichzeitig auf demselben Substrat wie die Frontplatte ausgebildet werden können. Zweitens kann poly-Si bei hohen Pixel-Dichten Displays mit einem besseren Öffnungsverhältnis bereitstellen. Drittens beträgt die Trägerbeweglichkeit von poly-Si-TFTs zurzeit mehr als das 200-fache eines a-Si-TFTs. Und da poly-Si-TFTs mit höheren Geschwindigkeiten und Frequenzen arbeiten, können zusätzliche Schaltungen am äußeren Rand des Displays gefertigt werden, was Probleme bei der Produktionsausbeute reduziert und die Kosten des Displays verringert. Ein weiterer Vorteil der poly-Si-TFT-Technologie liegt in dem reduzierten Umfang des TFTs, wodurch lichtblockierende Bereiche des Displays minimiert werden können, was zu höherer Helligkeit und Auflösung führt.
- In
1 wird ein herkömmlicher selbstjustierender poly-Si-TFT mit obenliegendem Gate dargestellt. Eine Schicht aus aktivem Silizium wird auf einem Quarzglas-Substrat (101 ) abgeschieden, zum Beispiel durch eine chemische Niederdruck-Gasphasenabscheidung (LPCVD). Diese Schicht wird dann in einer Stickstoffatmosphäre vier Stunden bei einer Temperatur von 600°C geglüht, damit das amorphe Silizium in Polysilizium (102 ) kristallisiert. - Die polykristalline Siliziumschicht wird dann inselförmig gemustert. Eine Gate-Oxidschicht (
103 ) wird dann über der Polysiliziumschicht abgeschieden, und eine Polysiliziumschicht oder Metallschicht, zum Beispiel Chrom, wird über der der Gate-Oxidschicht abgeschieden, gemustert und geätzt, um ein Gate (104 ) auszubilden. Eine Ionenimplantation wird verwendet, um zu bewirken, dass Dotierstoffe, wie z.B. Phosphor-Ionen, in die Oxidschicht (103 ) eindringen und sich in dem Polysilizium (102 ) absetzen, außer dort wo die Dotierstoffe durch das Gate (104 ) geblockt werden. Dadurch werden N+-Source-Drain-Bereiche in der polykristallinen Siliziumschicht ausgebildet. Eine dielektrische Schicht (105 ) aus Tieftemperatur-Siliziumoxid (LTO) wird dann mittels LPCVD abgeschieden. Die Anordnung wird dann wieder geglüht, um die Source-Drain-Bereiche zu aktivieren. In der sich ergebenden Anordnung werden die Source-Drain-Bereiche (107 ) und (108 ) zu hochdotiertem Polysilizium, während der Kanalbereich (109 ) undotiert und genau in einer Linie mit dem Gate bleibt. - Um den Poly-TFT mit obenliegendem Gate fertigzustellen, werden Durchgangslöcher durch die LTO-Schicht (
105 ) und die Gate-Oxidschicht (103 ) nach unten zu den Source-Drain-Bereichen geätzt, mit leitfähigen Stöpseln (106 ) gefüllt und mit anderen (nicht gezeigten) Teilen der Schaltung verbunden. Zuletzt wird ca. 8 Stunden lang in einem Parallelplatten-Plasmareaktor bei einer Substrattemperatur von 350°C in einem H2- und Ar-Gasgemisch bei einer Leistungsdichte von 0,21 W/cm2 und einer Frequenz von 30 kHz eine Wasserstoff-Passivierung durchgeführt. Das ermöglicht den Wasserstoffatomen, durch die LTO-Schicht (105 ) zu diffundieren, um den Kanalbereich des Polysiliziums zu erreichen. - Dieses Verfahren nach dem Stand der Technik lässt jedoch einige Einschränkungen zu. Die Ionenimplantation beschädigt die Siliziumschicht, und sie muss unter Verwendung einer höheren Glühtemperatur umgeschmolzen werden, die mit den Tieftemperatur-Glassubstraten, die aufgrund geringerer Kosten wünschenswert sind, nicht kompatibel sein könnte. Außerdem kommen durch den langen Hydrierungs-Arbeitsschritt Kosten und Zeit bei dem Verfahren hinzu.
- U.S.-Patent 5.602.047 (das '047-Patent) legt ein Verfahren zur Herstellung eines TFT mit untenliegendem Gate offen, das einen Excimerlaser verwendet, der gleichzeitig das aktive Silizium kristallisiert und den Source-Drain-Bereich aktiviert. Der in dem '047-Patent offengelegte TFT weist jedoch eine Anordnung mit „untenliegendem Gate" auf. Im Gegensatz zu der zuvor beschriebenen Anordnung mit „obenliegendem Gate", in der die Gate-Elektrode und die Oxidschicht sich über dem Kanalbereich befinden, weist ein TFT mit „untenliegendem Gate" eine Gate-Elektrode und eine Oxidschicht unter dem Kanalbereich auf. Anordnungen mit untenliegendem Gate verwenden üblicherweise ein Metall-Gate aus Aluminium, Tantal, Chrom oder Molybdän. Anordnungen mit obenliegendem Gate werden im Allgemeinen gegenüber Anordnungen mit untenliegendem Gate bevorzugt, die Leistungsprobleme zulassen, weil der (obere) Abschnitt der aktiven Schicht mit der höchsten Qualität nicht an den Gate-Nichtleiter anliegt. Zusätzlich kann die Verwendung eines Metall-Gates infolge der Unterschiede bei den Koeffizienten der Wärmeausdehnung Probleme verursachen, wie z.B. Risse an der Grenzfläche, wo das Laserlicht von dem Metall-Gate reflektiert und durch das Substrat absorbiert wird.
- US-A-5338959 beschreibt eine Dünnschichttransistor-Gate-Anordnung mit einer dreidimensionalen Mehrkanal-Anordnung. US-A-5349228 beschreibt ein Verfahren zur Ausbildung eines Halbleiter-auf-Isolator-Feldeffekttransistors mit zwei Gate-Elektroden.
- Angesichts des Vorgenannten gibt es einen Bedarf für ein Verfahren zur Herstellung von selbstjustierenden poly-Si-TFTs mit obenliegendem Gate, die die Verwendung von Niedertemperatur-Substraten ermöglichen und nur ein einziges Laserglühen benötigen, um den Source-Drain-Bereich zu aktivieren und das aktive Silizium zu kristallisieren.
- Dementsprechend ist die vorliegende Erfindung auf ein Verfahren zur Herstellung eines selbstjustierenden Polysilizium-Dünnschichttransistors ausgerichtet. In einem Beispiel beinhaltet das Verfahren den Schritt der Bereitstellung eines Substrats, das an einer Oberseite lichtdurchlässig ist, den Schritt der Abscheidung eines Dummy-Gates auf der Oberseite des Substrats und den Schritt der Abscheidung einer Isolations-Oxidschicht. Als Nächstes wird eine aktive Siliziumschicht über dem Isolationsoxid abgeschieden, eine Maskenschicht wird über der aktiven Siliziumschicht abgeschieden, und die Maskenschicht wird einer Strahlung ausgesetzt, die so ausgerichtet ist, dass sie zuerst die Unterseite durchdringt, wo das Dummy-Gate als eine optische Maske fungiert. Die Maskenschicht wird dann weiterentwickelt, um eine Maske auszubilden, die genau in einer Linie mit dem Dummy-Gate liegt. Dotiermaterial wird implantiert, um einen Source-Drain-Bereich auszubilden, die Maske wird entfernt, und es wird ein Laserglühen durchgeführt, um die aktive Schicht in Polysilizium zu kristallisieren und die Source-Drain-Bereiche zu aktivieren. Eine Gate-Oxidschicht wird dann über der Polysilizium-Schicht abgeschieden, und ein n+-Gate wird dann über der Gate-Oxidschicht abgeschieden. Eine Fotolackschicht wird abgeschieden und einer Strahlung ausgesetzt, die so ausgerichtet ist, dass sie zuerst die Unterseite durchdringt, wo das Dummy-Gate als eine optische Maske fungiert. Die Fotolackschicht wird weiterentwickelt, um eine Fotolackmaske auszubilden, um das Gate zu umgrenzen, eine erste Passivierungsschicht wird abgeschieden, und es werden Kontaktöffnungen hergestellt. Zuletzt wird eine Metallschicht auf dem Polysilizium abgeschieden, um eine Verbindung mit dem Source-Drain-Bereich herzustellen, sie wird gemustert und so geätzt, dass sie das Gate-Oxid nicht überragt. Die Metallschicht und das Polysilizium werden mit einer zweiten Passivierungsschicht beschichtet. Dann werden durch die Passivierungsschicht hindurch bis zu der Metallschicht Bond-Pads geätzt und ausgebildet.
- Es sollte verstanden werden, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung beispielhaft und erläuternd gemeint sind, und dazu gedacht sind, eine weitergehende Erläuterung der beanspruchten Erfindung zu liefern.
- Die beiliegenden Zeichnungen sind enthalten, um ein weitergehendes Verständnis der Erfindung zu liefern, und sie sie sind darin einbezogen und bilden einen Teil dieser Patentschrift, stellen verschiedene Ausführungsformen der Erfindung dar, und dienen gemeinsam mit der Beschreibung dazu, die Grundsätze der Erfindung zu erläutern.
- Die beiliegenden Zeichnungen, die darin einbezogen sind und einen Teil dieser Patentschrift bilden, stellen eine Ausführungsform der Erfindung dar, und dienen gemeinsam mit der Beschreibung dazu, die Ziels, Vorteile und Grundsätze der Erfindung zu erläutern.
-
1 ist eine Querschnittansicht, die ein TFT mit obenliegendem Gate nach dem Stand der Technik darstellt. -
2a ist eine Querschnittansicht, die den Schritt des Abscheidens und Musterns des Dummy-Gates schematisch darstellt. -
2b ist eine Querschnittansicht, die den Schritt des Abscheidens der Isolations-Oxidschicht und des aktiven Siliziums schematisch darstellt. -
2c ist eine Querschnittansicht, die den Schritt des Abscheidens des Fotolacks, den Schritt der Rückseitenbelichtung und den Schritt der Ionenimplantation schematisch darstellt. -
2d ist eine Querschnittansicht, die den Schritt der Laserkristallisation der aktiven Schicht und des Source-Drain-Bereichs schematisch darstellt. -
2e ist eine Querschnittansicht, die den Schritt des Abscheidens des Gate-Oxids, des N+-Gates und des Fotolacks, den Schritt der Rückseitenbelichtung und den Schritt der Ätzung, um das Gate auszubilden, schematisch darstellt. -
3 ist eine Querschnittansicht, die einen selbstjustierenden TFT mit obenliegendem Gate nach einer Ausführungsform der vorliegenden Erfindung schematisch darstellt. -
4 ist eine schematische Darstellung einer Anordnung eines selbstjustierenden TFTs nach einer weiteren Ausführungsform der vorliegenden Erfindung. - Es wird nun ausführlich Bezug genommen auf die bevorzugten Ausführungsformen der Erfindung, deren Beispiele in den beiliegenden Zeichnungen dargestellt werden.
-
2a –e stellen ein Verfahren zur Herstellung eines selbstjustierenden poly-Si-TFTs nach einem Gesichtspunkt der vorliegenden Erfindung dar.2a stellt den Schritt des Ausbildens eines Dummy-Gates (20 ) auf einem Substrat (10 ) und des Musterns, unter Verwendung eines an sich bekannten Fotolithographie-Verfahrens, schematisch dar. Das Substrat (10 ) besteht vorzugsweise aus Glas, aber es kann aus jedem beliebigen transparenten oder halbtransparenten Werkstoff bestehen. Das Dummy-Gate (20 ) wird dann ausgebildet, indem der Dummy-Gate-Werkstoff auf dem Substrat abgeschieden und gemustert wird, um das Dummy-Gate (20 ) auszubilden. Der Dummy-Gate-Werkstoff kann ein beliebiger Werkstoff sein, der ultraviolettes Licht blockt, z.B. Silizium, Metall oder gewellte Filter. Die Stärke des Gates hängt von dem gewählten Werkstoff ab, sie sollte jedoch mindestens groß genug sein, um ultraviolettes Licht zu blocken. Ein Oxid kann optional vor dem Abscheiden des Dummy-Gates (20 ) auf dem Substrat (10 ) abgeschieden werden, um eine Pufferschicht für die zusätzliche Isolierung der Vorrichtung gegenüber einer möglichen Substratverunreinigung auszubilden. - Eine Oxidschicht (
30 ) wird dann über dem Dummy-Gate und dem Abschnitt des Substrats abgeschieden, der nicht von dem Dummy-Gate bedeckt ist. Das wird in2b gezeigt. Die Oxidschicht dient dazu, die Dummy-Gate-Anordnung gegenüber schädlichen Auswirkungen des Laserglühens thermisch zu isolieren. Der Oxidschicht-Werkstoff kann ein beliebiger transparenter dielektrischer Werkstoff sein. Er kann durch herkömmliche Mittel, wie z.B. Plasma-CVD, Aufspritzen oder Niedertemperatur-CVD bis zu einer Stärke von ca. 300–1000 nm und vorzugsweise bis zu einer Stärke von ca. 700 nm, abgeschieden werden. - Eine aktive Siliziumschicht (
40 ) wird dann unter Verwendung herkömmlicher Mittel über dem Isolationsoxid bis zu einer Stärke von ca. 50–100 nm abgeschieden. Eine Maskenschicht wird dann über der Siliziumschicht abgeschieden. Die Maskenschicht kann zum Beispiel Fotolack sein, der gemustert wird, indem er Licht, das durch das Substrat hindurch dringt, ausgesetzt wird. Während dieser Rückseitenbelichtung fungiert das Dummy-Gate als eine optische Maske. Der Fotolack wird dann weiterentwickelt, um, wie in2c gezeigt, eine Maske (50 ) genau in einer Linie mit dem Dummy-Gate auszubilden. Der Source-Drain-Bereich wird dann durch Ionenimplantation ausgebildet. - Für ein CMOS-Verfahren kann eine dielektrische Schicht aus Siliziumnitrid oder Siliziumoxid als die Maskenschicht verwendet werden. Zwei zusätzliche Maskierungsschritte sind dann unter Verwendung von Fotolack erforderlich, um unter Verwendung einer Ionenimplantation aus Phosphor und Bor jeweils n-Kanal- und p-Kanal-Vorrichtungen auszubilden.
- Als Nächstes wird die Maske entfernt, und die Anordnung wird lasergeglüht, um gleichzeitig das aktive Silizium in Polysilizium zu kristallisieren und die Dotierstoffe in dem Source-Drain-Bereich zu aktivieren. Das wird in
2d schematisch gezeigt, wo die Pfeile (60 ) die Laserimpulse darstellen. - Ein Vorteil der vorliegenden Erfindung liegt darin, dass die Hydrierung zu diesem Zeitpunkt des Arbeitsablaufs durchgeführt werden kann. Da die Siliziumschicht belichtet wird, sind die Hydrierungszeiten länger und die Temperaturen niedriger. Die Hydrierung kann mittels an sich bekannter Techniken durchgeführt werden.
- Die restlichen Schritte des Arbeitsablaufs werden durch herkömmliche Mittel ausgeführt. Zunächst wird die polykristalline Siliziumschicht inselförmig gemustert. Dann wird, wie in
2e gezeigt, eine Gate-Oxidschicht (65 ) durch Plasma-CVD, LPCVD oder Aufspritzen abgeschieden. Ein Gate (70 ) wird dann aus einem beliebigen leitfähigen, transparenten Werkstoff ausgebildet. Beispiele für Gate-Werkstoffe beinhalten entweder n+- oder p+-dotiertes Silizium und ITO. Eine Fotolackschicht wird dann abgeschieden, durch Rückseitenbelichtung der Strahlung ausgesetzt und geätzt, um das Gate (70 ) auszubilden. Das Dummy-Gate fungiert wieder als eine optische Maske. - Schließlich werden, wie in der Vorrichtung gezeigt, die in
3 im Querschnitt zu sehen ist, eine erste Passivierungsschicht (80 ) abgeschieden, Kontaktöffnungen ausgebildet und eine Metallschicht abgeschieden. Die Metallschicht wird gemustert und geätzt, um lokale und globale Zusammenschaltungen (90 ) auszubilden. Eine (nicht gezeigte) zweite Passivierungsschicht kann dann abgeschieden und geätzt werden, um die Bond-Pads durch die zweite Passivierungsschicht hindurch bis zu der Metallschicht zu belichten. - Eine weitere mit der vorliegenden Erfindung übereinstimmende Ausführungsform ist eine Gruppierung (
40 ) selbstjustierender TFTs mit obenliegendem Gate. Wie in4 gezeigt, werden die TFTs (41 ) in Zeilen und Spalten angeordnet. Die Gruppierung (40 ) beinhaltet ferner eine Vielzahl von Pixeln (43 ), wobei jedes Pixel durch ein TFT (41 ) angesteuert wird. Die Gruppierung (40 ) beinhaltet außerdem Abtastzeilen (45 ) und Datenzeilen (47 ). Die Abtastzeilen (45 ) und Datenzeilen (47 ) liegen üblicherweise in der Gruppierung (40 ) in einer Matrixanordnung senkrecht zueinander. Die Abtastzeilen (45 ) sind mit den Gate-Elektroden einer Zeile (oder alternativ einer Spalte) der TFTs (41 ) gekoppelt, und die Signale in diesen Zeilen werden verwendet, um zu bewirken, dass ein TFT (41 ) leitend oder nicht leitend wird. Die Datenzeilen (47 ) sind mit den Drains einer Spalte (oder alternativ einer Zeile) der TFTs (41 ) gekoppelt. - Es ist für Fachleute ersichtlich, dass verschiedene Abänderungen und Abweichungen bei dem selbstjustierenden TFT mit obenliegendem Gate und bei dem Herstellungsprozess der vorliegenden Erfindung durchgeführt werden können, ohne von dem Rahmen der Erfindung abzuweichen. Deshalb ist beabsichtigt, dass die vorliegende Erfindung alle Abänderungen und Abweichungen dieser Erfindung umfasst, vorausgesetzt sie fallen in den Rahmen der beigefügten Ansprüche und ihrer Entsprechungen.
Claims (7)
- Verfahren zur Herstellung eines selbstjustierenden Polysilizium-Dünnschichttransistors mit obenliegendem Gate, das die folgendenden Schritte umfasst: Abscheiden eines Dummy-Gates (
20 ) auf einem optisch durchlässigen Substrat (10 ); Abscheiden einer Isolations-Oxidschicht (30 ) über dem Dummy-Gate (20 ) und dem Substrat (10 ); Abscheiden einer aktiven Siliziumschicht (40 ) über der Isolations-Oxidschicht (30 ); Abscheiden einer Maskenschicht (50 ) über der aktiven Siliziumschicht und Mustern der Maskenschicht durch Rückseitenbelichtung, wobei das Dummy-Gate als eine optische Maske arbeitet; Ionenimplantation von Dotiermaterial, um einen Source-Drain-Bereich auszubilden; Laserglühen, um gleichzeitig die aktive Schicht in das Polysilizium zu kristallisieren und den Source-Drain-Bereich zu aktivieren; Abscheiden einer Gate-Oxidschicht (65 ) über der Polysiliziumschicht; Abscheiden eines durchlässigen, leitfähigen Gates (70 ) über der Gate-Oxidschicht; und Abscheiden einer Fotolackschicht und Mustern der Fotolackschicht durch Rückseitenbelichtung, wobei das Dummy-Gate als eine optische Maske arbeitet. - Verfahren zur Herstellung eines selbstjustierenden Polysilizium-Dünnschichttransistors nach Anspruch 1, worin das Verfahren in einen CMOS-Prozess eingebunden ist, und worin der Schritt des Abscheidens einer Maskenschicht (
50 ) die folgenden Schritte umfasst: Abscheiden und Mustern einer ersten dielektrischen Maskenschicht, die Silizi umnitrid oder Siliziumoxid umfasst; Abscheiden und Mustern einer zweiten Maskenschicht; Ionenimplantation, um n-leitende Störstellenbereiche und p-leitende Störstellenbereiche auszubilden. - Verfahren nach Anspruch 1 oder Anspruch 2, worin das Dummy-Gate (
20 ) eine ausreichende Stärke aufweist, um ultraviolettes Licht zu blockieren. - Verfahren nach einem der Ansprüche 1 bis 3, worin die Isolationsschicht (
30 ) bis zu einer Stärke von 300–1000 nm abgeschieden wird und einen dielektrischen Werkstoff umfasst. - Verfahren nach einem der Ansprüche 1 bis 4, worin die aktive Siliziumschicht (
40 ) bis zu einer Stärke von ca. 50–100 nm abgeschieden wird. - Verfahren nach einem der vorangehenden Ansprüche, worin das Verfahren ferner einen Schritt der Hydrierung umfasst, der unmittelbar auf das Laserglühen folgt.
- Verfahren nach Anspruch 1, das ferner die folgenden Schritte umfasst: Ausgestalten der Fotolackschicht, um eine Fotolackmaske auszubilden, um das Gate zu umgrenzen; Abscheiden einer ersten Passivierungsschicht und Anfertigen von Kontaktöffnungen; Abscheiden einer Metallschicht auf dem Polysilizium, um den Source-Drain-Bereich zu kontaktieren, Mustern und Ätzen der Metallschicht, so dass sie das Gate nicht überragt; Beschichten der Metallschicht und des Polysiliziums mit einer zweiten Passivierungsschicht; und Ätzen und Ausbilden von Kontaktierflächen durch die Passivierungsschicht hindurch zu der Metallschicht.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/442,407 US6245602B1 (en) | 1999-11-18 | 1999-11-18 | Top gate self-aligned polysilicon TFT and a method for its production |
| US442407 | 1999-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE60029907D1 DE60029907D1 (de) | 2006-09-21 |
| DE60029907T2 true DE60029907T2 (de) | 2007-01-25 |
Family
ID=23756694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60029907T Expired - Lifetime DE60029907T2 (de) | 1999-11-18 | 2000-11-17 | Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6245602B1 (de) |
| EP (1) | EP1102313B1 (de) |
| JP (1) | JP2001203360A (de) |
| DE (1) | DE60029907T2 (de) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274913B1 (en) * | 1998-10-05 | 2001-08-14 | Intel Corporation | Shielded channel transistor structure with embedded source/drain junctions |
| US6599788B1 (en) * | 1999-08-18 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6653657B2 (en) * | 1999-12-10 | 2003-11-25 | Semoconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6566687B2 (en) * | 2001-01-18 | 2003-05-20 | International Business Machines Corporation | Metal induced self-aligned crystallization of Si layer for TFT |
| TW474023B (en) * | 2001-02-27 | 2002-01-21 | Hannstar Display Corp | Thin film transistor process of liquid crystal display |
| US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
| KR100558284B1 (ko) * | 2003-12-24 | 2006-03-10 | 한국전자통신연구원 | 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법 |
| US8461628B2 (en) * | 2005-03-18 | 2013-06-11 | Kovio, Inc. | MOS transistor with laser-patterned metal gate, and method for making the same |
| US7619248B1 (en) | 2005-03-18 | 2009-11-17 | Kovio, Inc. | MOS transistor with self-aligned source and drain, and method for making the same |
| TWI294689B (en) * | 2005-09-14 | 2008-03-11 | Ind Tech Res Inst | Method of tft manufacturing and a base-board substrate structure |
| CN100594592C (zh) * | 2005-11-02 | 2010-03-17 | 财团法人工业技术研究院 | 薄膜晶体管制造方法及基板结构 |
| KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US7691691B1 (en) | 2006-05-23 | 2010-04-06 | Kovio, Inc. | Semiconductor device and methods for making the same |
| US20080029046A1 (en) * | 2006-05-25 | 2008-02-07 | Welles Robert D | Hot water reclaimer |
| JP2008257086A (ja) | 2007-04-09 | 2008-10-23 | Sony Corp | 表示装置、表示装置の製造方法および電子機器 |
| US8110450B2 (en) * | 2007-12-19 | 2012-02-07 | Palo Alto Research Center Incorporated | Printed TFT and TFT array with self-aligned gate |
| KR20150010065A (ko) * | 2013-07-18 | 2015-01-28 | 삼성디스플레이 주식회사 | 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 |
| KR102258374B1 (ko) * | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
| RU2567117C1 (ru) * | 2014-05-22 | 2015-11-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ отжига полупроводниковых структур |
| CN106371253A (zh) * | 2016-08-26 | 2017-02-01 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及制造方法 |
| TWI813944B (zh) * | 2021-02-08 | 2023-09-01 | 友達光電股份有限公司 | 主動元件基板及主動元件基板的製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
| CN1034533C (zh) * | 1985-05-01 | 1997-04-09 | 得克萨斯仪器公司 | 超大规模集成电路静态随机存储器 |
| US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
| US4692994A (en) * | 1986-04-29 | 1987-09-15 | Hitachi, Ltd. | Process for manufacturing semiconductor devices containing microbridges |
| JP2734587B2 (ja) * | 1988-12-28 | 1998-03-30 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| JPH0645355A (ja) * | 1992-03-25 | 1994-02-18 | Nec Corp | 薄膜トランジスタの製造方法 |
| JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
| JPH05335576A (ja) * | 1992-06-01 | 1993-12-17 | Fuji Xerox Co Ltd | 半導体装置及びその製造方法 |
| JP3468848B2 (ja) * | 1994-06-09 | 2003-11-17 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法 |
| JPH0926602A (ja) * | 1995-07-12 | 1997-01-28 | Sony Corp | アクティブマトリクス表示装置 |
| JPH09153624A (ja) * | 1995-11-30 | 1997-06-10 | Sony Corp | 半導体装置 |
| US5733804A (en) * | 1995-12-22 | 1998-03-31 | Xerox Corporation | Fabricating fully self-aligned amorphous silicon device |
| JPH09232582A (ja) * | 1996-02-22 | 1997-09-05 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| JP3522441B2 (ja) * | 1996-03-12 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5602047A (en) * | 1996-06-13 | 1997-02-11 | Industrial Technology Research Institute | Process for polysilicon thin film transistors using backside irradiation and plasma doping |
-
1999
- 1999-11-18 US US09/442,407 patent/US6245602B1/en not_active Expired - Lifetime
-
2000
- 2000-11-17 EP EP00310235A patent/EP1102313B1/de not_active Expired - Lifetime
- 2000-11-17 DE DE60029907T patent/DE60029907T2/de not_active Expired - Lifetime
- 2000-11-20 JP JP2000352356A patent/JP2001203360A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6245602B1 (en) | 2001-06-12 |
| DE60029907D1 (de) | 2006-09-21 |
| EP1102313A2 (de) | 2001-05-23 |
| EP1102313B1 (de) | 2006-08-09 |
| EP1102313A3 (de) | 2002-09-25 |
| JP2001203360A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60029907T2 (de) | Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren | |
| DE69209126T2 (de) | Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor | |
| DE19605669B4 (de) | Aktivmatrix-Anzeigevorrichtung | |
| DE69510080T2 (de) | Zellendesign für hochauflösendes aktiv-matrix-lcd | |
| DE69309583T2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE69216311T2 (de) | Herstellung von einem Dünnschicht-Transistor | |
| DE19605670B4 (de) | Aktivmatrixanzeigegerät | |
| DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
| DE69522370T2 (de) | SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung | |
| DE69325951T2 (de) | Halbleitervorrichtung | |
| DE69434450T2 (de) | Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren | |
| DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
| DE68912482T2 (de) | Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. | |
| DE69534667T2 (de) | Farbanzeigevorrichtung | |
| DE69803713T2 (de) | Herstellungsmethode eines Dünnfilm-Transistors | |
| DE19500380C2 (de) | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE3348083C2 (de) | ||
| DE19712233C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE60037707T2 (de) | Herstellungsverfahren für dünnfilmtransistoren | |
| DE19727212C2 (de) | Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel | |
| DE102006026226B4 (de) | Arraysubstrat für ein Flüssigkristalldisplay sowie Herstellverfahren für dieses | |
| DE3884891T2 (de) | Aktive Matrixzelle und deren Herstellungsverfahren. | |
| DE69425642T2 (de) | Flüssigkristall-Anzeigevorrichtung | |
| DE102006060734B4 (de) | Flüssigkristalldisplay und Verfahren zu dessen Herstellung | |
| DE69700481T2 (de) | Herstellungsverfahren für elektronisches TFT-Bauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition |