DE4243910A1

DE4243910A1 - Aufgeteiltes Grenzabtasttesten zum Vermindern des durch Testen hervorgerufenen Schadens

Info

Publication number: DE4243910A1
Application number: DE4243910A
Authority: DE
Inventors: Kenneth P Parker
Original assignee: Hewlett Packard Co
Current assignee: Agilent Technologies Inc
Priority date: 1992-05-15
Filing date: 1992-12-23
Publication date: 1993-11-18
Anticipated expiration: 2012-12-24
Also published as: GB2266965A; DE4243910C2; GB2266965B; GB9302750D0; JPH0666886A; US5270642A

Description

Die vorliegende Erfindung betrifft das Gebiet des Grenzab tastverbindungstestens von Schaltungsplatinen. Insbesondere bezieht sich die Erfindung auf ein Verfahren zum Vermindern der Wahrscheinlichkeit der durch das Testen hervorgerufenen Beschädigung von Komponenten.

Das Testen komplexer digitaler Schaltungen auf dem Schal tungsplatinenniveau wird häufig mit einem automatischen Testausrüstungssystem durchgeführt. Das Testgerät HP3070 ist ein Beispiel eines derartigen automatischen Testausrüstungs systemes. Das Gerät HP3070 ist von der Firma Hewlett-Packard Company, Palo Alto, Kalifornien, USA erhältlich. Eine de taillierte Betriebsinformation für das Gerät HP3070 ist in dem Buch "HP3070 Board Test System User′s Documentation Set (1989)" enthalten, welches von der Firma Hewlett-Packard Company unter der HP-Teile-Nr. 44930A erhältlich ist.

Das Testen, welches auf einem Testausrüstungssystem durchge führt wird, umfaßt einen funktionalen Test und einen Test innerhalb der Schaltung. Der funktionale Test umfaßt typi scherweise die Erzeugung von Eingangssignalen für externe Eingänge einer Schaltungsplatine oder einer gedruckten Ver drahtungsplatine, welche zu testen sind, und das Überwachen der Ausgangssignale an den äußeren Ausgängen der gedruckten Verdrahtungsplatine. Diese Art des Testens wird für große Schaltungen ziemlich kompliziert und liefert lediglich be grenzte Diagnosemöglichkeiten.

Moderne Testverfahren unterstützen in zunehmendem Maße die sen traditionellen funktionalen Test mit einem Test von Kom ponenten innerhalb der Schaltung. Dieser Test von Komponen ten innerhalb der Schaltung ist ein Typ eines funktionalen Testes, bei dem das Verhalten einer jeden digitalen inte grierten Schaltung als eine funktionale Einheit geprüft oder getestet wird. Das bedeutet, daß jede Komponente (d. h. jede digitale integrierte Schaltung) auf der gedruckten Verdrah tungsplatine getestet wird, als ob sie elektrisch von der sie umgebenden Schaltung getrennt wäre. Um den Komponenten test innerhalb der Schaltung durchzuführen, muß das Testge rät (d. h. das automatische Testausrüstungssystem) Eingangs signale direkt an die Eingänge des zu testenden Gerätes anlegen und auf die Ausgänge des zu testenden Gerätes Zu griff nehmen, um die Ausgangsantwortsignale zu überwachen. Ein automatisches Testausrüstungssystem, wie beispielsweise das System HP3070, verwendet ein sog. "Nagelbett" (d. h. Son den, die direkt Kontakt mit den Eingangs/Ausgangs-Pins von den Kontaktstellen an der Oberfläche der gedruckten Schal tungsplatine nehmen), um auf den gewünschten Knoten der ge druckten Schaltungsplatine Zugriff zu nehmen. Unglücklicher weise wird der Knotenzugriff, der für den Test innerhalb der Schaltung erforderlich ist, häufig durch die zunehmende Schaltungskomplexität behindert (beispielsweise durch miniaturisierte Komponenten, Multi-Chip-Module, ASICs, usw.) sowie durch die zunehmende Verwendung von Technologien, wie beispielsweise der Oberflächenbefestigung oder der SOS (Si lizium-auf-Silizium)-Technologie.

Die Entwicklung des Grenzabtastens hat das Testen innerhalb der Schaltung durch Verbesserung des Knotenzugriffes er leichtert. Das Grenzabtasten ist eine standardisierte Test technik (vgl. IEEE Standard 1149.1-1990), die Geräte ein setzt, welche mit Schieberegistern versehen sind, die zwi schen jedem Geräte-Pin und der internen logischen Schaltung eines integrierten Schaltungschips angeordnet werden. Dies bildet ein Testgerät mit Zugriffsmöglichkeit zu jedem Ein gangssignal und Ausgangssignal auf dem Grenzabtastchip, und ermöglicht es, daß das Testgerät die Eingangs/Ausgangs-Pins unabhängig von der Kernlogik ansteuert und/oder die Kern logik unabhängig von den Eingangs/Ausgangs-Pins ansteuert.

Eine detaillierte Diskussion bezüglich des Grenzabtastens findet sich in folgenden Schriften: IEEE Std1149.1-1990, "IEEE Standard Test Access Port and Boundary-Scan Architecture", "IEEE Standard Boards and HP Boundary Scan Tutorial and BSDL Reference Guide", Hewlett-Packard Company, HP Teile-Nr. E1017-90001, wobei der Offenbarungsgehalt die ser Schriften durch diesen Querverweis mit in den vorliegen den Offenbarungsgehalt aufgenommen wird.

Sehr relevant für die vorliegende Erfindung ist die Verwen dung des Grenzabtastens bei dem Verbindungsprüfen. Bei dem Produktionstesten von Schaltungsplatinen werden Gerätever bindungen (z. B. die Leiterbahnen der gedruckten Schaltung) vor dem Befestigen der Komponenten auf der gedruckten Schal tung geprüft. Dementsprechend werden die Komponenten vor ihrem Befestigen auf der gedruckten Schaltungsplatine ge testet. Wenn einmal die Komponenten befestigt worden sind, ist es gewünscht, erneut die Verbindungen zu testen. Dieser Test wird als Grenzabtastverbindungstest bezeichnet.

Der Grenzabtastverbindungstest soll Probleme lokalisieren, die durch den Einbau der integrierten Schaltungschips auf die gedruckte Verdrahtungsplatine entstanden sind. Die hauptsächlichen Fehler sind fehlende Verbindungen, Kurz schlüsse, fehlende oder falsche Komponenten und fehlorien tierte (beispielsweise um 180° gedrehte) Komponenten. Feh lende Verbindungen ergeben sich regelmäßig aufgrund gebro chener Pins oder Stifte sowie aufgrund von kalten Lötver bindungen. Kurzschlüsse können durch überschüssiges Löt mittel verursacht sein, welches den Spalt zwischen benach barten Pins einer integrierten Schaltung überbrückt.

Ein Verbindungstest umfaßt das Testen eines jeden leitfähi gen "Netzes" oder "Knotens" auf der gedruckten Verdrahtungs platine, um sicherzustellen, daß das Netz die richtigen Ge räte verbindet (beispielsweise die Eingangs- und/oder Aus gangs-Puffer von einem integrierten Schaltungschip oder mehreren integrierten Schaltungschips). Ein "Netz" oder "Knoten" sei als Äquipotentialfläche definiert, welche durch einen physikalischen Leiter gebildet ist.

Verbindungsfehler umfassen Einzelnetzfehler und Vielfach netzfehler. Einzelnetzfehler betreffen lediglich ein Netz, bei dem dieses Netz auf hohem oder auf niedrigem Potential festhängt, oder eine unterbrochene Verbindung. Vielfachnetz fehler werden durch Kurzschlüsse verursacht, die zwei oder mehr Netze miteinander verbinden. Einzelnetzfehler sind ein fach zu erfassen und zu lokalisieren. Jedoch können Viel fachnetzfehler bezüglich der Diagnose schwierig sein. Bei spielsweise können zwei kurzgeschlossene Netze ein sog. "Alias"-Verhalten zeigen, d. h. sich identisch bezüglich eines dritten fehlerfreien Netzes in der Weise verhalten, daß es nicht möglich ist, zu ermitteln, ob das dritte, feh lerfreie Netz ebenfalls in dem Kurzschluß involviert ist. In ähnlicher Weise ist es im Falle von zwei kurzgeschlossenen Schaltungen, von denen jede zwei oder mehr Netze betrifft, möglich, daß diese ein identisches Verhalten in der Weise haben, daß es unklar ist, ob ein großer Kurzschluß oder zwei unabhängige Kurzschlüsse vorliegen. Dieses Phänomen ist als Zusammenschmelzen bzw. als confounding bekannt.

Das tatsächliche Ergebnis eines Vielfachnetzfehlers hängt von der Art der betroffenen Netze ab. Die drei Typen der Netze umfassen folgende: einfache Netze, verdrahtete Netze und Netze mit drei Zuständen. Einfache Netze werden durch einen einzigen Puffer/Treiber betrieben. Ein verdrahtetes Netz ist ein Netz, das von mehr als einem Puffer/Treiber be trieben wird. Ein verdrahtetes Netz kann entweder ein ver drahtetes UND-Netz oder ein verdrahtetes ODER-Netz sein. Ein verdrahtetes UND-Netz ist ein Netz mit Treibern, die einen dominanten niedrigen Zustand haben. Das bedeutet, daß bei Kurzschluß von zwei Treibern miteinander ein niedriges Signal derart dominieren wird, daß sich ein logisches UND Signal derart dominieren wird, daß sich ein logisches UND der Signale ergibt. Ein verdrahtetes ODER-Netz ist ein Netz mit Treibern, die einen dominanten hohen Zustand haben. Das bedeutet, daß im Falle eines Kurzschlusses von zwei Treibern ein hohes Signal derart dominieren wird, daß sich ein logi sches ODER dieser Signale ergibt. Ein Netz mit drei Zustän den ist ein solches, welches von mehr als einem Puffer/Trei ber mit drei Zuständen betrieben wird.

Das Ergebnis von Vielfach-Netzwerkfehlern kann determinis tisch (vorhersehbar) oder nicht deterministisch (nicht vor hersehbar) sein. Deterministische Fehler umfassen Kurz schlüsse des ODER-Types (d. h. Kurzschlüsse zwischen verdrah teten ODER-Netzen), Kurzschlüsse des UND-Types (d. h. Kurz schlüsse zwischen verdrahteten UND-Netzen) sowie Kurzschlüs se eines starken Treibers (d. h. ein Kurzschluß zwischen Netzen, bei denen ein dominanter Treiber den Zustand der Netze unabhängig von anderen Treibern steuert). Bezüglich einer detaillierteren Analyse dieser Fehlerursachen wird verwiesen auf N. Jarwala und C.W. Yau, "A New Framework for Analyzing Test Generation and Diagnosis Algorithms for Wiring Interconnects," Proceedings of International Test Conference 1989, Seiten 63 bis 70 (IEEE Bestell-Nr. CH2742- 5/0000/0063), wobei der Inhalt dieser Schrift durch Bezug nahme zum Offenbarungsgehalt der vorliegenden Anmeldung ge macht wird.

Die Diagnose dieser unterschiedlichen Typen von Verbindungs fehlern kann sich als schwierig erweisen. Ein einziger Test vektor kann einen Fehler detektieren. Jedoch liefert dieser sehr wenig Diagnose-Informationen. Um einen fehlerhaften Zu stand zu diagnostizieren, wird eine Mehrzahl von Testvekto ren benötigt. Diese Mehrzahl von Testvektoren wird als "Testmuster" bezeichnet. Das gesamte Testmuster muß über tragen bzw. gesendet werden, wobei die sich ergebenden Daten erfaßt werden müssen, bevor sie für die Fehlerdiagnose ana lysiert werden können. Der gesamte Grenzabtasttest muß aus geführt werden, um Daten zu liefern, die für die Fehler diagnose analysiert werden können.

Es ist wünschenswert, ein Testmuster zu schaffen, das eine möglichst vollständige Diagnose mittels eines Grenzabtast verbindungstestes liefert. Zusätzlich ist es wünschenswert, das Testmuster so kurz wie möglich aufrechtzuerhalten, da jeder Testvektor seriell in ein (und aus einem) Schiebere gister mit je einem Bit pro Testzyklus geschoben werden muß. Unglücklicherweise stehen diese Zielsetzungen in direktem Konflikt miteinander, so daß die Kürze häufig der Diagnose fähigkeit geopfert wird, und umgekehrt.

Ein Testmuster, bei dem die Kürze die hauptsächliche Ziel setzung ist, wird häufig als kurzes Testmuster bezeichnet. Kurze Testmuster liefern tendentiell begrenzte Diagnosen. Ein "Zähl"-Testmuster ist ein Beispiel eines kurzen Test musters.

Ein Testmuster, dessen hauptsächliche Zielsetzung in der Diagnosefähigkeit liegt, wird ein Testmuster von hohem Diagnosegrad genannt. Testmuster von hohen Diagnosegraden sind typischerweise lang. Ein Testmuster der "gehenden Einsen" ist ein Beispiel eines kurzen Testmusters. Für eine hochgenaue Analyse der Testmuster-Algorithmen sei verwiesen auf die US-Patentanmeldung SN 07/757/162 mit dem Titel "An Improved Boundary-Scan Interconnect Test Method", welche am 10. September 1991 eingereicht wurde, sowie auf die US-Pa tentanmeldung SN 07/794, 767 mit dem Titel "Enhanced Boundary-Scan Interconnect Test Diagnosis Through Utiliza tion of Board Topology Data", welche am 19. November 1991 eingereicht wurde. Der Inhalt beider Anmeldungen wird durch Bezugnahme zum Offenbarungsgehalt der vorliegenden Anmeldung gemacht.

Unabhängig von den Testmustern, die für den Grenzabtasttest verwendet werden, muß Leistung zu der Schaltung zugeführt werden, um den Verbindungstest durchzuführen. Während diese Leistung anliegt, kann ein auf der gedruckten Schaltungs platine vorliegender Fehler eine Belastung für eine Kompo nente oder mehrere Komponenten auf der gedruckten Schal tungsplatine verursachen. Diese Belastung kann zur Beschä digung oder Zerstörung der Komponenten führen. Beispiels weise kann ein Kurzschluß zwischen zwei Pins einer inte grierten Schaltung einen Strompfad mit niedriger Impedanz innerhalb des integrierten Schaltkreis-Chips zwischen der positiven logischen Versorgungsspannung (Vcc) und Masse ver ursachen. Dieser Fehlertyp kann einen zu starken Stromfluß verursachen, der Bonddrähte, Leiter der gedruckten Schal tungsplatine, Transistoren usw. auf dem integrierten Schalt kreis-Chip zerstören kann.

Der Fehlertyp, der mit höchster Wahrscheinlichkeit eine Komponentenbeschädigung verursacht, ist ein Kurzschluß. Eine fehlende Verbindung bzw. unterbrochene Verbindung kann kaum die Gefahr eines Schadens mit sich bringen. Eine Beschädi gung tritt normalerweise aufgrund von zu starkem Stromfluß durch einen Leiter oder ein anderes elektrisches Gerät (wie beispielsweise einen Transistor) auf, wobei dieser Stromfluß einen unzulässigen Wärmeaufbau aufgrund der zu starken Ver lustleistung bewirkt (d. h. I²R-Verluste). Die Menge der auf gebauten Wärme ist eine Funktion der Länge der Zeit, über die die Energie zu dem Gerät geliefert wird. Das bedeutet, daß mit zunehmender Zeitdauer der Leistungszufuhr zu dem fehlerhaften Schaltungsteil das Risiko der Beschädigung an steigt. Um die Wahrscheinlichkeit einer Beschädigung zu re duzieren, ist es daher wünschenswert, eine gedruckte Schal tungsplatine so kurz als möglich bzw. so schnell als möglich zu testen, so daß die verstrichene Zeitdauer zwischen dem Hochschalten und dem Herabschalten der Leistung klein genug ist, um eine Komponentenbeschädigung zu verhindern. Wie je doch oben diskutiert worden ist, steht die Länge eines Tests in einer direkten Beziehung zu der Diagnosefähigkeit, so daß ein bestimmter Pegel von Diagnose aufrechterhalten werden muß.

Daher sind standardmäßige Grenzabtasttestmethoden tenden tiell relativ lang, so daß eine Komponentenbeschädigung weit vor Beendigung des Tests auftreten kann. Ferner sind die standardmäßigen Tests nicht dazu in der Lage, einen Fehler anzuzeigen, bis die Diagnose abgeschlossen worden ist. Das bedeutet, daß es möglich ist, den Test während seiner Aus führung anzuhalten, falls ein Kurzschlußzustand vorliegt, da der Kurzschluß nicht identifiziert und lokalisiert werden kann, bevor der Gesamttest beendet ist.

Die Erfindung schafft ein aufgeteiltes Grenzabtastverbin dungstestverfahren zum Testen von bestückten Schaltungspla tinen. Das Verfahren reduziert die durch Testen bewirkte Beschädigung elektronischer Komponenten. Dies wird durch ein Verfahren erreicht, welches sich auf die genaue Lokalisie rung von Kurzschlüssen richtet.

Wenn erstmalig die Leistung für eine gedruckte Schaltungs platine hochgefahren wird, ist das Risiko der Beschädigung der Komponenten aufgrund eines Kurzschlußfehlers hoch. Je länger die gedruckte Schaltungsplatine mit Leistung versorgt wird, desto höher wird das Risiko der Komponentenbeschädi gung (falls ein Kurzschluß vorliegt). Daher ist es wün schenswert, einen Test bezüglich Kurzschlußbedingungen zu erst und schnell durchzuführen, um auf diese Weise Fehler mit hohem Risiko zu eliminieren. Andere Fehler (wie bei spielsweise Unterbrechungsfehler) können unter niedrigerem Zeitdruck durch Testen erfaßt werden. Das Verfahren gemäß der Erfindung erreicht dies durch einen Grenzabtasttest, der in vier Untertestläufe unterteilt wird.

Ein "Leistungs-Kurzschluß-Grenzabtast-Untertest" sucht nach Kurzschlußfehlern zwischen konventionellen Netzen und Grenz abtastnetzen. Ein "Grenzabtast-Verbindungskurzschluß-Unter test" sucht nach Kurzschlüssen zwischen Grenzabtastnetzen. Der "Grenzabtast-Verbindungskurzschluß-Untertest" ist opti miert, indem ein einziger Treiber auf jedem Netz getestet wird. Alle anderen Treiber werden während eines "Grenzab tast-Busdraht-Untertestes" geprüft. Ein "Grenzabtast-Innen schaltungs-Untertest" prüft die Verbindungsfähigkeit von Teil-Grenzabtast-Netzen (d. h. von Netzen, die einen Treiber oder einen Empfänger, jedoch nicht beide dieser Geräte haben).

Durch Aufteilen des Grenzabtastverbindungstestes in diese Untertestverfahren wird das Schädigungspotential, welches durch das Testen hervorgerufen wird, erheblich vermindert. Der "Leistungskurzschluß-Grenzabtast-Untertest" und der "Grenzabtast-Verbindungskurzschluß-Untertest" werden zuerst ausgeführt, da jeder dieser Testläufe für die Lokalisierung von Kurzschlußfehlern optimiert ist. Jede dieser Testläufe kann in einem Bruchteil derjenigen Zeit durchgeführt werden, die benötigt wird, um einen standardmäßigen Grenzabtastver bindungstest durchzuführen.

Bevorzugte Ausführungsbeispiele der Erfindung werden nach folgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Diagramm der Struktur eines typischen Grenzüberschreitend;

Fig. 2 ein schematisches Diagramm einer Musterschaltung, die verwendet wird, um das Grenzabtasttesten zu verdeutlichen;

Fig. 3 ein Flußdiagramm der Schritte, die bei der Durch führung des Grenzabtasttestens durchlaufen werden;

Fig. 4 ein Flußdiagramm eines vollständigen Testes für eine bestückte gedruckte Schaltungsplatine; und

Fig. 5 ein Flußdiagramm des aufgeteilten Grenzabtastver bindungstestes der Erfindung.

Die vorliegende Erfindung liefert ein Verfahren zum Durch führen des Grenzabtastverbindungstestes, bei dem das Kompo nentenschädigungspotential, welches durch das Testen her vorgerufen wird, erheblich vermindert wird. Die Erfindung wird nunmehr unter Bezugnahme auf die Figuren näher erläu tert, in welchem gleiche Bezugszeichen gleiche Elemente be zeichnen.

Ein Grenzabtast-IC-Chip 100 ist in Fig. 1 gezeigt. Ein Grenzregister 102 wird von einer Mehrzahl von Grenzregister zellen 104 gebildet. Jede Zelle 104 liegt zwischen einem Eingangs/Ausgangs-Anschluß 106 (a)-(b) der internen Logik 108 des Chips 100. Wie dies konventionellerweise der Fall ist, sind die Eingangsklemmen 106 (a) auf der linken Seite des Chips 100 gezeigt, während die Ausgangsklemmen 106 (b) auf der rechten Seite des Chips 100 dargestellt sind. Einige dieser Eingangs/Ausgangs-Klemmen können bidirektional sein. Bidirektionale Pins können entweder als Eingang oder als Ausgang für die Dauer des Tests festgelegt sein.

Ein Abtastweg oder eine Abtastkette 110 wird durch das Grenzregister 102 gebildet. Ein Identifikationscoderegister 112, ein Bypaßregister 114 und ein Befehlsregister 116 sind gleichfalls innerhalb des Chips 100 vorgesehen. Das Identi fikationscoderegister 112 liefert Identifikationsdaten für den Chip 100. Das Bypaßregister 114 ist ein Ein-Bit-Regi ster, welches ein Bypaß-artiges Umgehen des Grenzregisters 102 erlaubt. Das Befehlsregister 116 decodiert Befehlsbits, die verwendet, um die Testbetriebsart auszuwählen und steuert gleichfalls die Betriebsart des Chips während des Tests.

Eine Testzugriffstorsteuerung 118 ist eine Zustandsmaschine, die das Grenzregister 102 steuert. Fünf Eingangs/Ausgangs- Anschlüsse sind dem Chip 100 hinzugefügt, um eine Anpassung für das Grenzabtasten vorzunehmen. Diese fünf Anschlüsse bilden das Testzugriffstor. Ein Testdateneingangsanschluß liefert serielle Testdaten und Befehlsbits für den Abtast pfad 110. Ein Testdatenausgangsanschluß liefert einen se riellen Ausgang für den Abtastpfad 110. Ein Testtaktanschluß liefert einen unabhängigen Testtakt zu dem Chip 110. Ein Testbetriebsartauswahlanschluß liefert die logischen Pegel, die benötigt werden, um den Zustand der Testzugriffstor steuerung 118 zu ändern. Ein Testrücksetzanschluß wird ver wendet, um den Chip 100 rückzusetzen. Der Testrücksetzan schluß, der gestrichelt gezeigt ist, ist optional.

Eine Abtastschaltung 200 wird getestet, wie dies in Fig. 2 gezeigt ist. Die Schaltung 200 umfaßt sechs miteinander ver bundene integrierte Schaltungen U1 bis U6. Die Grenzregi sterzellen 106 sind in jeder integrierten Schaltung gezeigt. Entsprechend der Konvention sind die Eingangszellen links seitig einer jeden integrierten Schaltung dargestellt, während die Ausgangszellen auf der rechten Seite einer jeden integrierten Schaltung gezeigt sind. Jeder Stift einer jeden integrierten Schaltung ist der Reihe nach von der unteren linken Ecke ausgehend numeriert, wobei mit dieser Nummer zu sammen mit dem Bezugszeichen der integrierten Schaltung Be zug genommen wird. Beispielsweise bezieht sich das Bezugs zeichen U1-3 auf den Pin 3 der integrierten Schaltung U1.

Ein Abtastweg 110 verbindet die Registerzellen 104 der inte grierten Schaltungen U1 bis U6. Die Zellen 104 in dem Ab tastweg 110 bilden ein Grenzregister (102 in Fig. 1). Ein Netz n₁ verbindet U1-4 mit U4-3. Ein Netz n₂ verbindet U1-5 mit U4-2 und U5-4. Ein Netz n₃ verbindet U1-6 und U2-5 mit U5-2. Ein Netz n₄ verbindet U2-4 mit U4-1 und U5-3. Ein Netz n₅ verbindet U2-6 mit U5-1. Ein Netz n₆ verbindet U3-4 mit U6-3. Ein Netz n₇ verbindet U3-5 mit U6-1. Ein Netz n₈ ver bindet U3-6 mit U6-2.

Das Verfahren des Grenzabtastverbindungstestens der Schal tung 200 wird in Fig. 3 gezeigt. Bei einem Schritt 302 wird ein Testvektor (d. h. Testdaten) seriell in das Grenzregister 102 geschoben. Bei dem Schritt 304 wird der Testvektor von geeigneten Ausgangspuffern (Treibern) über die entsprechen den Netze zu den empfangenden Eingangspuffern gesendet. Die Sendedaten werden dann in die Empfangsregisterzellen bei dem Schritt 306 aufgenommen. Die aufgenommenen Testdaten werden aus dem Grenzregister 102 bei dem Schritt 308 herausgescho ben. Letztlich werden die aufgenommenen Testdaten mit den gesendeten Testdaten bei dem Schritt 310 verglichen. Unter schiede der aufgenommenen Daten und der gesendeten Daten zeigen einen Fehler an. Da die aufgenommenen Testdaten In formationen bezüglich des Zustandes des Netzes enthalten, über das sie gesendet worden sind, werden diese auch als "Netzartig" in der vorliegenden Beschreibung bezeichnet.

Ein vollständiges Testverfahren 400 für eine vollständig zusammengesetzte gedruckte Schaltungsplatine ist in Fig. 4 gezeigt. In einem ersten Schritt 402 wird ein leistungsloser Kurzschlußtest durchgeführt. Mit "leistungslos" wird ge meint, daß keine Leistung an die Komponenten auf der ge druckten Schaltungsplatine angelegt wird. Jedes Netz, auf das mittels einer Testsonde der automatischen Testausrüstung zugegriffen werden kann, wird überprüft, um zu gewährlei sten, daß es elektrisch von benachbarten Netzen isoliert bleibt. Es ist ein Ziel dieses Schrittes, Kurzschlüsse mit tels eines Testes zu erfassen, die zwischen jeglichen Netzen vorliegen, auf die das Testgerät Zugriff hat. Da während der Ausführung dieses Testes keine Leistung an die gedruckte Schaltungsplatine angelegt wird, ist das Potential zum Be schädigen der Komponenten weitgehend reduziert. Daher ist es wünschenswert, so viele Netze wie möglich auf diese Art zu testen.

Falls bei dem Schritt 403 ein Kurzschluß während des lei stungslosen Kurzschlußtestes vom Schritt 402 erfaßt wird, wird das Testen bei dem Schritt 405 angehalten, bis eine Reparatur ausgeführt werden kann. Dies verhindert, daß der Kurzschluß später einen Schaden verursacht, wenn die ge druckte Schaltung mit Leistung versorgt wird (d. h. wenn Leistung angelegt wird). Der Kurzschlußfehler wird bei dem Schritt 407 diagnostiziert, woraufhin bei dem Schritt 409 eine Reparatur ausgeführt wird. Daraufhin wird bei dem Schritt 402 das Testen wieder aufgenommen.

Bei dem Schritt 404 wird ein leistungsloser analoger Test durchgeführt. Dieser Schritt testet sämtliche analoge Kompo nenten, auf die mittels einer Sonde der automatischen Test ausrüstung zugegriffen werden kann, um ihr gutes Funktionie ren zu gewährleisten.

Bei einem Schritt 406 wird Leistung an die gedruckte Schal tungsplatine angelegt und die Stabilisierung der Leistung ermöglicht (d. h. die Einstellung abgewartet). Der Schritt 408 wird dann ohne Verzögerung durchgeführt. Bei dem Schritt 408 wird der standardmäßige Grenzabtastverbindungstest durchgeführt. Falls bei dem Schritt 410 irgendwelche Kurz schlüsse während des Grenzabtastverbindungstestes von Schritt 408 erfaßt werden, wird das Testen bei dem Schritt 405 angehalten, bis die Reparatur ausgeführt werden kann. Der Kurzschlußfehler wird bei einem Schritt 407 diagnosti ziert, wobei die Reparatur bei einem Schritt 409 ausgeführt wird. Daraufhin wird das Testen bei einem Schritt 402 erneut wieder aufgenommen.

Falls keine Kurzschlüsse bei dem Schritt 408 gefunden worden sind, wird, wenn dies benötigt wird, oder falls dies er forderlich ist, spezielle Grenzabtasttestläufe bei einem Schritt 412 durchgeführt. Mit dem Begriff "spezieller Grenz abtasttest" sei jeglicher Test bezeichnet, der eigens für die spezielle Schaltungsplatine entworfen worden ist und der die Grenzabtasttest-Hardware und -Methode benutzt. Bei spielsweise können bestimmte integrierte Schaltungschips auf der gedruckten Schaltungsplatine eingebaute Selbsttestmerk male haben, die es erfordern, daß über einen Abtastweg Bits in den Chip hereingeschoben werden oder aus diesem herausge schoben werden. Derartige Selbsttests können sehr detail lierte Diagnosen mit einem Minimum von Eingängen von dem Abtastweg liefern.

Bei dem Schritt 414 wird die gedruckte Schaltungsplatine durch zyklisches Ausschalten der Leistung und nachfolgendes Einschalten der Leistung rückgesetzt. Die gedruckte Schal tungsplatine ist dann für das übliche digitale Testen be reit, welches bei dem Schritt 416 durchgeführt wird. Bei spielsweise kann ein Funktionstest des Flanken-Verbinder Types durchgeführt werden.

Nach Beendigung des konventionellen digitalen Testens bei dem Schritt 416 kann jeglicher spezieller Test, falls dies gewünscht ist, bei einem Schritt 418 durchgeführt werden. Das Testen wird dann bei dem Schritt 420 abgeschlossen. Bei dem Schritt 408 wird ein Großteil der Verbindungstestfehler erfassungen und Diagnosen durchgeführt. Daher ist der Schritt 408 tendentiell ein langer Test in der Weise, daß innerhalb dieses Testes der Großteil der durch Testen ver ursachten Komponentenbeschädigung auftreten kann.

Erfindungsgemäß wird bei dem Schritt 408 ein "aufgeteiltes" Grenzabtastverbindungstestverfahren angewendet. Mit dem Wort "aufgeteilt" wird bezeichnet, daß der Grenzabtastverbin dungstest in eine Mehrzahl von diskrete Unterschritte auf geteilt wird, dessen Dauer jeweils erheblich kürzer ist als diejenige des standardmäßigen Grenzabtastverbindungstestes (wie oben diskutiert wurde). Der aufgeteilte Grenzabtast verbindungstest liefert ein erheblich vermindertes Komponen tenbeschädigungspotential trotz hoher Diagnosefähigkeit.

Das Unterteilen vermindert den durch Testen verursachten Komponentenschaden in zweierlei Hinsicht. Da einerseits sämtliche gefährlichen Kurzschlußbedingungen beseitigt wor den sind, wird keine Testzeit vergeudet, wenn weitere gül tige Fehler (z. B. Unterbrechungen bzw. Leerlaufstellen) diagnostiziert werden. Zweitens wird das Diagnostizieren der Testdaten von jedem Untertest in einem erheblichen Umfang derart vereinfacht, daß die Fehler einfacher zu lokalisieren sind. Das bedeutet, daß einfachere Testmuster verwendet werden können.

Der unterteilte Grenzabtastverbindungstest gemäß der Er findung umfaßt die folgenden Untertestläufe:

1. den "Leistungs-Kurzschluß-Grenzabtast-Untertest",
2. den "Grenzabtast-Verbindungskurzschluß-Untertest",
3. den "Grenzabtast-Busdraht-Untertest", und
4. den "Grenzabtast-Schaltungsinnenbereich-Untertest".

Die Testläufe (1) und (2) betreffen das Erfassen und Diagnostizieren von Kurzschlußfehlern. Die Testläufe (3) und (4) betreffen das Ermitteln von Unterbrechungen bzw. Leer laufstellen.

1. "Leistungs-Kurzschluß-Grenzabtast-Untertest"

Der "Leistungs-Kurzschluß-Grenzabtast-Untertest" (der nachfolgend zur Erleichterung der nun folgenden Dis kussion als "Leistungs-Kurzschluß-Untertest" bezeichnet wird) dient zum Lokalisieren von Kurzschlüssen, die in nerhalb einer "gemischten Schaltung" auftreten können. Eine "gemischte Schaltung" ist eine Schaltung, die so wohl konventionelle Schaltungselemente als auch Grenz abtastelemente umfaßt. Das Vorliegen von konventionellen Schaltungselementen (d. h. von Nicht-Grenzabtast-Schal tungen) führt zu einem "konventionellen Netz". Ein "kon ventionelles Netz" ist ein Netz, auf das lediglich mit tels einer Testsonde einer automatischen Testausrüstung zugegriffen werden kann und auf das nicht mittels einer Grenzabtastung zugegriffen werden kann. Ein Netz, auf das mittels einer Grenzabtastung zugegriffen werden kann, sei "Grenzabtast-Netz" genannt.

Das Testen einer gemischten Schaltung stellt ein zu sätzliches Problem für den Programmierer des Testgerätes dar, da das Anwesendsein von Nicht-Grenzabtastelementen standardmäßigen Grenzabtasttestläufen entgegenstehen kann (welche nachfolgend als "Standardtestläufe" zum Erleichtern der folgenden Diskussion bezeichnet werden). Das bedeutet, daß ein Kurzschluß zwischen einem konven tionellen Netz und einem Grenzabtastnetz häufig dazu führt, daß das Grenzabtastnetz einen falschen logischen Wert hat. Jedoch müssen die Ergebnisse des Fehlers nicht wiederholbar sein, da das übliche Netz mit Leistung ver sorgt wird, so daß dessen Zustand nicht vorhersagbar ist. Ferner kann das Grenzabtastnetz dazu in der Lage sein, das konventionelle Netz überzutreiben (d. h. in einen ähnlichen logischen Zustand zu zwängen, wobei dies insbesondere dann der Fall ist, wenn das konventionelle Netz ein Netz von hoher Impedanz ist. Falls dies der Fall ist, wird der Kurzschluß nicht mittels des Stan dardtests erfaßt.

Der "Leistungs-Kurzschluß-Untertest" ist speziell ent worfen, um Kurzschlüsse zwischen Grenzabtastnetzen und konventionellen Netzen auf einer gedruckten Schaltungs platine zu lokalisieren. Eine Testsonde der automati schen Testausrüstung wird verwendet, um den Wert des konventionellen Netzes festzulegen, wenn der Untertest durchgeführt wird, so daß das Grenzabtastnetz den Ein fluß des Wertes, der auf das konventionelle Netz durch die Testsonde aufgezwängt wird, erfahren wird, falls die Netze miteinander in einem Kurzschlußzustand stehen. Das konventionelle Netz wird in einem sog. "harten" Zustand betrieben. Mit "hart" wird gemeint, daß die Testsonde eine ausreichende Fähigkeit als Stromquelle oder Strom senke hat, so daß ein kurzgeschlossener Grenzabtastkno ten nicht dazu fähig wäre, den logischen Wert des kon ventionellen Netzes überzutreiben.

Eine detailliertere Diskussion des Grenzabtasttestens von gemischten Schaltungen findet sich in der Fachver öffentlichung G. Robinson und J. Deshayes, "Interconnect Testing of Boards with Partial Boundary Scan", 1990 International Test Conference, Paper 27.3, Seiten 572 bis 581, IEEE Bestell-Nr. CH2910-6/0000/0472$01.00, 1990, sowie in der US-Patentanmeldung Nr. 07/817,014 mit dem Titel "Powered Testing of Mixed Conventional/Boun dary-Scan Logic, welche am 3. Januar 1992 eingereicht worden ist, wobei beide Schriften durch Querverweis zum Inhalt der vorliegenden Anmeldung gemacht werden.

Zusammenfassend ist es ein Ziel des "Leistungs-Kurz schluß-Untertestes", schnell Kurzschlußfehler zwischen Grenzabtastnetzen und konventionellen Netzen zu finden. Ferner ist es hilfreich, Kurzschlüsse mit einem kon ventionellen Netz zu erfassen, welches normalerweise nicht hart genug betrieben wird, um sich mit einem Grenzabtastnetz zu stören. Es sei jedoch angemerkt, daß der "Leistungs-Kurzschluß-Untertest" tendentiell derart lang ist, daß es wünschenswert ist, diesen Untertest unter bestimmten Umständen fortzulassen, wenn beispiels weise dieser Untertest als zu riskant für besonders kri tische Komponenten angesehen wird. Falls jedoch dieser Untertest fortgelassen wird, sind Kurzschlußfehler zwi schen diesen beiden Arten von Netzen schwierig zu erfas sen.

Der "Leistungs-Kurzschluß-Grenzabtast-Untertest" umfaßt folgende Schritte: Zunächst wird ein konventionelles Netz für den Test ausgesucht. Es kann auf der Grundlage seiner radialen Nähe zu einem Grenzabtastnetz oder auf der Grundlage anderer Kriterien ausgesucht werden, die es wahrscheinlich erscheinen lassen, daß es einen Ort für das Auftreten eines Kurzschlusses darstellt. Das ausgewählte konventionelle Netz wird dann mit einer Testsonde kontaktiert und auf einen vorbestimmten Logik wert getrieben. Daraufhin schreitet der Untertest voran, wie dies im wesentlichen in Fig. 3 dargestellt ist. Das bedeutet, daß ein Testvektor in die Schaltung über einen Abtastweg eingelesen wird, von den Ausgangstreibern aus gesendet und von einer Mehrzahl von Empfangsregister zellen empfangen wird und letztlich aus den Empfangs registerzellen über den Abtastweg ausgelesen wird. Dieses Verfahren wird für eine Mehrzahl von Testvektoren wiederholt, die zusammen das spezielle verwendete Test muster bilden. Nachdem das gesamte Testmuster an die gedruckte Schaltungsplatine angelegt worden ist, wird die Leistung für die gedruckte Schaltungsplatine ausge schaltet und die erfaßten Testvektoren analysiert, um jegliche Kurzschlußfehler zu diagnostizieren, die zwi schen dem ausgewählten konventionellen Netz und irgend einem der Grenzabtastnetze auftreten.

2. "Grenzabtast-Verbindungs-Kurzschluß-Untertest"

Der "Grenzabtast-Verbindungs-Kurzschluß-Untertest" (der nachfolgend aus Gründen der Einfachheit der Diskussion als "Verbindungs-Kurzschluß-Untertest" bezeichnet wird) dient zum Lokalisieren von Kurzschlüssen zwischen den Grenzabtastnetzen. Dieser Untertest ist ähnlich dem standardmäßigen Test. Jedoch ist dieser Untertest modi fiziert, um ihn für die wirksame Lokalisierung der Kurz schlüsse zu optimieren (im Gegensatz zur Lokalisierung von Unterbrechungen und Kurzschlüssen, wie dies bei dem standardmäßigen Test der Fall ist).

Das Optimieren beinhaltet das Beseitigen von Busdraht- Testen aus dem Untertest. In einem Netz, an dem mehr als ein Treiber angeschlossen ist, bezieht sich der Begriff "Busdraht" auf denjenigen Abschnitt des leitfähigen Netzes, der die Treiber miteinander verbindet. Bei spielsweise sei unter Bezugnahme auf die oben diskutier te Fig. 2 angemerkt, daß das Netz n₃ durch zwei Treiber (U1-6 und U2-5) betrieben wird. Der Leiter, der die Treiber U1-6 und U2-5 verbindet, ist ein Busdraht.

Das Busdraht-Testen ist innerhalb des standardmäßigen Tests enthalten. Daher ist der "Verbindungs-Kurzschluß- Untertest" ein Untertest des standardmäßigen Tests. Er findungsgemäß ist es jedoch entdeckt worden, daß das Busdraht-Testen zu diesem Zeitpunkt unnötig ist und lediglich das Testen kompliziert und in die Länge zieht.

Um mittels des "Verbindungs-Kurzschluß-Untertests" in wirksamer Weise die Kurzschlüsse zu lokalisieren, ist es nicht nötig, daß jeder Treiber ein zu testendes Netz treibt. Es kann nämlich im Gegensatz hierzu ein einziger Treiber verwendet werden, um das ausgewählte Netz be züglich Kurzschlüssen zu testen. Die übrigen Treiber müssen lediglich getestet werden, um zu gewährleisten, daß ihre Verbindung bezüglich des Busdrahtes nicht offen ist.

Demgemäß wird ein einziger Treiber in jedem Netz zur Verwendung während des "Verbindungs-Kurzschluß-Unter testes" ausgewählt. Jeder ausgewählte Treiber ist als "bezeichneter Treiber" bekannt. Die anderen Treiber (die nicht ausgewählt worden sind) werden zu einer Liste von nicht-bezeichneten Treibern hinzugefügt. Die nicht-be zeichneten Treiber werden nach Beendigung des Verbin dungs-Kurzschluß-Testes während des nachfolgend zu be schreibenden "Grenzabtast-Busdraht-Untertestes" ge testet.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung ist das Testmuster für den "Verbindungs-Kurzschluß- Untertest" eine modifizierte Zählsequenz.

Dieses Testmuster verändert die Diagnosefähigkeit bei einer kürzeren Testzeit, um eine durch das Testen indu zierte Komponentenbeschädigung auf der gedruckten Schal tungsplatine zu verhindern. Jeder Netzidentifikator der modifizierten Zählsequenz umfaßt folgende Bestandteile:

(a) eine k-Bit-Zählsequenz, wobei k = log₂N (aufgerundet auf die nächsthöhere ganze Zahl), wobei N die Anzahl der Netze der gedruckten Schaltungsplatine ist;

(b) eine NULL bzw. ein niedriges Bit;

(c) eine EINS bzw. ein hohes Bit; und

(d) drei anti-aliasing Bits, die komplementär zu den niedrigstwertigen drei Bits der k-Bit-Zählsequenz sind.

Dies ergibt eine k-Bit-Zählsequenz plus fünf zusätzliche Bits. Dieses Muster ist als eine Kompromißlösung des Problems des Schaffens eines sehr schnellen Tests, der nichtsdestoweniger eine vernünftig genaue Diagnose liefert, ausgewählt. Während dieses Muster praktisch sämtliche Kurzschlüsse finden kann, findet es gleich falls manche Leerläufe.

Das modifizierte Zählmuster, das in diesem Untertest verwendet wird, kann als "kurzes Zählmuster" klassifi ziert werden, da es auf die Kürze des Testes und nicht auf die umfassende Diagnosemöglichkeit abzielt. Fach leute erkennen, daß andere Testmuster verwendet werden können, um den "Verbindungs-Kurzschluß-Untertest" durch zuführen und daß das oben beschriebene Testmuster ledig lich als ein Beispiel eines geeigneten Testes geschaffen wird.

Der "Grenzabtast-Verbindungs-Kurzschluß-Untertest" ent hält folgende Schritte: Zunächst wird ein Treiber für jedes Grenzabtastnetz ausgewählt oder bezeichnet. Dieser Treiber wird während des Untertestes benutzt. Sämtliche anderen Treiber der Grenzabtastnetze werden passiv ge schaltet. Das Aktivieren bzw. Passivieren der Treiber wird mittels der Grenzregistersteuerzellen der Grenz abtastkomponenten durchgeführt. Im Anschluß hieran schreitet der Untertest im wesentlichen in der in Fig. 3 gezeigten Art voran. Das bedeutet, daß ein Testvektor in die Schaltung über einen Abtastpfad eingelesen wird, von den bezeichneten Ausgangstreibern ausgesendet wird, von einer Mehrzahl von empfangenden Registerzellen aufge nommen wird und letztlich aus den Registerzellen über den Abtastweg ausgelesen wird. Dieses Verfahren wird für eine Mehrzahl von Testvektoren wiederholt, welche das verwendete Testmuster liefern. Nachdem das gesamte Testmuster an die gedruckte Schaltungsplatine angelegt worden ist, wird die Leistung der gedruckten Schaltungs platine ausgeschaltet, woraufhin die empfangenen Test vektoren analysiert werden, um jegliche Kurzschlußfehler zu diagnostizieren, die zwischen den Grenzabtastnetzen auftreten.

3. "Grenzabtast-Busdraht-Untertest"

Der "Grenzabtast-Busdraht-Untertest" (nachfolgend als "Busdraht-Untertest" aus Gründen der Einfachheit der Bezugnahme bezeichnet) betrifft das Testen sämtlicher ungetesteten Bustreiber, die mit dem Busdraht verbunden sind. Der Lauf dieses Testes erfolgt nach Beendigung des "Verbindungs-Kurzschluß-Untertestes". Der "Verbindungs- Kurzschluß-Untertest" beweist, daß keine Kurzschlüsse auf der gedruckten Schaltungsplatine existieren. Darauf hin kann der "Busdraht-Untertest" ohne die Gefahr einer Verursachung von durch Testen bewirkten Schäden ablau fen.

Wie oben beschrieben wurde, wird ein einziger Treiber ausgewählt, um ein Netz für den "Verbindungs-Kurz schluß-Untertest" zu betreiben. Daher wird während dieses Testes ein einziger Treiber (d. h. der bezeichnete Treiber) von jedem Grenzabtastnetz während des Testes getestet. Daraufhin müssen alle verbleibenden, nicht bezeichneten Treiber getestet werden, um zu gewährlei sten, daß sämtliche Busdrähte richtig verbunden sind. Da die Gefahr der Kurzschlüsse eliminiert worden ist, ist der Fehler, für den der Test zu erfolgen hat, der Unter brechungs- bzw. Leerlauf-Fehler.

Der "Busdraht-Untertest" kann sämtliche nicht-bezeich nete Treiber parallel testen. Die Anzahl der Testvekto ren, die für diesen Test benötigt werden, gleicht dem zweifachen der größten Anzahl der Treiber in jedem zu testenden Netz. Der Faktor zwei trägt der Tatsache Rechnung, daß jeder Treiber sowohl ein "hoch" als auch ein "niedrig" auf das Netz während des Testes treibt.

Da der Untertest lediglich für Leerläufe eine Überprü fung liefern muß, sind die Diagnosen einfach. Jedoch kann die Ausführung des Testes langwierig sein, da die Busnetze eine hohe Anzahl von Treibern haben können. Der Vorteil dieses Untertestes wird bei dem "Verbindungs- Kurzschluß-Untertest" realisiert. Da die Busdrähte noch nicht während des "Verbindungs-Kurzschluß-Untertestes" getestet worden sind, werden erhebliche Zeiteinsparungen gegenüber dem standardmäßigen Test erreicht, der das Testen der Busdrähte innerhalb eines standardmäßigen, der Reihe nach ausgeführten Grenzabtastverbindungstestes durchführt.

Der "Grenzabtast-Busdraht-Untertest" umfaßt folgende Schritte: Für jedes Grenzabtastnetz mit einer Mehrzahl von Treibern wird ein Treiber, der nicht innerhalb des "Grenzabtast-Verbindungs-Kurzschluß-Testes" getestet worden ist, ausgewählt. Alle anderen Treiber der Grenz abtastnetze werden passiv geschaltet. Ein erster Test vektor wird dann ausgewählt, der einen ersten logischen Zustand eines jeden ausgewählten Treibers testet. Dieser erste Testvektor wird in die Schaltung über einen Ab tastweg eingelesen, von den bezeichneten Ausgangstrei bern ausgesandt, von einer Mehrzahl von empfangenden Registerzellen aufgenommen und letztlich aus den empfan genden Registerzellen über den Abtastweg ausgelesen.

Ein zweiter Testvektor wird dann ausgewählt, der einen zweiten logischen Zustand eines jeden ausgewählten Trei bers testet. Dieser zweite Testvektor wird in die Schal tung über einen Abtastweg eingelesen, von den ausge wählten Ausgangstreibern ausgesandt, durch eine Mehrzahl von empfangenden Registerzellen aufgenommen und letzt lich aus den empfangenden Registerzellen über den Ab tastweg ausgelesen. Dieses Verfahren wird N-fach wieder holt, wobei N der größten Anzahl von Treibern auf jeg lichem Grenzabtastnetz gleicht. Daraufhin werden die Mehrzahl von aufgenommenen Testvektoren analysiert, um jegliche Leerlauffehler zu diagnostizieren, die zwischen der Mehrzahl der Ausgangstreiber in jedem Abtastnetz auftreten.

4. "Grenzabtast-Schaltungsinnenbereich-Untertest"

Der "Grenzabtast-Schaltungsinnenbereich-Untertest" (der nachfolgend aus Gründen der Erleichterung der Diskussion als "Schaltungsinnenbereich-Untertest" bezeichnet wird) dient dem Testen der Verbindbarkeit eines Grenzabtast gerätes mit einem Netz auf der gedruckten Schaltungspla tine, während die oben beschriebenen Testläufe dem Testen der Verbindungen zwischen Grenzabtastgeräten auf der gedruckten Schaltungsplatine dienen. Das bedeutet, daß dieser Untertest für Netze ausgeführt wird, die mit einem Grenzabtastzugriffstreiber oder einem Empfänger verbunden sind, jedoch nicht mit beiden. Ein derartiges Netz wird als "teilweises Grenzabtastnetz" bezeichnet. Dieses sind Netze, für die eine Funktion (Senden oder Empfangen) einer Signalübertragung von einem Grenzab tastgerät zugeführt wird, während die andere Funktion durch eine Testsonde zugeführt werden muß. Z.B. kann ein Grenzabtasttreiber an einen Kantenverbinder angeschlos sen sein, der das Signal von der gedruckten Schaltungs platine herunterführt. Um einen derartigen Treiber hin sichtlich der Verbindbarkeit zu überprüfen, muß eine Testsonde mit einem Kantenverbinder eine Schnittstelle bilden, um das übertragene Signal zu empfangen.

Während andere Untertests jeweils einmal pro gedruckte Schaltungsplatine ausgeführt werden, wird der "Schal tungsinnenbereich-Untertest" auf dem Geräteniveau oder auf dem teilweisen Geräteniveau durchgeführt. Das be deutet, daß dieser Untertest einmal pro Gerät (oder ein mal pro Teile eines Gerätes) durchgeführt wird. Die Tests können parallel durchgeführt werden (d. h. viele Geräte gleichzeitig). Jedoch hat der Tester eine be grenzte Anzahl von Treiber-Empfänger-Quellen, die für eine große Schaltung leicht erschöpft sein können. Ferner sind die Testläufe kurz und können schnell aus geführt werden (d. h. 50 Testläufe pro Sekunde), so daß es üblicherweise hinnehmbar ist, diese Testläufe der Reihe nach durchzuführen.

Der "Grenzabtast-Busdraht-Untertest" umfaßt folgende Schritte: Ein teilweises Grenzabtastnetz auf der ge druckten Schaltungsplatine wird für den Test ausgewählt. Dieses Netz wird dann mit einer Testsonde kontaktiert. Falls das teilweise Grenzabtastnetz einen Grenzabtast treiber umfaßt, arbeitet die Testsonde als Empfänger und empfängt ein gesendetes Testmuster von dem Treiber. Falls das teilweise Grenzabtastnetz einen Grenzabtast empfänger aufweist, arbeitet die Testsonde als Treiber und treibt ein Testbit auf das Netz. In jedem Fall werden zwei Bits (die die beiden logischen Zustände testen) gesendet und empfangen, um eine richtige Ver bindung zu gewährleisten. Daraufhin werden die empfange nen Testbits analysiert, um jegliche Leerlauffehler zu diagnostizieren, die innerhalb des teilweisen Grenzab tastnetzes auftreten.

Testausführung

Das erfindungsgemäße Verfahren 500 ist in Fig. 5 darge stellt. Bei dem Schritt 502 wird der "Leistungs-Kurzschluß- Untertest" durchgeführt. Falls bei dem Schritt 504 irgend welche Kurzschlüsse bei dem Testen bei Schritt 502 identi fiziert werden, wird das Testen bei dem Schritt 503 angehal ten. Der Kurzschlußfehler kann dann bei dem Schritt 505 diagnostiziert werden und die gedruckte Schaltungsplatine bei einem Schritt 507 repariert werden. Daraufhin wird das Testen bei dem Schritt 502 wieder aufgenommen.

Falls keine Kurzschlüsse bei dem Schritt 502 gefunden worden sind, kann der Test mit dem Schritt 506 fortfahren. Bei dem Schritt 506 wird der "Verbindungs-Kurzschluß-Untertest" durchgeführt. Falls bei dem Schritt 508 irgendwelche Kurz schlüsse während des Tests vom Schritt 506 identifiziert werden, wird das Testen bei einem Schritt 503 angehalten. Der Kurzschlußfehler kann dann diagnostiziert und bei den Schritten 505 und 507 repariert werden.

Falls bei dem Schritt 506 keine Kurzschlüsse gefunden worden sind, kann der Test mit dem Schritt 510 fortfahren. Bei dem Schritt 510 wird der "Busdraht-Untertest" durchgeführt. Letzten Endes wird mit dem Schritt 512 der "Schaltungs innenbereich-Untertest" durchgeführt. Das Testen endet bei einem Schritt 514.

Falls dies erforderlich ist, kann eine bestimmte Zeitdauer zwischen jedem der Untertests eingesetzt werden, um eine Abkühlung der Komponenten auf der gedruckten Schaltungs platine zu ermöglichen und um einen Aufbau von Restwärme zu verhindern. Der Restwärmeaufbau kann die Belastung der Kom ponenten erhöhen.

Der beschriebene unterteilte Grenzabtastverbindungstest schafft eine genaue Diagnose für eine gedruckte Schaltungs platine. Die Möglichkeit der Beschädigung aufgrund des Testens wird in einem erheblichen Umfang vermindert, da jeglicher Untertest erheblich schneller als bei einem standardmäßigen Test ausgeführt werden kann.

Claims

1. Verfahren zum Vermindern der durch Testen hervorge rufenen Komponentenbeschädigung während eines Grenz abtastverbindungstestes, der an einer elektronischen Schaltung durchgeführt wird, wobei die Schaltung eine Mehrzahl von integrierten Schaltungs-Chips umfaßt, die elektrisch durch eine Mehrzahl von unabhängigen leiten den Netzen verbunden sind, gekennzeichnet durch folgende Verfahrensschritte:

(a) Auswählen eines bezeichneten Treibers für jedes Grenzabtastnetz;
(b) Durchführen (Schritt 506) eines Grenzabtast- Verbindungs-Kurzschluß-Untertestes an der Schaltung unter Verwendung eines jeden bezeichneten Treibers zum Testen der Schaltung hinsichtlich von Kurzschlüssen, die zwischen den Grenzabtastnetzen auftreten; und
(c) Durchführen (Schritt 510) eines Grenzabtast-Bus draht-Untertestes, um für jedes Grenzabtastnetz mit einer Mehrzahl von Treibern die Verbindung zwischen der Mehrzahl der Treiber zu testen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Grenzabtast-Verbindungs-Kurzschluß-Untertest folgen de Verfahrensschritte umfaßt:

(1) Serielles Einlesen (Schritt 302) eines Testvektors in die Schaltung über einen Abtastpfad;
(2) Aussenden (Schritt 304) dieses Testvektors von einer Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(3) Aufnehmen (Schritt 306) des Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(4) Serielles Auslesen (Schritt 308) des Testvektors aus den Empfangsregisterzellen über den Abtastpfad;
(5) Wiederholen der Schritte (1) bis (4) für eine Mehr zahl von Testvektoren; und
(6) Analysieren (Schritt 310) der Mehrzahl von aufge nommenen Testvektoren, um jeglichen Kurzschlußfehler zu diagnostizieren, der zwischen den Grenzabtast netzen auftritt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Grenzabtast-Busdraht-Untertest folgende Schritte um faßt:

(1) Auswählen eines zu testenden Treibers und Passivie ren sämtlicher anderer Treiber des Grenzabtast netzes für jedes Grenzabtastnetz mit einer Mehrzahl von Treibern;
(2) Serielles Einlesen (Schritt 302) eines zweiten Testvektors in die Schaltung durch einen Abtastpfad, um einen ersten logischen Zustand eines jeden ausgewählten Treibers zu testen;
(3) Aussenden (Schritt 304) des zweiten Testvektors von einer Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(4) Aufnehmen (Schritt 306) des zweiten Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(5) Serielles Auslesen (Schritt 308) des zweiten Testvektors aus den Empfangsregisterzellen über den Abtastweg;
(6) Serielles Einlesen (Schritt 302) eines dritten Testvektors in die Schaltung über den Abtastpfad, um einen zweiten logischen Zustand eines jeden ausgewählten Treibers zu testen;
(7) Aussenden (Schritt 304) des dritten Testvektors von einer Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(8) Aufnehmen (Schritt 306) des dritten Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(9) Serielles Auslesen (Schritt 308) des dritten Testvektors aus den Empfangsregisterzellen über den Abtastpfad;
(10) N-faches Wiederholen der Schritte (1) bis (9), wobei N der größten Anzahl der Treiber von irgend einem der Grenzabtastnetze entspricht; und
(11) Analysieren (Schritt 310) der Mehrzahl von aufgenommenen Testvektoren, um jegliche Unterbrechungsfehler zu diagnostizieren, die zwischen der Mehrzahl der Ausgangstreiber in einem Grenzabtastnetz auftreten.

4. Verfahren nach einem der Ansprüche 1 bis 3, ferner ge kennzeichnet durch folgenden Verfahrensschritt:

(d) Durchführen (Schritt 502) eines Leistungs-Kurz schluß-Grenzabtast-Untertestes zum Testen der Schaltung bezüglich Kurzschlüssen, die zwischen einem konventionellen Netz und einem Grenzabtastnetz auftreten, vor dem Verfahrensschritt (a).

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Leistungs-Kurzschluß-Grenzabtast-Untertest folgende Schritte umfaßt:

(1) Auswählen eines konventionellen Netzes für den Test;
(2) Kontaktieren des konventionellen Netzes mit einer Testsonde;
(3) Treiben des konventionellen Netzes auf einen vor bestimmten logischen Wert unter Verwendung der Test sonde;
(4) Serielles Einlesen (Schritt 302) eines Testvektors in die Schaltung durch einen Abtastpfad;
(5) Aussenden (Schritt 304) des Testvektors von einer Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(6) Aufnehmen (Schritt 306) des Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(7) Serielles Auslesen (Schritt 308) des Testvektors aus den Empfangsregisterzellen über den Abtastpfad;
(8) Wiederholen der Schritte (4) bis (7) für eine Mehr zahl von Testvektoren; und
(9) Analysieren (Schritt 310) der Mehrzahl von aufge nommenen Testvektoren, um jegliche Kurzschlußfehler zu diagnostizieren, die zwischen dem konventionellen Netz und den Grenzabtastnetzen auftreten.

6. Verfahren nach Anspruch 4 oder 5, gekennzeichnet durch folgenden Verfahrensschritt:

(e) Durchführen (Schritt 512) eines Grenzabtast- Schaltungsinnenbereichs-Testes zum Testen der elektrischen Verbindung zwischen einer Grenzabtastschaltungskomponente und einem teilweisen Grenzabtastnetz.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Grenzabtast-Schaltungsinnenbereichs-Untertest fol gende Schritte aufweist:

(1) Auswählen eines teilweisen Grenzabtastnetzes für den Test, wobei das teilweise Grenzabtastnetz einen Grenzabtasttreiber umfaßt;
(2) Kontaktieren des teilweisen Grenzabtastnetzes mit tels einer Testsonde;
(3) Serielles Einlesen (Schritt 302) eines zweiten Testvektors in die Schaltung durch einen Abtastpfad;
(4) Aussenden (Schritt 304) des zweiten Testvektors von dem Grenzabtasttreiber über das teilweise Grenzabtastnetz;
(5) Empfangen des zweiten Testvektors bei der Testsonde;
(6) Wiederholen der Schritte (3) bis (5), wenn dies erforderlich ist; und
(7) Analysieren des bei dem Schritt (5) empfangenen zweiten Testvektors, um Unterbrechungsfehler zu diagnostizieren, die in dem teilweisen Grenzabtast netz auftreten.

8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Grenzabtast-Schaltungsinnenbereich-Untertest fol gende Verfahrensschritte umfaßt:

(1) Auswählen eines teilweisen Grenzabtastnetzes für den Test, wobei das teilweise Grenzabtastnetz einen Grenzabtastempfänger aufweist;
(2) Kontaktieren des teilweisen Grenzabtastnetzes mit einer Testsonde;
(3) Treiben eines Testbits auf das teilweise Grenzab tastnetz unter Verwenden der Testsonde;
(4) Empfangen des Testbits mittels eines Grenzabtast empfängers;
(5) Wiederholen der Schritte (3) bis (4), soweit dies erforderlich ist; und
(6) Analysieren der bei dem Schritt (4) empfangenen Testbits, um jegliche Leerlauffehler zu diagnosti zieren, die in dem teilweisen Grenzabtastnetz auf treten.

9. Verfahren zum Durchführen eines Grenzabtast-Verbindungs testes an einer elektronischen Schaltung, gekennzeichnet durch folgende Verfahrensschritte:

(a) Durchführen eines Leistungs-Kurzschluß-Grenzabtast- Untertestes (Schritt 502) an der Schaltung, um Kurzschlußfehler zu erfassen, die zwischen konventionellen Netzen und Grenzabtastnetzen in der elektronischen Schaltung auftreten;
(b) Anhalten (Schritt 503) des Testens und Reparieren (Schritt 507) der elektronischen Schaltung, falls irgendwelche Kurzschlußfehler bei dem Schritt (a) erfaßt werden;
(c) Durchführen (Schritt 506) eines Grenzabtast-Verbin dungs-Kurzschluß-Untertestes, um Kurzschlußfehler zu erfassen, die zwischen den Grenzabtastnetzen in der elektronischen Schaltung auftreten;
(d) Anhalten (Schritt 503) des Testens und Reparieren (Schritt 507) der elektronischen Schaltung, falls irgendwelche Kurzschlußfehler bei dem Schritt (c) erfaßt werden;
(e) Durchführen (Schritt 510) eines Grenzabtast-Bus draht-Untertestes, um Leerlauffehler zu erfassen, die in jedem Grenzabtastnetz mit einer Mehrzahl von Treibern auftreten; und
(f) Durchführen (Schritt 512) eines Grenzabtast-Schal tungsinnenbereich-Untertestes, um Leerlauffehler in jedem teilweisen Grenzabtastnetz in der elektro nischen Schaltung zu erfassen.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Grenzabtast-Verbindungs-Kurzschluß-Untertest folgen de Verfahrensschritte umfaßt:

(1) Auswählen eines bezeichneten Treibers für jedes Grenzabtastnetz;
(2) Serielles Einlesen eines Testvektors in die Schal tung über einen Abtastpfad;
(3) Aussenden des Testvektors von der Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzab tastnetze;
(4) Aufnehmen des Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(5) Serielles Auslesen des Testvektors aus den Empfangs registerzellen über den Abtastpfad;
(6) Wiederholen der Schritte (2) bis (5) für eine Mehr zahl von Testvektoren; und
(7) Analysieren der Mehrzahl von aufgenommenen Testvek toren, um jegliche Kurzschlußfehler zu diagnostizie ren, die zwischen den Grenzabtastnetzen auftreten.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Grenzabtast-Busdraht-Untertest folgende Verfahrens schritte umfaßt:

(1) Für jedes Grenzabtastnetz mit einer Mehrzahl von Ausgangstreibern Auswählen eines zu testenden Treibers und Passivieren aller anderen Treiber an dem Grenzabtastnetz;
(2) Serielles Einlesen eines zweiten Testvektors in die Schaltung durch einen Abtastweg, um einen ersten logischen Zustand eines jeden ausgewählten Treibers zu testen;
(3) Aussenden des zweiten Testvektors von einer Mehr zahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(4) Aufnehmen des zweiten Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(5) Serielles Auslesen des zweiten Testvektors aus den Empfangsregisterzellen über den Abtastpfad;
(6) Serielles Einlesen eines dritten Testvektors in die Schaltung über einen Abtastpfad, um einen zweiten logischen Zustand eines jeden ausgewählten Treibers zu testen;
(7) Aussenden des dritten Testvektors von einer Mehr zahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(8) Aufnehmen des dritten Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(9) Serielles Auslesen des dritten Testvektors aus den Empfangsregisterzellen über einen Abtastpfad;
(10) N-faches Wiederholen der Schritte (1) bis (9), wobei N die größte Zahl der Treiber auf einem der Grenzabtastnetze ist; und
(11) Analysieren der Mehrzahl von aufgenommenen dritten und vierten Testvektoren, um Leerlauffehler zu diagnostizieren, die zwischen den mehreren Treibern eines jeden Grenzabtastnetzes auftreten.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Leistungs-Kurzschluß-Grenzabtast-Untertest folgende Schritte umfaßt:

(1) Auswählen eines konventionellen Netzes für den Test;
(2) Kontaktieren des konventionellen Netzes mittels einer Testsonde;
(3) Treiben des konventionellen Netzes auf einen vorbe stimmten logischen Wert unter Verwenden der Test sonde;
(4) Serielles Einlesen eines fünften Testvektors in die Schaltung über einen Abtastpfad;
(5) Aussenden des fünften Testvektors von einer Mehrzahl von Ausgangstreibern in der Schaltung über die Grenzabtastnetze;
(6) Aufnehmen des fünften Testvektors in eine Mehrzahl von Empfangsregisterzellen in der Schaltung;
(7) Serielles Auslesen des fünften Testvektors aus den Empfangsregisterzellen über den Abtastpfad;
(8) Wiederholen der Schritte (4) bis (7) für eine Mehr zahl von fünften Testvektoren; und
(9) Analysieren der Mehrzahl von aufgenommenen fünften Testvektoren, um jegliche Kurzschlußfehler zu diagnostizieren, die zwischen dem konventionellen Netz und den Grenzabtastnetzen auftreten.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Grenzabtast-Schaltungsinnenbereich-Untertest folgen de Verfahrensschritte umfaßt:

(1) Auswählen eines teilweisen Grenzabtastnetzes für den Test, wobei das teilweise Grenzabtastnetz einen Grenzabtasttreiber umfaßt;
(2) Kontaktieren des teilweisen Grenzabtastnetzes mit tels einer Testsonde;
(3) Serielles Einlesen eines sechsten Testvektors in die Schaltung über einen Abtastpfad;
(4) Aussenden des sechsten Testvektors von dem Grenzab tasttreiber über ein teilweises Grenzabtastnetz;
(5) Empfangen des sechsten Testvektors bei der Test sonde;
(6) Wiederholen der Schritte (3) bis (5), wenn dies er forderlich ist; und
(7) Analysieren des sechsten Testvektors, der bei dem Schritt (5) empfangen wird, um jegliche Unterbre chungsfehler zu diagnostizieren, die in dem teil weisen Grenzabtastnetz auftreten.

14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Grenzabtast-Schaltungsinnenbereich-Untertest folgen de Verfahrensschritte umfaßt:

(1) Auswählen eines teilweisen Grenzabtastnetzes für den Test, wobei das teilweise Grenzabtastnetz einen Grenzabtastempfänger aufweist;
(2) Kontaktieren des teilweisen Grenzabtastnetzes mit einer Testsonde;
(3) Treiben eines Testbits auf das teilweise Grenzab tastnetz unter Verwendung der Testsonde;
(4) Empfangen des Testbits bei dem Grenzabtastempfänger;
(5) Wiederholen der Schritte (3) bis (4), wenn dies er forderlich ist; und
(6) Analysieren der bei dem Schritt (4) empfangenen Testbits, um jegliche Unterbrechungsfehler zu diagnostizieren, die innerhalb des teilweisen Grenzabtastnetzes auftreten.

15. Verfahren zum Durchführen eines Grenzabtast-Verbin dungs-Testes einer elektronischen Schaltung, wobei die elektronische Schaltung eine Mehrzahl von integrierten Schaltungschips umfaßt, die elektrisch mit einer Mehr zahl von unabhängigen leitenden Netzen verbunden sind, wobei die Mehrzahl von unabhängigen leitenden Netzen sowohl Einzeltreibernetze als auch Vielfachtreibernetze umfaßt, gekennzeichnet durch folgende Verfahrens schritte:

(a) Bezeichnen eines Treibers an jedem Vielfachtreiber netz, wobei der bezeichnete Treiber zum Testen der Verbindbarkeit eines jeden Vielfachtreibernetzes zu verwenden ist;
(b) Durchführen eines Grenzabtast-Verbindungs-Kurz schluß-Testes an der elektronischen Schaltung unter Verwendung eines Testmusters, welches eine Mehrzahl von Testvektoren umfaßt, und unter Verwendung der bezeichneten Treiber, um Kurzschlußfehler zwischen der Mehrzahl von unabhängigen leitenden Netzen zu erfassen;
(c) Anhalten des Testens und Reparieren der elektroni schen Schaltung, falls irgendwelche Kurzschlußfehler bei dem Schritt (b) erfaßt werden; und
(d) Durchführen eines Grenzabtast-Busdraht-Testes, um sämtliche Treiber auf jeglichem Vielfachtreibernetz hinsichtlich Unterbrechungsfehlern zu testen.