DE4203970A1 - Taktgenerator fuer multiplexsysteme - Google Patents

Description

In einem Multiplexsystem werden verschiedene Datenkanäle derselben Datenrate zu einem Multiplexkanal mit einer höheren Datenrate, zusammengefaßt werden. Mehrere Multiplexsignale werden wiederum zu einem weiteren Multiplexsignal mit noch höherer Datenrate kombiniert.

Durch die integrierte Schaltkreistechnik ist ein kompakterer Aufbau der Multiplexsysteme möglich. Bisher wurden jeweils vier Datensignale in einem Multiplexer zu jeweils einem Daten­ signal einer höheren Ebene zusammengefaßt. Die Übertragungs­ kapazität der Datenkanäle vervierfacht sich beispielsweise in jeder Ebene. Durch kompakteren Schaltungsaufbau ist es möglich, eine Multiplexebene zu "übergehen", indem mehrere Multiplexer einer Ebene und ein Multiplexer der nächsthöheren Ebene in einer integrierten Schaltung realisiert werden. Hierdurch erscheint es möglich, nur einen Taktgenerator zur Erzeugung der Pulsrahmen für die Zwischenebene zu verwenden, der dann nur einen einzigen für alle vier Multiplexsignale dieser Ebene identischen Pulsrahmen erzeugt. In diesem Fall würden aber die Rahmenkennungswörter in­ einander geschachtelt als zusammenhängender Block übertragen. Als Leitungscode, auf der Multiplexerseite wird für Multiplexer von 2 Mbit/s bis 34 Mbit/s üblicherweise der HDB3-Code verwen­ det. Dieser hat die Eigenschaft, daß bei der Verfälschung eines Bits auf der Übertragungsstrecke bis zu vier Folgefehler am Aus­ gang eines DHB3-Decoders im Empfangsteil zu produzieren. D.h., daß bereits die Verfälschung eines Bits alle Rahmenkennungs­ wörter stören kann. Es werden damit Synchronisationsprobleme in Kanälen erzeugt, die eigentlich von der Störung gar nicht betroffen werden.

Das Problem liegt nun darin, einen Taktgenerator für Multiplex­ systeme anzugeben, der mit geringem Schaltungsaufwand geeigne­ te Pulsrahmen für die Zwischenebene erzeugt.

Dieses Problem wird durch einen Taktgenerator nach Anspruch 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.

Vorteilhaft ist die Verwendung eines einzigen Rahmenzählers zur Erzeugung aller Pulsrahmen einer Ebene, wobei diese durch Laufzeitglieder gegeneinander versetzt sind.

Die Erfindung wird anhand von Figuren näher erläutert.

Es zeigen:

Fig. 1 ein Prinzipschaltbild eines Multiplexsystems,

Fig. 2 eine andere Darstellung eines Multiplexsystems,

Fig. 3 ein Blockschaltbild des Taktgenerators,

Fig. 4 ein Prinzipschaltbild mit einem Rahmenzähler und Laufzeiteinrichtungen und

Fig. 5 ein Zeitdiagramm.

Das Prinzipschaltbild einer Multiplexeinheit ist in Fig. 1 dar­ gestellt. Die Sendeeinrichtung SE enthält vier Multiplexern MUX1 bis MUX4 in der ersten Ebene. Jeder Multiplexer stellt vier Übertragungskanäle K1 bis K4, K5 bis K8 usw. zur Verfü­ gung, über die jeweils ein digitales Signal übertragen werden kann. Die digitalen Signale DS1 bis DS16 werden miteinander zu einem Datensignal mit entsprechend höherer Übertragungsrate zusammengefaßt und über Datenkanäle K8.1 bis K8.4 den Eingän­ gen eines weiteren Multiplexers MUX10 zugeführt und von diesem zu einem Multiplexsignal MS zusammengefaßt, daß zur Empfangs­ einrichtung EE übertragen wird.

Durch Demultiplexen des Multiplexsignals MS in der der Sende­ einrichtung SE entsprechend aufgebauten Empfangseinrichtung EE wird das Multiplexsignal zunächst in einen Multiplexer DMUX10 in vier Multiplexsignale aufgeteilt, um anschließend in weiteren Demultiplexern DMUX1 bis DMUX4 in die ursprünglichen Daten­ signale DS1 bis DS16 aufgeteilt zu werden.

Selbstverständlich müssen nicht jeweils vier Datensignale bzw. Kanäle zusammengefaßt werden; es kann vielmehr eine beliebige Anzahl sein. Auch können mehr als zwei Multiplexer- bzw. Demul­ tiplexerebenen vorhanden sein.

Bei der Multiplexeinrichtung nach Fig. 1 weisen die Ein- und ausgangskanäle K1 bis K16 eine Übertragungskapazität von 2 Mbit/s auf, während die Datenrate des Multiplexsignals 34 Mbit/s be­ trägt. In den Zwischenebenen weisen die Kanäle K8.1 bis K8.4 Datenraten von 8 Mbit/s auf.

Während früher die Multiplexer MUX1, MUX2, . . . und die Demulti­ plexer DMUX10, DMUX1, . . . jeweils in einer Baugruppe realisiert wurden, ist heute durch die integrierte Schaltungstechnik ein kompakterer Aufbau möglich. So können beispielsweise die Multi­ plexer MUX1 bis MUX4 der untersten Multiplexerebene oder die entsprechenden Demultiplexer DMUX1 bis DMUX4 in einer gemeinsa­ men integrierten Schaltung realisiert werden, die gegebenenfalls auch noch einen Multiplexer MUX10 bzw. Demultiplexer DMUX10 der nächst höheren Ebene enthält. Bei einer weiteren Miniaturi­ sierung ist auch eine Unterbringung von weiteren Multiplexer­ bzw. Demultiplexerebenen denkbar.

Im Prinzipschaltbild nach Fig. 2 ist die Sendeeinrichtung und die Empfangseinrichtung jeweils als eine integrierte Schaltung realisiert. Um Schaltungsaufwand zu sparen, wird ein gemeinsamer Rahmenzähler für alle Multiplexer bzw. Demultiplexer einer Ebene verwendet. Bei älteren Multiplexeinrichtungen war dagegen jedem Multiplexer ein eigener Rahmenzähler zugeordnet. Wird jetzt ein einziger Rahmenzähler verwendet, so arbeiten die Multiplexer einer Ebene synchron. Bei einer Bündelstörung können sämtliche zur Synchronisierung dienenden Rahmenkennungswörter betroffen sein, wodurch die Synchronisierung aller Kanäle gleichzeitig gefährdet wird.

Deshalb wurden Pulsrahmen erzeugt, bei denen sich die Rahmen­ kennungswörter nicht überlappen.

In Fig. 3 ist ein Prinzipschaltbild der Takterzeugung für die Sendeeinrichtung dargestellt, der im wesentlichen die Takter­ zeugung der Empfangseinrichtung entspricht. Die Takterzeugung besteht aus einem Rahmenzähler RZ, an dessen Ausgang die Reihen­ schaltung von Laufzeiteinrichtungen LE1 bis LE3 angeschaltet ist. Dem Rahmenzähler RZ wird ein Taktsignal TS zugeführt. Der Rahmenzähler ist als periodischer Binärzähler ausgebildet. Die Rahmentaktsignale RTS1 werden in bekannter Weise durch Gatter­ schaltungen, die bei einem bestimmten Zählerstand oder Zähler­ ständen Ausgangsimpulssignale abgeben, die von dem Multiplexer MUX1 benötigt werden. Da in den Datenstrom am Ausgang jedes der Multiplexer MUX1 bis MUX4 außer den Nutzdaten noch weitere Daten, beispielsweise die Rahmenkennungswörter, eingeblendet werden, ist jeweils ein sogenannter Lückentakt erforderlich, der durch Lückentakteinrichtungen LTE1 bis LTE4 gebildet wird.

Der Multiplexer MUX10 der nächsten Ebene fügt seinerseits zu­ sätzliche Information ein. Er erzeugt zur Ansteuerung der Multiplexer MUX1 bis MUX4 das Taktsignal TS, bei dem bereits die Rahmenanteile und die mittleren Stopfanteile berücksich­ tigt sind und der (zweckmäßigerweise) als frequenzgenauer Lückentakt an die Multiplexer der unteren Ebene geführt wird.

Die Rahmentaktsignale RTS1 des ersten Multiplexers MUX1 wer­ den über eine erste Laufzeiteinrichtung LE1 dem zweiten Mul­ tiplexer MUX2 und einer zweiten Lückentakteinrichtung LTE2 zugeführt. In derselben Weise werden die verzögerten Rahmen­ taktsignale RTS2, RTS3 über weitere Laufzeiteinrichtungen LE2 und LE3 für den dritten Multiplexer MUX3 und den vierten Multiplexer MUX4 erzeugt.

Die Rahmentaktsignale RTS beinhalten stets mehrere Systemtakt­ signale RT1 bis RT4. Die Verzögerungszeit der Laufzeiteinrich­ tungen ist für jedes Systemtaktsignal gleich. Sie ist so ge­ wählt, daß sich die Rahmenkennungswörter auf der Übertragungs­ seite, sich nicht überschneiden, sondern ein Zwischenabstand von mehreren Bits zwischen ihnen liegt, dessen Umfang von der Fehlerfortpflanzung des verwendeten Übertragungscodes und ge­ gebenenfalls von Verwürfelungseinrichtungen abhängig ist.

In Fig. 4 sind die Laufzeiteinrichtungen LE1 bis LE4 detaillier­ ter dargestellt. Von dem Rahmenzähler RZ werden hier als Rahmen­ taktsignale RTS1 die vier Systemtaktsignale RT1 bis RT4 erzeugt. Jede Laufzeiteinrichtung LE1 bis LE3 besteht aus vier Laufzeit­ gliedern, die alle dieselbe Laufzeit aufweisen. Als Laufzeitglie­ der sind besonders Schieberegister geeignet.

In Fig. 5 ist ein Zeitdiagramm zur Veranschaulichung der Lage der Rahmenkennungswörter dargestellt. Die Rahmenkennungswörter RKW1 bis RKW4 der Multiplexsignale der Multiplexkanäle K8.1 bis K8.4 (Fig. 1) sind gegeneinander mit zusätzlichem Zwischen­ raum voneinander versetzt. Das zu übertragende Multiplexsignal MS wird durch bitweises verschachteln der von dem Multiplexern MUX1 bis MUX4 abgegebenen Multiplexsignale gebildet. Im Multi­ plexsignal MS des Übertragungskanals ist somit ein 10 Bit lan­ ges Rahmenkennungswort mit einer entsprechenden Anzahl von 30 Datenbits verschachtelt. Der gesamte Zeitbereich entspricht 40 Bits, wobei der Bereich für vom ersten bis zum letzten Bit eines Rahmenkennungswortes 37 Bits umfaßt. Um zu vermeiden, daß die Verfälschung eines Bits auch das folgende Rahmenkennungswort RKW2 betrifft muß der Abstand Z zwischen den dargestellten Zeit­ abschnitten mindestens 1 Bit betragen, bzw. der Zwischenabstand ZW von dem letzten Bit eines Rahmenkennungswortes bis zum ersten Bit des nächsten Rahmenkennungswortes entsprechend der Fehler­ fortpflanzung 4 Bits betragen. Zum Schutz gegen Bündelstörungen wird ein größerer Zwischenraum von Z 20 Bits gewählt. Dies ist jedoch vom Multiplexsystem, d. h. im wesentlichen von der Datenrate auf der Übertragungsstrecke abhängig. Da bei einer Vergrößerung des Zwischenabstand der Schaltungsaufwand entspre­ chend steigt, wird in der Regel der Zwischenraum nicht wesent­ lich größer als nötig gewählt werden. Theoretisch ist natürlich eine Gleichverteilung der Rahmenkennungswörter im Überrahmen denkbar.

Claims (3)

1. Taktgenerator für ein Multiplexersystem, dadurch gekennzeichnet,
daß ein periodischer digitaler Rahmenzähler (RZ) vorgesehen ist, der an Impulsausgängen (AP1 bis AP4) zur Steuerung eines Multiplexers (MUX1) oder Demultiplexers (DMUX1) erforderlichen Taktsignale (TS1 bis TS4) abgibt,
daß an die Impulsausgänge (AP1 bis AP4) entsprechend der Anzahl (n = 4) der Multiplexer (MUX1 bis MUX4) oder Demulti­ plexer (DMUX1 bis DMUX4) mehrere (n-1 = 3) in Kette geschal­ tete Laufzeiteinrichtungen (LE1 bis LE3) mit jeweils mehreren Laufzeitgliedern (LG1 bis LG3), die dieselbe Laufzeit (T) aufweisen, angeschaltet sind und
daß die Laufzeit (T) so gewält ist, daß sich auf der Übertragungsstrecke Zwischenabstände (ZW) zwischen dem letzten Bit eines Rahmenkennungswortes (RK1) und dem ersten Bit des folgenden Rahmenkennungswortes (RK2) ergeben, die mindestens der Dauer der Fehlerfortpflanzung durch Übertragungseinrich­ tungen entsprechen.

2. Taktgenerator nach Anspruch 1, dadurch gekennzeichnet, daß bei der Verwendung eines HDB-3-Übertragungscodes der Zwi­ schenabstand (ZW) mindestens 3 Bits umfaßt.

3. Taktgenerator nach Anspruch 1, dadurch gekennzeichnet, daß als Laufzeitglieder (LG) binäre Speicherstufen vorgesehen sind.