[go: up one dir, main page]

DE4139908A1 - Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung - Google Patents

Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung

Info

Publication number
DE4139908A1
DE4139908A1 DE19914139908 DE4139908A DE4139908A1 DE 4139908 A1 DE4139908 A1 DE 4139908A1 DE 19914139908 DE19914139908 DE 19914139908 DE 4139908 A DE4139908 A DE 4139908A DE 4139908 A1 DE4139908 A1 DE 4139908A1
Authority
DE
Germany
Prior art keywords
layer
nickel
semiconductor arrangement
arrangement according
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19914139908
Other languages
English (en)
Inventor
Ernst Scherrer
Helmut Dr. 7410 Reutlingen De Skapa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19914139908 priority Critical patent/DE4139908A1/de
Priority to PCT/DE1992/000995 priority patent/WO1993011563A1/de
Publication of DE4139908A1 publication Critical patent/DE4139908A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Stand der Technik
Die Erfindung betrifft eine Halbleiteranordnung mit einem Substrat, auf dessen Oberfläche ein lötfähi­ ges Metallschichtsystem angeordnet ist, das Nickel aufweist.
Bei Halbleiteranordnungen, beispielsweise inte­ grierten Schaltungen und Leistungshalbleitern, nimmt die Leistungsdichte aufgrund fortschreitender Integrationstechnik mehr und mehr zu. Hierdurch steigen die Anforderungen an eine gute Wärmeablei­ tung. Eine Möglichkeit, die im Betrieb dieser Bau­ teile entstehende Wärme effektiv abzuführen, ist, eine Beschichtung auf das Substrat aufzubringen, die aus einem guten Wärmeleiter, vorzugsweise aus Metall, besteht. Es ist bekannt, diese Beschichtung als Metallschichtsystem auszubilden, das heißt, es sind mehrere Schichten aus verschiedenen Metallen vorgesehen. Die außenliegende Schicht ist als löt­ fähige Schicht ausgebildet. Sie ist für eine elek­ trische Lötkontaktierung geeignet. Bei Lei­ stungshalbleitern übernimmt sie beispielsweise ne­ ben der Funktion der Wärmeableitung auch die Funk­ tion für die elektrische Kontaktierung.
Es ist bekannt, auf Silizium-Substraten ein lötfä­ higes Metallschichtsystem aufzubringen, das zwei Nickel-Schichten und eine Goldschicht als äußere Schicht aufweist. Die Aufbringung erfolgt mittels Electroless-Plating.
Ferner ist es bekannt, mittels Aufdampftechnik ein Aluminium-Nickel-Gold-Schichtsystem auf ein Sub­ strat aufzubringen.
Aus der US-PS 39 22 385 geht eine Halbleiteranord­ nung mit einem im Sputter-Verfahren aufgebrachten Metallschichtsystem hervor, das eine innere Schicht aus Nickel/Magnesium und eine äußere Schicht aus einem lötfähigen Metall, zum Beispiel Nickel, Sil­ ber oder Gold, aufweist. Zum Aufbringen des Metall­ schichtsystems sind verschiedene Verfahren, unter anderem das Sputter-Verfahren, bekannt.
Das Electroless-Plating und die Aufdampftechnik ha­ ben den Nachteil, daß zumindest nach Aufbringen der ersten Nickelschicht ein Temper-Prozeß zur Her­ stellung eines mechanisch stabilen und elektrisch einwandfreien Kontakts erforderlich ist. Überdies besteht beim Verdampfungsverfahren die Gefahr von Nickel-Spritzern, die zu einem Ausbeuteverlust füh­ ren. Die Temperaturwechselfestigkeit der Lötschicht und auch die Lunkerdichte ist bei den bekannten Me­ tallschichtsystemen zu verbessern.
Vorteile der Erfindung
Die erfindungsgemäße Halbleiteranordnung mit den im Hauptanspruch genannten Merkmalen hat dem gegenüber den Vorteil, daß kein Temper-Prozeß erforderlich ist, so daß sich die Herstellung vereinfacht. Die Chromschicht wirkt als guter Haftvermittler, so daß die nachfolgende Nickelschicht mechanisch fest und elektrisch optimal mit dem Substrat verbunden ist. Die äußere Edelmetallschicht versiegelt die auf­ grund des Sputter-Verfahrens oxidfrei aufgebrachte Nickelschicht, wodurch beste Voraussetzungen für die Lötbarkeit geschaffen sind. Diese wird unter anderem durch die nur sehr geringe Lunkerdichte und auch durch die hohe Temperaturwechselfestigkeit der Lötschicht bedingt. Die erfindungsgemäße Auswahl der Materialien der einzelnen Schichten des Metall­ schichtsystems sowie deren jeweiliges Aufbringen durch das Sputter-Verfahren bringen eine optimale Schichthaftung mit sich und führen zu einem ver­ nachläßigbar geringen Restgaseinbau, was zu beson­ der niedrigen Kontakt- und auch Schichtwiderständen führt. Dies macht sich beispielsweise besonders po­ sitiv bei Leistungsdioden durch niedrige Flußspan­ nungen bemerkbar. Beim Sputter-Verfahren besteht nicht die Gefahr von Nickel-Spritzern, wie dies bei den bekannten Aufbringverfahren der Fall ist. Durch die Wahl der genannten Materialien ist eine kosten­ günstige Beschichtung gegeben.
Das erfindungsgemäße Metallschichtsystem besteht aus einer ersten Schicht, die Chrom aufweist (diese Formulierung bedeutet, daß neben Chrom auch noch anderes Material/andere Materialien vorhanden sein können) oder aus Chrom besteht. Diese erste Schicht ist auf die Oberfläche des Substrats durch Sputtern aufgebracht. Eine zweite, auf die erste Schicht durch Sputtern aufgebrachte Schicht weist Nickel auf oder besteht aus Nickel. Auf ihr ist eine dritte Schicht angeordnet, die ebenfalls im Sput­ ter-Verfahren erzeugt wird. Sie besteht aus Edelme­ tall, besonders bevorzugt aus Silber oder weist Silber auf.
Nach einer Weiterbildung der Erfindung ist vorgese­ hen, daß die zweite Schicht neben Nickel auch Vana­ dium enthält. Vorzugsweise weist die zweite Schicht 7 Gewichtsprozent Vanadium auf.
Die erste Schicht hat vorzugsweise eine Mindest­ dicke von 70 nm. Für die zweite Schicht ist eine Dicke von mindestens 250 nm bevorzugt. Die dritte Schicht weist insbesondere eine Dicke von minde­ stens 100 nm.
Die Erfindung betrifft ferner ein Verfahren zum Aufbringen eines lötfähigen Metallschichtsystems auf die Oberfläche eines Substrats einer Halblei­ teranordnung mittels Sputterung der einzelnen Schichten, wobei auf das Substrat zunächst eine er­ ste Schicht aufgebracht wird, die aus Chrom besteht oder Chrom aufweist, dann wird auf die erste Schicht eine zweite Schicht aufgebracht, die aus Nickel besteht oder Nickel aufweist und an­ schließend wird auf die zweite Schicht eine dritte Schicht aufgebracht, die aus Edelmetall besteht oder Edelmetall aufweist, vorzugsweise aus Silber besteht oder Silber aufweist.
Die Sputter-Beschichtung erfolgt bevorzugt mit Ar­ gon-Ionen, insbesondere bei einem Druck von etwa 5·10-2 mbar.
Insbesondere ist es vorteilhaft, wenn das Sputter- Verfahren bei einem Restgaspartialdruck (O2, H2O) von etwa 1·10-7mbar durchgeführt wird.
Das Sputter-Verfahren kann - nach einer weiteren Ausführungsform der Erfindung - mit einer Sputter­ rate von etwa 500 nm/min durchgeführt werden.
Zeichnung
Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Abschnitt ei­ nes Substrats einer Halbleiteranordnung mit einer ersten aufgebrachten Schicht eines Metallschichtsystem,
Fig. 2 die Darstellung gemäß Fig. 1 nach Durch­ führung eines weiteren Prozeßschrittes, durch den eine zweite Schicht aufgebracht wurde,
Fig. 3 die Anordnung gemäß Fig. 2 nach Aufbringen einer dritten Schicht,
Fig. 4 einen Querschnitt durch eine Halbleiteran­ ordnung, die beidseitig das Metallschicht­ system aufweist.
Beschreibung eines Ausführungsbeispiels
Die Fig. 1 zeigt eine Halbleiteranordnung 1, die ein Substrat 2 aufweist. Vom Substrat 2 ist in der Fig. 1 lediglich ein Abschnitt dargestellt. Bei diesem Substrat 2 kann es sich zum Beispiel um ein Silizium-Substrat handeln. Dieses kann mit einer p- Dotierung oder aber auch mit einer n-Dotierung ver­ sehen sein.
Die Halbleiteranordnung 1 kann Bestandteil einer integrierten Schaltung oder eines Leistungshalblei­ ters oder eines sonstigen elektronischen Bauelement sein.
Auf die Oberfläche 3 ist eine erste Schicht 4 auf­ gebracht, die aus Chrom (Cr) besteht. Auf diese er­ ste Schicht 4 ist eine zweite Schicht 5 aufgebracht (Fig. 2) die im wesentlichen aus Nickel (Ni) be­ steht, vorzugsweise zusätzlich einen gewissen An­ teil an Vanadium (V), insbesondere mindestens 7 Ge­ wichtsprozent Vanadium (V) aufweist. Gemäß Fig. 3 befindet sich auf der zweiten Schicht 5 eine dritte Schicht 6, die aus Edelmetall besteht. Vorzugsweise ist sie aus Silber (Ag).
Die drei Schichten 4, 5 und 6 bilden ein lötfähiges Metallschichtsystem 7, das einerseits der Wärmeab­ fuhr beim Betrieb der Halbleiteranordnung dient so­ wie einen elektrischen Kontakt zum Substrat (Si) darstellt und andererseits auch einen Lötkontakt bereitstellt.
Die einzelnen Schichten 4, 5, 6 werden sequentiell mittels Sputterverfahren aufgebracht. Die einzelnen Herstellungsschritte sind in den Fig. 1 bis 3 dargestellt. Es ist deutlich ersichtlich, daß zunächst auf das Substrat 2 die erste Schicht 4 mittels Sputterung aufgebracht wird und daß dann darauf - ebenfalls mittels des Sputter-Verfahren - die zweite Schicht 5 aufgebracht wird. Schließlich wird dann anschließend - ebenfalls durch Sputtern - auf die zweite Schicht 5 die dritte Schicht 6 auf­ gebracht.
Sofern die Beschichtung des Substrats mit dem Me­ tallschichtsystem 7 nur auf einer Seite erfolgt, spricht man von einer sogenannten Rückseitenbe­ schichtung der Halbleiteranordnung. Alternativ ist es selbstverständlich jedoch auch möglich, daß sowohl die Ober- als auch die Unterseite oder alle Seiten einer Halbleiteranordnung mit dem Metall­ schichtsystem versehen wird. Insbesondere ist es durch spezielle Sputteranlagen möglich, beide Sei­ ten gleichzeitig zu beschichten.
Dies ist bespielsweise in der Fig. 4 dargestellt. Das unterbrochen gezeichnete Substrat 2 weist sowohl auf der Oberseite 8 als auch auf der Unter­ seite 9 jeweils das zuvor beschriebene Metallschicht­ system 7 auf.
Die zweite Schicht 5 besteht vorzugsweise nicht nur aus Nickel (Ni), sondern weist neben dem Nickel (Ni) Vanadium (V) auf. Der Vanadiumanteil beträgt vorzugsweise mindestens 7 Gewichtsprozent.
Das Sputter-Verfahren findet bevorzugt mittels Ar­ gon-Ionen (Ar-Ionen) bei ca. 5·10-2 mbar und bei ei­ nem Restgaspartialdruck von 1·10-7mbar (O2, H2O) statt.
Die erfindungsgemäß erzielbare gute Schichthomoge­ nität (±3% über den Durchmesser eines 4-Zoll-Wa­ fers) erlaubt die Herstellung sehr dünner Schich­ ten. Bevorzugt ist vorgesehen, daß die erste Schicht mindestens eine Dicke von 70 nm, die zweite Schicht 5 mindestens eine Dicke von 250 nm und die dritte Schicht 6 mindestens eine Dicke von 100 nm aufweist.
Durch die Beigabe von Vanadium zum Nickel der zwei­ ten Schicht 5 verliert das Nickel-Target seine ma­ gnetischen Eigenschaften. Die Materialausnutzung des Nickel-Targets erhöht sich dadurch von ca. 12 Gewichtsprozent auf ca. 40 Gewichtsprozent. Außer­ dem werden bei der Nickel-Quelle beim Magnetron- Sputterbetrieb vergleichbar Sputterraten, wie bei Chrom oder bei Silber von ca. 600 nm/min erzielt. Für die Durchführung des Beschichtungsprozesses können handelsübliche Sputteranlagen mit Belade­ schleuse verwendet werden.

Claims (15)

1. Halbleiteranordnung mit einem Substrat, auf des­ sen Oberfläche ein lötfähiges Metallschichtsystem angeordnet ist, das Nickel aufweist, dadurch ge­ kennzeichnet, das eine erste Schicht (4) des Me­ tallschichtsystems (7) Chrom (Cr), eine zweite Schicht (5) Nickel (Ni) und eine dritte Schicht (6) Edelmetall, insbesondere Silber (Ag), aufweist.
2. Halbleiteranordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die erste Schicht (4) aus Chrom (Cr) besteht.
3. Halbleiteranordnung nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die zweite Schicht (5) aus Nickel (Ni) besteht.
4. Halbleiteranordung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die dritte Schicht (6) aus Silber (Ag) besteht.
5. Halbleiteranordnung nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die er­ ste Schicht (4) auf der Oberfläche (3) des Sub­ strats (2), die zweite Schicht (5) auf der ersten Schicht (4) und die dritte Schicht (6) auf der zweiten Schicht (5) angeordnet ist.
6. Halbleiteranordnung nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die zweite Schicht (5) neben Nickel Vanadium (V), vor­ zugsweise mindesten 7 Gewichtsprozent Vanadium, aufweist.
7. Halbleiteranordnung nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die er­ ste Schicht (4) eine Dicke von mindestens 70 nm aufweist.
8. Halbleiteranordnung nach eimen der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die zweite Schicht (5) eine Dicke von mindestens 250 nm aufweist.
9. Halbleiteranordnung nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die dritte Schicht (6) eine Dicke von mindestens 100 nm aufweist.
10. Verfahren zum Aufbringen eines lötfähigen Me­ tallschichtsystems auf die Oberfläche eines Sub­ strats einer Halbleiteranordnung mittels Sputterung der einzelnen Schichten, vorzugsweise zur Herstel­ lung einer Halbleiteranordnung nach einem oder meh­ reren der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß auf das Substrat (2) zunächst eine erste Schicht (4) aufgebracht wird, die aus Chrom (Cr) besteht oder Chrom (Cr) aufweist, daß dann auf die erste Schicht (4) eine zweite Schicht (5) auf­ gebracht wird, die aus Nickel (Ni) besteht oder Nickel (Ni) aufweist, und daß anschließend auf die zweite Schicht (5) eine dritte Schicht (6) aufge­ bracht wird, die aus Edelmetall besteht oder Edel­ metall aufweist, vorzugsweise aus Silber (Ag) be­ steht oder Silber (Ag) aufweist.
11. Verfahren nach Anspruch 10, dadurch gekenn­ zeichnet, daß die Sputter-Beschichtung mittels Ar­ gon-Ionen (Ar-Ionen), insbesondere bei einem Druck von etwa 5·10-2 mbar erfolgt.
12. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß das Sputter-Ver­ fahren bei einem Restgaspartialdruck (O2, H2O) von etwa 1·10-7 mbar durchgeführt wird.
13. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die erste Schicht (4) mit einer Dicke von mindesten 70 nm und/oder die zweite Schicht (5) mit einer Dicke von minde­ stens 250 nm und/oder die dritte Schicht (6) mit einer Dicke von mindestens 100 nm aufgebracht wird.
14. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der zweiten Schicht (5) Vanadium (V), vorzugsweise zu minde­ stens 7 Gewichtsprozent, beigemischt wird.
15. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß das Sputter-Ver­ fahren mit einer Sputterrate von etwa 500 nm/min durchgeführt wird.
DE19914139908 1991-12-04 1991-12-04 Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung Withdrawn DE4139908A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19914139908 DE4139908A1 (de) 1991-12-04 1991-12-04 Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung
PCT/DE1992/000995 WO1993011563A1 (de) 1991-12-04 1992-11-28 Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914139908 DE4139908A1 (de) 1991-12-04 1991-12-04 Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung

Publications (1)

Publication Number Publication Date
DE4139908A1 true DE4139908A1 (de) 1993-06-09

Family

ID=6446209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914139908 Withdrawn DE4139908A1 (de) 1991-12-04 1991-12-04 Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung

Country Status (2)

Country Link
DE (1) DE4139908A1 (de)
WO (1) WO1993011563A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007048299A1 (de) * 2007-10-08 2009-04-09 Behr Gmbh & Co. Kg Mehrschichtlot

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
EP2287899B1 (de) * 2009-08-18 2014-05-07 SEMIKRON Elektronik GmbH & Co. KG Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE763522A (fr) * 1970-03-03 1971-07-16 Licentia Gmbh Serie de couches de contact pour des elements de construction semi-conducteurs
JPH07101736B2 (ja) * 1990-06-28 1995-11-01 日本電装株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007048299A1 (de) * 2007-10-08 2009-04-09 Behr Gmbh & Co. Kg Mehrschichtlot

Also Published As

Publication number Publication date
WO1993011563A1 (de) 1993-06-10

Similar Documents

Publication Publication Date Title
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
DE3632209C2 (de)
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2647566A1 (de) Leiterstreifenstruktur, ihre verwendung und herstellung
EP0002703B1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE3107943C2 (de)
DE2402709B2 (de) Festkoerperbauelement mit einem duennen film aus vanadinoxyd
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE3347489C2 (de)
DE2509912B2 (de) Elektronische Dünnfilmschaltung
DE3638799C2 (de)
DE3636366C2 (de)
DE4139908A1 (de) Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung
EP0016263A1 (de) Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung
DE2134291A1 (de) Halbleitervorrichtung
DE3218974C2 (de)
DE3018510C2 (de) Josephson-Übergangselement
DE2165622C3 (de) Dünnschichtschaltkreis
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE19961675A1 (de) Bauteil mit Dünnschichtschaltkreis mit trimmbarem Kondensator
DE2008397C3 (de) Verfahren zum Herstellen eines Kontaktes auf einem n-leitenden Galliumarsenidsubstrat
DE2834221C3 (de) Verfahren zur Herstellung von Dünnschichtleiterbahnen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee