DE4009464A1

DE4009464A1 - Electronic digital multiplier circuit - includes control circuit based around pulse counter unit and operative until last multiplicand digit has been dealt with

Info

Publication number: DE4009464A1
Application number: DE19904009464
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1989-12-28
Filing date: 1990-03-23
Publication date: 1991-09-26

Abstract

An electronic multiplier circuit for operating on digitally coded numbers operates with a circuit that has shift registers controlled by a unit that includes a pulse counter (11). The counter is based around four flip-flops (1-4) together with OR-gates (5), AND-gates (6, 7, 10), inverters (9, 14) and a coupling stage (11-13). Outputs are generated from the flip-flops for use in the control process. Other counter versions include different numbers of flip-flops. The results shift register has only one direction of operation. ADVANTAGE - Eliminates control, errors in multiplication process.

Description

Gegenstand der Erfindung ist die weitere Verbesserung der Multiplizierschaltung nach P 40 06 569.3, welche noch Steuerwerk-Fehler aufweist. Einer dieser Fehler wurde damit beseitigt, daß die Und-Schaltung 21 an ihrem ersten Eingang nicht mehr von einer Abzweigung des Ausgangs a des Impuls-Zählers 11 angesteuert wird, sondern vom Ausgang d des Impuls-Zählers 11 angesteuert wird. Bei der Multiplizierschaltung Type A erfolgt die Eingabe der Faktoren-Ziffern mittels Schieberegistern. Bei der Multiplizier-Schaltung Type B erfolgt die Eingabe der Faktoren-Ziffern mittels direkten Leitungs-Verbindungen, in denen Vierfach-Tor-Schaltungen angeordnet sind.The invention relates to the further improvement of the multiplier circuit according to P 40 06 569.3, which still has control unit errors. One of these errors has been eliminated in that the AND circuit 21 is no longer controlled at its first input by a branch of the output a of the pulse counter 11 , but is controlled by the output d of the pulse counter 11 . With type A multiplier, the factor numbers are entered using shift registers. With the multiplier circuit Type B, the factor numbers are entered by means of direct line connections in which quadruple gate circuits are arranged.

Das Block-Schaltbild ist bei beiden Typen gleich und in Fig. 1 dargestellt, aber nicht in voller Länge, sondern um 2 Teil-Schaltungen verkürzt. In Fig. 2 sind vereinfacht die Schieberegister 5a und 5b mit Tor-Schaltung 50 dargestellt. In Fig. 3a und 3b ist unvollständig das Steuerwerk 9a dargestellt. In Fig. 4 ist die Schaltung 60a dargestellt. In Fig. 5 ist die Schaltung 70 dargestellt. In Fig. 6 ist der Impuls-Zähler 11 dargestellt. In Fig. 7 ist der Impuls-Zähler 12 dargestellt. In Fig. 8 ist der Impuls-Zähler 13 dargestellt. In Fig. 9 ist der Impuls-Zähler 14 dargestellt. In Fig. 10 ist das Diagramm des ersten Haupt-Zyklusses dargestellt (Multiplikand 3stellig). In Fig. 11a und 11b ist unvollständig das Steuerwerk 9b dargestellt. In Fig. 12 ist die Schaltung 60b dargestellt. The block diagram is the same for both types and is shown in FIG. 1, but not in full length, but shortened by 2 sub-circuits. The shift registers 5 a and 5 b with gate circuit 50 are shown in simplified form in FIG. 2. In Fig. 3a and 3b, the control unit 9 a is shown incomplete. In FIG. 4, the circuit 60 is shown a. Circuit 70 is shown in FIG . In FIG. 6, the pulse counter 11 is shown. In Fig. 7, the pulse counter 12 is depicted. In FIG. 8, the pulse counter 13 is shown. In Fig. 9, the pulse counter 14 is shown. In Fig. 10, the diagram of the first main cycle is shown (multiplicand 3 digits). In Fig. 11a and 11b, the control unit 9 is shown b incomplete. The circuit 60 b is shown in FIG .

Die Multiplizierschaltung Type A besteht aus der Matrix-Stellen-Multiplizierschaltung 1 oder einer sonstigen Stellen-Multiplizierschaltung und der ersten Tetraden-Addier-Schaltung 2 und der zweiten Tetraden-Addierschaltung 3 und 6 Übertrag-Addierschaltungen 4 und dem vierfachen Schieberegister 5b und dem vierfachen Schieberegister 5a und dem Steuerwerk 9a und dem vierfachen nicht dargestellten Eingangs-Schieberegister A, in welchem der Multiplikand gespeichert ist und dem vierfachen Eingangs-Schieberegister B, in welchem der Multiplikator gespeichert ist und das auch nicht dargestellt ist. Das Multiplikanden-Schieberegister A weist eine Neuner-Rückkoppelung auf.The multiplier circuit Type A is composed of the matrix-site multiplying circuit 1 or other places multiplier circuit and the first tetrad adder circuit 2 and the second nibbles adding circuit 3 and 6 carry adder circuits 4 and four times the shift register 5 b and the fourfold Shift register 5 a and the control unit 9 a and the fourfold input shift register A, not shown, in which the multiplicand is stored and the fourfold input shift register B, in which the multiplier is stored and which is also not shown. The multiplicand shift register A has a nine feedback.

Das Steuerwerk 9a, welches unvollständig in Fig. 3a und 3b dargestellt ist, besteht aus den Schaltungen 60a und 70 und dem Impuls-Zähler 11 und den einfachen Flip-Flops 12 und 13 und den Und-Schaltungen 14 bis 27 mit je 2 Eingängen und den Oder-Schaltungen 28 bis 35 mit je 2 Eingängen und der Oder-Schaltung 36 mit 3 Eingängen und der Oder-Schaltung 37 mit 8 Eingängen und den Negier-Schaltungen 38 bis 42 und den Und-Schaltungen 44 und 47 mit je 2 Eingängen und den Verzögerungs-Schaltungen 45 und 46 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung T. Der Gesamt-Rückstell-Eingang hat die Bezeichnung R. Die Anzahl der Multiplikanden-Ziffern wird über den Eingang v eingetaktet. Die Anzahl der Multiplikator-Ziffern wird über den Eingang w eingetaktet. Der Eingang S ist der Start-Impuls-Eingang. Vom Ausgang C wird die Eingabe der jeweiligen Stellen-Produktzahl in das Schieberegister 5b angesteuert. Vom Ausgang H wird das Schieberegister 5b Takt-angesteuert (Rechts-Verschiebung). Vom Ausgang E wird das Schieberegister 5a Takt-angesteuert (Rechts-Verschiebung). Vom Ausgang N wird der Eingang n der Tor-Schaltung 50 angesteuert. Vom Ausgang A wird das Multiplikanden-Schieberegister Takt-angesteuert. Vom Ausgang B wird das Multiplikator-Schieberegister Takt-angesteuert. The control unit 9 a, which is incomplete in Fig. 3a and 3b, consists of the circuits 60 a and 70 and the pulse counter 11 and the simple flip-flops 12 and 13 and the AND circuits 14 to 27 with 2 each Inputs and the OR circuits 28 to 35 with 2 inputs each and the OR circuit 36 with 3 inputs and the OR circuit 37 with 8 inputs and the negation circuits 38 to 42 and the AND circuits 44 and 47 with 2 each Inputs and the delay circuits 45 and 46 and the associated lines. The pulse input has the designation T. The total reset input has the designation R. The number of multiplicand digits is clocked in via the input v. The number of multiplier digits is clocked in via input w. Input S is the start pulse input. From the output C, the input of the respective digit product number into the shift register 5 b is controlled. H from the output shift register is driven clock-5 b (right shift). From the output E the shift register is a clock-driven 5 (right shift). The input n of the gate circuit 50 is driven by the output N. The multiplicand shift register is clock-driven from output A. The multiplier shift register is clock-driven from output B.

Die Schaltung 60a (Fig. 4) besteht aus den Impuls-Zählern 12 und 13 (Fig. 7 und 8) und 8 Und-Schaltungen 41 mit je 2 Eingängen und 7 Und-Schaltungen 42 mit je 2 Eingängen und 7 Negier-Schaltungen 43 und der Oder-Schaltung 44 mit 8 Eingängen und den zugehörigen Leitungen. Die Eingänge und die Ausgänge sind in bezug auf Fig. 3a stellungsgleich eingezeichnet.The circuit 60 a ( FIG. 4) consists of the pulse counters 12 and 13 ( FIGS. 7 and 8) and 8 AND circuits 41 with 2 inputs each and 7 AND circuits 42 with 2 inputs each and 7 negation circuits 43 and the OR circuit 44 with 8 inputs and the associated lines. The inputs and the outputs are drawn in the same position with reference to FIG. 3a.

Die Schaltung 70 (Fig. 5) besteht aus den Impuls-Zählern 12 und 14 (Fig. 7 und 9) und 8 Und-Schaltungen 61 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge und die Ausgänge sind in bezug auf Fig. 3b stellungsgleich eingezeichnet.The circuit 70 ( FIG. 5) consists of the pulse counters 12 and 14 ( FIGS. 7 and 9) and 8 AND circuits 61 , each with 2 inputs and the associated lines. The inputs and the outputs are drawn in the same position in relation to FIG. 3b.

Der Impuls-Zähler 11 (Fig. 6) besteht aus 4 einfachen Flip-Flops 1 bis 4 und 4 Oder-Schaltungen 5 mit je 2 Eingängen und 3 Und-Schaltungen 6 mit je 2 Eingängen und 3 Und-Schaltungen 7 mit je 2 Eingängen und der Oder-Schaltung 8 mit 2 Eingängen und der Negier-Schaltung 9 und der Und-Schaltung 10 und 4 Und-Schaltungen 11 mit je 2 Eingängen und dem einfachen Flip-Flop 12 und den Negier-Schaltungen 13 und 14 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge D sind mit den Ziffern 1 bis 4 gekennzeichnet.The pulse counter 11 ( Fig. 6) consists of 4 simple flip-flops 1 to 4 and 4 OR circuits 5 with 2 inputs each and 3 AND circuits 6 with 2 inputs each and 3 AND circuits 7 with 2 inputs each and the OR circuit 8 with 2 inputs and the negation circuit 9 and the AND circuit 10 and 4 AND circuits 11 with 2 inputs each and the simple flip-flop 12 and the negation circuits 13 and 14 and the associated lines . The pulse input has the designation a. The reset input has the designation r. The outputs D are marked with the numbers 1 to 4 .

Der Impuls-Zähler 12 (Fig. 7) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schaltung 11 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge D sind mit den Ziffern 1 bis 8 gekennzeichnet. The pulse counter 12 ( Fig. 7) consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 9 with 2 inputs each and 4 AND circuits 10 with 2 inputs each and the OR circuit 11 with 4 inputs and the further simple flip-flop 12 and 4 AND circuits 13 , each with 2 inputs and 2 negation circuits 14 . The pulse input has the designation a. The reset input has the designation r. The outputs D are marked with the numbers 1 to 8 .

Der Impuls-Zähler 13 (Fig. 8) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 14 und 15 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und der Oder-Schaltung 19 mit 4 Eingängen und den zugehörigen Leitungen. Der Rückstell-Eingang auf Null hat die Bezeichnung r. Der zusätzliche Rückstell-Eingang r2 ist ein Spezial-Rückstell-Eingang, über den dieser Impuls-Zähler auf 1 rückgesetzt wird. Der Impuls-Eingang hat die Bezeichnung a. Die Ausgänge D sind mit den Ziffern 1 bis 9 gekennzeichnet. Dieser Impuls-Zähler 13 ist spiegelbildlich dargestellt.The pulse counter 13 ( Fig. 8) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and 2 OR circuits 14 and 15 with each 2 inputs and the further simple flip-flop 16 and 4 AND circuits 17 each with 2 inputs and 2 negation circuits 18 and the OR circuit 19 with 4 inputs and the associated lines. The reset input to zero has the designation r. The additional reset input r 2 is a special reset input, which is used to reset this pulse counter to 1. The pulse input has the designation a. The outputs D are marked with the numbers 1 to 9 . This pulse counter 13 is shown in mirror image.

Der Impuls-Zähler 14 (Fig. 9) ist auch spiegelbildlich dargestellt und auch verkürzt dargestellt und besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge D sind mit den Ziffern 1 bis 10 gekennzeichnet.The pulse counter 14 ( FIG. 9) is also shown in mirror image and also shown in abbreviated form and consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the further simple flip-flop 16 and 4 AND circuits 17 each with 2 inputs and 2 negating circuits 18 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs D are marked with the numbers 1 to 10 .

Die Wirkungsweise ergibt sich aus der Zahlen-Darstellung auf Seite 5 und dem in Fig. 10 dargestellten Diagramm für den ersten Haupt-Zyklus. Falls der Multiplikand weniger als 3 Stellen oder mehr als 3 Stellen hat, weist dieses Diagramm entsprechende Abweichungen auf. The mode of operation results from the numerical representation on page 5 and the diagram shown in FIG. 10 for the first main cycle. If the multiplicand has less than 3 digits or more than 3 digits, this diagram shows corresponding deviations.

Die Multiplizierschaltung Type B, deren Steuerwerk 9b in Fig. 11a und 11b dargestellt ist, weist im Vergleich mit der Multiplizierschaltung Type A den Unterschied auf, daß die Eingabe der jeweiligen Multiplikanden-Ziffer und der jeweiligen Multiplikator-Ziffer nicht mittels Verschiebung des Inhalts der Eingangs-Schieberegister erfolgt, sondern über direkte Leitungs-Verbindungen, in denen vierfache Tor-Schaltungen angeordnet sind. Somit sind hierbei 16 vierfache Tor-Schaltungen erforderlich, welche von den Ausgängen I und K des Steuerwerks 9b angesteuert werden. Die abweichenden Details der Multiplizierschaltung Type B sind somit in den Fig. 11a und 11b und 12 dargestellt.The multiplier circuit type B, whose control unit 9 b is shown in FIGS. 11a and 11b, has the difference in comparison with the multiplier circuit type A that the input of the respective multiplicand number and the respective multiplier number is not achieved by shifting the content of the Input shift register takes place, but via direct line connections, in which fourfold gate circuits are arranged. Thus, in this case 16 four times the gate circuits are required, which are driven by the outputs of I and K of the control unit 9 b. The deviating details of the multiplier circuit Type B are thus shown in FIGS. 11a and 11b and 12.

Die Wirkungsweise dieser Multiplizierschaltung Type B ergibt sich auch aus dem in Fig. 10 dargestellten Diagramm (H Z 1=Haupt-Zyklus 1) und aus der auf Seite 6 dargestellten Zahlen-Darstellung. The operation of this type B multiplier circuit also results from the diagram shown in FIG. 10 (HZ 1 = main cycle 1 ) and from the numerical representation shown on page 6 .

Die Multiplikation 357×236=84252 ergibt sich wie folgt: The multiplication 357 × 236 = 84252 results as follows:

Die Ergebniszahl 84252 ist in dieser Zahlen-Darstellung nicht um 5 Stellen nach rechts verschoben, sondern um 3 Stellen nach links verschoben.The result number 84252 is in this figure representation not shifted to the right by 5 places, but by 3 Positions shifted to the left.

Claims

1. Electronic multiplier circuit, which is designed so that the digit part products are added individually to the total intermediate product number and in which the result shift register ( 5 b) has only one direction of displacement and in which the pulse counter ( 11 ) is controlled in each main cycle only as long or is only fully controlled until the last multiplicand digit has been processed, characterized in that the output (d) of the pulse counter ( 11 ) is also used for a control purpose .

2. Electronic multiplier circuit according to claim 1, characterized in that not only the flip-flop ( 13 ) is driven on one side by the output of the AND circuit ( 19 ), but also the pulse counter ( 11 ) is reset.

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the pulse counter ( 11 ) is reset in all cases so that it has H potential at its output (d) after the reset.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that two additional AND circuits ( 14 and 15 ) are arranged as gate circuit, which at their second input from the output of the AND Circuit ( 22 ) can be controlled.

5. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the potential of the output (i) is controlled via an AND circuit ( 26 ), which to its second input is either controlled by the output (d) of the pulse counter ( 11 ) or is controlled by the outputs (c and d) of the pulse counter ( 11 ) at its second input via an OR circuit ( 30 ).

6. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the circuit ( 70 ) only from the pulse counters ( 12 and 14 ) and 8 AND circuits ( 61 ), each with 2 inputs and the associated lines.

7. Electronic multiplier circuit according to P 40 06 569.3, characterized in that the circuit ( 10 ), the OR circuit ( 33 ) no longer has and that this end run circuit is designed in accordance with the end run circuit ( 80 ) of the present patent application.