DE4012226A1

DE4012226A1 - Electronic multiplier circuit for digital values - has shift register controlled by pulse counter with two outputs

Info

Publication number: DE4012226A1
Application number: DE19904012226
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-01-10
Filing date: 1990-04-14
Publication date: 1991-10-17

Abstract

The partial products generated by the circuit are added in sequence to the intermediate product value. The result register only executes a single shift operation. The system is controlled by a circuit having a pulse counter (11) producing two outputs (a,b). The counter is formed with a pair of flip-flops (1,2) six AND-gates (3) each with two inputs, an OR-circuit (4) with two inputs and an inverter (5). ADVANTAGE - Simplified clock control of shift register.

Description

Gegenstand der Erfindung ist eine Vereinfachung der Multiplizierschaltung nach P 40 11 488.0, welche einen Impuls- Zähler 11 aufweist, der 4 Ausgänge hat und somit einen Vierer-Zyklus aufweist. Erfindungsgemäß wird nun eine Vereinfachung und eine Verkürzung der erforderlichen Zeit dadurch erreicht, daß als Impuls-Zähler 11 ein Impuls-Zähler zur Verwendung kommt, der nur 2 Zähl-Ausgänge hat und somit ganz einfach ist, weil in diesem Fall als Impuls-Zähler 11 ein Doppel-Flip-Flop verwendbar ist. Diese Vereinfachung wurde dadurch erreicht, daß für die Takt-Ansteuerung des Eingangs-Schieberegisters A oder ausnahmsweise beider Eingangs- Schieberegister und die Takt-Ansteuerung des Schieberegisters 5b derselbe Takt verwendet wird.The invention relates to a simplification of the multiplication circuit according to P 40 11 488.0, which has a pulse counter 11 , which has 4 outputs and thus has a four-cycle. According to the invention, a simplification and a shortening of the time required is achieved in that a pulse counter is used as the pulse counter 11 , which has only 2 count outputs and is therefore quite simple, because in this case as the pulse counter 11 a double flip-flop can be used. This simplification was achieved in that the same clock is used for the clock control of the input shift register A or, exceptionally, both input shift registers and the clock control of the shift register 5 b.

Die Multiplizierschaltung Type A ist in Fig. 1 als Block- Schaltbild dargestellt, aber nicht in voller Länge, sondern um zwei Teil-Schaltungen verkürzt. Die Stellen-Multiplizierschaltung 1 ist nur in Fig. 1 als Rechteck eingezeichnet. Die zweite Tetraden-Addierschaltung 3 ist in Fig. 2 dargestellt. Eine Übertrag-Addierschaltung 4 ist in Fig. 3 dargestellt. In Fig. 4 ist der duale Voll-Addierer 23 dargestellt. In Fig. 5 ist ein Teilstück des vierfachen Schieberegisters 5b dargestellt. In Fig. 6 ist ein Teil-Stück des Schieberegisters 5a dargestellt. In Fig. 7 sind vereinfacht die Schieberegister 5b und 5a mit der doppelten Tor-Schaltung 50 dargestellt. In Fig. 8 ist das Steuerwerk 9a dargestellt. In Fig. 9 ist die Schaltung 10 dargestellt. In Fig. 10 ist das Detail G der Ausführung 2 dargestellt. In Fig. 11 ist der Impuls-Zähler 11 dargestellt. In Fig. 12 ist der Impuls-Zähler 12 dargestellt. In Fig. 13 ist der Impuls-Zähler 13a dargestellt. In Fig. 14 ist spiegelbildlich der Impuls-Zähler 14 dargestellt. In Fig. 15 ist das zugehörige Ansteuer-Diagramm dargestellt.The multiplier circuit type A is shown in Fig. 1 as a block diagram, but not in full length, but shortened by two sub-circuits. The position multiplier circuit 1 is shown as a rectangle only in FIG. 1. The second tetrad adding circuit 3 is shown in FIG. 2. A carry adder circuit 4 is shown in FIG. 3. The dual full adder 23 is shown in FIG . In Fig. 5, a portion of the fourfold shift register 5 b is shown. In Fig. 6 a part of the shift register 5 a is shown. In Fig. 7, the shift registers 5 b and 5 a are shown in simplified form with the double gate circuit 50 . In FIG. 8, the control unit 9 is shown a. The circuit 10 is shown in FIG . In Fig. 10 the detail G is the embodiment 2 shown. In Fig. 11, the pulse counter 11 is shown. The pulse counter 12 is shown in FIG . In Fig. 13 the pulse counter 13 a is shown. In Fig. 14, the pulse counter 14 is shown in mirror image. The associated control diagram is shown in FIG .

Die Multiplizierschaltung Type A, deren Steuerwerk 9a in Fig. 8 dargestellt ist, besteht aus der Matrix-Stellen- Multiplizierschaltung 1 oder einer sonstigen Stellen-Multiplizierschaltung und der ersten Tetraden-Addierschaltung 2 und der zweiten Tetraden-Addierschaltung 3 und 6 Übertrag- Addierschaltungen 4 und dem vierfachen Ergebnis-Schieberegister 5b und dem vierfachen Schieberegister 5a, das die rechtsseitige Verlängerung des Schieberegisters 5b (über die Tor-Schaltung 50) bildet und dem Steuerwerk 9a und den Eingang-Schieberegistern A und B, welche auch vierfach sind. Das Schieberegister A ist das Multiplikanden- Schieberegister und weist eine Neuner-Rückkopplung auf. Das Schieberegister B ist das Multiplikator-Schieberegister, das keine Rück-Kopplung aufweist. Diese beiden Eingangs-Schieberegister sind nicht dargestellt.The type A multiplier circuit, the control unit 9 a of which is shown in FIG. 8, consists of the matrix digit multiplier circuit 1 or another digit multiplier circuit and the first tetrad adder circuit 2 and the second tetrad adder circuit 3 and 6 carry adder circuits 4 and four times the result shift register 5 b and four times the shift register 5 a, the right-side extension of the shift register forms 5 b (via the gate circuit 50) and the control unit 9 a and the input shift registers A and B, which also fourfold are. Shift register A is the multiplicand shift register and has a nine feedback. Shift register B is the multiplier shift register, which has no feedback. These two input shift registers are not shown.

Die Tetraden-Addierschaltung 3 (Fig. 2) besteht aus 2 Negier- Schaltungen 11 und 4 Und-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 2 Eingängen und der Oder-Schaltung 14 mit 2 Eingängen und 5 Und-Schaltungen 15 mit je 2 Eingängen und 5 Oder-Schaltungen 16 mit je 2 Eingängen und 7 Und-Schaltungen 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 2 Eingängen und 2 Negier-Schaltungen 19 und der Oder-Schaltung 20 mit 2 Eingängen und 2 Oder- Schaltungen 21 mit je 3 Eingängen und den dualen Voll-Addierern 22 und 23 und den zugehörigen Leitungen. Der Tetraden- Addierer 2 hat an Stelle des dualen Voll-Addierers 22 nur einen dualen Halb-Addierer 22 b. Die Eingänge und die Ausgänge sind mit den zugehörigen Ziffern 5 2 1 1 gekennzeichnet. Die dargestellte Multiplizierschaltung ist somit eine Multiplizierschaltung im 5211-Code, wenn die Stellen-Multiplizierschaltung 1 auch diesen Code aufweist.The tetrad adder circuit 3 ( FIG. 2) consists of 2 negation circuits 11 and 4 AND circuits 12 with 2 inputs each and 2 OR circuits 13 with 2 inputs each and the OR circuit 14 with 2 inputs and 5 AND- Circuits 15 with 2 inputs and 5 OR circuits 16 with 2 inputs and 7 AND circuits 17 with 2 inputs each and the OR circuit 18 with 2 inputs and 2 negation circuits 19 and the OR circuit 20 with 2 inputs and 2 OR circuits 21 with 3 inputs each and the dual full adders 22 and 23 and the associated lines. The tetrad adder 2 has instead of the dual full adder 22 only a dual half adder 22 b. The inputs and the outputs are marked with the corresponding numbers 5 2 1 1. The multiplier circuit shown is thus a multiplier circuit in the 5211 code if the position multiplier circuit 1 also has this code.

Die Übertrag-Addierschaltung 4, welche entsprechend der wirklichen Länge des Schieberegisters 5b in sechsfacher Anzahl erforderlich ist, besteht aus 12 Und-Schaltungen 25 mit je 2 Eingängen und 6 Oder-Schaltungen 26 mit je 2 Eingängen und 2 Und-Schaltungen 27 mit je 3 Eingängen und 4 Negier-Schaltungen 28 und den zugehörigen Leitungen. Der Übertrag-Eingang hat die Bezeichnung a. Der Übertrag-Ausgang hat die Bezeichnung b. Die Eingänge und die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet.The carry adder circuit 4 , which is required in accordance with the actual length of the shift register 5 b in six times the number, consists of 12 AND circuits 25 with 2 inputs each and 6 OR circuits 26 with 2 inputs each and 2 AND circuits 27 with each 3 inputs and 4 negation circuits 28 and the associated lines. The carry input has the designation a. The carry output has the designation b. The inputs and the outputs are marked with the corresponding numerical values 5 2 1 1.

Ein dualer Voll-Addierer (Fig. 4) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen a bis c. Der Ausgang hat die Bezeichnung d und der Übertrag- Ausgang die Bezeichnung e.A dual full adder ( FIG. 4) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negation circuits 53 and the associated lines. The inputs have the designations a to c. The output has the designation d and the carry output has the designation e.

Das Schieberegister 5b (Fig. 5) ist ein vierfaches Schieberegister mit Rechts-Verschiebung und Quer-Eingabe. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 41 mit je 2 Eingängen und 2 Und-Schaltungen 42 mit je 2 Eingängen und 2 Oder-Schaltungen 43 mit je 2 Eingängen und den Und-Schaltungen 44 und 45 mit je 2 Eingängen und 2 Negier-Schaltungen 46, wovon eine nur als Punkt dargestellt ist.The shift register 5 b ( Fig. 5) is a fourfold shift register with right shift and cross input. A partial circuit consists of a double flip-flop 40 and 2 AND circuits 41 with 2 inputs each and 2 AND circuits 42 with 2 inputs each and 2 OR circuits 43 with 2 inputs each and the AND circuits 44 and 45 each with 2 inputs and 2 negation circuits 46 , one of which is only shown as a point.

Das Schieberegister 5a (Fig. 6) ist auch ein vierfaches Schieberegister, das jedoch nur Rechts-Verschiebung und keine Quer-Eingabe aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 42 mit je 2 Eingängen.The shift register 5 a ( Fig. 6) is also a fourfold shift register, which, however, only has a right shift and no cross input. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 42 , each with 2 inputs.

Das Steuerwerk 9a, welches in Fig. 8 dargestellt ist, besteht aus der Schaltung 10 und den Impuls-Zählern 11 und 13a und dem Flip-Flop 15 und den Und-Schaltungen 17 bis 21 mit je 2 Eingängen und 4 Und-Schaltungen 22 mit je 2 Eingängen und den Oder-Schaltungen 24 bis 32 mit je 2 Eingängen und den Negier-Schaltungen 34 bis 36 und 2 Negier- Schaltungen 37 und der Oder-Schaltung 38 mit 8 Eingängen und den Verzögerungs-Schaltungen 39 und 40 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung T. Der Gesamt-Rückstell-Eingang hat die Bezeichnung R. Der Eingang S ist der Start-Impuls-Eingang. Die Anzahl der Multiplikator- Ziffern wird über den Eingang w eingetaktet. Vom Ausgang C wird die Eingabe der jeweiligen Stellen-Produktzahl in das Schieberegister 5b Takt-angesteuert. Vom Ausgang H wird das Schieberegister 5b Verschiebetakt- angesteuert (Rechts-Verschiebung). Vom Ausgang E wird das Schieberegister 5a Verschiebetakt-angesteuert (auch Rechts-Verschiebung). Vom Ausgang N wird der Eingang n der Tor-Schaltung 50 angesteuert. Vom Ausgang A wird das Multiplikanden- Schieberegister Takt-angesteuert. Vom Ausgang B wird das Multiplikator-Schieberegister Takt-angesteuert. Die Endlauf-Taktansteuerung der Schaltung 10 wird dadurch ausgelöst, daß der Ausgang der Oder-Schaltung 32 von H-Potential auf L-Potential wechselt.The control unit 9 a, which is shown in Fig. 8, consists of the circuit 10 and the pulse counters 11 and 13 a and the flip-flop 15 and the AND circuits 17 to 21 , each with 2 inputs and 4 AND circuits 22 with 2 inputs each and the OR circuits 24 to 32 with 2 inputs each and the negation circuits 34 to 36 and 2 negation circuits 37 and the OR circuit 38 with 8 inputs and the delay circuits 39 and 40 and the associated lines. The pulse input has the designation T. The total reset input has the designation R. The input S is the start pulse input. The number of multiplier digits is clocked in via input w. From the output C, the input of the respective digit product number into the shift register 5 b is clock-controlled. The shift register 5 b is shifted from the output H (clockwise shift). From the output E, the shift register 5 a is driven by a shift clock (also shift to the right). The input n of the gate circuit 50 is driven by the output N. The multiplicand shift register is clock-driven from output A. The multiplier shift register is clock-driven from output B. The end run clock control of the circuit 10 is triggered in that the output of the OR circuit 32 changes from H potential to L potential.

Die Schaltung 10 (Fig. 9) besteht aus den Impuls-Zählern 12 und 14 (Fig. 12 und 14) und 8 Und-Schaltungen 39 mit je 2 Eingängen und den zugehörigen Leitungen.The circuit 10 ( FIG. 9) consists of the pulse counters 12 and 14 ( FIGS. 12 and 14) and 8 AND circuits 39 , each with 2 inputs and the associated lines.

Der Impuls-Zähler 11 (Fig. 11) besteht aus den Flip-Flops 1 und 2 und 6 Und-Schaltungen 3 mit je 2 Eingängen und der Oder-Schaltung 4 mit 2 Eingängen und der Negier-Schaltung 5 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung x. Die Ausgänge haben die Bezeichnungen a und b. Der Rückstell-Eingang hat die Bezeichnung r. Die Flip-Flops 1 und 2 sind einfache Flip-Flops. The pulse counter 11 ( FIG. 11) consists of the flip-flops 1 and 2 and 6 AND circuits 3 with 2 inputs each and the OR circuit 4 with 2 inputs and the negation circuit 5 and the associated lines. The pulse input has the designation x. The outputs have the designations a and b. The reset input has the designation r. The flip-flops 1 and 2 are simple flip-flops.

Der Impuls-Zähler 12 (Fig. 12) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schaltung 11 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge sind mit den Ziffern 1 bis 8 gekennzeichnet.The pulse counter 12 ( Fig. 12) consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 9 with 2 inputs each and 4 AND circuits 10 with 2 inputs each and the OR circuit 11 with 4 inputs and the further simple flip-flop 12 and 4 AND circuits 13 , each with 2 inputs and 2 negation circuits 14 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs are marked with the numbers 1 to 8 .

Der Impuls-Zähler 13a (Fig. 13) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und den Oder-Schaltungen 13 und 14 mit je 2 Eingängen und der Oder- Schaltung 15 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell- Eingang auf Null hat die Bezeichnung r. Der Rückstell-Eingang auf 1 hat die Bezeichnung r 2. Der Ausgang für den Zählerstand 1 hat die Bezeichnung b. Der Ausgang für den Zählerstand 9 hat die Bezeichnung c.The pulse counter 13 a ( Fig. 13) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuits 13 and 14 with 2 inputs each and the OR circuit 15 with 4 inputs and the further simple flip-flop 16 and 4 AND circuits 17 with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset input to zero has the designation r. The reset input at 1 has the designation r 2 . The output for counter reading 1 has the designation b. The output for counter reading 9 has the designation c.

Der Impuls-Zähler 14 (Fig. 14) ist spiegelbildlich dargestellt und besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier- Schaltungen 18 und den zugehörigen Leitungen. Der Impuls- Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.The pulse counter 14 ( FIG. 14) is shown in mirror image and consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the further simple flip-flop 16 and 4 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs are marked with the numbers 1 to 9.

Die Wirkungsweise ergibt sich aus der Zahlen-Darstellung auf Seite 6 und aus dem in Fig. 15 dargestellten Ansteuer- Diagramm. The mode of operation results from the numerical representation on page 6 and from the control diagram shown in FIG. 15.

Die Multiplikation 357×236=84 252 ergibt sich wie folgt:The multiplication 357 × 236 = 84 252 results as follows:

Claims

1. Electronic multiplier circuit, which is designed so that the digit-part products are added individually to the total intermediate product number and in which the result shift register ( 5 b) has only one direction of shift and in which each main cycle is fully controlled and the number of main cycles, the number of multiplier digits is limited, characterized in that the A-cycle pulse counter (11) a 2-pulse outputs (a and b).

2. Electronic multiplier circuit according to claim 1, characterized in that the pulse counter ( 11 ) has only 2 simple flip-flops ( 1 and 2 ).

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the input of the respective multiplicand number in the A area of the circuit ( 1 ) and the input of the respective multiplier number in the B area of the circuit ( 1 ) by means of Shift registers are carried out, which are clock-controlled accordingly.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the input of the respective multiplicand number in the A area of the circuit ( 1 ) and the input of the respective multiplier number in the B area of the circuit ( 1 ) direct line connections are made in which quadruple gate circuits are arranged.