[go: up one dir, main page]

DE3877533T2 - Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. - Google Patents

Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.

Info

Publication number
DE3877533T2
DE3877533T2 DE8888311152T DE3877533T DE3877533T2 DE 3877533 T2 DE3877533 T2 DE 3877533T2 DE 8888311152 T DE8888311152 T DE 8888311152T DE 3877533 T DE3877533 T DE 3877533T DE 3877533 T2 DE3877533 T2 DE 3877533T2
Authority
DE
Germany
Prior art keywords
region
semiconductor
source
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8888311152T
Other languages
English (en)
Other versions
DE3877533D1 (de
Inventor
Masayuki Hattori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE3877533D1 publication Critical patent/DE3877533D1/de
Application granted granted Critical
Publication of DE3877533T2 publication Critical patent/DE3877533T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H10D84/158—LDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having localised breakdown regions, e.g. built-in avalanching regions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung mit einem Feldeffekttransistor, der mit einer Schutzdiode ausgestattet ist.
  • Unter Halbleitervorrichtungen dieser Art wurde eine Halbleitervorrichtung mit einem Vertikal-Feldeffekttransistor, der mit einer gemeinsam in einem Halbleitersubstrat ausgebildeten Zener-Diode ausgestattet ist, vorgeschlagen, wie in der EP-A-0110331 beschrieben ist.
  • Fig. 1 ist eine Schnittdarstellung dieser bekannten Halbleitervorrichtung. In diesem Vertikal-Feldeffekttransistor ist eine Drainelektrode 9'' auf der unteren Fläche eines Halbleitersubstrats 4'' ausgebildet, das aus einer N&spplus;- Schicht 21'' und einem N-Drainbereich 22'', der auf dem N&spplus;- Substrat 21'' ausgebildet ist, besteht. In dem N-Drainbereich 22'' sind eine Vielzahl von P-Basisbereichen 3'' mit vorgegebenen Abständen zwischen ihnen ausgebildet durch Diffusion von der oberen Fläche des Halbleitersubstrats 4''. In jedem Basisbereich 3'' vom P-Typ sind Source-Bereiche 10'' vom N&spplus;-Typ durch Störstoffdiffusion von der Oberflächenseite ausgebildet und ein Basiskontakt-Diffusionsbereich 11'' vom P&spplus;-Typ ist im N&spplus;-Sourcebereich 10'' ausgebildet. Auf einem Oberflächenbereich 22a'' des N-Drainbereichs 22'' zwischen den P-Basisbereichen 3'' und auf den Oberflächen der P-Basisbereiche 3'' und den Source-Bereich 10'' ist eine Polysilizium-Gateelektrode 5'' mit einem zwischen ihnen befindlichen Gateoxidfilm 6'' ausgebildet. Eine Sourceelektrode 8'' ist auf dem Substrat 4'' ausgebildet, um sowohl mit dem Source-Bereich 10'', als auch dem p&spplus;-Basiskontakt-Diffusionsbereich 11'' in Kontakt zu stehen, wobei ein Zwischenschicht-Isolationsfilm 12'' zwischen dieser Source-Elektrode 8'' und der Gate-Elektrode 5'' ausgebildet ist. Auf diese Weise ist der Vertikal-Feldeffekttransistor mit der Source-Elektrode 8'', dem N&spplus;-Sourcebereich 10'', dem P-Basisbereich 3'', dem N-Drainbereich 22'', dem N&spplus;- Drainbereich 21'' und der Drainelektrode 9'' ausgebildet.
  • Desweiteren ist der untere Teil des P-Basisbereichs 3'' so ausgebildet, daß er mit der N&spplus;-Drainschicht 21'' in Kontakt steht, um eine Zenerdiode am Unterteil jedes Basisbereichs 3'' zu bilden. Aufgrunddessen wird die Zenerdiode, die eine geringere Durchbruchsspannung aufweist als die, die durch den Drainbereich 22'' und den Basisbereich 3'' bestimmt ist, zwischen Source und Drain ausgebildet, und der Durchbruchswiderstand zwischen dem Source und dem Drain des Vertikalfeldeffekttransistors wird erhöht. Desweiteren bezeichnet die Ziffer 14'' einen thermischen Feldoxidfilm.
  • Eine Äquivalentschaltung dieser bekannten Halbleitervorrichtung weist einen Aufbau auf, in dem eine Zenerdiode Dz zum Schützen zwischen dem Drain D und dem Source S des FET 30 verbunden ist, wie in Fig. 2 dargestellt ist. Obwohl die oben beschriebene bekannte Technik mit relativer Einfachheit in einem Feldeffekttransistor vom Vertikaltyp realisiert werden kann, ist es schwierig, diese Vorrichtungsstruktur in einem Feldeffekttransistor vom Horizontaltyp zu realisieren. Desweiteren ist es in der bekannten Technik zur Änderung der Spannung der Zenerdiode erforderlich, die Störstoffkonzentration des P-Basisbereichs 3'' zu ändern. Da jedoch der Kanalbereich des bekannten Feldeffekttransistors auf der Oberfläche dieses P-Basisbereichs 3' ausgebildet ist, wird die Schwellspannung VT des Feldeffekttransistors ebenso geändert, wenn die Störstoffkonzentration dieses Basisbereichs 3'' geändert wird. Aufgrunddessen ist es schwierig, die Spannung der Zenerdiode ohne Änderung der Schwellspannung VT in der bekannten Technik zu ändern.
  • Hinsichtlich des Feldeffekttransistors vom Horizontaltyp ist es denkbar, die Zenerdiode in einem Halbleitersubstrat separat vom Horizontal-Feldeffekttransistor zu bilden und sie wie in Fig. 3 dargestellt zu verbinden.
  • In dieser Struktur werden Bereiche 52'' und 56'' vom N-Typ in einem Halbleitersubstrat 51'' vom P-Typ vorgesehen. Eine Basis 53'' vom P-Typ und ein Source 54'' mit hoher Störstoffkonzentration vom N-Typ und Bereiche 55'' mit hoher Störstoffkonzentration vom N-Typ werden im Oberflächenbereich des Bereichs 52'' ausgebildet. Ein Gate 58'' wird zumindest auf einem kanalbildenden Bereich der Basis 53'' mit einem zwischenliegenden Gateisolierfilm ausgebildet. Ein Bereich 53a'' mit hoher Störstoffkonzentration vom P-Typ und ein Bereich 55'' mit hoher Störstoffkonzentration vom N-Typ sind im Oberflächenteil des Bereichs 56'' vorgesehen. Eine Source-Elektrode 59s'' ist mit dem Bereich 53a'' mit hoher Störstoffkonzentration vom P-Typ im Bereich 56'', dem Source 54'' und der Basis 53'' verbunden. Eine Drainelektrode 59d'' ist mit einem Drainkontaktbereich 55'', im Bereich 52'' und dem Bereich 55'' mit hoher Störstoffkonzentration vom N-Typ im Bereich 56'' verbunden. Hierbei bilden der N-Bereich 56'' und die Bereiche 53a'' mit hoher Störstoffkonzentration vom P-Typ eine Zenerdiode zum Schutz, wobei der erstere als Kathode und der letztere als Anode arbeitet. Dementsprechend hat die Äquivalentschaltung diese Halbleitervorrichtung ebenfalls einen Aufbau, in dem eine Zenerdiode DZ zum Schutz zwischen das Drain und das Source S des FET 30 geschaltet ist, wie in Fig. 2 dargestellt ist.
  • Da die Zenerdiode zum Schutz gegen Spannungsstöße und der Horizontal-Feldeffekttransistor separat auf dem gleichen Halbleitersubstrat 51'' in der oben beschriebenen Halbleitervorrichtung ausgebildet sind, ist der von der Diode und dem Transistor besetzte Bereich vergrößert, wenn die Stromkapazität der Zenerdiode ausreichend groß ausgebildet ist. Dies verhindert das Erreichen einer hohen Dichte in der Vorrichtung, führt zu einer komplizierten Struktur und zu einer höheren Wahrscheinlichkeit des Auftretens instabiler Betriebsbedingungen wie einem latch-up.
  • Andere Halbleitervorrichtungen dieses allgemeinen Typs sind in dem Artikel von H.W.Becke, International Electron Device Meeting 1-4, Dezember 1985, ieee. Washington D.C., beschrieben.
  • Es ist eine Hauptaufgabe der Erfindung, einen Feldeffekttransistor mit einer Schutzdiode auf demselben Chip zu schaffen, bei dem die Durchbruchsspannung der Schutzdiode geändert werden kann, ohne die Schwellspannung des Feldeffekttransistors zu ändern.
  • Es ist eine weitere Aufgabe der Erfindung, eine Halbleitervorrichtung zu schaffen, in der eine Zener-Schutzdiode und ein Feldeffekttransistor auf demselben Halbleitersubstrat mit geringem Besetzungsareal ausgebildet sind.
  • Es ist eine weitere Aufgabe der Erfindung, eine Halbleitervorrichtung zu schaffen, in der eine Zenerschutzdiode und ein Feldeffekttransistor im selben Halbleitersubstrat ausgebildet sind, wobei die Vorrichtungsstruktur weniger anfällig für latch-up ist.
  • Die Erfindung schafft deshalb eine Halbleitervorrichtung mit einem Feldeffekttransistor, der mit einer Zenerdiode ausgestattet ist, wobei die Vorrichtung aufweist:
  • ein Halbleitersubstrat mit einem Drainbereich eines Leitfähigkeitstyps, einen Basisbereich des anderen Leitfähigkeitstyps, der in einer Hauptfläche des Halbleitersubstrats ausgebildet ist,
  • einen Source-Bereich des einen Leitfähigkeitstyps, der im Basisbereich ausgebildet ist,
  • eine Gate-Elektrode, die in einem Teil des Basisbereichs ausgebildet ist, wobei der Teil zwischen dem Source-Bereich und dem Halbleitersubstrat angeordnet ist,
  • eine Source-Elektrode, die auf der Hauptfläche ausgebildet ist, wobei die Source-Elektrode sowohl mit dem Source-Bereich als auch mit dem Basisbereich verbunden ist, und eine Drain-Elektrode, die mit dem Halbleitersubstrat verbunden ist, gekennzeichnet durch:
  • einen Halbleiterbereich des einen Leitfähigkeitstyps, der in der Hauptfläche ausgebildet ist, wobei die Fremdstoffkonzentration des Halbleiterbereichs höher ist als der des Halbleitersubstrats, wobei der Halbleiterbereich in Kontakt sowohl mit dem Halbleitersubstrat als auch mit dem Basisbereich ist, um eine Zenerdiode zwischen dem Source und dem Drain zu bilden. Der Halbleiterbereich mit höherer Fremdstoffkonzentration kann die Gateelektrode umgebend angeordnet sein, und eine Zenerschutzdiode mit großer Stromkapazität kann auf diese Weise ohne ein Erhöhen des Vorrichtungsbereichs gebildet werden.
  • Da der Halbleiterbereich für eine Zenerschutzdiode auf der Hauptfläche ausgebildet ist, kann dieser Halbleiterbereich unabhängig vom Basisbereich geschaffen werden. Aufgrunddessen kann die Durchbruchspannung der Zenerdiode ohne Änderung der Schwellspannung des Feldeffekttransistors geändert werden.
  • Desweiteren, da nur der Halbleiterbereich mit höherer Fremdstoffkonzentration zur Bildung der Zenerschutzdiode zugefügt wird, ist die Struktur der Vorrichtung einfach und ein Latch-up kann verhindert werden.
  • Die Erfindung schafft ferner ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feldeffekttransistor, der mit einer Zenerdiode ausgestattet ist, wobei das Verfahren die Schritte aufweist:
  • Ausbildung eines ersten Halbleiterbereichs eines ersten Leitfähigkeitstyps in einer Hauptfläche eines Halbleitersubstrats eines zweiten Leitfähigkeitstyps, der entgegengesetzt zum ersten Leitfähigkeitstyp ist,
  • Ausbildung eines zweiten Halbleiterbereichs eines zweiten Leitfähigkeitstyps im ersten Halbleiterbereich,
  • Ausbildung einer Gate-Elektrode auf einem Teil des ersten Halbleiterbereichs, wobei der Teil zwischen dem ersten Halbleiterbereich, der als Source-Bereich arbeitet, und dem dem Halbleitersubstrat, das als Basisbereich arbeitet, angeordnet ist,
  • Ausbildung einer ersten Elektrode auf der Hauptfläche, wobei die erste Elektrode mit den ersten und dem zweiten Halbleiterbereich verbunden ist, und Ausbildung einer zweiten Elektrode, die mit dem Halbleitersubstrat zu verbinden ist, gekennzeichnet durch
  • Ausbildung eines dritten Halbleiterbereichs des zweiten Leitfähigkeitstyps in sowohl dem Halbleitersubstrat als auch dem ersten Halbleiterbereich durch ein Ionenimplantationsverfahren zur Ausbildung einer Zenerdiode mit dem dritten Halbleiterbereich und dem ersten Halbleiterbereich.
  • Die oben genannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, in denen:
  • Fig. 1 eine Schnittdarstellung einer Halbleitervorrichtung gemäß dem Stand der Technik ist,
  • Fig. 2 ein Äquivalentschaltdiagramm zur Erläuterung der bekannten Technik und der Erfindung ist;
  • Fig. 3 eine Schnittdarstellung zur Erläuterung einer denkbaren Vorrichtungsstruktur in Bezug auf die Erfindung ist;
  • Fig. 4 eine Schnittdarstellung zur Erläuterung einer ersten Ausführungsform der Erfindung ist;
  • Fig. 5 eine Aufsicht der Figur 4 ist, wobei Fig. 4 entlang der Linie A-A' der Figur 5 angeordnet ist;
  • Fig. 6 eine Schnittdarstellung zur Erläuterung eines zweiten Beispiels der Erfindung ist;
  • Fig. 7 eine Schnittdarstellung zur Erläuterung einer dritten Ausführunsform der Erfindung ist; und
  • Fig. 8 ein Graph zur Erläuterung der Beziehung zwischen einer Dosis einer Ionenimplantation und einer Zenerspannung der Halbleitervorrichtung gemäß der ersten, der zweiten und der dritten Ausführungsform der Erfindung ist.
  • Bezugnehmend auf Fig. 4 ist ein Drainbereich eines N-Abschnittes 2 in einem P-Halbleitersubstrat 1 ausgebildet. Eine P-Basis 3, eine Source 10 mit hoher Störstoffkonzentration des N-TyPs und ein Bereich 11 mit hoher Störstoffkonzentration des P-Typs sind im Oberflächenbereich des N- Abschnitts 2 ausgebildet. Eine Gate-Elektrode 5 ist auf der Oberfläche des N-Abschnitts 2 ausgebildet, wobei ein Gateisolierfilm 6 zwischen sie gefügt ist. Ein Bereich 13 mit hoher Fremdstoffkonzentration vom N-Typ ist ebenfalls ausgebildet, um als Kathode einer Zenerschutzdiode zu arbeiten, die die Basis 3 als ihre Anode aufweist. Die Basis 3 und das Source 10 sind miteinander über eine Source-Elektrode 8 verbunden, während der Drainbereich des N-Abschnitts 2 und der Fremdstoffbereich 13, die als Kathode der Zenerdiode arbeitet, mit der Drainelektrode 9 durch einen N&spplus;-Fremdstoffbereich 7 verbunden sind. Desweiteren bezeichnen die Bezugsziffern 12 und 14 einen Zwischenschichtisolierfilm und einen Thermaloxidfilm.
  • Im Folgenden wird die Beschreibung mit numerischen Werten durchgeführt, die sich auf einen horizontalen Feldeffekttransistor mit einer Source-Drain-Widerstandsspannung 25 V und einer Stromkapazität von 1 A beziehen.
  • Das P-Substrat 1 hat einen spezifischen Widerstand von etwa 11,0 bis 15,0 Ωcm. Der N-Abschnittsbereich 2 ist durch Diffusion von der Oberfläche des Substrats 1 ausgebildet. Der Abschnittsbereich 2 ist etwa 6 um tief, seine Oberflächenkonzentration beträgt 2 - 4 x 10¹&sup6; Atome/cm². Der Basisbereich 3 ist etwa 2,5 um tief, seine Oberflächenkonzentration beträgt 5 - 8 x 10¹&sup7; Atome/cm². Die Schwellspannung VT des Transistors wird durch die Oberflächenkonzentration dieses Basisbereiches 3 gesteuert. Sowohl der Source-Bereich 10 als auch der hochkonzentrierte Störstoffbereich vom P-Typ sind etwa 1,0 um tief, ihre Oberflächenkonzentrationen betragen etwa 1 x 10²&sup0; Atome/cm². Der hochkonzentrierte Störstoffbereich 7 vom N-Typ des Drainbereichs wird gleichzeitig mit dem Source 10 gebildet. Die Konzentration des Bereichs 13, der eine Zenerspannung bestimmt, kann genau durch ein Ionenimplantationsverfahren gesteuert werden. Im Fall einer Widerstandsspannung von 25 V wird der Bereich 13 mit einer Beschleunigungsspannung von 50 keV und einer Dosis von 2 x 10¹³ cm&supmin;² gebildet, wobei die Tiefe etwa 2 um beträgt, und die Oberflächenkonzentration wird auf etwa 1 x 10¹&sup7; Atome/cm² gesteuert. Hinsichtlich der Dimension in Seitenrichtung ist die Gate-Elektrode 5-10 um breit und von einer anderen um 15 um beabstandet. Die Dimensionen eines Kontaktloches sind 10 um auf der Sourceseite und 6um auf der Drainseite, während eine Aluminiumelektrode eine Breite von 10 um auf der Drainseite und 15 um auf der Source-Seite aufweist.
  • Fig. 5 ist eine Aufsicht auf das vorliegende Aufführungsbeispiel. Jeder Bereich entspricht dem der Fig. 4. Der hochkonzentrierte Fremdstoffbereich 13 zur Ausbildung der Zenerdiode ist derart ausgebildet, daß er die Gateelektrode 5 umgibt. Die Breite von etwa 5 - 10 um ist ausreichend für diesen Bereich, und die Ausbildung dieses Bereichs benötigt keine zusätzliche Vorrichtungselementfläche. Dies ergibt sich daraus, weil die Zenerdiode zwischen Source und Drain durch Verwendung eines Bereichs ausgebildet werden kann, der zum Beabstanden des hochkonzentrierten Störstoffbereichs 7 und des Basisbereichs 3 um 10 um oder mehr erforderlich ist, um einen ausreichenden Stromwert zu ermöglichen. In dieser Figur bezeichnet die Bezugsziffer 15 einen Drainkontaktbereich und 16 einen Sourcekontaktbereich, und die anderen Bezugsziffern entsprechen denen der Bereiche der Fig. 4.
  • Bezugnehmend auf Fig. 6 ist ein Drainbereich aus einer epitaktischen N-Schicht 62' auf einem versenkten Bereich 62a' mit hoher N-Störstoffkonzentration ausgebildet, die im P- Halbleitersubstrat 61' versenkt ist, wobei die epitaktische Schicht 62' durch einen Elementisolierbereich 61a' isoliert ist. Ein Drain-Ableitungsbereich aus einem hochkonzentrierten N-Störstoffbereich 65' ist sich von der versenkten Schicht 62a' zur Oberfläche der epitaktischen Schicht 62' erstreckend ausgebildet. Eine Basis 63' vom P-Typ, ein Source 64' mit hoher N-Fremdstoffkonzentration und eine Kathode einer Zenerdiode eines hochkonzentrierten N-Fremdstoffbereichs 66' sind auf der Oberfläche der epitaktischen Schicht 62' ausgebildet. Ein Gate 68' ist auf der epitaktischen Schicht 62' mit einem dazwischengefügten Gateisolierfilm ausgebildet. Eine Sourceelektrode 69s', die die Source 64' und die Basis 63' miteinander verbinden, und eine Drainelektrode 69d', die mit dem Fremdstoffbereich 65' verbunden ist, sind vorgesehen.
  • Bezugnehmend auf Fig. 7 wird die Erfindung bei einem vertikalen Feldeffekttransistor angewendet. Ein Halbleitersubstrat 4' besteht aus einer N&spplus;-Schicht 21' und einem N- Drainbereich 22', der auf dem N&spplus;-Substrat 21' ausgebildet ist. Eine Drainelektrode 9' ist auf der unteren Fläche dieses Substrats 4' ausgebildet, während ein P-Basisbereich 3', ein N&spplus;-Sourcebereich 10' und eine Polysilizium-Gateelektrode 5' und eine Source-Aluminium-Elektrode 8' auf der oberen Oberfläche darauf ausgebildet sind. Die Bezugsziffer 12' bezeichnet einen Zwischenschicht-Isolierfilm, und 11' ist ein hochkonzentrierter Basisbereich vom P&spplus;-Typ. Das charakteristische Merkmal des Ausführungsbeispiels ist, daß der Fremdstoffbereich 13' vorgesehen ist, und eine Zenerdiode ist zwischen einem Source und einem Drain ausgebildet durch In-Kontakt-Bringen des P-Basisbereichs 3' mit einem N-Fremdstoffbereich 13'. In dieser Ausführungsform kann die Spannung der Zenerdiode ebenfalls unabhängig von der Schwellspannung VT des vertikalen Feldeffekttransistors durch Variation der Konzentration des N-Fremdstoffbereichs 13' gesteuert werden.
  • Eine Äquivalentschaltung der Halbleitervorrichtung des ersten, zweiten und dritten Ausführungsbeispiels der Erfindung hat ebenfalls einen Aufbau, in dem eine Zenerdiode Dz zum Schutz zwischen das Drain D und das Source S des FET 30 geschaltet ist, wie Fig. 2 zeigt.
  • Fig. 8 ist ein charakteristischer Graph, der die Beziehungen zwischen einer Dosis der Ionenimplantation und einer Zenerspannung darstellt, wenn eine Beschleunigungsspannung 100 keV ist. Wenn die N-Fremdstoffbereiche 13,6' und 13' des ersten, zweiten bzw. dritten Ausführungsbeispiels durch ein Ionenimplantationsverfahren gebildet werden, kann entsprechend die Zenerspannung aufgrund der in Fig. 8 dargestellten Beziehungen auf einen gewünschten Wert eingestellt werden.

Claims (5)

1. Halbleitervorrichtung mit einem Feldeffekttransistor, der mit einer Zenerdiode ausgestattet ist, wobei die Vorrichtung aufweist:
Ein Halbleitersubstrat (1) mit einem Drainbereich (2) eines Leitfähigkeitstyps,
einen Basisbereich (3) des anderen Leitfähigkeitstyps, der in einer Hauptfläche des Halbleitersubstrats ausgebildet ist,
einen Source-Bereich (10) des einen Leitfähigkeitstyps, der im Basisbereich ausgebildet ist,
eine Gate-Elektrode (5), die in einem Teil des Basisbereichs ausgebildet ist, wobei der Teil zwischen dem Sourcebereich und dem Halbleitersubstrat angeordnet ist, eine Source-Elektrode (8), die auf der Hauptfläche ausgebildet ist, wobei die Source-Elektrode sowohl mit dem Sourcebereich als auch mit dem Basisbereich verbunden ist, und eine Drain-Elektrode (9), die mit dem Halbleitersubstrat verbunden ist, gekennzeichnet durch:
einen Halbleiterbereich (11) des einen Leitfähigkeitstyps, der in der Hauptfläche ausgebildet ist, wobei die Fremdstoffkonzentration des Halbleiterbereichs höher ist als der des Halbleitersubstrats, wobei der Halbleiterbereich in Kontakt sowohl mit dem Halbleitersubstrat (1) als auch mit dem Basisbereich (3) ist, um eine Zenerdiode zwischen dem Source und dem Drain zu bilden.
2. Feldeffekttransistor nach Anspruch 1, wobei die Gate-Elektrode (5) von dem Halbleiterbereich (11) umgeben ist.
3. Feldeffekttransitor nach Anspruch 1, wobei der Feldeffekttransistor ein Horizontal-Feldeffekttransistor (2, 3, 10) ist.
4. Feldeffekttransistor nach Anspruch 1, wobei der Feldeffekttransistor ein Vertikal-Feldeffekttransistor (22', 3', 10') ist.
5. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feldeffekttransistor, der mit einer Zenerdiode ausgestattet ist, wobei das Verfahren die Schritte aufweist:
Ausbildung eines ersten Halbleiterbereichs (2) eines ersten Leitfähigkeitstyps in einer Hauptfläche eines Halbleitersubstrats (1) eines zweiten Leitfähigkeitstyps, der entgegengesetzt zum ersten Leitfähigkeitstyp ist,
Ausbildung eines zweiten Halbleiterbereichs (3) des zweiten Leitfähigkeitstyps im ersten Halbleiterbereich,
Ausbildung einer Gate-Elektrode (5) auf einem Teil des ersten Halbleiterbereichs (2), wobei der Teil zwischen dem zweiten Halbleiterbereich (3), der als Source-Bereich arbeitet, und dem Halbleitersubstrat (1), das als ein Basisbereich arbeitet, angeordnet ist,
Ausbildung einer ersten Elektrode (8) auf der Hauptfläche, wobei die erste Elektrode mit dem ersten und dem zweiten Halbleiterbereich verbunden ist, und
Ausbildung einer zweiten Elektrode (9), die mit dem Halbleitersubstrat zu verbinden ist,
gekennzeichnet durch:
Ausbilden eines dritten Halbleiterbereichs (13) des zweiten Leitfähigkeitstyps in sowohl dem Halbleitersubstrat (1) als auch im ersten Halbleiterbereich (2) durch ein Ionenimplantationsverfahren zur Ausbildung einer Zenerdiode mit dem dritten Halbleiterbereich und dem ersten Halbleiterbereich.
DE8888311152T 1987-11-24 1988-11-24 Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. Expired - Fee Related DE3877533T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29701187 1987-11-24

Publications (2)

Publication Number Publication Date
DE3877533D1 DE3877533D1 (de) 1993-02-25
DE3877533T2 true DE3877533T2 (de) 1993-06-09

Family

ID=17841093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888311152T Expired - Fee Related DE3877533T2 (de) 1987-11-24 1988-11-24 Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.

Country Status (3)

Country Link
US (1) US4990976A (de)
EP (1) EP0318297B1 (de)
DE (1) DE3877533T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1237666B (it) * 1989-10-31 1993-06-15 Sgs Thomson Microelectronics Processo per la fabbricazione di un componente limitatore della tensione di programmazione e stabilizzatore di tensione incorporato inun dispositivo elettrico con celle di memoria eeprom
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
DE4120394A1 (de) * 1991-06-20 1992-12-24 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung
US5416351A (en) * 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
US5357393A (en) * 1992-05-05 1994-10-18 Xerox Corporation Integrated ultra low leakage high voltage protection circuit
JP2956434B2 (ja) * 1992-10-30 1999-10-04 株式会社デンソー 絶縁分離形半導体装置
US5399893A (en) * 1993-08-24 1995-03-21 Motorola, Inc. Diode protected semiconductor device
US5616943A (en) 1993-09-29 1997-04-01 At&T Global Information Solutions Company Electrostatic discharge protection system for mixed voltage application specific integrated circuit design
KR0166101B1 (ko) * 1993-10-21 1999-01-15 김주용 정전방전 보호회로의 트랜지스터 및 그 제조방법
US5410275A (en) * 1993-12-13 1995-04-25 Motorola Inc. Amplifier circuit suitable for use in a radiotelephone
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5701071A (en) * 1995-08-21 1997-12-23 Fujitsu Limited Systems for controlling power consumption in integrated circuits
EP0765025A3 (de) * 1995-09-21 1998-12-30 Siemens Aktiengesellschaft Anlaufschaltung und Halbleiterkörper für eine solche Anlaufschaltung
US5602046A (en) * 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
TW399337B (en) * 1998-06-09 2000-07-21 Koninkl Philips Electronics Nv Semiconductor device
US6271999B1 (en) 1998-11-20 2001-08-07 Taiwan Semiconductor Manufacturing Company ESD protection circuit for different power supplies
TW530405B (en) * 2000-10-16 2003-05-01 Koninkl Philips Electronics Nv Integrated circuit provided with overvoltage protection and method for manufacture thereof
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
DE102004011703A1 (de) * 2004-03-10 2005-09-29 Austriamicrosystems Ag Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
US8476709B2 (en) * 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
JP5107839B2 (ja) 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6356337B2 (ja) * 2015-04-15 2018-07-11 シャープ株式会社 半導体装置および複合型半導体装置
US10867988B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated ESD enhancement circuit for SOI device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100561A (en) * 1976-05-24 1978-07-11 Rca Corp. Protective circuit for MOS devices
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
JPS5548474A (en) * 1978-09-29 1980-04-07 Mitsubishi Electric Corp Plasma arc welding unit
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPS613469A (ja) * 1984-06-15 1986-01-09 Rohm Co Ltd 双方向性ツエナ−ダイオ−ド
JPS62102555A (ja) * 1985-10-30 1987-05-13 Nissan Motor Co Ltd 半導体装置
US4712124A (en) * 1986-12-22 1987-12-08 North American Philips Corporation Complementary lateral insulated gate rectifiers with matched "on" resistances

Also Published As

Publication number Publication date
US4990976A (en) 1991-02-05
EP0318297A3 (en) 1989-07-26
EP0318297B1 (de) 1993-01-13
EP0318297A2 (de) 1989-05-31
DE3877533D1 (de) 1993-02-25

Similar Documents

Publication Publication Date Title
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE2214935C2 (de) Integrierte MOS-Schaltung
DE69107949T2 (de) MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung.
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE69324871T2 (de) Hochspannungs-MIS-Feldeffektransistor und integrierte Halbleiterschaltung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE4110369C2 (de) MOS-Halbleiterbauelement
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1489893B1 (de) Integrierte halbleiterschaltung
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3537004A1 (de) Vdmos-baustein
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2536277A1 (de) Halbleiteranordnung
DE4208537A1 (de) Mos-fet-struktur
DE2832154C2 (de)
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2503864B2 (de) Halbleiterbauelement
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE1564829B2 (de) Verfahren zum Herstellen eines Feldeffekttransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee