[go: up one dir, main page]

DE3851125T2 - Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille. - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.

Info

Publication number
DE3851125T2
DE3851125T2 DE3851125T DE3851125T DE3851125T2 DE 3851125 T2 DE3851125 T2 DE 3851125T2 DE 3851125 T DE3851125 T DE 3851125T DE 3851125 T DE3851125 T DE 3851125T DE 3851125 T2 DE3851125 T2 DE 3851125T2
Authority
DE
Germany
Prior art keywords
film
wiring material
material film
recess
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3851125T
Other languages
English (en)
Other versions
DE3851125D1 (de
Inventor
Tohru Watanabe
Takashi Yoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3851125D1 publication Critical patent/DE3851125D1/de
Publication of DE3851125T2 publication Critical patent/DE3851125T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung, und insbesondere auf ein Verfahren zur Herstellung einer Halbleitereinrichtung und einer Vertiefung einer isolierenden Schicht, die mit Verdrahtungsmaterial gefüllt ist.
  • In dem Maße, wie die bei einer Halbleitereinrichtung gebildeten Elemente fein werden, wird auch ein in einer Isolierschicht gebildetes Loch fein. Es ist dementsprechend schwierig, in einem Kontaktloch zuverlässig einen Al-Film herzustellen. Der Grund dafür besteht darin, daß die Stufenbedeckung eines Al-Films zum Kontaktloch ungenügend ist, so daß der Al-Film an den Seitenwänden des Kontaktloches zu dünn wird.
  • Um dieses Problem zu lösen, ist ein Verfahren vorgeschlagen worden, bei dem ein Al-Film auf einer isolierenden Schicht aufgebracht wird, um das Kontaktloch mit dem Al-Film zu füllen, woraufhin der Al-Film auf der isolierenden Schicht rückgeätzt wird, und der Al-Film innerhalb des Kontaktloches ungeätzt bleibt, und woraufhin dann ein Verdrahtungs-Al-Film aufgebracht wird. Da fast der gesamte Raum in Kontaktloch mit Al gefüllt wird, gibt es bei dieser Methode nicht das Problem einer ungenügenden Stufenabdeckung.
  • Das obige bekannte Rückätzverfahren wird nunmehr unter Bezugnahme auf die Fig. 6A und 6B in einzelnen beschrieben. Die in Fig. 6A und 6B dargestellte Halbleitereinrichtung weist eine Sperrschicht auf, die aus einem Titannitridfilm oder dergleichen besteht, der vor dem Einfügen des Al-Films gebildet wird, um einen möglichen Übergangsbruch zu vermeiden.
  • Bezugnehmend auf Fig. 6A ist ein Halbleitersubstrat 1 mit spezifischen Bereichen 2a und 2b, wie etwa einer Source, einem Drain, oder dergleichen ausgebildet, an das eine Al- Verdrahtung angeschlossen werden muß. Eine isolierende Schicht 3, die auf dem Halbleitersubstrat 1 angebracht ist, weist Kontaktlöcher 3a und 3b auf, die über den spezifischen Bereichen 2a und 2b gebildet sind. Die Kontaktlöcher 3a und 3b sind mit einer Sperrschicht 4 bedeckt, um einen möglichen Übergangsbruch zu vermeiden. Ein Al-Film 5 ist auf der gesamten Oberfläche der Sperrschicht 4 aufgebracht, um den Al-Film in die Kontaktlöcher 3a und 3b einzufüllen. Der so gebildete Al-Film 5 wird wegen des Vorhandenseins der Kontaktlöcher 3a und 3b Vertiefungen 5a und 5b aufweisen. Die Tiefe der Vertiefungen 5a und 5b hängt von den Querschnittsflächen der Kontaktlöcher 3a und 3b ab. Nach dem Rückätzen des Al-Films 5 bleibt Al in den Kontaktlöchern 3a und 3b zurück, wie Fig. 6B zeigt. Die Vertiefungen 5a und 5b werden, wegen des isotopen Ätzens in Vertiefungen 5a' und 5b' auf den in den Kontaktlöchern verbliebenen Al-Filmen 5 umgewandelt. Die in den Kontaktlöchern 3a und 3b verbliebenen Mengen an Al-Filmen 5 hängen jeweils von den Querschnittsflächen der Kontaktlöcher ab, wobei es eine großen Unterschied zwischen den Vertiefungen 5a' und 5b' gibt. Selbst wenn ein weiterer Al-Film auf den in den Kontaktlöchern verbliebenen Al-Filmen 5 aufgebracht wird, kann daher der elektrische Kontakt zwischen dem neuen und dem alten Al-Film möglicherweise nicht zustande kommen. Dies tritt nicht nur bei Kontaktlöchern auf, sondern auch bei verschiedenen Aussparungen, wie etwa Verdrahtungsgräben.
  • Fig. 7 zeigt ein weiteres Beispiel einer Halbleitereinrichtung, die gemäß dem oben beschriebenen herkömmlichen Verfahren hergestellt ist. Wie aus Fig. 7 hervorgeht, ist ein Kontaktloch (oder ein Verdrahtungsgraben) 3a (3c) eines Zwischenisolierfilms 3 auf einem Halbleitersubstrat 1 mit einem Al-Film gefüllt. Nach dem Ätzen bleibt ein ungeätzter Al-Film 5A zurück. Wenn ein weiterer Zwischenschichtfilm 10 aufgebracht ist, nachdem ein Verdrahtungs-Al-Film 7 aufgebracht wurde, tritt in einigen Fällen ein Hohlraum 10a auf, wie Fig. 7 zeigt.
  • Wie oben beschrieben, wird gemäß dem herkömmlichen Verfahren ein Verdrahtungsmaterial, das in eine Vertiefung, wie etwa ein Kontaktloch, eingefüllt ist, rückgeätzt. Die rückgeätzte Oberfläche des Verdrahtungsmaterials in der Vertiefung weist eine Eintiefung auf, so daß im Falle, das ein weiteres Verdrahtungsmaterial auf dem in der Vertiefung verbliebenen Verdrahtungsmaterial aufgebracht wird, beide Materialien nicht zuverlässig miteinander in Kontakt kommen können. Oder wenn ein weitere isolierender Zwischenfilm auf den anderen Verdrahtungsmaterial aufgebracht wird, kann ein Hohlraum gebildet werden.
  • Die Druckschrift EP-A-0 170 544 offenbart ein Verfahren zum Füllen einer Vertiefung in einer Halbleitereinrichtung mit einem Verdrahtungsmaterial, das das Aufbringen einer Harzschicht auf der Verdrahtungsmaterialschicht, und das anschließende Ätzen der Harz- und Verdrahtungsmaterial schichten mit gleicher Ätzgeschwindigkeit, unter Verwendung des RIE (Reaktives Ionenätzen), umfaßt.
  • Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitereinrichtung zu schaffen, durch das eine flache, rückgeätzte Oberfläche auf einem Verdrahtungsmaterial gemäß den Ansprüchen 1 und 6 erhalten wird, unabhängig vom Vorhandensein einer Vertiefung, wie etwa einem Kontaktloch.
  • Gemäß der vorliegenden Erfindung wird ein Verdrahtungsmaterialfilm auf einem isolierenden Film auf einem Halbleitersubstrat gebildet. Der Verdrahtungsmaterialfilm bedeckt die Oberfläche des Isolierfilms und ist in die Vertiefung eingefüllt. In diesem Zustand weist die Oberfläche des Verdrahtungsmaterialfilms über der Vertiefung eine Eintiefung auf.
  • Als nächstes wird ein Überzugsfilm über die Oberfläche des Verdrahtungsmaterialfilms gelegt. Die Eintiefung auf der Oberfläche des Verdrahtungsmaterialfilms wird mit dem Überzugsfilm ausgefüllt, so daß die Oberfläche des überziehenden Films flach wird.
  • Dann werden der Überzugsfilm und der Verdrahtungsmaterialfilm mit Tetramethylguanidin (T.M.G.) geätzt und nach dem Ätzen besitzt das Verdrahtungsmaterial in der Eintiefung eine flache Oberfläche.
  • Gemäß der vorliegenden Erfindung ist es möglich, ein Verdrahtungsmaterial mit einer flachen Oberfläche in eine Eintiefung eines isolierenden Films auf einem Halbleitersubstrat zu füllen.
  • Fig. 1A bis 1C sind Querschnitte, die Prozeduren des Herstellungsverfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 2 ist ein Diagramm, das die Beziehung zwischen der Konzentration der wäßrigen T.M.G.-Lösung und der Ätzgeschwindigkeit in bezug auf Al, Si und Photolack zeigt;
  • Fig. 3 ist ein Diagramm, das die Beziehung zwischen der Temperatur der wäßrigen T.M.G.-Lösung und der Ätzgeschwindigkeit in bezug auf Al, Si und Photolack zeigt;
  • Fig. 4A bis 4C sind Querschnitte, die die Prozeduren des Herstellungsverfahrens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 5A bis 5C sind Querschnitte, die die Prozeduren des Herstellungsverfahrens gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 6A und 6B sind Querschnitte, die die Prozeduren des herkömmlichen Herstellungsverfahrens zeigen; und
  • Fig. 7 ist ein Querschnitt, der ein Beispiel einer Halbleitereinrichtung zeigt, die durch das herkömmliche Verfahren hergestellt wurde.
  • Die Fig. 1A bis 1C sind Querschnitte, die die Prozeduren des Herstellungsverfahrens einer ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • Bezugnehmend auf Fig. 1A ist ein Halbleitersubstrat 1 mit spezifischen Bereichen 2a und 2b, wie etwa einer Source, einem Drain oder dergleichen, ausgebildet, an die eine Al- Verdrahtung angeschlossen werden muß. Eine auf dem Halbleitersubstrat 1 gebildete Isolierschicht 3 weist Kontaktlöcher 3a und 3b auf, die auf den spezifischen Bereichen 2a und 2b gebildet sind. Die Kontaktlöcher 3a und 3b und die isolierende Schicht 3 sind mit einer Sperrschicht 4 bedeckt, die einen möglichen Übergangsbruch vermeidet. Ein Al-Film 5 ist durch Sputtern bei hoher Temperatur auf der gesamten Oberfläche der Sperrschicht 4 aufgebracht, um den Al-Film in die Kontaktlöcher 3a und 3b zu füllen. Der so gebildete Al-Film 5 wird wegen des Vorhandenseins der Kontaktlöcher 3a und 3b Vertiefungen 5a und 5b aufweisen. Die Tiefen t1 und t2 der Vertiefungen 5a und 5b hängen von der Größe (Querschnittsfläche) der Kontaktlöcher 3a und 3b ab.
  • Die Tiefe der Eintiefungen 5a und 5b liegen annähernd in der Größenordnung von 2000 Å (10 Å = 1 nm). Ein Photolack 6 mit niedriger Viskosität ist über die gesamte Oberfläche des Al- Films 5 gezogen, wobei die Oberfläche des Photolacks 6 flach ist.
  • Als nächstes wird die in Fig. 1A gezeigte teilweise hergestellte Halbleitereinrichtung in eine Ätzflüssigkeit getaucht (wäßrige T.M.G.-Lösung), die in bezug auf den Photolack 6 und den Al-Film 5 die gleiche Ätzgeschwindigkeit aufweist. Der Photolack 6 und der Al-Film 5 werden mit der gleichen Ätzgeschwindigkeit geätzt, um die in Fig. 1B gezeigte Halbleitereinrichtung zu erhalten. Insbesondere werden die Oberflächen der in den Kontaktlöchern 3a und 3b ungeätzt gebliebenen Al-Filme 5A und 5B flach, unabhängig von der Größe der Kontaktlöcher 3a und 3b.
  • Als nächstes wird auf der Oberfläche der teilweise hergestellten Halbleitereinrichtung der Fig. 1B ein Al-Film 7 durch Sputtern aufgebracht. Diese Prozedur kann wegen der flachen Oberfläche der Al-Filme 5A und 5B zuverlässig durchgeführt werden. Die Al-Filme 5A und 5B stehen also in zuverlässigem Kontakt mit dem Al-Film 7. Es ist deutlich, daß kein Hohlraum gebildet wird, selbst wenn auf dem Al-Film 7 ein isolierender Zwischenschichtfilm aufgebracht wird.
  • Bei der obigen Ausführungsform und bei anderen, später beschriebenen Ausführungsformen kann ein Harz, wie etwa Polyimidharz, anstelle von Photolack verwendet werden.
  • Die bei der Ätzprozedur in der obigen Ausführungsform benutzte wäßrige T.M.G.-Lösung besitzt die in Fig. 2 dargestellte Charakteristik. Die Ätzflüssigkeit weist die gleiche Ätzgeschwindigkeit von 125 Å/Min. in Bezug auf Al (in Fig. 1A durch 5 bezeichnet) und Photolack (in Fig. 1A durch 6 bezeichnet) auf, wenn die Konzentration der wäßrigen Lösung etwa 7% beträgt. Daher kann eine wäßrige T.M.G.-Lösung mit etwa 7% Konzentration als Ätzflüssigkeit verwendet werden.
  • Fig. 3 zeigt die Ätzgeschwindigkeit der wäßrigen T.M.G.- Lösung mit 7% Konzentration in bezug auf Al und Si, unter Verwendung der Temperatur der Lösung als Variable. Wie aus Fig. 3 hervorgeht, wird die Ätzgeschwindigkeit in bezug auf den Photolack und das Al bei etwa 41ºC gleich groß. Die Fig. 4A und 4B zeigen eine zweite Ausführungsform des Herstellungsverfahrens. Elemente, die denen in den Fig. 1A bis 1C dargestellten entsprechen, sind in den Fig. 4A und 4B unter Verwendung der gleichen Bezugszeichen gekennzeichnet. Ein isolierender Zwischenschichtfilm ist bei 3A dargestellt.
  • Bezugnehmend auf Fig. 4A ist der im isolierenden Zwischenschichtfilm 3 gebildete Verdrahtungsgraben durch Sputtern mit einem Al-Film 5 gefüllt. Der so gebildete Al-Film 5 weist auf seiner Oberfläche eine Nut 5c auf. Auf dem Al-Film 5 ist ein Photolack aufgebracht, um die Rille 5c mit dem Photolack 6 zu füllen. Dann werden der Photolack 6 und der Al-Film 5 unter Benutzung einer Ätzflüssigkeit geätzt, der in bezug auf den Photolack 6 und den Al-Film 5 die gleiche Ätzgeschwindigkeit aufweist, was es ermöglicht, daß die Oberfläche des Al-Films, die im Graben 3c ungeätzt geblieben ist, flach gemacht wird, wie in Fig. 4B gezeigt. Als nächstes wird durch Sputtern ein Al-Film 7 aufgebracht, wie in Fig. 4C gezeigt ist.
  • Die Fig. 5A bis 5C zeigen eine dritte Ausführungsform des Herstellungsverfahrens der vorliegenden Erfindung.
  • Eine teilweise hergestellte Halbleitereinrichtung gemäß Fig. 5A, die die gleiche ist wie die in Fig. 1A, wird in eine Ätzflüssigkeit getaucht, die in bezug auf den Al-Film 5 eine höhere Ätzgeschwindigkeit besitzt als in bezug auf den Photolack 6. Als Ätzflüssigkeit wird eine wäßrige T.M.G.- Lösung mit einer Konzentration von 15% bei 22ºC verwendet, wie aus dem schraffierten Abschnitt in Fig. 2 hervorgeht. Der Photolack 6 und der Al-Film 5 werden mit der Ätzflüssigkeit geätzt, um die in Fig. 5B dargestellte Halbleitereinrichtung zu erhalten. Mit anderen Worten wird der Photolack 6 völlig abgeätzt, während der Al-Film 5 bis auf die in Fig. 5A durch gestrichelte Linien angegebene Position abgeätzt wird. Die in den Kontaktlöchern 3a und 3b verbleibenden, nicht abgeätzten Al-Filme weisen untereinander eine relativ geringen Unterschied in der Oberflächenform auf.
  • Als nächstes wird ein Al-Film 7 auf den Al-Filmen 5C und 5D aufgebracht, wie in Fig. 5C gezeigt ist. Da es zwischen den Al-Filmen 5C und 5D nur einen geringen Unterschied in der Oberflächenform gibt, kann der Al-Film 7 in zuverlässigen Kontakt mit den Al-Filmen 5C und 5D gelangen.
  • Die bei dieser Erfindung verwendete wäßrige T.M.G.-Lösung kann den Photolack zuverlässig entfernen, ohne dem unter dem Photolack befindlichen Al, Si oder SiO&sub2; irgendeinen Schaden zuzufügen. Diese Tatsache wird nun im einzelnen, unter Heranziehung des Falles der Beseitigung eines Photolacks nach dem Bemustern einer Al-Verdrahtung als Beispiel, beschrieben.
  • Um den bei der Photoätzprozedur (PEP) verwendeten Photolack zu entfernen, ist allgemein ein SH-Prozeß oder eine O&sub2;-Asher- Methode verwendet worden. Der SH-Prozeß wird angewandt, um Photolack auf einer Schicht, mit Ausnahme einer Al-Schicht, zu entfernen. Da jedoch säurehaltige Niederschläge erzeugt werden, entsteht das Problem der Erzeugung von Rost auf der Einrichtung; oder es können andere Probleme entstehen. Darüber hinaus bleibt das Sicherheitsproblem bestehen, wie etwa die Einwirkung auf den menschlichen Körper. Das Problem bei der O&sub2;-Asher-Methode besteht in der Wahrscheinlichkeit, infolge der Beaufschlagung durch O&sub2;-Plasma eine Ionenschädigung zu erleiden; und weiter besteht das Problem einer geringen Produktivität.
  • Wenn aber eine wäßrige T.M.G.-Lösung hoher Konzentration verwendet wird, um eine Photolack zu entfernen, erfährt die Einrichtung keine Beschädigung. Der Einfluß der säurehaltigen Kontamination und dergleichen auf den menschlichen Körper wird beträchtlich herabgesetzt, und die Erzeugung von Niederschlägen kann weitgehend unterdrückt werden.
  • Insbesondere wird auf dem Halbleitersubstrat zunächst ein Isolierfilm gebildet. Darauf wird durch Sputtern ein Al-Film aufgebracht. Auf der gesamten Oberfläche des Al-Films wird ein Überzug aus Photolack gebildet. Danach wird der Photolack durch einen Photoätzprozeß (PEP) in einer gewünschten Form bemustert. Der Al-Film wird dem isotropen Ätzen unter Benutzung des bemusterten Photolacks als Maske unterzogen. Dann wird der Photolack durch eine wäßrige T.M.G.-Lösung abgeätzt, die beispielsweise bei 22ºC verwendet wird und eine Konzentration von 15% besitzt, wie in Fig. 2 gezeigt ist. Die wäßrige T.M.G.-Lösung mit einer Konzentration von 15% besitzt in bezug auf den Photolack eine höhere Ätzgeschwindigkeit als in Bezug auf Al und Si, wie aus Fig. 2 hervorgeht. Daher wird nur der Photolack abgeätzt, ohne den Al-Film unter dem Photolack irgendwie zu beschädigen. Durch die wäßrige T.M.G.-Lösung kann ein Photolack sowohl negativen, als auch positiven Typs geätzt werden. Da die wäßrige T.M.G.-Lösung alkalisch ist, beeinträchtigt sie weder die Arbeitsumgebung beispielsweise aufgrund einer säurehaltigen Kontamination, noch beeinflußt sie den menschlichen Körper besonders, und sie besitzt eine sehr hohe Stabilität. Die wäßrige T.M.G.-Lösung weist die in Fig. 2 dargestellte Charakteristik auf, so daß eine Prozeßführung, wie etwa eine Temperatursteuerung, nicht erforderlich ist.
  • Die wäßrige T.M.G.-Lösung kann dazu benutzt werden, nicht nur einen Photolack auf einem Al-Film zu entfernen, sondern auch einen Photolack auf einem Si-Film oder einem SiO&sub2;-Film.

Claims (9)

1. Verfahren zur Herstellung einer Halbleitereinrichtung, die folgende Schritte aufweist:
Bilden eines isolierenden Films (3) auf einem Halbleitersubstrat (1);
Bilden einer Vertiefung, wie etwa einem Kontaktloch, Verdrahtungsgraben, oder dergleichen, im isolierenden Film (3);
Freilassen eines Abschnittes des Substrats (1);
Bilden eines Verdrahtungsmaterialfilms (5) auf dem Isolierfilm (3) und der Vertiefung, um das Verdrahtungsmaterial mindestens in die Vertiefung einzufüllen;
Aufbringen eines Überzugsfilms (6) auf der Oberfläche des Verdrahtungsmaterialfilms, in der Weise, daß die Oberfläche des Überzugsfilms flach gemacht wird;
nacheinander erfolgendes Abätzen des Überzugfilms (6) und des Verdrahtungsmaterialfilms (5) unter Verwendung von Tetramethylguanidin, das die gleiche Ätzgeschwindigkeit in bezug auf den Überzugsfilm (6) und den Verdrahtungsmaterialfilm (5) besitzt, um den Verdrahtungsmaterialfilm (5) allein in der Vertiefung zu belassen und den Verdrahtungsmaterialfilm (5) auf dem isolierenden Film (3) zu beseitigen, in der Weise, daß die obere Oberfläche des Verdrahtungsmaterialfilms (5) in der Vertiefung ungeätzt bleibt, im wesentlichen mit der oberen Oberfläche des isolierenden Films (3) bündig und im wesentlichen flach gemacht wird; und
Bilden eines weiteren Verdrahtungsmaterialfilms (7) auf dem Verdrahtungsmaterialfilm (5) und dem Isolierfilm (6), um einen elektrischen Kontakt zwischen dem Verdrahtungsmaterialfilm (7) und dem Verdrahtungsmaterialfilm (5) zu erhalten.
2. Verfahren nach Anspruch 1, das weiter zwischen dem vertiefungsbildenden Schritt und der Prozedur des Einfüllens des Verdrahtungsmaterialfilms einen Schritt zur Bildung einer Sperrschicht (4) in der Vertiefung und auf dem isolierenden Film (3) umfaßt.
3. Verfahren nach Anspruch 1, bei dem der Verdrahtungsmaterialfilm (5) aus Al besteht, der Überzugsfilm (6) ein Photolack ist, und Tetramethylguanidin bei 22ºC verwendet wird und als wäßrige Lösung eine Konzentration von etwa 7% besitzt.
4. Verfahren nach Anspruch 3, bei dem der Überzugsfilm (6) aus einem Harz auf Polyimidbasis gebildet wird.
5. Verfahren nach Anspruch 1, bei der der isolierende Film (3) auf dem Halbleitersubstrat (1) mit einer zwischen beide eingefügten isolierenden Zwischenschicht gebildet wird.
6. Verfahren zur Herstellung einer Halbleitereinrichtung, das folgende Schritte aufweist:
Bilden eines isolierenden Films (3) auf einem Halbleitersubstrat (1);
Bilden einer Vertiefung, wie etwa einen Kontaktloch, einem Verdrahtungsgraben, oder dergleichen, im isolierenden Film (3), und Freilegen eines Abschnittes des Substrats (1);
Freilegen eines Abschnittes des Substrats (1);
Bilden eines Verdrahtungsmaterialfilms (5) auf dem Isolierfilm (3) und der Vertiefung, um den Verdrahtungsmaterialfilm (5) mindestens in die Vertiefung einzufüllen;
Aufbringen des Überzugsfilms (6) auf der Oberfläche des Verdrahtungsmaterialfilms in einer Weise, daß die Oberfläche des Überzugsfilms flach gemacht wird;
nacheinander erfolgenden Abätzen des Überzugsfilms (6) und des Verdrahtungsmaterialfilms (5) unter Verwendung von Tetramethylguanidin, das die gleiche Ätzgeschwindigkeit in bezug auf den Überzugsfilm (6) und den Verdrahtungsmaterialfilm (5) besitzt, um den Verdrahtungsmaterialfilm (5) allein in der Vertiefung zu belassen und den Verdrahtungsmaterialfilm (5) auf dem isolierenden Film (3) zu beseitigen, in der Weise, daß die obere Oberfläche des Verdrahtungsmaterialfilms (5) in der Vertiefung ungeätzt bleibt, im wesentlichen mit der oberen Oberfläche des isolierenden Films (3) bündig und im wesentlichen flach gemacht wird; und
Bilden eines weiteren Verdrahtungsmaterialfilms (7) auf dem Verdrahtungsmaterialfilm (5) und dem Isolierfilm (6), um einen elektrischen Kontakt zwischen dem Verdrahtungsmaterialfilm (7) und dem Verdrahtungsmaterialfilm (5) zu erhalten.
7. Verfahren nach Anspruch 6, das weiter zwischen dem Vertiefungsbildungsschritt und der Prozedur des Einfüllens des Verdrahtungsmaterialfilms (5) ein Schritt zur Bildung einer Sperrschicht (4) in der Vertiefung und auf dem isolierenden Film (3) umfaßt.
8. Verfahren nach Anspruch 6, bei dem der Verdrahtungsmaterialfilm (5) aus Al besteht, der Überzugsfilm (6) ein Photolack ist, und Tetramethylguanidin bei 22ºC verwendet wird und als wäßrige Lösung eine Konzentration von etwa 15% besitzt.
9. Verfahren nach Anspruch 8, bei dem der Überzugsfilm (6) aus einem Harz auf Polyimidbasis gebildet wird.
DE3851125T 1987-10-21 1988-10-21 Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille. Expired - Lifetime DE3851125T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62265943A JPH01108746A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3851125D1 DE3851125D1 (de) 1994-09-22
DE3851125T2 true DE3851125T2 (de) 1995-02-23

Family

ID=17424236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3851125T Expired - Lifetime DE3851125T2 (de) 1987-10-21 1988-10-21 Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.

Country Status (5)

Country Link
US (1) US4876223A (de)
EP (1) EP0316612B1 (de)
JP (1) JPH01108746A (de)
KR (1) KR920003307B1 (de)
DE (1) DE3851125T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US6355553B1 (en) * 1992-07-21 2002-03-12 Sony Corporation Method of forming a metal plug in a contact hole
DE69323513T2 (de) * 1992-07-27 1999-08-12 Stmicroelectronics, Inc., Carrollton, Tex. Planaxer Kontakt mit einer Lücke
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3382357B2 (ja) * 1993-08-27 2003-03-04 ヤマハ株式会社 配線形成方法
US5776827A (en) * 1993-08-27 1998-07-07 Yamaha Corporation Wiring-forming method
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
KR100268459B1 (ko) * 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
KR100546296B1 (ko) * 1999-08-06 2006-01-26 삼성전자주식회사 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7700533B2 (en) * 2005-06-23 2010-04-20 Air Products And Chemicals, Inc. Composition for removal of residue comprising cationic salts and methods using same
JP2010016240A (ja) * 2008-07-04 2010-01-21 Panasonic Corp インダクタとその製造方法
CN102820227B (zh) * 2011-06-08 2015-08-19 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
CN103077924A (zh) * 2013-01-15 2013-05-01 江苏物联网研究发展中心 倒置浸入式晶圆平坦化的方法
CN105633005A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
KR20220024438A (ko) * 2019-06-18 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290668A (en) * 1978-11-29 1981-09-22 Raychem Corporation Fiber optic waveguide termination and method of forming same
GB2041558B (en) * 1978-11-29 1983-02-09 Raychem Corp Light-guide terminations
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4636282A (en) * 1985-06-20 1987-01-13 Great Lakes Chemical Corporation Method for etching copper and composition useful therein
EP0234407A1 (de) * 1986-02-28 1987-09-02 General Electric Company Verfahren zum Auffüllen von Verbindungs- oder Kontaktlöchern in einer mehrlagigen VLSI-Metallisierungsstruktur

Also Published As

Publication number Publication date
EP0316612A2 (de) 1989-05-24
JPH0434295B2 (de) 1992-06-05
JPH01108746A (ja) 1989-04-26
US4876223A (en) 1989-10-24
EP0316612B1 (de) 1994-08-17
EP0316612A3 (de) 1991-01-30
KR920003307B1 (ko) 1992-04-27
KR890007373A (ko) 1989-06-19
DE3851125D1 (de) 1994-09-22

Similar Documents

Publication Publication Date Title
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE68913061T2 (de) Halbleitervorrichtungen mit Mehrlagen-Metallverbindungen.
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
EP0642159B1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE4121129A1 (de) Elementisolationsverfahren fuer halbleitervorrichtungen
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)