DE3843365C2 - Signalintegrierer - Google Patents

Description

Die Erfindung betrifft einen Signalintegrierer, insbesondere für einen Sigma-Delta (ΣΔ)-Modulator, mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.

In beispielsweise einem Stereodecoder, bei dem Digitaltechni­ ken zur Anwendung kommen, wird ein Analog/Digital-Wandler (A/D) verwendet, um ein analoges Basisband-Stereosignal in ein digitales Ausgangssignal umzuwandeln. Das digitale Ausgangssignal wird in einem Stereodecoder weiterverar­ beitet, um ein Paar von decodierten Audiosignalen zu er­ zeugen, die üblicherweise als das Audiosignal des linken Kanals bzw. das Audiosignal des rechten Kanals bezeichnet werden.

Ein dem BTSC-Standard als Beispiel entsprechendes Basisband- Stereosignal kann eine Bandbreite von 75 kHz haben. Daher muß die erforderliche A/D-Umwandlungsfrequenz größer sein als die durch die Nyquist-Abtastkriterien geforderte minimale Frequenz, beispielsweise 200 kHz. Um einen minimalen vorgegebe­ nen Signal-Rausch-Abstand zu erhalten, muß die Quanti­ sierungsauflösung im Ausgangswort des A/D-Wandlers beispiels­ weise 20 Bit betragen.

Ein üblicher ΣΔ-A/D-Wandler enthält einen Signalintegrator, der auf ein Summensignal anspricht. Dieses wird durch die Summation eines analogen Eingangssignals und eines intern erzeugten Analogsignals mit zwei Werten gebildet. Ein Aus­ gangssignal des Signalintegrators wird einem Schwellwert­ detektor zugeführt, der ein Digitalsignal erzeugt, das einen ersten Wert annimmt, wenn das Ausgangssignal des Integrators kleiner ist als ein erster vorgegebener Wert, und ansonsten einen zweiten Wert annimmt. Das durch den Schwellwert­ detektor erzeugte Signal wird mit einer vorgegebenen Rate in einem Flip-Flop gespeichert, dessen Ausgangssignal verwendet wird zur Erzeugung des zweipegeligen Analogsignalanteils des Summensignals.

Aus der DE 36 34 637 A1 ist ein differentiell geschalteter Integrator bekannt mit einer Quelle eines Eingangssignals

• - einem ersten Kondensator C1;
• - einem Verstärker (200) mit einem ersten Eingangsanschluß (200a) und einem Ausgangsanschluß (200c);
• - einem ersten Übertragungsgatter (T1) mit einem Steuer­ anschluß, der auf ein zweiwertiges erstes Steuersignal (P2D) anspricht, mit einem ersten Signalanschluß, der mit einem ersten Anschluß (C1a) des ersten Kondensators (C1) gekoppelt ist, und mit einem zweiten Signalanschluß, der mit der Quelle des Einangssignals gekoppelt ist;
• - einem zweiten Übertragungsgatter (T6) mit einem Steueran­ schluß, der auf ein zweiwertiges zweites Steuersignal (P2) anspricht, mit einem ersten Signalanschluß, der mit dem ersten Eingangsanschluß (200a) des Verstärkers (200) gekoppelt ist, und mit einem zweiten Signalanschluß, der mit einem zweiten Anschluß des ersten Kondensators (C1) gekoppelt ist, so daß das Eingangssignal dem ersten Ein­ gangsanschluß (200a) des Verstärkers über die Serienan­ ordnung aus dem ersten Übertragungsgatter (T1), dem ersten Kondensator (C1) und dem zweiten Übertragungsgatter (T6) zugeführt wird, wobei das erste (T1) und das zweite (T6) Übertragungsgatter zeitlich getaktet in Übereinstimmung mit dem ersten Steuersignal (P2D) bzw. dem zweiten Steuer­ signal (P2) arbeiten und
• - einem integrierenden zweiten Kondensator (C3), der zwi­ schen den ersten Eingangsanschluß (200a) und den Ausgangs­ anschluß (200c) des Verstärkers (200) gekoppelt ist, um an dem Ausgangsanschluß des Verstärkers ein Ausgangssignal zu erzeugen, welches ein zeitliches Integral des Eingangs­ signals repräsentiert.

Die Aufgabe der Erfindung besteht in der Schaffung eines Signalintegrators unter vorteilhafter Ausnutzung der Technik geschalteter Kondensatoren in der CMOS-Technologie und wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiter­ bildungen der Erfindung sind in den Unteransprüchen gekenn­ zeichnet.

Der erfindungsgemäße Integrator enthält einen Verstärker und einen zwischen dessen invertierenden Eingang und seinen Ausgang geschalteten signalintegrierenden Kondensator. Die geschaltete Kondensatoranordnung enthält ein erstes Tor, einen zweiten Kondensator und ein zweites Tor, welche eine Serienschaltung bilden, um dem invertierenden Eingang des Verstärkers abwechselnd ein Eingangssignal zuzuführen oder nicht. Den beiden Toren werden erste und zweite Steuer­ signale zugeführt, um die Einschaltzeiten der Tore so zu steuern, daß beide Tore während eines ersten Teils einer Periode beispielsweise des ersten Steuersignals durchlässig und während eines zweiten Teils der Periode gesperrt sind.

Während der Sperrflanke eines solchen Tores kann an seinen Ausgang eine Ladung von Tortransistoren gelangen. Eine solche Ladung kann nichtlinear abhängig sein von der Spannung am Eingang, wie es später erläutert wird. Verwendet man ein solches Tor für die Zuführung des Eingangssignals zu dem integrierenden Kondensator, dann kann eine solche Ladung von dem Wert des Eingangssignals in nichtlinearer Weise abhängig sein. Wenn man es zuläßt, daß sie dem integrierenden Konden­ sator zugeführt wird, so kann sie die Linearität des Inte­ gratorsignals verschlechtern.

Gemäß einem Aspekt der Erfindung enthält ein Signalintegrator eine Quelle eines Eingangssignals, einen ersten Kondensator und ein erstes Tor mit einem Steuereingang, dem ein erstes Steuersignal mit zwei Werten zugeführt wird. Das erste Tor hat einen ersten Signalanschluß, der mit einem ersten An­ schluß des ersten Kondensators gekoppelt ist, und einen zweiten Signalanschluß, der mit der Quelle des Eingangs­ signals gekoppelt ist. Der Signalintegrator enthält einen Verstärker. Ein zweites Tor hat einen Steuereingang, dem ein zweites Steuersignal mit zwei Werten zugeführt wird. Das zweite Tor hat einen ersten Signalanschluß, der mit einem ersten Eingangsanschluß des Verstärkers gekoppelt ist, und einen zweiten Signalanschluß, der mit einem zweiten Anschluß des ersten Kondensators gekoppelt ist. Das Eingangssignal wird dem ersten Eingangsanschluß des Verstärkers über die durch das erste Tor, den ersten Kondensator und das zweite Tor gebildete Serienanordnung zugeführt. Das erste und das zweite Tor werden zeitlich so gesteuert, daß sie entspre­ chend dem ersten bzw. zweiten Steuersignal arbeiten. Zwi­ schen die Eingangs- und Ausgangsanschlüsse des Verstärkers ist ein zweiter Kondensator geschaltet, um an dem Ausgangs­ anschluß des Verstärkers ein Ausgangssignal zu erzeugen, welches ein Zeitintegral des Eingangssignals darstellt. Das erste Steuersignal wird gegenüber dem zweiten Steuersignal verzögert, um in einer gegebenen Periode des zweiten Steuer­ signals das zweite Tor vor einem Zeitpunkt zu sperren, zu dem das erste Tor nichtleitend wird, um dadurch zu ver­ hindern, daß ein durch einen Einschwingvorgang des das erste Tor sperrenden ersten Steuersignals verursachtes Signal dem Eingangsanschluß des Verstärkers zugeführt wird.

Im folgenden wird ein Ausführungbeispiel der Erfindung anhand der Zeichnung erläutert. Es zeigt

Fig. 1 welche aus den Fig. 1A und 1B besteht, ein Schaltschema eines Sigma-Delta-A/D-Wandlers, der einen Signalintegrierer gemäß einem Ausführungs­ beispiel der Erfindung enthält; und

Fig. 2 das detaillierte Schaltschema eines Verstärkers, welcher in dem Signalintegrierer nach Fig. 1 enthalten ist.

Fig. 1 zeigt einen Sigma-Delta-A/D-Wandler (100). Der A/D-Wandler (100) enthält einen Signalintegrierer (110) mit einem geschalteten Kondensator. Der Signalintegrierer (110) nimmt an einem Eingangsanschluß (110a) ein in sein digitales Äquivalent umzuwandelndes analoges Eingangssignal (160) auf und erhält an einem Anschluß (110b) ein intern erzeugtes Signal DIG mit zwei Werten. Der Integrierer (110) liefert ein Signal OUT an einem Ausgangsanschluß (200c) eines Verstärkers (200). Das Eingangssignal (160) kann beispiels­ weise ein von einem FM-Decodierer des Fernsehempfängers, der in den Figuren nicht dargestellt ist, erzeugtes Basisband- Stereosignal sein, welches beispielsweise dem BTSC-Standard entspricht. Der Verstärker (200) hat einen invertierenden Eingangsanschluß (200a). Zwischen die Anschlüsse (200c) und (200a) ist ein integrierender Kondensator (C3) gekoppelt. Ein nichtinvertierender Eingangsanschluß (200b) ist an eine Gleichspannung (VREF) gekoppelt. Das Verhalten des Verstärkers und des Rückkopplungskondensators als geschlossene Schleife hat die Tendenz, das Potential an dem invertierenden Eingang (200a) des Verstärkers (200) auf dem Wert der Spannung (VREF) zu halten.

Das Eingangssignal (160) am Anschluß (110a) wird einem ersten Anschluß (C1a) eines Kondensators (C1) über beispielsweise ein übliches Übertragungsgatter (T1) mit komplementären Tran­ sistoren zugeführt. Das Übertragungsgatter (T1), bei welchem die CMOS-Technologie verwendet wird, wird durch komplementäre Taktsignale (P2D) und (P2DN) gesteuert, welche bewirken, daß das entsprechende Transistorpaar des Übertragungsgatters (T1) leitend ist, wenn das Signal (P2D) einen hohen Wert entsprechend logisch "EINS" einnimmt. Der andere Anschluß des Kondensators (C1) wird über ein Übertragungsgatter (T6) an den invertierenden Eingangsanschluß (200a) des Verstärkers (200) gekoppelt. Das Übertragungsgatter (T6) wird durch komple­ mentäre Taktsignale (P2) und (P2N) gesteuert, welche dessen Leitfähigkeit bewirken, wenn das Signal (P2) den hohen Wert entsprechend logisch "EINS" einnimm. Die Übertragungsgatter (T1) und (T6) sind während eines ersten Teils einer jeden Periode von beispielsweise dem Signal (P2D) gleichzeitig leitend und während eines zweiten Teils derselben beide nicht­ leitend. Daher arbeiten die Übertragungsgatter (T1) und (T6) mit der Frequenz des Signals (P2D), welche beispielsweise 11 MHz beträgt.

Der Anschluß (C1a) des Kondensators (C1) ist ebenfalls über ein Übertragungsgatter (T2) an die Spannung (VREF) gekoppelt, wenn das Übertragungsgatter (T2) leitend ist. Der andere Anschluß des Kondensators (C1) ist durch ein Übertragungsgatter (T3) an die Spannung (VREF) gekoppelt, wenn das Übertragungsgat­ ter (T3) leitend ist. Die Übertagungsgatter (T2) und (T3) werden durch Taktsignale (P1) und (P1N) gesteuert und arbeiten mit der gleichen Frequenz wie das Signal (P2D). Wenn die Übertragungsgatter (T2) und (T3) leitend sind, sind die Übertra­ gungsgatter (T1) und (T6) nichtleitend und umgekehrt.

Ein Taktgenerator (180) in Fig. 1B erzeugt ein Paar von Zeitge­ bersignalen und führt diese den jeweiligen Armen einer einen Invertierer (U20-U23) enthaltenden Schaltung, einer Vezögerungs­ einheit (U24) und weiteren Invertierern (U25) und (U26) für die abschließende Erzeugung der Zeitgebersignale (P1, P1N, P2, P2N und P2DN) zu.

Das zweiwertige Signal (DIG), das in einer später zu beschrei­ benden Weise erzeugt wird, wird dem Anschluß (110b) des Inte­ grierers (110) zugeführt. Der Anschluß (110b) ist über ein Übertragungsgatter (T5) mit einem Anschluß (C2a) des Kondensa­ tors (C2) gekoppelt. Das Übertragungsgatter (T5) wird durch die komplementären Taktsignale (P2D) und (P2DN) gesteuert, welche bewirken, daß es leitend ist, wenn das Taktsignal (P2D) den hohen Wert hat. Der andere Anschluß des Kondensators (C2) ist mit einem Verbindungsanschluß zwischen den Übertragungs­ gattern (T6) und (T3) gekoppelt. Der Anschluß (C2a) ist mit der Spannung (VREF) über ein Übertragungsgatter (T4) gekoppelt, wenn dieses leitend ist. Das Übertragungsgatter (T4) wird durch die Taktsignale (P1) und (P1N) gesteuert. Die Übertragungs­ gatter (T4) und (T5) arbeiten ähnlich wie die Übertragungs­ gatter (T2) bzw. (T1) und gleichzeitig mit diesen.

Gemäß einem Aspekt der Erfindung sind die Taktsignale (P2D) und (P2DN), welche die Übertragungsgatter (T1) und (T5) steuern, ähnlich den Taktsignalen (P2 bzw. P2N), jedoch um ungefähr 5 nsec gegenüber diesen verzögert. Jedes der Signale (P1, P2 und P2D) ist ein zweiwertiges Signal, das eine Schwingungsform mit einem Tastverhältnis von beispielsweise 40% und eine Periode von beispielsweise ungefähr 90 nsec aufweist. Wenn das Signal (P1) den logisch "EINS" entsprechenden hohen Wert einnimmt, ist das Signal (P2) stets auf einem dem Wert logisch "NULL" entsprechendem niedrigen Wert so daß die Signale (P1) und (P2) nichtüberlappende Signale sind. Dies hat zum Ergebnis, daß, wenn die Übertragungsgatter (T1, T5 und T6) leitend sind, die Übertragungsgatter (T2, T3) und (T4) nichtleitend sind, und umgekehrt.

Beim Betrieb werden die Übertragungsgatter (T2, T3) und (T4) während eines ersten Teils einer jeden Periode von beispielswei­ se dem Taktsignal (P1) gleichzeitig leitend gemacht, um die Kondensatoren (C1) und (C2) zu entladen. Das Potential an den jeweiligen Elektroden der Kondensatoren (C1) und (C2) wird auf das der Spannung (VREF) gelegt, welche im wesentlichen gleich dem Potential an den invertierenden Eingangsanschluß (200a) des Verstärkers (200) (± dem Offsetpotential am Verstär­ kereingang) ist. Die Übertragungsgatter (T2, T3) und (T4) werden dann nichtleitend gemacht und die Übertragungsgatter (T1, T5) und (T6) leitend. Der Eingangsanschluß (200a) wird wegen der Verstärkerrückkopplungsverbindung auf einem virtuel­ len Wechselstrommassepotential gehalten. Daher laden sich die Kondensatoren (C1) und ( 2) auf die jeweiligen Eingangsspan­ nungen an den Anschlüssen (110a) und (110b). Der Ladestrom wird im Kondesator (C3) integriert und erzeugt ein Ausgangssig­ nal OUT, welches proportional ist zu dem Zeitintegral der Summe aus den beiden Eingangssignalen an den Anschlüssen (110a) und (110b).

Die N-Kanal- und P-Kanal-MOS-Transistoren eines gegebenen Übertragungsgatters, wie es in Fig. 1A gezeigt ist, sind parallel gekoppelt und benötigen entgegengesetzte Taktsignale. Die Signaldurchführung zu einem Ausgangsanschluß (AUSGANG) eines solchen Übertragungsgatters infolge des Taktsignals wird vermindert als Ergebnis einer Aufhebung. Jedoch ist die Aufhebung nicht vollständig.

Vielmehr ist nachteiligerweise der Wert des nicht aufgehobenen durchgeführten Signals nichtlinear abhängig von den Spannungen an den Signalanschlüssen (EINGANG) und (AUSGANG) eines solchen Übertragungsgatters. Die Spannungsabhängigkeit wird bewirkt, weil beispielsweise die in der Inversionsschicht jedes der MOS-Transistoren eines solchen Übertragungsgatters gespeicherte Ladung, wenn das Übertragungsgatter leitend ist, nichtlinear abhängig ist von den Spannungen an den Anschlüssen (EINGANG) und (AUSGANG). Eine Spannungsänderung in einer gegebenen Richtung in beispielsweise dem Eingangsanschluß (EINGANG) kann bewirken, daß die Ladung in der Inversionsschicht eines der komplementären Transistoren um einen entsprechenden Betrag zunimmt und in dem anderen um einen davon verschiedenen Betrag abnimmt, so daß die Differenz zwischen der Ladungszunahme und der Abnahme nichtlinear abhängig ist von der Spannung an dem Anschluß (EINGANG).

Ein entsprechender Teil der in der Inversionsschicht eines jeden der Komplementärtransistoren gespeicherten Ladung wird während des Ausschaltvorgangs des Übertragungsgatters oder Durchlaßelements dem Anschluß (AUSGANG) zugeführt. Daher wird eine Nettoladung, die der Differenz zwischen den entspre­ chenden Teilen der Ladungen in jedem der Komplementärtransistoren von beispielsweise dem Übertragungsgatter (T1), dem entsprechen­ den Anschluß (AUSGANG) zugeführt. Bei dem Betrieb des Übertra­ gungsgatters (T1) kann die Nettoladung während der Übergangsflan­ ken der Taktsignale (P2D) und (P2DN), durch die das Gatter (T1) ausgeschaltet wird, zu dem Kondensator (C1) übertragen werden. Eine solche Nettoladung ist nichtlinear abhängig von der Spannung an dessen Eingangsanschluß (EINGANG), welche dem Einganssignal (160) gleich ist. Wenn es zugelassen wird, daß eine solche Nettoladung dem integrierenden Kondensator (C3) zugeführt wird, wird diese in nachteiliger Weise bewirken, daß sich die Linearität beim Betrieb z. B. des Signalintegrie­ rers (110) verschlechtert.

Vorteilhafterweise wird das Übertragungsgatter (T6), das durch die Taktsignale (P2) und (P2N) gesteuert wird, vorteilhafterweise 5 nsec früher gesperrt als die Übertragungsgatter (T1) und (T5). Somit wird durch das Übertragungsgatter (T6), welches dann schon nichtlei­ tend ist, verhindert, daß eine solche Nettoladungsübertragung in beispielsweise dem Übertragungsgatter (T1) das Signal (OUT) beeinflußt.

Wenn im stationären Zustand die Verstärkung des Verstärkers (200) hoch ist, und wenn der Integrierer (110) den Betrieb in stationärem Zustand vor dem Ausschaltvorgang des Übertra­ gungsgatters (T6) erreicht, wird die von dem Übertragungsgatter (T6) während seines Abschaltvorganges zugeführte Ladung die Linearität des Integrierers (110) nicht verschlechtern. Dies ist so, weil eine solche Nettoladung nicht von der Höhe des Signals (160) abhängig ist, da die entsprechenden Spannungen an jedem der Signalanschlüsse des Übertragungsgatters (T6) auf dem gleichen konstanten Wert liegen, der ungefähr der Spannung (VREF) gleich ist.

Andererseits kann als Ergebnis von beispielsweise einer verhält­ nismäßig hohen Änderungsfrequenz des Eingangssignals (160) der Betrieb im stationären Zustand nicht unmittelbar vor dem Sperren des Übertragungsgatters (T6) auftreten. Daher können die Spannungen an den Signalanschlüssen des Übertragungs­ gatters (T6) unmittelbar vor dem Zeitpunkt, zu dem dieses gesperrt wird, verschieden sein in Abhängigkeit von der Höhe des Eingangssignals (160) zu der Ausschaltzeit. In einer solchen Situation kann die Nettoladung, welche dem Anschluß (AUSGANG) des Übertragungsgatters (T6) zugeführt wird, nicht­ linear abhängig sein von dem Eingangssignal (160), was nachtei­ lig ist. Es ist wünschenswert, die von der nichtlinearen Spannung abhängige Wirkung auf die Nettoladung in dem Übertra­ gungsgatter (T6) zu vermindern.

Gemäß einem weiteren Aspekt der Erfindung wird die Nichtlineari­ tät der Spannungsabhängigkeit der Nettoladung vermindert, indem die beiden Transistoren symmetrisch betrieben werden. Symmetrischer Betrieb der Transistoren des Übertragungsgatters (T6) bedeutet, daß jeder der Komplementärtransistoren des Übertragungsgatters zumindest unmittelbar vor dem Sperren des Gatters im wesentlichen die gleiche Ladung enthält. Der symmetrische Betrieb wird durch eine Vorspannung an der Schal­ tung erreicht, so daß die Eingangs- und Ausgangsanschlüsse des dazwischenliegenden Übertragungsgatters auf einen Mittel­ wert zwischen die komplementären Potentiale der Taktsignale vorgespannt werden, die den Gatterelektroden zugeführt werden.

Um den symmetrischen Betrieb zu erreichen, wird die dem nicht invertierenden Anschluß (200b) zugeführte Spannung (VREF) auf eine Höhe festgelegt, die dem Mittelwert der beiden Werte von beispielsweise dem Taktsignal (T2) gleich ist. Auf diese Weise wird auch die an dem Ausgangsanschluß (AUSGANG) des Übertragungsgatters (T6) erzeugte Spannung (V_Eingang) infolge der Rückkopplung auf den Wert der Spannung (VREF) festgelegt. Der Eingangsanschluß des Übertragungsgatters (T6) folgt dem Potential an seinem Ausgangsanschluß, da es als Schalter verhältnismäßig geringer Impedanz arbeitet.

Da die beiden Transistoren des Übertragungsgatters (T6) symme­ trisch arbeiten und ähnliche Kennwerte haben, wird eine durch eine gegebene Änderung der Spannung an beispielsweise dessen Ausgangsanschluß (AUSGANG) bewirkte Änderung der Nettoladung in vorteilhafter Weise geringer sein als ohne symmetrischen Betrieb. Daher wird auch die Nettoänderung weniger nichtlinear von dem Wert des Eingangssignals (160) abhängig sein.

Den Eingangsanschlüssen (110b′) und (110a′) eines ähnlich dem Integrierer (110) arbeitenden zweiten Signalintegrierers (110′) wird ein Signal (DIG′) mit gegenüber dem Signal (DIG) invertierter Schwingungsform und das Signal (OUT) zugeführt. Gleiche Einzelheiten und Funktionen der Integrierer (110) und (110′) sind durch gleiche Bezugszeichen und Symbole bezeich­ net. Der Integrierer (110′) erzeugt ein Ausgangssignal (OUT′), das dem Zeitintegral einer Summe des Signals (OUT) von dem Integrierer (110) und des Signals (DIG′) proportional ist.

Das Signal (OUT′) wird einem Eingangsanschluß eines Vergleichers (120) zugeführt, der ein digitales zweiwertiges Signal (120a) erzeugt. Das Signal (120a) hat einen dem Logikwert "EINS" entsprechenden Wert, wenn das Signal (OUT′) unter einem vorgegebenen Schwellwert liegt, der im wesentlichen der Spannung (VREF) gleich ist und es hat sonst einen Wert "NULL". Das zweiwertige Signal (120a) wird in ein "D"- oder Daten-Flipflop (130) durch die fallende Flanke des Taktsignals (P2) eingetaktet. Das Flipflop (130) erzeugt an seinen entsprechenden Ausgangsan­ schlüssen mit Zuständen, die dem Status des Signals (120a) entsprechen, die komplementären Signale (DIG) und (DIG′). Da die fallende Flanke des Signals (P2) gleichzeitig sowohl das Takten des Flipflops (130) und das Sperren der Übertragungs­ gatter (T6 und T6′) bewirkt, werden störende Schwingvorgänge, die mit dem Sperren der Übertragungsgatter (T6) und (T6′) einhergehen können, in vorteilhafter Weise daran gehindert, die Signale (DIG) und (DIG′) zu beeinflussen. Das Signal (DIG) wird dem Integrierer (110) nach Art einer negativen Rückkopplung zugeführt. In gleicher Weise wird das Signal (DIG′) dem Integrierer (110′) nach Art einer negativen Rückkopp­ lung zugeführt.

Das Signal (DIG) kann sich während jeder Periode beispielsweise des Signals (P2) in einem einer Zustände "EINS" und "NULL" befindet. Wenn sich das Signal (D) in dem dem Wert "EINS" entsprechenden hohen Zustand befindet, ist es größer als die Spannung (VREF). Andererseits, wenn es sich in dem dem Wert "NULL" entsprechenden niedrigen Zustand befindet, ist es kleiner als die Spannung (VREF). Daher bewirkt es in einer gegebenen Periode des Signals (P2), wenn das Signal (DIG) den Zustand "EINS" hat, daß das Signal (OUT) klein wird. Andererseits, wenn das Signal (DIG) den Zustand "NULL" hat, bewirkt es die Zunahme des Signals (OUT). Daher bewirkt das Signal (DIG) eine negative Rückkopplung in der Weise, daß es einen ersten Teil des Stroms im Kondensator (C2) bildet, welcher einen Mittelwert hat, der einem durch das Signal (160) bewirkten zweiten Teil des Stroms im Kondensator (C2) gleich ist, jedoch das entgegengesetzte Vorzeichen hat. Wenn das Eingangssignal (160) beispielsweise eine Zunahme des Signals (OUT) des Integrierers (110) bewirkt, wird folglich von dem Signal (DIG) in Art einer negativen Rückkopplung dessen Abnahme bewirkt und umgekehrt. In gleicher Weise bewirkt in dem Integrierer (110′), wenn das Signal (OUT) beispielsweise eine Zunahme des Signals (OUT′) bewirkt, das Signal (DIG′) nach Art einer negativen Rückkopplung dessen Abnahme und umgekehrt. Die Vorteile einer doppelten Integrierung, wie sie durch die Integrierer (110) und (110′) herbeigeführt wird, ist beispielsweise in "A USE OF DOUBLE INTEGRATION IN SIGMA DELTA MODULATION", James C. Candy, "IEEE TRANSACTIONS ON COMMUNICATIONS" Vol. COM-33, No. 3, März 1985, beschrieben.

Das Signal (DIG) wird einer Dezimationsschaltung (140) zugeführt, die ein paralleles Datenwort "ERGEBNIS" erzeugt, welches die digitale Darstellung des analogen Eingangssignals (160) liefert. Ein Beispiel einer solchen Dezimationsschaltung ist beschrieben in "A Sigma-Delta Modulator As An A/D Converter", Rudy J. Van de Plassche, "IEEE TRANSACTIONS ON CIRCUIT AND SYSTEMS", Vol. CAS-25, No. 7, Juli 1978. Das parallele Wort "ERGEBNIS" der Dezimationsschaltung (140) kann nach Van de Plassche gebildet werden, indem eine Differenz zwischen der Anzahl der Perioden, beispielsweise des Signals (P2), die in einem vorgegebenen Intervall (N), wenn das Signal (DIG) den Zustand "EINS" hat, und der Anzahl solcher Perioden des Signals (P2) während des Intervalls (N), wenn das Signal (DIG) den Zustand "NULL" hat, berechnet wird. Das Intervall (N) wird entsprechend der für das Wort "ERGEBNIS" gewünschten Bit-Auflösung ausgewählt. Je länger das Intervall (N) ist, umso höher ist die Bit-Auflösung.

Um eine hohe Genauigkeit und insbesondere eine hohe Linearität des A/D-Wandlers (100) zu erhalten, ist es wünschenswert, daß die Gleichstromverstärkung bzw. die Verstärkung im stationä­ ren Zustand des Verstärkers (200) hoch ist. Die stationäre oder Gleichstromverstärkung bestimmt den Wert der Spannung (V_Eingang) unmittelbar bevor das Übertragungsgatter (T6) nichtleitend wird, in jeder Periode des Signals (P2). Die große Gleichstromverstärkung wird bewirken, daß die Eingangsspan­ nung (V_Eingang) im Eingangsanschluß (200a) des Verstärkers (200) im wesentlichen konstant bleibt unabhängig von dem Wert des analogen Eingangssignals (160). Auch ist es wünschens­ wert, den Miller-Effekt auf die Eingangskapazität von beispiels­ weise dem Anschluß (200a), welche in der Realität nicht-linear sein kann, zu vermindern.

Fig. 2 zeigt ein detailliertes Schaltschema des Verstärkers (200), wie er beispielsweise in dem Signalintegrierer (110) der Fig. 1 enthalten ist. Gleiche Bezugszeichen und Symbole in den Fig. 1 und 2 zeigen gleiche Einzelheiten oder Funk­ tionen an. Bei der Schaltung nach Fig. 2 wird die MOS-Technologie angewendet, was vorzugsweise zu der Fähigkeit, bei verhältnis­ mäßig geringem Leistungsbedarf hohe Frequenzen zu verarbeiten, führt.

Die Eingangsspannung (V_Eingang) an den invertierenden Eingangs­ anschluß (200a) des Verstärkers (200) in Fig. 2 wird einer Gate-Elektrode eines P-Typ-Feldeffekttransistors oder PMOS-Tran­ sistors (MP1) zugeführt, der als invertierender Verstärker in Source-Schaltung arbeitet. Die Drain-Elektrode des Transistors (MP1) ist über einen Verbindungsanschluß (200d) an die Source- Elektrode eines PMOS-Transistors (MP2) gekoppelt.

Der Verbindungsanschluß (200d) ist an eine Gate-Elektrode eines PMOS-Transistors (MP3) gekoppelt, der als invertierender Verstärker in Source-Schaltung arbeitet. Die Drain-Elektrode des Transistors (MP3) ist an einem Anschluß (200e) an die Gate-Elektrode des Transistors (MP2) gekoppelt, um die Gate-Span­ nung des Transistors (MP2) zu verändern. Eine Drain-Elektrode eines N-Typs-Feldeffekttransistors bzw. NMOS-Transistors (NM1), der als Stromquelle arbeitet, ist mit dem Anschluß (200e) gekoppelt, um eine die Spannungsverstärkung des Tran­ sistors (MP3) bestimmende Lastimpedanz zu bilden. Die Gate-Elek­ trode des Transistors (MN1) ist mit der Spannung (VREF) gekop­ pelt. Die Transistoren (MP1, MP2, MP3 und MN1) bilden eine modifizierte cascode-ähnliche Schaltung (1200a). Das Ausgangssig­ nal (OUT) wird an der Drain-Elektrode des Transistors (MP2) erzeugt. Der Anschluß (200a) ist der invertierende Eingangsan­ schluß und der Anschluß (200c) ist der Ausgangsanschluß der Schaltung (1200a).

Eine Änderung der Eingangsspannung (V_Eingang) bewirkt eine entsprechende Änderung des durch die Transistoren (MP1) und (MP2) fließenden Stroms (i₁) und eine Spannungsänderung an dem Anschluß (200e). Das Signal am Anschluß (200e), welches das an dem Anschluß (200d) erzeugte verstärkte Signal ist, wird über den Transistor (MP2) zum Anschluß (200d) zurückgekop­ pelt. Wegen einer solchen negativen Rückkopplung, erzeugen durch Änderungen der Spannung (V_Eingang) bewirkte Variationen des Stroms (I₁) wesentlich geringere Spannungsvariationen am Anschluß (200d) als dies der Fall wäre, wenn das Gate des Transistors (MP2) auf einem konstanten Wert gehalten worden wäre. Demgegenüber wird beispielsweise bei einer üblichen bekannten Cascode-Schaltung eine solche negative Rückkopplung nicht verwendet. Der Faktor, um den die Spannungsvariationen am Anschluß (200d) kleiner werden, ist ungefähr gleich der Spannungsverstärkung des durch die Transistoren (MP3) und (MN1) gebildeten Verstärkers in Source-Schaltung. Da die Ansprechzeit des Transistors (MP 2) und der durch die Tran­ sistoren (MP2) und (MP3) gebildeten geschlossenen Schleife schnell ist, bleibt die Spannung am Anschluß (200d) verhältnis­ mäßig unverändert unmittelbar nachdem eine abrupte Änderung des in dem Transistor (MP1) fließenden Stroms (I₁) auftritt.

Da die Drain-Spannung des Transistors (MP1) am Anschluß (200d) nur kleinen Änderungen unterliegt, ist dessen Drain-Strom (i₁) durch Änderungen der Drain-Spannung des Transistors (MP2) am Anschluß (200c) im wesentlichen nicht moduliert. Folglich ist auch der im Transistor (MP2) fließende Strom (i₁) durch Änderungen des Signals (OUT) an der Drain-Elektrode des Transistors (MP2) im wesentlichen unmoduliert. Somit wird in vorteilhafter Weise die Ausgangsimpedanz am Anschluß (200c) um einen Betrag vergrößert, welcher der Spannungsverstär­ kung des Transistors (MP3) proportional ist.

Wegen der durch den Transistor (MP3) gebildeten, die Variation der Spannung am Anschluß (200d) reduzierenden Rückkopplungs­ schaltung, ist der Miller-Effekt auf die Eingangskapazität am Anschluß (200a) noch weiter reduziert gegenüber dem Fall ohne eine solche negative Rückkopplungsanordnung. Durch die Verminderung des Miller-Effekts auf die Eingangskapazität wird die effektive Eingangskapazität klein gehalten. Folglich wird der Effekt jeder Nichtlinearität der Eingangskapazität, welche sonst die Linearität von beispielsweise dem Integrierer (110) in Fig. 1 nachteilig beeinflussen könnte, vorteilhafter­ weise vermindert.

Wie oben erläutert, wird die in dem Verstärker (200) mt dem Eingangsanschluß (200a) und dem Ausgangsanschluß (200c) enthaltene Anordnung (1200a) nach Fig. 2 durch die Transistoren (MP1, MP2, MP3) und (MN1) gebildet. Zusätzlich zu der Anordnung (1200a) enthält der Verstärker (200) noch Anordnungen (1200d, 1200c) und (1200d), von denen jede durch entsprechende vier MOS-Transistoren in ähnlicher Weise wie die Anordnung (1200a) gebildet wird. Die Unterschiede zwischen jenen Anordnungen und der Anordnung (1200a) wird im folgenden beschrieben.

Die Anordnung (1200b) enthält Transistoren (MP4, MP5, MP6) und (MN2), die mit den Transistoren (MP1, MP2, MP3 bzw. MN1) der Anordnung (1200a) korrespondieren. Ein Eingangsanschluß (200d) der Anordnung (1200b) der mit dem Gate-Anschluß des Transistors (MP4) gekoppelt ist, liegt auf dem Spannungswert der Spannung (VREF). Ein Ausgangsanschluß (200f) der Anordnung (1200b) ist mit der Drain-Elektrode des Transistors (MP5) gekoppelt. Da die Schaltungen (1200a) und (1200b) identische Schaltungsanordnungen sind, ist ein in den Transistor (MP5) fließender Strom (i₂) gleich dem in dem Transistor (MP2) fließenden Strom (i₁), wenn die Spanungen an den Anschlüssen (200a) und (200b) gleich sind. Darüber hinaus bleiben die Ströme (i₁) und (i₂) gleich, wenn sich die Umgebungstemperatur ändert.

Die Anordnung (1200c) enthält Transistoren (MN6, MN7, MN8 und MP8), die mit den Transistoren (MP1, MP2, MP3) bzw. (MN1) der Anordnung (1200a) korrespondieren. Jedoch ist jeder PMOS- Typ-Transistor in der Anordnung (1200a) durch einen NMOS-Tran­ sistor in der Anordnung (1200c) ersetzt und umgekehrt. Der Anschluß (200f) der Anordnung (1200b) ist mit der Drain-Elek­ trode des Transistors (MN7) und mit der Gate-Elektrode des Transistors (MN6) gekoppelt). Folglich wird die Gate-Spannung des Transistors (MN6) auf einen solchen Wert festgelegt, daß ein in den Transistor (MN6) fließender Strom (i₃) dem Strom (i₂) gleich wird. Es folgt, daß bei gleichen Eingangs­ spannungen an den Anschlüssen (200a) und (200b) der Strom (i₃) gleich ist dem Strom (i₁) und in vorteilhafter Weise temperaturbedingten Variationen des Stroms (i₁) folgt.

Die Anordnung (1200d) enthält Transistoren (MN3, MN4, MN5) und (MP7), die den Transistoren (MP1, MP2, MP3) bzw. (MN1) der Anordnung (1200a) entsprechen. Wie im Falle der Anordnung (1200c) ist jeder PMOS-Typ-Transistor in der Anordnung (1200a) durch einen NMOS-Typ-Transistor in der Anordnung (1200c) ersetzt und umgekehrt. Die Gate-Elektrode des Transistors (MN3) ist mit dem Anschluß (200f) der Anordnung (1200b) und (1200c) gekoppelt und die Drain-Elektrode des Transistors (MN4) ist mit dem Ausgangsanschluß (200c) der Anordnung (1200a) gekoppelt. Folglich wird ein in dem Transistor (MN6) der Anordnung (1200c) fließender Strom (i₃) im Transistor (MN3) gespiegelt und ist gleich dem Strom (i₁), wenn die Spannungen in den Eingangsanschlüssen (200a) und (200b) gleich sind, und folgt vorteilhafterweise temperaturbedingten Änderungen des Stroms (i₁). Folglich bewirken die Anordnungen (1200b) (1200c) und (1200d), daß die Offset-Spannung des Verstärkers (200) ungefähr oder tatsächlich Null, d. h. temperaturkompen­ siert ist. Daher ist bei der Anordnung des Verstärkers (200) mit geschlossener Schleife, wie sie in Fig. 1 gezeigt ist, die Spannung (V_Eingang) während des stationären Betriebs gleich der Spannung (VREF).

Die cascode-ähnliche Anordnung (1200d) zeigt am Anschluß (200c) eine hohe Ausgangsimpedanz, durch welche vorteilhafterwei­ se die Gleichstromverstärkung der Anordnung (1200a) bei offener Schleife auf einem hohen Wert gehalten wird.

Die Spannung (VREF) hat eine Höhe, welche zu einem ausreichen­ den Dynamikbereich für das Signal (OUT) der Anordnung (1200a) nach Fig. 2 und einer gewünschten Gleichspannung über dem Transistor (MP1) führt.

Claims (11)

1. Signalintegrierer mit

• - einer Qelle eines Eingangssignals (160);
• - einem ersten Kondensator (C1);
• - einem Verstärker (200) mit einem ersten Eingangsanschluß (200a) und einem Ausgangsanschluß (200c);
• - einem erstes Übertragungsgatter (T1) mit einem Steueranschluß, der auf ein zweiwertiges erstes Steuersignal (P2D) anspricht, mit einem ersten Signalanschluß, der mit einem ersten Anschluß (C1a) des ersten Kondensators (C1) gekoppelt ist, und mit einem zweiten Signalanschluß, der mit der Quelle des Eingangs­ signals gekoppelt ist;
• - einem zweiten Übertragungsgatter (T6) mit einem Steueranschluß, der auf ein zweiwertiges zweites Steuersignal (P2) anspricht, mit einem ersten Signalanschluß, der mit dem ersten Eingangs­ anschluß (200a) des Verstärkers (200) gekoppelt ist, und mit einem zweiten Signalanschluß, der mit einem zweiten Anschluß des ersten Kondensators (C1) gekoppelt ist, so daß das Eingangssignal dem ersten Eingangsanschluß (200a) des Verstärkers über die Serienanordnung aus dem ersten Übertragungsgatter (T1), dem ersten Kondensator (C1) und dem zweiten Übertragungsgatter (T6) zugeführt wird, wobei das erste (T1) und das zweite (T6) Übertragungsgatter zeitlich getaktet in Übereinstimmung mit dem ersten Steuersignal (P2D) bzw. dem zweiten Steuersignal (P2) arbeiten und
• - einem integrierenden zweiten Kondensator (C3), der zwischen den ersten Eingangsanschluß (200a) und den Ausgangsanschluß (200c) des Verstärkers (200) gekoppelt ist, um an dem Ausgangs­ anschluß des Verstärkers ein Ausgangssignal zu erzeugen, welches ein zeitliches Integral des Eingangssignals repräsen­ tiert;

gekennzeichnet durch

• - eine Einrichtung (180, U20, U21, U22, U23, U24, U25, U26) zum Erzeugen des ersten (P2D) und des zweiten (P2) Steuersig­ nals derart, daß das erste Steuersignal (P2D) gegenüber dem zweiten Steuersignal (P2) verzögert ist, um in einer gegebenen Periode des zweiten Steuersignals (P2) das zweite Übertragungsgatter (T6) vor einem Zeitpunkt nichtleitend zu machen, zu dem das erste Übertragungsgatter (T1) nichtlei­ tend wird, wodurch verhindert wird, daß ein mit einem Übergang des das erste Übertragungsgatter (T1) sperrenden ersten Steuersignals einhergehendes Signal dem ersten Eingangsanschluß (200a) des Verstärkers (200) zugeführt wird.

2. Signalintegrierer nach Anspruch 1, dadurch gekennzeichnet, daß der zwischen den ersten Eingangsanschluß (200a) des Verstär­ kers (200) und den Ausgangsanschluß (200c) des Verstärkers gekoppelte zweite Kondensator (C3) eine negative Rückkopplungsan­ ordnung bildet, welche bewirkt, daß eine an dem ersten Signal­ anschluß des zweiten Übertragungsgatters erzeugte Spannung für verschiedene Werte des Eingangssignals im wesentlichen dieselbe ist.

3. Signalintegrierer nach Anspruch 1 oder 2, gekennzeichnet durch eine Einrichtung (190) zum Erzeugen einer Bezugsspannung (VREF), die einem zweiten Eingangsanschluß (200b) des Verstär­ kers (200) zugeführt wird, damit die an dem ersten Signalanschluß des zweiten Übertragungsgatters (T6) erzeugte Spannung eine Höhe hat, die in der Mitte zwischen den beiden Werten liegt, die das erste oder das zweite Steuersignal annehmen können.

4. Signalintegrierer nach Anspruch 1, 2 oder 3, gekennzeichnet durch ein drittes Übertragungsgatter (T2), das zwischen den ersten Anschluß (C1a) des ersten Kondensators (C1) und die Bezugsspannung (VREF) gekoppelt ist, und ein viertes Übertra­ gungsgatter (T3), das zwischen den zweiten Anschluß des ersten Kondensators (C1) und die Bezugsspannung (VREF) gekoppelt ist, wobei der erste Kondensator (C1) entladen ist, wenn sowohl das dritte (T2) als auch das vierte (T3) Übertragungs­ gatter leitend sind.

5. Signalintegrierer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste Kondensator (C1) periodisch entladen ist vor einem Zeitpunkt, der in jeder Periode des ersten oder zweiten Steuersignals, welches ein periodisches Signal ist, auftritt, wenn das erste (T1) und das zweite (T6) Übertragungsgatter leitend werden.

6. Signalintegrierer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zumindest das erste (T1) oder das zweite Übertragungsgatter (T6) ein Paar von komplementären MOS-Tran­ sistoren enthält, die auf komplementäre Steuersignale ansprechen.

7. Signalintegrierer nach einem der Ansprüche 1 bis 6, gekenn­ zeichnet durch eine Einrichtung (120, 130), die an den Ausgangs­ anschluß (200c) des Verstärkers (200) gekoppelt ist, um in Übereinstimmung mit dem Ausgangssignal (OUT) des Verstärkers (200) ein zweiwertiges zweites Ausgangssignal (DIG) zu erzeugen, einen dritten Kondensator (C2) mit einem ersten Anschluß, der mit dem zweiten Übertragungsgatter (T6) gekoppelt ist, einem dritten Übertragungsgatter (T5) mit einem Steueranschluß, der auf ein drittes dem ersten Steuersignal P2D entsprechendes Steuersignal anspricht, mit einem ersten Signalanschluß, der mit dem zweiwertigen zweiten Ausgangssignal (DIG) gekoppelt ist und einem zweiten Signalanschluß, der mit einem zweiten Anschluß des dritten Kondensators (C2) gekoppelt ist, um einen Sigma-Delta-Modulator zu bilden.

8. Signalintegrierer nach Anspruch 7, dadurch gekennzeichnet, daß die das zweite Ausgangssignal erzeugende Einrichtung (120, 130) einen Vergleicher (120) enthält, der auf das Aus­ gangssigal (OUT) des Verstärkers (200) anspricht, und eine digitale Speichereinrichtung (130), die mit einem Ausgangsan­ schluß des Vergleichers (120a) gekoppelt ist, um das zweite Ausgangssignal (DIG) an einem Ausgangsanschluß (Q) der digitalen Speichereinrichtung (130) zu erzeugen, wobei die digitale Speichereinrichtung das Signal an dem Ausgangsanschluß des Vergleichers gleichzeitig mit einer Übergangsflanke des zweiten Steuersignals, die das zweite Übertragungsgatter nichtleitend macht, speichert.

9. Signalintegrierer nach Anspruch 7 oder 8, gekennzeichnet durch eine Einrichtung (U24) zum Erzeugen eines dritten Steuer­ signals (P2D), derart, daß das dritte Steuersignal gegenüber dem zweiten Steuersignal verzögert ist, um das zweite Übertra­ gungsgatter (T6) vor einem Zeitpunkt in der gegebenen Periode des zweiten Steuersignals nichtleitend zu machen, zu dem das dritte Übertragungsgatter (T5) nichtleitend wird.

10. Signalintegrierer nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die das erste und das zweite Steuersignal erzeugende Einrichtung (180, U20, U21, U22, U23, U24, U25, U26) eine Einrichtung (180) enthält, um ein Paar von nicht-über­ lappenden Signalen mit derselben Frequenz zu erzeugen, und eine Verzögerungseinrichtung (U24), die auf ein Signal des Paares von nicht-überlappenden Signalen anspricht, um entsprechend dem verzögerten Signal des Paares von Signalen das erste Steuersignal zu erzeugen, und um entsprechend dem nicht-verzö­ gerten Signal des Paares von Signalen das zweite Steuersignal zu erzeugen.