DE3804080A1 - Digitale decodiervorrichtung - Google Patents

Description

Die Erfindung betrifft eine digitale Decodiervorrichtung, insbesondere eine Decodiervorrichtung, die sich auch dann einsetzen läßt, wenn eine Empfangswellenform aufgrund von Eigenschaften des Übertragungssystems sehr stark verzerrt ist, wenn beispielsweise das sogenannte Augenmuster der Empfangswellenform nicht vollständig geöffnet ist.

Fig. 1 zeigt ein Beispiel einer herkömmlichen Decodiervor­ richtung. Wenn zum Beispiel die in Fig. 2A dargestellte digitale Information unter Verwendung des Manchestercodes übertragen wird, so werden die Nullen ("0") der zu übertra­ genden Information in eine High-Low-Folge (nachfolgend wegen des enthaltenen Übergangs von hohem auf niedrigen Pegel Abfallflanke genannt), umgeformt, während die Einsen ("1") in eine Low-High-Folge (nachfolgend entsprechend Anstiegsflanke genannt), umgeformt werden. Diese Sen­ dewellenform ist in Fig. 2B dargestellt. Die Übertragung der Wellenform erfolgt über eine Leitung oder ein ähnliches Übertragungssystem. Die Wellenform wird aufgrund der Über­ tragungskennlinien verzerrt, so daß die in Fig. 2C darge­ stellte, leicht schwankende Wellenform erhalten wird. Die verzerrte Wellenform wird empfangen und einem Eingangsan­ schluß 10 zugeführt, von dem aus sie zu einem Entzerrer 11 gelangt, wo die Übertragungsverzerrung der Empfangswellen­ form korrigiert wird. Die korrigierte Wellenform wird durch einen Komparator 12 mit einer von einer Bezugsspannungs­ quelle 13 abgegebenen Referenzspannung V _R verglichen und in eine Binär-Wellenform mit hohen und niedrigen Pegeln gebracht, wie sie in Fig. 2D gezeigt ist. Die so geformte Wellenform gelangt an einen Takt-Regenerierabschnitt 14 sowie einen Abtastabschnitt 15. Auf der Grundlage der Ände­ rungspunkte in der Ausgangswellenform des Komparators 12 erzeugt der Takt-Regenerierabschnitt 14 an seinem Ausgang einen Abtasttakt, dessen Frequenz doppelt so hoch ist wie die Übertragungs-Bitgeschwindigkeit, und die gegenüber den Änderungspunkten um 90° in der Phase nacheilt, wie in Fig. 2E zu sehen ist. Der Abtastabschnitt 15 tastet die Aus­ gangswellenform des Komparators 12 mit einem in der Fre­ quenz halbierten Takt des regenerierten Takts ab und er­ zeugt die in Fig. 2F dargestellte ursprüngliche Sendewel­ lenform. Der Takt-Regenerierabschnitt 14 ist für gewöhnlich derart ausgebildet, daß ein durch Anlegen des empfangenen Signals an eine Differenzierschaltung erzeugtes Impuls­ signal einer Phasenregelschleife zugeführt wird, um einen Takt zu erhalten, der mit den Änderungspunkten in der Ausgangswellenform des Komparators synchronisiert ist und die Phase des so erhaltenen Taktsignals um 180° verzögert wird (das heißt, 90° hinter dem Sende-Bit), womit der Abtasttakt regeneriert ist. Der Abtastabschnitt 15 kann durch ein D-Flipflop realisiert sein. Die Ausgangs­ wellenform des Abtastabschnitts 15 gelangt an einen Deco­ dierabschnitt 16, der eine "0" oder "1" abgibt, abhängig davon, ob die Eingangswellenform eine Abfallflanke oder eine Anstiegsflanke darstellt. Auf diese Weise werden gemäß Fig. 2G die Daten der ursprünglich gesendeten Information erzeugt.

Wenn die Übertragungsstrecke lang ist und die Übertragungs­ leitung Brücken-Anzapfpunkte enthält, besitzt die Übertra­ gungskennlinie keinen flachen Frequenzgang, und die Sende­ wellenform wird einer Verzerrung ausgesetzt, wie in Fig. 2C gezeigt ist. Die übertragenen Informationsbits "0" und "1" entsprechen im Manchestercode einer Abfallflanke bzw. einer Anstiegsflanke. Wenn die Übertragungsverzerrung nicht zu groß ist, so erhält man das in Fig. 3A dargestellte soge­ nannte Augenmuster, welches man durch Überlagern jeweiliger Bits der Empfangswellenform für die gleiche Zeitspanne erhält. Erhält man das dargestellte offene Augenmuster, so ist es möglich, exakt zu bestimmen, ob es sich bei der Empfangswellenform um eine Abfallflanke oder eine Anstiegsflanke handelt, indem man die Abtastpunkte in geeigneter Weise auswählt, das heißt die Zeitpunkte sowie die Referenzspannung V _R für den Vergleich des empfangenen Signalpegels in dem Vergleicher 12, wie in Fig. 3A durch Kreuzchen angedeutet ist. Wenn die Übertragungsverzerrung jedoch sehr groß ist, ist das Augenmuster nicht geöffnet, wie es in Fig. 3B dargestellt ist, und man kann die gesen­ dete Information nicht exakt reproduzieren. Bei starker Verzerrung in dem Übertragungssystem ist es üblich, ein Verfahren zu verwenden, bei welchem die Übertragungskennli­ nie durch den Entzerrer 11 zum Öffnen des Augenmusters kom­ pensiert wird, so daß man das in Fig. 3A erhaltene Augenmu­ ster erhält. Bei dem Entzerrer handelt es sich um ein Fil­ ter, dessen Kennlinie zu dem Frequenzgang des Übertragungs­ systems invers ist. Dieses Filter kann sowohl als Analog­ filter als auch als Digitalfilter ausgebildet sein.

Der zum Korrigieren der Übertragungskennlinie eingesetzte Entzerrer in Form eines Analogfilters wird durch ein oder mehrere LC-Filter oder aktive RC-Filter gebildet.

Der Entzerrer mit Digitalfilter korrigiert ebenfalls die Übertragungskennlinie durch ein Filter, dessen Kennlinie zu der Übertragungskennlinie invers ist, also ähnlich wie beim Analogfilter, jedoch unterscheidet sich das Verfahren zur Realisierung des Filters von dem Fall des Analogfilters. Fig. 4 zeigt ein Beispiel für die Ausgestaltung des Digi­ talfilters. Eine an einen Eingang 10 angelegte Wellenform wird durch einen Analog/Digital-Umsetzer (im folgenden: ADU) 11 a abgetastet und dadurch digitalisiert, und das digitale Ausgangssignal wird mehreren, in Kaskade geschal­ teten Verzögerungskreisen 11 b zugeführt, um in jedem von diesen um ein Abtastintervall verzögert zu werden. Das Aus­ gangssignal des ADU 11 a und das Ausgangssignal jedes Verzö­ gerungskreises 11 b werden auf einen Multiplizierer 11 d gegeben, wodurch sie mit einem in einem Koeffizientenregi­ ster 11 c gespeicherten Wert multipliziert werden, und die Produkt-Ausgangssignale werden in einem Addierer 11 e addiert. Das Summen-Ausgangssignal gelangt über einen DAU (Digital/Analog-Umsetzer) 11 f, so daß man ein Signal in Analogform erhält. Dieses Filter führt die Verarbeitung im Zeitbereich durch. Ein Filter mit einer gewünschten Kennli­ nie kann man dadurch erhalten, daß man die Anzahl von Stu­ fen der Verzögerungskreise 11 b, die Koeffizientenregister 11 c und die Multiplizierer 11 d ebenso wie die Werte der Filterkoeffizienten in den Registern 11 c entsprechend ein­ stellt.

Bei der herkömmlichen Decodiervorrichtung mit Entzerrer, wie sie in Fig. 1 gezeigt ist, muß man den Koeffizienten jeder Stufe des in Fig. 4 dargestellten Filters so bestim­ men, daß die komplexe Übertragungskennlinie korrigiert wer­ den kann. Um die Filterkoeffizienten zu bestimmen, wird ein im folgenden als Übungsmuster bezeichnetes bestimmtes Bit­ muster vom Sender aus übertragen, zum Beispiel vor der eigentlichen Informationsübertragung, und die Decodiervor­ richtung auf der Empfangsseite bestimmt die Filterkoeffi­ zienten derart, daß aus dem Empfangssignal ein korrektes Bitmuster decodiert werden kann. Bei diesem Übungs- oder Lernvorgang der Decodiervorrichtung entsprechend den Über­ tragungskennlinien, ruft der herkömmliche Entzerrer das Senden von Übungsdaten im Umfang von mehr als 1 K Bit auf. Dies stellt eine beträchtliche Einschränkung der Effizienz der Übertragung dar, insbesondere bei kurzen Datenpaketen in der LAN-Bussystem-Übertragung. Der Grund dafür ist der, daß aufgrund der Schwankung der Übertragungskennlinien mit der Stelle des Busses, an der ein Terminal auf der Sender­ seite angeschlossen ist, dem Empfang der Information das Üben oder Lernen der Empfangskennlinien für jede verschiedener Sendeseiten vorausgehen muß. Ein anderer Grund besteht darin, daß die zu übertragende Information in praktisch allen Fällen auf Dutzende oder Hunderte von Bits beschränkt ist. Es ist also verständlich, daß die Übertragung von Übungsdaten im Umfang von 1 K Bit oder mehr im Hinblick auf die wirtschaftliche Ausnutzung der Busleitung äußerst unerwünscht ist.

Für die Korrektur komplizierter Übertragungskennlinien steigt die Anzahl von Filterstufen gemäß Fig. 4 unvermeid­ lich an, und da jede Filterstufe einen Multiplizierer 11 d benötigt, ist insgesamt ein großer Hardwareaufwand erfor­ derlich. Dies macht den Gesamt-Hardwareaufwand für das Fil­ ter so groß, daß seine wirtschaftliche Realisierung kaum möglich ist. Außerdem stellt der Einsatz der Multiplizierer 11 d ein Hindernis für die Hochgeschwindigkeitsverarbeitung dar.

Wenn die Kennlinie der Übertragungsleitung schlecht ist und die Empfangswellenform erheblich beeinträchtigt ist, wie oben erläutert wurde, ist das herkömmliche Verfahren zum Kompensieren der Kennlinie der Übertragungsleitung mit Hilfe eines Entzerrers gekennzeichnet durch schlechte Über­ tragungs-Effizienz, schwierig zu realisierende Hochge­ schwindigkeitsübertragung und eine Zunahme des Hardwareauf­ wands für den Entzerrer, einhergehend mit einem erheblichen Kostenaufwand für den Decodierer.

Aufgabe der Erfindung ist die Schaffung einer digitalen Decodiervorrichtung, die bei einem Übertragungssystem ein­ setzbar ist, in welchem eine übertragene Wellenform erheb­ lich beeinträchtigt ist. Die Decodiervorrichtung soll im Vergleich zu der herkömmlichen Decodiervorrichtung mit Digitalfilter einen erheblich reduzierten Hardwareaufwand erfordern und eine Hochgeschwindigkeitsübertragung ge­ statten.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Er­ findung gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Ein Vorteil der Erfindung ist darin zu sehen, daß das Übungs-Bitmuster zum Erhalten der Empfangskennlinie kurz und mithin die Zeit für den Übungsvorgang ebenfalls kurz ist.

Die erfindungsgemäße Decodiervorrichtung enthält eine Zeit­ steuersignal-Erzeugungseinrichtung, die aus dem Empfangssignal ein damit synchronisiertes Zeitsteuersignal ableitet, eine Referenzwellenform-Speichereinrichtung, die als Referenzwellenformen mindestens zwei Standard-Empfangs­ wellenformen entsprechend der zu sendenden digitalen Infor­ mation speichert, eine Wellenform-Vergleichereinrichtung zum Vergleichen der Wellenform des Empfangssignals mit jeder der genannten mindestens zwei Referenzwellenformen, und einen Ausgabeabschnitt für decodierte Information, der digitale Information ausgibt, welche der einen der Refe­ renzwellenformen entspricht, nämlich der, die der Empfangs­ wellenform näher liegt.

Die erfindungsgemäße Decodiervorrichtung enthält bei Bedarf eine Wellenform-Wähleinrichtung, die eine Mehrzahl von Referenzwellenformen in der Referenzwellenform-Speicherein­ richtung speichert, und zwar für jeden verschiedener Codes, und die unter Zugrundelegung des vorhergehenden Decodierer­ gebnisses die auszulesende Referenzwellenform auswählt.

Bei Bedarf kann die Decodiervorrichtung außerdem eine Wel­ lenform-Übungseinrichtung enthalten, durch die Empfangswel­ lenformen jeweiliger Informationsbits eines vorbestimmten Bitmusters sukzessive in die Referenzwellenform-Speicher­ einrichtung eingeschrieben werden.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zei­ gen:

Fig. 1 ein Blockschaltbild einer herkömmlichen, mit einem Entzerrer ausgestatteten Decodiervor­ richtung,

Fig. 2A bis 2G Wellenformdiagramme zur Veranschaulichung der Arbeitsweise der in Fig. 1 gezeigten Deco­ diervorrichtung,

Fig. 3A und 3B Diagramme von Augenmustern einer Empfangs­ wellenform,

Fig. 4 ein Blockdiagramm eines Beispiels für die Ausgestaltung des in Fig. 1 dargestellten Entzerrers,

Fig. 5 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Decodiervorrichtung,

Fig. 6A bis 6C Wellenformdiagramme, die die Arbeitsweise der in Fig. 5 gezeigten Decodiervorrichtung ver­ anschaulichen,

Fig. 7 ein Blockschaltbild einer weiteren Ausfüh­ rungsform der erfindungsgemäßen Decodiervor­ richtung,

Fig. 8 ein Blockdiagramm einer modifizierten Form der in Fig. gezeigten Decodiervorrichtung, hier ausgestattet mit einer Empfangs-Übungs­ funktion,

Fig. 9 eine Schaltungsskizze eines Beispiels für die Ausgestaltung eines in der Anordnung nach Fig. 8 verwendeten Zählers 29,

Fig. 10 ein Blockdiagramm einer weiteren Ausführungs­ form der erfindungsgemäßen Decodiervorrich­ tung,

Fig. 11 ein Wellenformdiagramm, das die Arbeitsweise der Ausführungsform nach Fig. 10 veranschau­ licht,

Fig. 12 ein Blockschaltbild eines Beispiels für die Anordnung des in Fig. 10 dargestellten Infor­ mations-Unterscheidungsabschnitts 40,

Fig. 13A bis 13C Wellenformdiagramme, die veranschaulichen, wie die Empfangswellenform eines gegebenen Informationsbits durch die vorausgehenden Bits beeinflußt wird,

Fig. 14 ein Blockdiagramm einer weiteren Ausführungs­ form der erfindungsgemäßen Decodiervorrich­ tung,

Fig. 15 ein Blockschaltbild eines Beispiels für die Ausgestaltung des in Fig. 14 dargestellten Informations-Unterscheidungsabschnitts 46,

Fig. 16 ein Blockdiagramm einer modifizierten Ausfüh­ rungsform der in Fig. 14 gezeigten Decodier­ vorrichtung, hier zusätzlich ausgestattet mit einer Empfangs-Übungsfunktion,

Fig. 16A und 16B Zustandsdiagramme zur Schaffung eines Übungsmusters,

Fig. 17 eine Schaltungsskizze eines Beispiels für den in Fig. 16 dargestellten Zähler 29,

Fig. 18 ein Blockschaltbild einer weiteren Ausfüh­ rungsform der erfindungsgemäßen Decodiervor­ richtung,

Fig. 19 ein Blockschaltbild einer vereinfachten Form der Ausführungsform nach Fig. 18,

Fig. 20 ein Blockschaltbild einer modifizierten Form der in Fig. 5 gezeigten Decodiervorrichtung, hier zusätzlich ausgestattet mit einer auf der Korrelation von Wellenformen basierenden bitsynchronen Korrekturfunktion,

Fig. 21A und 21B Wellenformdiagramme zur Veranschaulichung des Vergleichs der Wellenformen nach Fig. 20,

Fig. 22A und 22B Impulsdiagramme, die die Synchronkorrektur nach Fig. 20 veranschaulichen,

Fig. 23 eine Schaltungsskizze eines Beispiels für den Taktgeberabschnitt 22 in Fig. 20,

Fig. 24 ein Blockdiagramm einer vereinfachten Form des Ausführungsbeispiels nach Fig. 20,

Fig. 25 eine Schaltungsskizze eines Beispiels des Taktgeberabschnitts 22 in Fig. 24,

Fig. 26 ein Blockschaltbild einer modifizierten Aus­ führungsform der Decodiervorrichtung nach Fig. 20, hier ausgestaltet für Korrelations­ wellenformen für mehrere Bits, und

Fig. 27 eine Schaltungsskizze eines Beispiels der Ausgestaltung des Taktgeberabschnitts 22 in Fig. 26.

Fig. 5 zeigt in Blockform ein Ausführungsbeispiel der erfindungsgemäßen Decodiervorrichtung. Grob gesagt, enthält die Decodiervorrichtung einen Taktgeber 22, der aus dem Empfangssignal ein Taktsignal reproduziert und aus dem Taktsignal verschiedene Zeitsteuersignale ableitet, einen Referenzwellenform-Speicherabschnitt 20, in welchem Refe­ renzwellenformen für Vergleiche abgespeichert sind, einen Wellenform-Vergleicherabschnitt 19 zum Vergleichen der Empfangswellenform mit den Referenzwellenformen, und einen Ausgabeabschnitt für decodierte Information, 21, der gesen­ dete Information aus dem Vergleichsergebnis reproduziert und die reproduzierte Information ausgibt. Der Wellenform- Vergleicherabschnitt 19 besteht aus einem ADU 23, der das Empfangssignal mit einem Abtastsignal S, das in dem Taktge­ ber 22 erzeugt wird, abtastet, um es in ein digitales Signal umzusetzen, Subtrahierern 24-1 und 24-2, die die Referenzwellenformen und die digitalisierte Empfangswellen­ form voneinander subtrahieren, Absolutwertschaltungen 25-1 und 25-2, die die Absolutwerte der Subtraktions-Ergebnisse ausgeben, das heißt die Differenzen zwischen den Refe­ renzwellenformen und der Empfangswellenform, und Akkumula­ toren 26-1 und 26-2, welche sukzessive die Differenzen zwi­ schen den Referenzwellenformen und der Empfangswellenform, die in Form von Absolutwerten vorliegen, addieren und sie in Registern speichern. Der Referenzwellenform-Speicherab­ schnitt 20 setzt sich zusammen aus einem ersten und einem zweiten Referenzwellenformspeicher (einen "0"- und einen "1"-Referenzwellenformspeicher) 27-1 und 27-2, in denen digitale Daten, erhalten durch Abtasten von der Information "0" und "1" entsprechenden Empfangswellenformen an n Punk­ ten, als Referenzwellenformen gespeichert sind, und einen Adreßdecodierer 28, der mit dem Abtastsignal S von dem Impulsgeber 22 hochzählt und von einem Rücksetzsignal R zurückgesetzt wird, um Adreßdaten für das sequentielle Aus­ lesen der Referenzwellenform-Daten zu erzeugen. Der Ausga­ beabschnitt für die decodierte Information, 21, enthält einen Subtrahierer 31, der die Ausgänge der zwei Akkumula­ toren 26-1 und 26-2 vergleicht, und ein D-Flipflop, das ein Borgesignal von dem Subtrahierer 31 festhält, und er lie­ fert dies als decodierte Information an den Ausgangsan­ schluß 33.

Es sei als Beispiel angenommen, die Informationsbits "0" und "1", die in Fig. 6A bei (a) bzw. (b) dargestellt sind, würden als Manchestercodes geliefert und am Eingangsan­ schluß 18 empfangen, und zwar in der in Fig. 6A bei (c) bzw. (d) dargestellten Form. In dem ersten und dem zweiten Referenzwellenformspeicher 27-1 und 27-2 sind als Refe­ renzwellenformen vorab typische Empfangswellenformen, die den Informationsbits "0" und "1" entsprechen, gespeichert worden, wobei diese Wellenformen durch die Übertragungs­ kennlinie der Übertragungsleitung, an die die Decodiervor­ richtung angeschlossen ist, verzerrt wurden. Die den Infor­ mationsbits "0" und "1" entsprechenden Referenzwellenformen haben zum Beispiel die bei (e) bzw. bei (f) in Fig. 6A dar­ gestellte Form. Sie werden jeweils in Form von n Abtastwer­ ten als digitale Daten vorgespeichert.

Nach Anlegen des Empfangssignals an den Eingangsanschluß 18 stellt der Taktgeber 22 das Ansteigen der Wellenform fest und beginnt damit, das Abtastsignal S mit einer Frequenz zu erzeugen, die n mal größer ist als die übertragene Informa­ tionsbit-Geschwindigkeit. Außerdem wird das Rücksetzsignal R erzeugt, welches am Ende jedes übertragenen Informations­ bits ausgegeben wird. Bei dem Abtastsignal S handelt es sich um eine Rechteckwelle mit einem Tastverhältnis von 50%. Das Rücksetzsignal R ist ein Impuls geringer Breite, der auf das Erfassen des Anstiegs der Empfangswellenform hin und danach am Ende jedes Bits ausgegeben wird. Der Taktgeber 22 kann in einfacher Weise durch eine LC- Schaltung, eine Phasenregelschleife (PLL-Schaltung) oder dergleichen gebildet sein.

Nachdem er das Ansteigen der Empfangswellenform festge­ stellt hat, gibt der Taktgeber 22 das Rücksetzsignal R ab, durch das der Adreßdecoder 28 zurückgesetzt wird und der erste und der zweite Referenzwellenformspeicher 27-1 bzw. 27-2 jeweils einen ersten Wert von n Abtastwerten der Refe­ renzwellenformdaten an die Subtrahierer 24-1 und 24-2 lie­ fern. Gleichzeitig damit steigt das Abtastsignal S an, wodurch die Empfangswellenform von dem ADU 23 digitalisiert wird. Die so erhaltenen digitalen Daten werden den Subtra­ hierern 24-1 und 24-2 zugeführt. Anschließend wird bei jedem Zuführen des Abtastsignals S die Adresse des Decoders 28 um eins erhöht, und es werden die nachfolgenden Refe­ renzwellenformdaten aus dem ersten bzw. dem zweiten Refe­ renzwellenformspeicher 27-1 und 27-2 ausgelesen. Gleichzei­ tig werden die Abtastdaten der Empfangswellenform von dem ADU 23 geliefert und an die Subtrahierer 24-1 und 24-2 gelegt. Der Subtrahierer 24-1 ermittelt die Differenz zwi­ schen den Abtastdaten der Empfangswellenform und der Refe­ renzwellenform des Informationsbits "0", und der Subtrahie­ rer 24-2 ermittelt die Differenz zwischen den Abtastdaten der Empfangswellenform und der Referenzwellenform für das Informationsbit "1". Diese Differenzsignale werden von den Absolutwertschaltungen 25-1 und 25-2 in positive Werte umgesetzt, die den Akkumulatoren 26-1 und 26-2 zugeführt werden. Nach jedem Abfallen des Abtastsignals S addieren die Akkumulatoren 26-1 und 26-2 kumulativ zu den Inhalten in ihren internen Registern den Differenzwert von den Abso­ lutwertschaltungen 25-1 und 25-2. Beim nächsten Anstieg des Abtastsignals S wird die Adresse des Adreßdecoders 28 um eins erhöht, und die nächsten Daten jeder Referenzwellen­ form werden ausgegeben. Die akkumulierten Werte in den Registern der Akkumulatoren 26-1 und 26-2 werden dem Sub­ trahierer 31 zugeführt, in welchen das Ausgangssignal des Akkumulators 26-1 von dem Ausgangssignal des Akkumulators 26-2 subtrahiert wird, und das sich ergebende Borge-Aus­ gangssignal wird dem D-Flipflop 32 zugeführt. Dabei liefert der Subtrahierer 31 eine "0" oder eine "1" abhängig davon, ob der Ausgang des Akkumulators 26-1 kleiner oder größer ist als der des Akkumulators 26-2. In anderen Worten: Der Subtrahierer 31 gibt digitale Information aus, welche der­ jenigen der Referenzwellenformen entspricht, deren Fläche derjenigen der Empfangswellenform am meisten ähnelt oder nahekommt. Das Vergleichs-Ausgangssignal wird in dem D- Flipflop 32 zwischengespeichert und als decodierte Informa­ tion am Ausgangsanschluß 33 erst dann ausgegeben, wenn das Rücksetzsignal R an das D-Flipflop 32 gelegt wird.

Durch n-maliges Abtasten der Differenzen zwischen der Empfangswellenform und deren Referenzwellenform und durch Akkumulieren der Abtastwerte werden in den Akkumulatoren 26-1 und 26-2 die Flächendifferenzen zwischen der Empfangs­ wellenform eines Informationsbits und den "0"- sowie "1"­ Referenzwellenformen akkumuliert. Diese Werte sind jeweils dem Wert Null sehr nahe, wenn die Empfangswellenform mit derjenigen Referenzwellenform verglichen wird, die dieselbe Information wie die Empfangswellenform darstellt. Der Wert ist jedoch sehr groß, wenn die Empfangswellenform mit der­ jenigen Referenzwellenform verglichen wird, die sich in der Information von der Empfangswellenform unterscheidet. Wenn zum Beispiel die bei (c) in Fig. 6A dargestellte Informa­ tion empfangen wird, was einer gesendeten "0" gemäß (a) in Fig. 6A entspricht, und diese Information an den Eingangs­ anschluß 18 gelegt wird, so ist die Flächendifferenz zwi­ schen der Empfangswellenform, die in Fig. 6B durch eine durchgezogene Linie dargestellt ist, und der aus dem ersten Referenzwellenformspeicher 27-1 ausgelesenen "0"-Refe­ renzwellenform, in Fig. 6B durch gestrichelte Linie darge­ stellt, sehr klein. Andererseits ist die Flächendifferenz zwischen der Empfangswellenform und der aus dem zweiten Referenzwellenformspeicher 27-2 ausgelesenen "1"-Refe­ renzwellenform sehr groß, wie aus Fig. 6C hervorgeht. Die ursprüngliche Information läßt sich also dadurch reprodu­ zieren, daß man diejenige Information ausgibt, welche dem kleineren der in den Akkumulatoren 26-1 und 26-2 gespei­ cherten Werte entspricht. Wie oben erwähnt, gibt der Takt­ geber 22 zu dem Zeitpunkt der n-ten Akkumulation das Rück­ setzsignal R ab, und die reproduzierte Information, das heißt, das Borge-Ausgangssignal des Subtrahierers 31, wird in dem D-Flipflop 32 zwischengespeichert, aus welchem die decodierte Empfangsinformation an den Ausgangsanschluß 33 gelangt. Gleichzeitig setzt das Rücksetzsignal R die Akku­ mulatoren 26-1 und 26-2 und den Adreßdecoder 28 zurück, um so die Schaltung in ihren Anfangszustand zu bringen, in der sie durch eine ähnliche Verarbeitung der Empfangswellenform das nächste Informationsbit verarbeiten kann.

Bei diesem Ausführungsbeispiel vergleicht der Subtrahierer 31 die Ausgangssignale der Akkumulatoren 26-1 und 26-2. Es bedarf keiner näheren Erwähnung, daß der Vergleich auch durch einen Digitalvergleicher durchgeführt werden kann, der mit einer Amplitudenunterscheidungsfunktion oder Betragsunterscheidungsfunktion ausgestattet ist.

Wie oben erläutert, wird bei dieser Ausführungsform selbst dann, wenn die Verzerrung der Empfangswellenform so groß ist, daß das Augenmuster nicht geöffnet ist, die ursprüng­ liche Information zurückgewonnen durch Vergleich der Empfangswellenform mit den Referenzwellenformen, ohne daß die Notwendigkeit einer Entzerrung der Übertragungskenn­ linie besteht. Die Schaltung kann mit Akkumulatoren und Subtrahiergliedern aufgebaut sein und benötigt keine Multi­ plizierer oder Teiler. Die Schaltung ist also billig und für die Hochgeschwindigkeitsverarbeitung geeignet.

Beim Ausführungsbeispiel nach Fig. 5 besteht der Wellen­ form-Vergleicherabschnitt 19 aus Digitalschaltungen, er kann jedoch auch durch Analogschaltungen gebildet sein, wie Fig. 7 zeigt. Der Taktgeber 22 und der Referenzwellenform- Speicherabschnitt 20 sind wie in Fig. 5 aufgebaut. Der ADU 23 in Fig. 5 ist fortgelassen. Statt dessen sind DAUs 501-1 und 501-2 vorgesehen, durch die die aus dem Referenzwellen­ form-Speicherabschnitt 20 ausgelesenen Referenzwellenformen in Analogform umgesetzt werden. Außerdem sind die Subtra­ hierer 24-1 und 24-2 ersetzt durch Differenzverstärker 500-1 und 500-2. Die Absolutwertschaltungen 25-1 und 25-2 sind ersetzt durch Vollweggleichrichter 502-1 und 502-2. Die Akkumulatoren 26-1 und 26-1 sind ersetzt durch Integratoren 503-1 und 503-2. Jede Analogschaltung in dem Wellenform- Vergleicherabschnitt nach Fig. 7 vollzieht die gleiche Ope­ ration wie die entsprechenden Teile der Digitalschaltung nach Fig. 5, jedoch auf Analogbasis. Deshalb soll hier die Arbeitsweise der Schaltung nicht nochmals erläutert werden. Der Vergleicher 504 des Ausgabeabschnitts für decodierte Information nach Fig. 7 übernimmt die Arbeit des Subtrahie­ rers 31 in Fig. 5, hier jedoch in Analogform. Selbst wenn der Wellenform-Vergleicherabschnitt 19 und der Ausgabeab­ schnitt für decodierte Information, 21, in der oben beschriebenen Weise als Analogschaltungen ausgebildet sind, besteht die Möglichkeit, die gleiche Funktion zu erhalten wie mit der Ausführungsform nach Fig. 5, welche Digital­ schaltungen enthält. Wenn der Referenzwellenform-Speicher­ abschnitt 20 so ausgebildet ist, daß er die Wellenform ana­ log speichert, zum Beispiel als Widerstands- oder Span­ nungswerte, so können auch die DAUs 501-1 und 501-2 entfal­ len. Auch dann, wenn der Wellenform-Vergleicherabschnitt 19 und/oder der Referenzwellenform-Speicherabschnitt 20 und/oder der Ausgabeabschnitt für decodierte Information, 21, als Digitalschaltung oder als Analogschaltung ausgebil­ det sind, lassen sie sich durch Verwendung von ADUs oder DAUs kombinieren.

Bei den beschriebenen Ausführungsbeispielen vergleicht der Wellenform-Vergleicherabschnitt 19, aufgebaut als Digital- oder als Analogschaltung, die Wellenformen für jedes Bit auf Zeitfolgebasis, das heißt, er akkumuliert die durch sukzessiven Vergleich von n Abtastungen für jedes Bit erhaltenen Resultate. Man kann ihn jedoch auch derart aus­ gestalten, daß die Empfangswellenform für ein Bit (n Abta­ stungen) gespeichert wird und der Vergleich mit der Referenzwellenform (n Abtastungen) auf einmal erfolgt. Dies kann man dadurch realisieren, daß man eine Speicherschal­ tung für die Speicherung von n Abtastwerten der Empfangs­ wellenform, 2n Subtrahierer, 2n Absolutwertschaltungen und zwei Addierer zum Addieren der Ausgangssignale in Schritten von n vorsieht.

Obschon das obige Vergleichsverfahren für den Wellenform­ Vergleicherabschnitt 19 so beschrieben wurde, daß man die Differenzen zwischen der Empfangswellenform und den Refe­ renzwellenformen ermittelt, ist es ebenfalls möglich, irgendein Vergleichsverfahren einzusetzen, zum Beispiel das Verfahren zum Erhalten des Quadrats jeder Differenz.

Außerdem können diese Funktionen auch durch - hier nicht näher erläuterte - Software realisiert werden. In diesem Fall wird ein Mikrocomputer oder ein digitaler Signalpro­ zessor verwendet, der DAUs, CPUs, ROMs, RAMs, E/A-Einrich­ tungen und dergleichen enthält. Der Referenzwellenform- Speicherabschnitt wird durch einige der ROMs und RAMs des Mikrocomputers oder digitalen Signalprozessors gebildet, Wellenform-Vergleicher und Ausgabeabschnitt für die digi­ tale Information können durch Programme realisiert sein.

Für den Wellenform-Vergleicherabschnitt 19 kommen verschie­ dene Schaltungsformen in Betracht, ebenso für den Refe­ renzwellenform-Speicherabschnitt 20 und den Ausgabeab­ schnitt für die decodierte Information, 21.

Im folgenden soll ein Verfahren zum Erzeugen von Refe­ renzwellenformen, die in dem Referenzwellenform-Speicherab­ schnitt 20 gespeichert werden, erläutert werden. Wenn die Kennlinie des Übertragungssystems festliegt, werden Empfangswellenformen, die für die Übertragung der Informa­ tionsbits "0" und "1" über das Übertragungssystem vorab gemessen wurden, in Festspeichern (ROMs) oder dergleichen gespeichert. Wenn die Kennlinie des Übertragungssystems mit dem Ort der Decodiervorrichtung schwankt oder abhängig von den Sendern differiert, wird ein vorbestimmtes, spezifi­ sches Informationsbit-Muster als sogenanntes Übungsmuster vor der eigentlichen Informationsübertragung gesendet, so daß auf der Empfängerseite Referenzwellenformen auf der Grundlage des Übungsmusters erzeugt und in einem Schreib/Lese-Speicher (RAM) oder ähnlichem gespeichert wer­ den. In diesem Fall läßt sich der Einfluß von Rauschen und ähnlichem dadurch verringern, daß man mehrere Empfangswel­ lenformen desselben Informationsbits "1" oder "0" mittelt.

Anhand von Fig. 8 wird nun die Übertragung des erwähnten Übungsmusters beschrieben. Diese Ausführungsform ist im Aufbau identisch wie die Ausführungsform nach Fig. 5, mit der Ausnahme, daß zusätzlich ein Zähler 29 vorgesehen ist, der auf das Rücksetzsignal R anspricht, und eine Gatter­ schaltung 34 vorgesehen ist, die die Ausgabe der decodier­ ten Information aus dem Ausgabeabschnitt während des Übungsvorgangs sperrt. Der erste und der zweite Refe­ renzwellenformspeicher 27-1 und 27-2 werden je durch einen RAM gebildet. Der Ausgang des ADU 23 ist auch an die Ein­ gangsanschlüsse D der "0"- und "1"-Referenzwellenformspei­ cher 27-1 und 27-2 angeschlossen. Ist das Netz eingeschal­ tet, oder wird während einer festen Zeitspanne kein Ein­ gangssignal an den Eingangsanschluß 18 gelegt, so wird der Zähler 29 zurückgesetzt und liefert an jedem seiner Aus­ gänge C 1 bis C 3 eine "0", wodurch das Gatter 34 gesperrt wird.

Es sei angenommen, von der Sendeseite würde Information übertragen, deren Kopf die Übungsmuster "0" und "1" voran­ gingen. Wenn das Übungsmuster "0" zuerst empfangen wird, wird das Rücksetzsignal R beim Anstieg der Empfangs­ wellenform erzeugt, und der Ausgang C 1 des Zählers 29 wech­ selt von "0" auf "1". Dieser Ausgang ist an den Lese/Schreib-Eingang des "0"-Referenzwellenformspeichers 27-1 angeschlossen und bringt diesen in einen Zustand, in welchem er das Ausgangssignal des ADU 23 speichert. Der "0"-Referenzwellenformspeicher 27-1 speichert n Wellenform- Abtastdaten eines Bits der Empfangswellenform, entsprechend dem Informationsbit "0" und zwar in n Adressen, die durch den Adreßdecoder 28 festgelegt werden. Nach Ende der Wel­ lenform des Übungsmusters "0" wird das Rücksetzsignal R ausgegeben, durch das der Ausgang C 1 des Zählers 29 auf "0" geht und statt dessen der Ausgang C 2 von "0" auf "1" ansteigt, wodurch der "1"-Referenzwellenformspeicher 27-2 in den Zustand gelangt, in dem er die Ausgangssignale des ADU 23 nacheinander speichert. Wenn der "1"-Referenzwellen­ formspeicher 27-2 das Abspeichern von n Wellenform-Abtast­ daten des einen Bits unter n von dem Adreßdecoder 28 fest­ gelegten Adressen abgeschlossen hat, wird das Rücksetzsi­ gnal R erzeugt, wodurch der Ausgang C 2 des Zählers auf "0" geht, was den "1"-Referenzwellenformspeicher 27-2 in den Lesezustand bringt. Gleichzeitig steigt der Ausgang C 3 des Zählers 29 auf "1" an und öffnet das Gatter 34. Danach bleiben die Ausgänge C 1 bis C 3 des Zählers 29 unverändert, und der Informationsempfang findet in der Weise statt, wie es oben in Verbindung mit Fig. 5 erläutert wurde.

Der Zähler 29 kann, wie in Fig. 9 gezeigt, derart ausgebil­ det sein, daß ein RS-Flipflop 29-0 und drei D-Flipflops 29-1 bis 29-3 in Kaskade geschaltet werden und der Q-Ausgang des D-Flipflops 29-3 der letzten Stufe sowie das Rücksetz­ signal R über ein ODER-Glied 29-4 dem S-Eingang des RS- Flipflops 29-0 sowie dem Takteingang CK jedes D-Flipflops 29-1 bis 29-3 zugeführt wird. Die Q-Ausgänge der Flipflops 29-1 bis 29-3 werden als Ausgänge C 1 bis C 3 des Zählers 29 verwendet, um die Lese/Schreib-Steuerung der "0"- und "1"- Referenzwellenformspeicher 27-1 und 27-3 zu übernehmen und das Gatter 34 zu steuern. Im Anfangszustand befindet sich der Q-Ausgang des RS-Flipflops 29-0 auf "1"-Pegel, und die Q-Ausgänge der D-Flipflops 29-1 bis 29-3 befinden sich auf "0"-Pegel. Beim Abfallen des ersten Rücksetzsignals R wird der Anfangszustand "1" des Q-Ausgangs des RS-Flipflops 29-0 in das D-Flipflop 29-1 eingelesen, wodurch dessen Q- Ausgang auf "1" geht, und gleichzeitig der Q-Ausgang des RS-Flipflops 29-0 auf "0" geht. Beim Abfall des zweiten Rücksetzsignals R gehen die Q-Ausgänge der D-Flipflops 29-1 und 29-2 auf "0" bzw. "1", und beim Abfall des dritten Rücksetzsignals R gehen die Q-Ausgänge der D-Flipflops 29-2 und 29-3 auf "0" bzw. "1". Da die "1" am Q-Ausgang des D- Flipflops 29-3 auf das ODER-Glied 29-4 geht, werden das dritte und die nachfolgenden Rücksetzsignale R maskiert, wodurch die Flipflops 29-0 bis 29-3 unverändert bleiben. Auf diese Weise läßt sich der oben erläuterte Betrieb des Zählers 29 erreichen.

Bei der Ausführungsform nach Fig. 8 ist es auch möglich, jedes der Übungsmuster mehrere Male zu senden und die Empfangswellenformen jedes Musters zu mitteln.

Die Ausführungsform nach Fig. 5 wurde in Verbindung mit dem Fall erläutert, daß die von der Sendeseite gesendete Infor­ mation binäre Information mit "0"- und "1"-Pegeln dar­ stellt. Es ist aber auch eine Mehrpegel-Information mög­ lich. In diesem Fall kann man in einfacher Weise die Anzahl der Referenzwellenformspeicher 27-1, 27-2, der Subtrahierer 27-1, 27-2, der Absolutwertschaltungen 25-1, 25-2 und der Akkumulatoren 26-1, 26-2 entsprechend erhöhen.

Fig. 10 zeigt ein Beispiel der Erfindung für einen Mehr­ pegel- oder Mehrfachwert-Code. Beschrieben werden soll der Fall, daß quaternäre Informationsbits "00", "01", "10" und "11" in Form der bei (a) bis (d) in Fig. 11 dargestellten Wellenformen übertragen werden, wobei die bei (e) bis (h) in Fig. 11 dargestellten Wellenformen empfangen werden.

Nach Fig. 10 ist der Referenzwellenform-Speicherabschnitt 20 mit einem ersten ..... vierten Referenzwellenform­ speicher 27-1 bis 27-4 ausgestattet, in denen vorab die bei (i) bis (l) in Fig. 11 dargestellten Referenzwellenformen vorab gespeichert wurden, entsprechend den quaternären Informationsbits "00", "01", "10" und "11". Jede Referenzwellenform wird dargestellt durch n Abtastdaten. Wie aus einem Vergleich mit der Ausführungsform nach Fig. 5 hervorgeht, umfaßt der Wellenform-Vergleicherabschnitt 19 Subtrahierer 24-1 bis 24-4, Absolutwertschaltungen 25-1 bis 25-4 und Akkumulatoren 26-1 bis 26-4, jeweils in der gleichen Anzahl wie die Referenzwellenformspeicher 27-1 bis 27-4. Der Adreßdecoder 28 erzeugt eine Adresse, die durch das Abtastsignal S, das vom Taktgeber 22 erzeugt wird, jeweils um eins erhöht wird. Der Decoder 28 wird von dem Rücksetzsignal R zurückgesetzt. Die von dem Adreßdecoder 28 gelieferte Adresse wird gleichzeitig an den ersten bis vierten Referenzwellenformspeicher 27-1 bis 27-4 gegeben, so daß aus diesen die Referenzwellenformen ausgelesen werden. Ein Informationsunterscheidungsabschnitt 40 ver­ gleicht Ausgangssignale Δ S 1 bis Δ S 4 von den vier Akkumula­ toren 26-1 bis 26-4 und gibt entsprechend dem kleinsten Wert digitale Information aus.

Die Arbeitsweise des Wellenform-Vergleicherabschnitts 19 bei dieser Ausführungsform ist die gleiche wie bei dem Aus­ führungsbeispiel nach Fig. 5. Auf eine nochmalige Beschrei­ bung wird verzichtet. Der Wellenform-Vergleicherabschnitt 19 liefert Flächendifferenzen Δ S 1 bis Δ S 4 zwischen der Empfangswellenform und der jeweiligen der vier Referenzwel­ lenformen. Der Informationsunterscheidungsabschnitt 40 des Ausgabeabschnitts für decodierte Information, 21, ver­ gleicht die vier Flächendifferenzen Δ S 1 bis Δ S 4 und unter­ scheidet die Information nach dem kleinsten dieser Werte. Der grundsätzliche Aufbau des Informationsunterscheidungs­ abschnitts 40 ist eine Kombination mehrerer Subtrahierer 31 gemäß Fig. 5. Fig. 12 zeigt ein betriebsfähiges Beispiel für den Informationsunterscheidungsabschnitt 40.

Nach Fig. 12 sind die Ausgänge der Akkumulatoren 26-1 bis 26-4 auf die Eingänge 40-1 bis 40-4 geführt, und die Aus­ gangssignale der Akkumulatoren sind repräsentativ für die Flächendifferenzen Δ S 1 bis Δ S 4 zwischen der Empfangswellen­ form und den jeweiligen Referenzwellenformen für die qua­ ternären Informationsbits "00", "01", "10" und "11". Grund­ sätzlich vergleicht der Informationsunterscheidungsab­ schnitt 40 die vier Flächendifferenzen Δ S 1 bis Δ S 4 in zwei Paaren und bestimmt davon jeweils den kleinsten Wert, um dann die zwei als kleinste bestimmte Werte miteinander zu vergleichen, um schließlich die kleinste Flächendifferenz zu erhalten. Das heißt: Die Flächendifferenz Δ S 1 wird in einem Subtrahierer 50-1 vom Wert Δ S 2 subtrahiert, und das Borgesignal von diesem Subtrahierer 50-1 wird direkt an einen Steuereingang einer Gatterschaltung 52-2 gegeben. Das gleiche Borgesignal wird über einen Inverter 51-1 an einen Steuereingang einer Gatterschaltung 52-1 gegeben. In anderen Worten: Die Ausgangssignale Δ S 1 und Δ S 2 der Akkumu­ latoren 26-1 und 26-2 werden miteinander verglichen, und wenn das Signal Δ S 1 kleiner ist als Δ S 2, geht der Borge­ signal-Ausgang auf "0" und wird die Gatterschaltung 52-1 freigegeben, durch die das Signal Δ S 1 zu einem Subtrahierer 50-3 ausgegeben wird. Wenn andererseits das Signal Δ S 2 kleiner ist als Δ S 1, nimmt das Borgesignal den Wert "1" an, und die Gatterschaltung 52-2 wird freigegeben, und durch sie hindurch gelangt das Signal Δ S 2 zu dem Subtrahierer 50-3. In ähnlicher Weise werden die Ausgangssignale Δ S 3 und Δ S 4 der Akkumulatoren 26-3 und 26-4 in einem Subtrahierer 50-2 verglichen, und der kleinere Wert von beiden wird auf den Subtrahierer 50-3 gegeben. Weiterhin wird der kleinere der Datenwerte Δ S 1 und Δ S 2 und der kleinere der Werte Δ S 3 und Δ S 4 in dem Subtrahierer 50-3 verglichen, und dieser liefert ein Borge-Ausgangssignal "0" oder "1", abhängig davon, ob Δ S 1 oder Δ S 2 kleiner oder größer ist als Δ S 3 oder Δ S 4. Dieses Borge-Ausgangssignal bildet das höherwertige Bit 41-2 der zu reproduzierenden quaternären Information. Wenn das Borgesignal "0" ist, wird die Gatterschaltung 53-1 freigegeben, so daß das Borgesignal aus dem Vergleich der Werte Δ S 1 und Δ S 2 als niedrigwertigeres Bit 41-1 der qua­ ternären Information reproduziert wird. Wenn umgekehrt das Borgesignal "1" ist, wird ein Gatter 53-2 freigegeben, durch das das Borgesignal aus dem Vergleich der Werte Δ S 3 und Δ S 4 als niedrigwertigeres Bit 41-1 der zu reproduzie­ renden quaternären Information ausgegeben wird.

Wenn also beispielsweise der Datenwert Δ S 1 der kleinste ist, geht das höherwertige Bit 41-2 der Ausgangsinforma­ tion, das heißt das Ausgangssignal des Subtrahierers 50-3 auf "0", und das niedrigwertigere Bit 41-1, das heißt das Ausgangssignal des Subtrahierers 50-1 geht ebenfalls auf "0", so daß in dem Flipflop 32 das Datenpaar "00" gespei­ chert wird. In ähnlicher Weise werden, wenn einer der Datenwerte Δ S 2, Δ S 3 und Δ S 4 der kleinste ist, eines der Datenwertpaare "01", "10" und "11" in dem Flipflop 32 gespeichert. Auf diese Weise wird die digitale Information decodiert, welche dem kleinsten der Ausgangssignale Δ S 1 bis Δ S 4 der vier Akkumulatoren 26-1 bis 26-4 entspricht. Wie bei der Ausführungsform nach Fig. 5 wird die decodierte Information durch das Rücksetzsignal R im D-Flipflop 32 zwischengespeichert und als decodiertes Ausgangssignal der Empfangswellenform verwendet. Bei dieser Ausführungsform liegt das Ausgangssignal in Form zweier paralleler Bits vor, man kann das Ausgangssignal jedoch auch in Bit-seriel­ ler Form erzeugen, wenn man ein Schieberegister oder der­ gleichen verwendet. Jede der Gatterschaltungen 52-1 bis 52-4 und 53-1 bis 53-2 in Fig. 12 ist so beschaffen, daß sie die Ausgangsimpedanz hoch hält und den Durchgang des Ein­ gangssignals verhindert, wenn der Steuereingang "0" ist. Hingegen gestattet jede der Gatterschaltungen 52-1 bis 52-4 das Durchlaufen des Eingangssignals, wenn der Steuereingang auf "1" ist. Diese Gatterschaltung ist als sogenannte Tri­ state-Logik im Handel erhältlich.

Wie aus der obigen Beschreibung hervorgeht, ermöglicht die Ausführungsform nach Fig. 10 das Decodieren einer quater­ nären Information. Die Decodiervorrichtung ist wirtschaft­ lich herstellbar und für die Hochgeschwindigkeitsverarbei­ tung ebenso geeignet wie die Binärinformations-Decodiervor­ richtung. Es ist ersichtlich, daß Decodiervorrichtungen für Informationsformen, die sich von der quaternären Informa­ tionsform unterscheiden, ebenfalls geschaffen werden kön­ nen, indem die Anzahl der Referenzwellenformspeicher 27, der Subtrahierer 24, der Absolutwertschaltungen 25 und der Akkumulatoren 26 entsprechend erhöht und, bei Bedarf, die Informationsunterscheidungsschaltung 40 erweitert wird. Überflüssig zu sagen, daß der Wellenform-Vergleicherab­ schnitt 19, der Referenzwellenform-Speicherabschnitt 20 und die weiteren Teile, die in Verbindung mit der Binärinforma­ tions-Decodiervorrichtung erläutert wurden, weiter modifi­ ziert werden können. Außerdem kann die Decodiervorrichtung derart ausgebildet werden, daß Empfangswellenformen von Übungsmustern, die am Kopf der gesendeten Information ge­ sendet werden, als Referenzwellenformen in dem Referenzwel­ lenform-Speicherabschnitt 20 in gleicher Weise gespeichert werden können, wie es in Verbindung mit der Ausführungsform nach Fig. 8 erläutert wurde.

Die bisherige Beschreibung der Erfindung bezog sich auf Binär- und Mehrfachpegelinformations-Decodiervorrichtungen in Verbindung mit dem Fall, daß Wellenformen gesendet werden, die Information in Form von Manchestercodes dar­ stellen. Die Decodiervorrichtung der Erfindung speichert vorab als Referenzwellenformen Empfangswellenformen ab, welche der speziellen Information entsprechen, und sie ver­ gleicht eine Empfangswellenform mit den Referenzwellenfor­ men zum Zwecke der Decodierung. Solange also die gleiche gesendete Information zu jeder Zeit im wesentlichen als die gleiche Wellenform empfangen wird, läßt sich die Erfindung in jeder Decodiervorrichtung verwenden, ungeachtet des ver­ wendeten Codierschemas. Die Erfindung läßt sich demnach nicht nur bei AMI-, CMI- und Manchester-Codes anwenden, sondern auch bei FS- und AM-Codes.

Bei der obigen Beschreibung wurde davon ausgegangen, daß dasselbe gesendete Informationsbit zu jeder Zeit als eine bestimmte Wellenform empfangen wird. Es gibt jedoch Fälle, in denen ein und dasselbe gesendete Informationsbit (die­ selbe Sende-Wellenform) in Form verschiedener Wellenformen empfangen wird, abhängig von der Kennlinie des Übertra­ gungssystems. Wenn zum Beispiel die Übertragungsleitung mit Brücken-Anzapfpunkten ausgestattet ist, von denen jede eine Reflexion eines Sendesignals verursacht, überlagern sich Doppel-Reflexionskomponenten der gesendeten Bit-Wellenform, die in bezug auf die nicht-reflektierte Komponente verzö­ gert sind, mit nicht-reflektierten Komponenten der nachfol­ genden Bit-Wellenformen und verursachen dadurch eine Wel­ lenformverzerrung. Das heißt: Selbst wenn ein und dasselbe Informationsbit übertragen wird, differiert die Empfangs- Bitwellenform, wenn sich die zuvor übertragenen Informa­ tionsbits unterscheiden.

Fig. 13A(a) zeigt eine Überlagerung vier typischer Empfangswellenformen des gesendeten Informationsbits "0" und Fig. 13A(b) zeigt eine Überlagerung vier typischer Empfangswellenformen des gesendeten Informationsbits "1". Wie man sieht, können die Empfangswellenformen sogar der gleichen gesendeten Informationsbits "1" und "0" manchmal durch den Einfluß der Reflexionskomponenten der vorher gesendeten Bits differieren. Wenn also gewünschte Wellen­ formen der Empfangswellenformen nach Fig. 13A(a) und (b) vorab gespeichert werden als die Referenzwellenformen der Informationsbits "0" und "1" in den Referenzwellenformspei­ chern 27-1 und 27-2 der in Fig. 5 dargestellten Ausfüh­ rungsform, besteht die Möglichkeit, daß die Vergleichs-Be­ ziehung der Flächendifferenzen zwischen der Empfangswellen­ form eines gewissen gesendeten Bits und der zwei Refe­ renzwellenformen gegenüber der wahren Vergleichsbeziehung der Flächendifferenzen umgekehrt werden. Dies führt zu einem Decodierfehler. Wenn man verschiedene Arten von Refe­ renzwellenformen, die durch unterschiedliche vorausgehende Bits beeinflußt werden, für die Informationsbits "0" und "1" vorbereitet, lassen sich solche Decodierfehler verrin­ gern. Im allgemeinen gilt, daß das unmittelbar vorausge­ hende Bit am meisten Einfluß hat und daß noch weiter vor­ ausgehende Bits weniger Einfluß besitzen. Bei der Klassifi­ zierung in Abhängigkeit davon, ob das vorausgehende Bit eine "0" oder eine "1" ist, werden die Empfangswellenformen also zu einem gewissen Ausmaß zur Konvergenz gebracht, wie in den Fig. 13B(c), (d), (e) und (f) gezeigt ist. Klassifi­ ziert man nach Maßgabe der zwei vorausgehenden Bits, so erlangen die Wellenformen noch weitere Konvergenz, wie aus den Fig. 13C(g) bis (n) hervorgeht. Auf diese Weise lassen sich die Empfangswellenformen konvergieren, indem man sie unter Verwendung mehrerer vorausgehender Bits klassifiziert und als Referenzwellenformen mehrere derartiger konvergier­ ter Wellenformen vorab für jedes der Informationsbits "0" und "1" speichert. Damit ist es möglich, eine Decodiervor­ richtung zu erhalten, der der Mangel von Decodierfehlern praktisch nicht anhaftet. Fig. 14 zeigt eine Ausführungs­ form einer derartigen Decodiervorrichtung.

Bei der Ausführungsform nach Fig. 14 sind Referenzwellen­ formen vorabgespeichert, die dadurch erhalten werden, daß man die Empfangswellenformen des gesendeten Binärcodes "0" und "1" nach Maßgabe der zwei dem jeweiligen Bit vorausge­ henden Bits klassifiziert. Das heißt: Diese Ausführungsform verwendet insgesamt acht Referenzwellenformen für die gesendeten Bits für unmittelbar vorausgehend gesendete Bits in der Form "00", "01", "10" und "11", wie in den Fig. 13C(g) bis (n) gezeigt ist. Diese Referenzwellenformen wer­ den vorab in den Referenzwellenformspeichern 27-1 bis 27-8 gespeichert. Entsprechend der Anzahl von Referenzwellen­ formspeichern sind in dem Wellenform-Vergleicherabschnitt 19 acht Subtrahierer 24-1 bis 24-8, acht Absolutwertschal­ tungen 25-1 bis 25-8 sowie Akkumulatoren 26-1 bis 26-8 ent­ halten, und diese sind in der gleichen Weise verschaltet wie in dem Wellenform-Vergleicherabschnitt 19 nach Fig. 5 und 10. Der Wellenform-Vergleicherabschnitt 19 arbeitet genauso wie der nach Fig. 5 oder nach Fig. 10. Er gibt Flä­ chendifferenzen Δ S 1 bis Δ S 8 zwischen Empfangswellenform und den acht Referenzwellenformen ab. Folglich soll hier auf eine detaillierte Erläuterung verzichtet werden.

Der Informationsunterscheidungsabschnitt 46 des Ausgabeab­ schnitts für decodierte Information, 21, ermittelt den kleinsten der acht Flächendifferenzwerte Δ S 1 bis Δ S 8, die von dem Wellenform-Vergleicherabschnitt 19 geliefert wer­ den. Fig. 15 zeigt ein Beispiel für die Ausgestaltung des Informationsunterscheidungsabschnitts 46.

Wie Fig. 15 zeigt, enthält der Informationsunterscheidungs­ abschnitt 46 hauptsächlich Subtrahierer 60-1 bis 60-7, Invertierer 61-1 bis 61-6 und Tri-state-Logik-Gatterschal­ tungen 62-1 bis 62-12, wie es auch bei dem Informationsun­ terscheidungsabschnitt 40 in Fig. 12 der Fall ist. Die Schaltung in der oberen Hälfte, welche die Subtrahierer 60-1, 60-2 und 60-5 enthält, liefert einen der Eingangswerte für den Subtrahierer 60-7, und die Schaltung in der unteren Hälfte, die die Subtrahierer 60-3, 60-4 und 60-6 enthält, liefert den anderen Eingangswert für den Subtrahierer 60-7. Beide Schaltungshälften sind identisch mit der in Fig. 12 dargestellten Schaltung hinsichtlich Aufbau und Arbeits­ weise.

Zuerst soll beschrieben werden, wie die Ausgangswerte Δ S 1 bis Δ S 4 der Akkumulatoren 26-1 bis 26-4 verarbeitet werden. Es handelt sich um die Differenzen der Flächen zwischen den vier "0"-Referenzwellenformen und der Empfangswellenform. Die Ausgangssignale Δ S 1 und Δ S 2 der Akkumulatoren 26-1 und 26-2 werden von dem Subtrahierer 60-1 hinsichtlich ihrer Größe (Amplitude) verglichen, und das dem kleineren Aus­ gangssignal entsprechende Gatter wird freigegeben, so daß es das Signal zu dem Subtrahierer 60-5 der nächsten Stufe durchläßt. In ähnlicher Weise werden die Ausgangssignale Δ S 3 und Δ S 4 der Akkumulatoren 26-3 und 26-4 durch den Sub­ trahierer 60-2 verglichen, und das dem kleineren Ausgangs­ signal entsprechende Gatter wird freigegeben und läßt das Signal zu dem Subtrahierer 60-5 durch. Diese zwei kleineren Ausgangssignale werden von dem Subtrahierer 60-5 weiter verglichen, und das dem kleineren Signal zugehörige Gatter wird freigegeben, um das kleinere Signal zu dem Subtrahie­ rer 60-7 durchzulassen. Auf diese Weise gelangt an den Sub­ trahierer 60-7 der kleinste der Flächendifferenzwerte Δ S 1 bis Δ S 4 zwischen der Empfangswellenform und den vier "0"- Referenzwellenformen. In ähnlicher Weise gelangt der klein­ ste der Flächendifferenzwerte Δ S 5 bis Δ S 8 zwischen der Empfangswellenform und den vier "1"-Referenzwellenformen als Ausgangssignal an den Subtrahierer 60-7. Dieser ver­ gleicht die beiden Eingangssignale und gibt abhängig davon eine "1" oder "0" ab, ob das erstgenannte Ausgangssignal größer oder kleiner als das letztgenannte ist. Dieses Aus­ gangssignal wird durch das Rücksetzsignal R in dem in Fig. 14 gezeigten D-Flipflop 32 zwischengespeichert. Aus dem Flipflop wird als decodierte Information das Signal an den Ausgangsanschluß 33 gegeben.

Wie aus der obigen Beschreibung hervorgeht, kann die gesen­ dete Information selbst dann richtig decodiert werden, wenn sie in vier Arten unterschiedlicher Wellenformen empfangen wird. Ungeachtet des Umstands, wievielen Arten von Empfangswellenformen ein gesendeter Code für eine Klassifi­ zierung zugänglich ist, läßt sich der Code dadurch decodie­ ren, daß man Referenzwellenformspeicher, Subtrahierer, Absolutwertschaltungen und Akkumulatoren in der Anzahl vor­ sieht, in die sich die Empfangswellenformen abhängig vom Sende-Code klassifizieren lassen. Selbstverständlich läßt sich die Decodiervorrichtung auch beim Decodieren von Mehr­ pegel-Information verwenden, wie es zuvor in Verbindung mit Fig. 10 erläutert wurde.

Fig. 16 zeigt anhand eines Blockschaltbilds eine modifi­ zierte Form der Decodiervorrichtung nach Fig. 14. Die modi­ fizierte Form besitzt zusätzlich die Funktion des Ableitens von Referenzwellenformen aus einem empfangenen Übungsmuster und des Einschreibens der Wellenformen in die Referenzwel­ lenformspeicher. Folglich hat diese Decodiervorrichtung einen ähnlichen Aufbau wie die in Fig. 8 gezeigte, die eine ähnliche Übungs- oder Lernfunktion aufweist.

Bei der in Fig. 16 dargestellten Decodiervorrichtung ist der Anordnung nach Fig. 14 ein Zähler 27 hinzugefügt, mit dessen Hilfe nacheinander die Referenzwellenformspeicher 27-1 bis 27-8 spezifiziert werden, in denen die Refe­ renzwellenformen zu speichern sind, die man durch das Übungsmuster am Ausgang der ADU 23 erhält. Außerdem dient ein Gatter 34 zum Sperren des Ausgangs der Decodiervorrich­ tung während des Übungszeitraums, das heißt während des Einschreibens der Referenzwellenformen in die Speicher 27-1 bis 27-8. Die Arbeitsweise beim Decodieren der übertragenen Information aus der Empfangswellenform nach der Übungsphase entspricht exakt der Arbeitsweise der Ausführungsform nach Fig. 14, so daß auf eine Wiederholung verzichtet werden kann. Im folgenden soll der Übungs- oder Lernbetrieb be­ schrieben werden. Der Zähler 29 wird bei Einschalten des Netzanschlusses oder dann, wenn am Eingangsanschluß 18 für eine gewisse Zeitspanne kein Eingangssignal anliegt, zurückgesetzt. Im Rücksetzzustand gibt der Zähler 29 an sämtlichen Ausgängen C 1 bis C 9 den Pegel "0" ab. Nach Beginn des Empfangs der gesendeten Information, die an ihrem Kopf das Übungsmuster enthält, gibt der Taktgeber 22 das Rücksetzsignal R ab, welches mit der Bitgeschwindigkeit der gesendeten Information synchronisiert ist, beginnend beim Ansteigen der Empfangswellenform, und der Taktgeber liefert das Rücksetzsignal R an den Zähler 29. Dieser spricht nicht auf das erste und nicht auf das zweite Rück­ setzsignal R an, sondern auf jeden Erhalt des dritten und der nachfolgenden Rücksetzsignale R, wobei einer der Aus­ gänge C 1 bis C 8 in dieser Reihenfolge auf "1" geht. Wenn das Rücksetzsignal R an den Zähler 29 gelegt wird, nachdem der Ausgang C 8 auf "1" gegangen ist, geht dieser Ausgang auf "0" und der Ausgang C 9 geht auf "1". Danach bleiben die Ausgänge C 1 bis C 8 auf "0" und der Ausgang C 9 auf "1".

Wenn vom Sender ein Übungsmuster, zum Beispiel 0001011100, gesendet wird und dieses Muster als gestörte Wellenform empfangen wird, sind die Ausgänge C 1 bis C 9 bei den ersten zwei Bits sämtlich auf "0", so daß die Referenzwellenform­ speicher 27-1 bis 27-8 sich im Lese-Zustand befinden und in sie keine Wellenform eingeschrieben wird. Beim Anstieg des nächstfolgenden Bits "0" geht der Ausgang C 1 auf "1", um den Speicher 27-1 in den Schreib-Zustand zu versetzen. Folglich werden Wellenform-Abtastdaten von dem ADU 23 im Speicher 27-1 gespeichert. Anschließend gehen die Ausgänge C 2 bis C 8 nacheinander bei jedem Anlegen des Rücksetz­ signals an den Zähler 29 auf "1", und die von dem Zähler spezifizierten Referenzwellenformspeicher nehmen nacheinan­ der den Schreib-Zustand ein, um in sich Wellenformen zu speichern, die den verbliebenen empfangenen Bits 1011100 entsprechen.

Nach Abschluß des Speicherns sämtlicher acht Wellenformen in den Wellenformspeichern gehen die Ausgänge C 1 bis C 8 auf "0", um sämtliche Speicher 27-1 bis 27-8 in den Lese- Zustand zu bringen. Gleichzeitig geht der Ausgang C 9 auf "1" und gibt das Gatter 34 frei. Daran schließt sich das Decodieren in der bereits in bezug auf die Ausführungsform nach Fig. 16 beschriebenen Weise an. Man kann das Übungsmu­ ster auch mehrmals übertragen, um es zu mitteln.

Wie beschrieben wurde, werden Referenzwellenformen erzeugt, die den acht Bits 01011100 des 10 Bits umfassenden Übungs­ musters entsprechen, ausgenommen die ersten zwei Bits. In diesem Fall handelt es sich bei den acht Bits um vier "0en" und vier "1en", und das Übungsmuster wird so erzeugt, daß diesen "0en" und "1en" vier Arten von Bitmustern vorausge­ hen, nämlich "00", "01", "10" und "11". Dadurch erhält man die acht in Fig. 13C dargestellten Referenzwellenformen (g) bis (n). Ein solches Übungsmuster kann auch andere Bitan­ ordnungen umfassen. Im allgemeinen gilt: Wenn jedes zu übertragende Informationsbit ausgedrückt wird durch einen m-wertigen Code, ist das kürzeste Übungsmuster mit der Länge L in dem Fall, daß p Bits das nächstfolgende Bit beeinflussen, dargestellt durch L=m×m ^p +p, wobei m×m ^p die Anzahl zu speichernder Wellenformen und p die Anzahl der vorausgehenden Bits ist, die notwendig sind, um die als erstes zu speichernden Wellenformen zu erzeugen. Wenn beispielsweise jedes Informationsbit durch einen Binärcode ausgedrückt ist, ist die Länge des Übungsmusters gegeben durch L=2×2 ^p +p. Wenn es sich um Quaternär- Codes handelt, ist die Länge gegeben durch L=4×4 ^p +p. Anhand von Fig. 16A soll nun ein Verfahren zum Erzeugen des Übungsmusters für den Fall gegeben werden, daß die zu über­ tragende Information binäre Information ist (m=2).

Fig. 16A zeigt den Fall p=2 und Kreise zeigenden Zustand an, in welchem zwei aufeinanderfolgende Bits, die durch in den Kreisen stehende Zahlen angegeben sind, gerade empfan­ gen wurden. Die Pfeile zeigen den Zustands-Übergang für den Fall an, daß ein Bit mit dem neben dem Pfeil angegebenen Wert als nächstes empfangen wird. Beispiel: Wenn "1" empfangen wird, geht der Zustand "00" über in den Zustand "01". Da jetzt die zu sendende Information Binär-Informa­ tion (m=2) ist, ist jedes Bit "0" oder "1". Wenn also das jewei1s nächste Bit empfangen wird, gibt es zwei mögliche Zustands-Übergänge in einen anderen Zustand, und außerdem beträgt die Anzahl möglicher Zustandsübergänge zum Errei­ chen jedes Zustands ebenfalls zwei. Die Erzeugung des kürzesten Übungsmusters benötigt lediglich die Bestimmung eines Wegs, der von einem gewünschten Zustand ausgeht, ent­ lang sämtlicher diese Zustände verbindenden Pfeile läuft und zu dem ersten Zustand zurückkehrt. Wählt man einen Weg, der beim Zustand "00" beginnt und läuft durch die Zustände "00", "01", "11", "11", "10", "01", "10" und "00", so er­ hält man ein Bitmuster 01110100, indem man nacheinander die Bits aneinanderreiht, die die ausgewählten Zustands-Über­ gangswege festlegen. Durch Addieren des ersten Zustands "00" an den Beginn des Bitmusters erhält man schließlich das Übungsmuster "0001110100". Fig. 16B zeigt ein Zustands- Übergangs-Diagramm für den Fall p=3, das heißt, für den Fall, daß drei vorausgehende Bits ein bestimmtes Bit beein­ flussen. Auch in diesem Fall erhält man ein 19 Bits umfas­ sendes Übungsmuster, zum Beispiel ein Muster "0000111101100101000", beginnend mit dem Zustand "000".

Fig. 17 zeigt ein Beispiel für die Ausgestaltung des Zäh­ lers 29 bei der Ausführungsform nach Fig. 16. Der Zähler 29 enthält ein Schieberegister, das sich aus einem RS-Flipflop für die Initialisierung und neun Stufen von daran ange­ schlossenen D-Flipflops sowie einem Paar aus einem T- Flipflop und einem JK-Flipflop zusammensetzt. Letztere ver­ hindern die Schiebeoperation des Schieberegisters anspre­ chend auf die ersten zwei Rücksetzsignale R. Im Anfangszu­ stand ist der Q-Ausgang des RS-Flipflops "1", der Q- Ausgang des T-Flipflops "0", und der Q-Ausgang des JK- Flipflops "1". Nach Anlegen des ersten Rücksetzsignals R geht der Q-Ausgang des T-Flipflops auf "1", jedoch bleibt der Q-Ausgang des JK-Flipflops auf "1", so daß das RS- Flipflop in seinem Anfangszustand bleibt und das Schieberegister keine Schiebeoperation durchführt. Bei Anlegen des zweiten Rücksetzsignals R geht der Q-Ausgang des T-Flipflops wieder auf "0", und bei der Abfallflanke wird das JK-Flipflop gesetzt, so daß sein Q-Ausgang auf "0" geht. Das JK-Flipflop wird in seinem gesetzten Zustand (Q ="0") gehalten. Folglich wird bei jedem Anlegen des dritten und der nachfolgenden Rücksetzsignale R das Ausgangssignal "1" des RS-Flipflops durch die D-Flipflops schrittweise hindurchgeschoben, und anschließend arbeitet der Zähler 29 in der gleichen Weise wie der in Fig. 9 dargestellte Zähler.

Fig. 18 zeigt in Form eines Blockschaltbilds eine weitere Ausführungsform der erfindungsgemäßen Decodiervorrichtung. Diese Ausführungsform wird für den Fall beschrieben, daß der Decodiervorgang mit Hilfe von vier Referenzwellenformen für jeweils eines der Binär-Informationsbits "0" und "1" durchgeführt wird, das heißt mit insgesamt acht Refe­ renzwellenformen, wie sie in den Fig. 13C(g) bis (n) ge­ zeigt sind.

Die Decodiervorrichtung in dieser Ausführungsform ist im Aufbau identisch mit der in Fig. 5 gezeigten Ausführungs­ form, mit der Ausnahme, daß der Referenzwellenform-Spei­ cherabschnitt 20 durch den in Fig. 14 dargestellten Spei­ cherabschnitt ersetzt ist und ein Wellenform-Auswahlab­ schnitt 79 vorgesehen ist. Allerdings vergleicht diese Aus­ führungsform nicht die Empfangswellenform mit sämtlichen der acht Referenzwellenformen, wie es bei der Ausführungs­ form nach Fig. 14 der Fall ist, sondern bei dieser Ausfüh­ rungsform werden zwei Referenzwellenformen, die mit der Empfangswellenform, die durch die unmittelbar vorausgehen­ den zwei Bits beeinflußt ist, verglichen, auf der Grundlage der zwei Bits ausgewählt aus den acht Referenzwellenformen nach Fig. 13C und die zwei ausgewählten Referenzwellenfor­ men werden mit der Empfangswellenform in gleicher Weise wie beim Ausführungsbeispiel nach Fig. 5 verglichen. Das heißt: Da die zwei unmittelbar zuvor decodierten Bits vorab be­ kannt sind, stützt sich diese Decodiervorrichtung auf die Annahme, daß voraussagbar ist, welches Paar der acht Refe­ renzwellenformen (das heißt der Referenzwellenformen für "0" und "1") die Referenzwellenform enthalten muß, die der laufend empfangenen Wellenform, die durch vorhergehende Bits beeinflußt ist, am meisten ähnelt.

In dem Referenzwellenform-Speicherabschnitt 20 sind inner­ halb der Referenzwellenformspeicher 27-1 bis 27-4 Refe­ renzwellenformen für "0", denen Bitfolgen "00", "01", "10" und "11" vorausgehen, gespeichert, und in ähnlicher Weise sind in den Referenzwellenformspeichern 27-5 bis 27-8 Refe­ renzwellenformen für "1" gespeichert. Der Ausgabeabschnitt für decodierte Information, 21, vergleicht zwei Ausgangssi­ gnale des Wellenform-Vergleicherabschnitts 19 und gibt binäre Information "0" oder "1" entsprechend dem kleineren Wert aus.

Der Wellenformauswahlabschnitt 79 hat die Aufgabe, eine der Referenzwellenformen für jedes der Bits "0" und "1" unter Verwendung von zwei decodierten vorausgehenden digitalen Informationsbits auszuwählen. Der Wellenformauswahlab­ schnitt 79 besteht aus Gatterschaltungen 75-1 bis 75-8, von denen jede am Ausgang eine hohe Impedanz annimmt oder das Eingangssignal hindurchläßt, abhängig davon, ob der Steuereingang eine "0" oder "1" ist. Ein Decoder 76 erzeugt eine "1" an lediglich einem von vier Ausgängen G 1 bis G 4, wobei die Auswahl durch eine zwei Bits umfassende Eingabe erfolgt. Schließlich dient ein D-Flipflop 77 als Ein-Bit- Schieberegister zum Speichern decodierter Information.

Nach jeder Eingabe eines Rücksetzsignals R liest das D- Flipflop 77 Ausgangsinformation vom Flipflop 32 des Ausga­ beabschnitts 21 ein. Folglich speichert das Flipflop 77 ein Informationsbit, welches unmittelbar demjenigen Informa­ tionsbit vorausgeht, welches der Ausgabeabschnitt 21 (oder genauer gesagt, das Flipflop 32) gerade auszugeben im Begriff ist, und die beiden Ausgänge der Flipflops 32 und 77 werden an den Decoder 76 geführt. Auf diese Weise empfängt der Decoder 76 stets Information zweier aufeinan­ derfolgender Bits, die unmittelbar vor dem Bit decodiert wurden, welches gerade zu decodieren ist. Wenn die Werte der beiden Bits 00, 01, 10 und 11 sind, gibt der Decoder 76 eine "1" an lediglich einem der Ausgänge G 1 bis G 4 ab, ent­ sprechend dem jeweiligen Wert des Bit-Paares. Dieses Aus­ gangssignal "1" wird an die Steuereingänge zwei entspre­ chender Gatterschaltungen der Gatter 75-1 bis 75-8 gegeben, um eine der Gatterschaltungen 75-1 bis 75-4 und eine der Gatterschaltungen 75-5 bis 75-8 zu öffnen. Auf diese Weise liest der Wellenformauswahlabschnitt 79 aus den acht Refe­ renzwellenformspeichern 27-1 bis 27-8 des Wellenform-Spei­ cherabschnitts 20 zwei Referenzwellenformen aus, die mit der empfangenen Wellenform zu vergleichen sind, wobei die Auswahl auf der Grundlage der Information bezüglich der zwei unmittelbar vorausgehenden Bits erfolgt. Die zwei so ausgewählten Referenzwellenformen werden dem Wellenform- Vergleicherabschnitt 19 zugeführt. Wenn zum Beispiel die zwei vorausgehenden Bits "00" sind, liefert der Decoder 76 am Ausgang G 1 eine "1" und öffnet dadurch die Gatter 75-1 und 75-5. Demzufolge geben der Referenzwellenformspeicher 27-1 (in dem die Referenzwellenform für das Bit "0" für den Fall, daß die vorausgehenden Informationsbits "00" sind, gespeichert ist) und der Referenzwellenformspeicher 27-5 (in dem die Referenzwellenform für den Fall gespeichert ist, daß dem Bit "1" die Bits "00" vorausgingen) ange­ steuert. Die übrigen Vorgänge sind die gleichen wie beim Ausführungsbeispiel nach Fig. 5.

Fig. 19 zeigt ein weiteres Ausführungsbeispiel der erfin­ dungsgemäßen Decodiervorrichtung, bei der der Wellenform­ auswahlabschnitt 79 und der Referenzwellenform-Speicherab­ schnitt 20 nach Fig. 18 modifiziert sind. Der Referenzwel­ lenform-Speicherabschnitt 20 besitzt einen "0"-Referenzwel­ lenformspeicher 27-1 und einen "1"-Referenzwellenformspei­ cher 27-2, und in jedem von ihnen sind vorab vier Refe­ renzwellenformen für die Fälle gespeichert, in denen zwei vorausgehende Bits die Werte 00, 01, 10 und 11 haben. Es sind also die Referenzwellenformen (g) bis (j) und (k) bis (n) nach Fig. 13C in den beiden Speichern gespeichert. Der Wellenformauswahlabschnitt 79 wird durch lediglich das D- Flipflop 77 gebildet. Die Ausgänge der beiden Flipflops 32 und 77 gelangen als eine zwei Bits umfassende Referenzwel­ lenform-Auswahladresse an die Referenzwellenformspeicher 27-1 und 27-2. Dabei sind die Gatterschaltungen 75-1 und 75-8 in Fig. 18 überflüssig. Der Referenzwellenform-Spei­ cherabschnitt 20 umfaßt lediglich zwei Speicher zum Spei­ chern der "0"- und "1"-Referenzwellenformen. Damit ist die Decodiervorrichtung nach diesem Ausführungsbeispiel sehr einfach aufgebaut.

Bei den oben anhand der Fig. 18 und 19 beschriebenen Aus­ führungsformen kann, weil die Empfangswellenform mit spezi­ fizierten Referenzwellenformen verglichen wird, die Diffe­ renz zwischen zwei für die Empfangswellenform in bezug auf die "0"- und die "1"-Referenzwellenform erhaltenen Flächen­ differenzen groß gemacht werden, was die Genauigkeit beim Vergleich der Wellenformen erhöht. Das Decodiersystem nach den Fig. 18 und 19 läßt sich als Übertragungssystem mit im Vergleich zur Ausführungsform nach Fig. 14 verringertem Rauschabstand (SN-Verhältnis) verwenden.

Wenn jedes gesendete Bit unter Berücksichtigung des Ein­ flusses der drei vorausgehenden Bits mit den Ausführungs­ formen nach Fig. 18 und 19 decodiert wird, wird der Refe­ renzwellenform-Speicherabschnitt 20 so angepaßt, daß er jeweils für die Informationsbits "0" und "1" acht Referenzwellenformen speichert, und das Schieberegister 77 des Wellenformauswahlabschnitts 79 besteht aus einem Zwei- Bit-Schieberegister, so daß die Referenzwellenformen aus den Wellenformspeichern mit insgesamt drei Ausgangsbits des Zwei-Bit-Schieberegisters und des Flipflops 32 ausgelesen werden. Es ist ersichtlich, daß die Ausführungsformen nach Fig. 18 und 19 so modifiziert werden können, daß die Refe­ renzwellenformen aus den zu Beginn der Informationsübertra­ gung gesendeten Übungsmustern abgeleitet und in dem Refe­ renzwellenform-Speicherabschnitt 20 gespeichert werden kön­ nen, wie es bei der Ausführungsform nach Fig. 16 der Fall war.

Die Ausführungsbeispiele nach Fig. 18 und 19 ermöglichen es, den Decodiervorgang durchzuführen, wenn die decodierte Information der zwei vorausgehenden Bits bereits in den Flipflops 32 und 77 zwischengespeichert ist, das heißt, wenn eine Folge übertragener Information empfangen wird. Es sei jedoch auf den Fall hingewiesen, daß das empfangene In­ formationsbit nicht decodiert werden kann, weil die voraus­ gehende Information fehlt, was zum Beispiel möglich ist, wenn die Decodiervorrichtung mit dem Decodieren eines empfangenen Signals beginnt. Im folgenden soll beschrieben werden, wie der Empfang eingeleitet werden kann.

Wenn ein spezielles Übungsmuster vor der eigentlichen Über­ tragung der Information gesendet wird, brauchen lediglich die letzten Bits des Übungsmusters als Vorinformation ein­ gestellt werden. Das Ausführungsbeispiel nach Fig. 18 bei­ spielsweise ist in der Lage, den Empfang unmittelbar nach dem Einstellen der letzten zwei Bits des Übungsmusters in dem D-Flipflop 32 und dem Schieberegister (dem D-Flipflop) 77 zu beginnen.

Eine Verfahrensmöglichkeit besteht darin, dann, wenn kein Übungsmuster gesendet wird, die Information vorzubestimmen, die als erste übertragen wird. Das heißt: Eine spezielle Bitfolge wird dem Beginn der zu sendenden Information bei­ gefügt. Die Decodiervorrichtung stellt die Information die­ ser Bitkette in dem D-Flipflop 32 des Ausgabeabschnitts 21 und in dem Schieberegister 77 des Wellenformauswahlab­ schnitts 79 ein und beginnt den Vergleich der empfangenen Wellenform bei dem Bit, welches unmittelbar der Bitkette folgt. Wenn zum Beispiel die zu übertragende Information von einem Vorsatz in der Form "00" bei der Ausführungsform nach Fig. 18 begleitet wird, liefert der Taktgeber 22 ein "nicht gezeigtes" Löschsignal zu dem Zeitpunkt, zu dem der Anstieg der Empfangswellenform festgestellt wird. Damit werden das D-Flipflop 32 und das Schieberegister 77 gelöscht, wodurch der Eingang des Decoders 76 den Wert "00" annimmt. Auf diese Weise ist die Vor-Information "00" ein­ gestellt. Um außerdem auf die Beendigung der Übertragung der Bitkette "00" zu Beginn der Sende-Information zu war­ ten stoppt der Taktgeber 22 die Ausgabe des Abtastsignals S und des Rücksetzsignals R für eine diesen beiden Bits entsprechende Zeitspanne. Auf diese Weise ist die Decodier­ vorrichtung in der Lage, eine geeignete Referenzwellenform zu Beginn der Übertragung und zum Einleiten des Empfangs auszuwählen.

Ein weiteres Verfahren, welches angewendet werden kann, wenn nicht vorher ein Übungsmuster gesendet wird, besteht darin, vorab spezifische Referenzwellenformen zu speichern, die beim Start der Übertragung verwendet werden. Das heißt, es werden Referenzwellenformen für ein Informationsbit gespeichert, dem keine Information vorausgeht, sowie Refe­ renzwellenformen für eine Information, der eine Ein-Bit- Information vorausgeht. Diese Wellenformen werden ebenfalls in dem Referenzwellenform-Speicherabschnitt 20 vorab gespeichert. Bei dem Ausführungsbeispiel nach Fig. 18 bei­ spielsweise wird dem Referenzwellenform-Speicherabschnitt 22 eine Referenzwellenform-Speichereinrichtung hinzugefügt, in der insgesamt sechs Referenzwellenformen vorab gespei­ chert sind, nämlich zwei Referenzwellenformen für die Informationsbits 26351 00070 552 001000280000000200012000285912624000040 0002003804080 00004 26232"0" und "1", denen keinerlei Information vorausgeht, und vier Referenzwellenformen für die Informa­ tionsbits "0" und "1", denen jeweils nur ein Bit "0" oder "1" vorausgeht. Außerdem werden dem Wellenformauswahlab­ schnitt 79 zusätzliche sechs Gatterschaltungen hinzugefügt, und der Decoder 76 und das Schieberegister 77 werden eben­ falls entsprechend erweitert. Beim Vergleich des ersten einen Bits zu Beginn des Empfangs durch geeignetes Einstel­ len der Anfangswerte des Flipflops 32 und des Schieberegi­ sters 77 werden die Referenzwellenformen für die Informa­ tionsbits "0" und "1", denen keine Information vorausgeht, an den Wellenform-Vergleicherabschnitt 19 gegeben. Für das nächste eine Bit werden die Referenzwellenformen für die Informationsbits "0" und "1" ausgewählt, denen jeweils nur ein Bit "0" oder "1" vorausgeht, wobei die Auswahl auf der Grundlage der Ein-Bit-Information erfolgt, die zuerst empfangen wurde. Diese weitere ausgewählte Information wird an den Wellenform-Auswahlabschnitt 19 gegeben. Anschließend arbeitet die Decodiervorrichtung genauso, wie es oben in Verbindung mit Fig. 18 beschrieben wurde.

Es wurde oben der Fall beschrieben, daß die vorausgehende Information zur Auswahl der Referenzwellenformen verwendet wird, die als nächstes zum Vergleich herangezogen werden. Auch in diesem Fall läßt sich die Funktion des Wellenform­ auswahlabschnitts 79 durch Software realisieren, und der Wellenform-Vergleicherabschnitt kann in analoger Weise aus­ gebildet sein. Die Decodiervorrichtung kann in verschieden­ ster Weise realisiert werden.

Die in den Fig. 5, 7, 8, 10, 14, 16, 18 und 19 dargestell­ ten Ausführungsformen wurden aufgrund der Annahme beschrie­ ben, daß der Taktgeber 22 einen mit dem Empfangssignal syn­ chronisierten Takt regeneriert, und zwar mit Hilfe herkömm­ licher einfacher PLL- und LC-Schaltkreise. Da das Einfangen der Synchronisation mit der PLL-Schaltung für gewöhnlich jedoch die Zeit mehrerer Bits in Anspruch nimmt, ist es notwendig, daß eine vorbestimmte Anzahl von Bits vorausge­ schickt wird, um die Synchronisation zu erreichen. Diese Bits werden dem Beginn der Informationsübertragung voraus­ geschickt. Dies beeinträchtigt die Übertragungseffizienz und ist deshalb nicht zu bevorzugen.

Fig. 20 zeigt eine Decodiervorrichtung mit Schaltungen für die Bit-Synchronisation als Zusatzeinrichtungen zu der Aus­ führungsform nach Fig. 5. Die hinzugefügten Schaltungen sind: D-Flipflops 36-1 und 36-2, Komparatoren 19-2 und 19-3, Datenselektoren 34-1 bis 34-4 und Subtrahierer 35-1 und 35-2. Der ADU 23 befindet sich außerhalb der Komparatoren 19-1 bis 19-3, von denen jeder gleichen Aufbau wie der Wel­ lenform-Auswahlabschnitt 19 besitzt, ausgenommen den ent­ fernten ADU 23.

Fig. 21A und 21B zeigen den Vergleich der Wellenformen (a), (b), (c) und (d), die beispielhaft das Ausgangssignal (einen digitalen Abtastwert) des D-Flipflops 36-1, das Aus­ gangssignal des ADU 23, das Ausgangssignal des D-Flipflops 36-2 und das Ausgangssignal des Referenzwellenformspeichers 27-1 oder 27-2 veranschaulichen. Fig. 22A und 22B zeigen ein Synchronisations-Korrekturverfahren zur Herstellung der Bit-Synchronisation durch das Ausgangssignal des Taktgebers 22. S ist ein Abtastsignal, R ein Rücksetzsignal und L ein Zwischenspeichersignal.

Das Arbeitsprinzip der Ausführungsform nach Fig. 20 besteht darin, die Referenzwellenform und die um ±1 Abtastung dazu verschobene Empfangswellenform miteinander zu vergleichen, einen außer Bit-Synchronisation befindlichen Schritt zu er­ fassen und die Synchronisation zu korrigieren. Der Taktge­ ber 22 liefert das Abtastsignal S mit einer Frequenz, die n-mal höher ist als die Informationsübertragungs-Bitge­ schwindigkeit des Senders. Dies geschieht mit Hilfe eines Kristalloszillators. Dieses Abtastsignal entspricht dem Signal S in Fig. 5. Die Zahl n entspricht der Anzahl von Abtastungen pro Bit. Selbstverständlich wird die Schwin­ gungsfrequenz des Oszillators so ausgewählt, daß sie sehr nahe bei dem Wert ist, der um n-mal höher ist als die Bit­ geschwindigkeit, ohne daß jedoch eine Synchronisation mit der gesendeten Information vorliegt. Das Abtastsignal S wird zu jeder Zeit geliefert, zu der der ADU 23 und die D- Flipflops 36-1 und 36-2 arbeiten. Der Taktgeber 22 über­ wacht das Ausgangssignal (a) des D-Flipflops 36-1, und wenn das Ausgangssignal einen festen Pegel (einen Digitalwert) übersteigt, legt er fest, daß ein empfangenes Signal ange­ legt wurde, und er beginnt mit der Erzeugung des Rücksetz­ signals R und des Zwischenspeichersignals L. Diese Signale werden alle n Abtastungen geliefert, das heißt für jedes Bit, und sie entsprechen dem Rücksetzsignal R in Fig. 5.

Die von dem ADU 23 digitalisierte Empfangswellenform wird in jedem der D-Flipflops 36-1 und 36-2 um eine Abtastung verzögert. Das verzögerte Ausgangssignal ((a) in Fig. 21A oder 21B) des D-Flipflops 36-1 wird auf den Komparator 19-1 gegeben, in dem es mit den aus den Referenzwellenformspei­ chern 27-1 und 27-2 ausgelesenen Referenzwellenformen verg­ lichen wird. Der Subtrahierer 31 in dem Ausgabeabschnitt 21 vergleicht die zwei Ausgangssignale des Komparators 19-1 und erzeugt die binäre Information "1" oder "0", abhängig von dem kleineren Wert. Dieser Vorgang ist genau der glei­ che, wie er oben in Verbindung mit Fig. 5 erläutert wurde. Andererseits werden das Ausgangssignal des ADU 23 (die Wel­ lenform eine Abtastung früher als das Ausgangssignal des D- Flipflops 36-1, dargestellt in Fig. 21A(b) oder 21B(b)) und das Ausgangssignal des D-Flipflops 36-2 (die um eine Abta­ stung hinter dem Ausgangssignal des D-Flipflops 36-1 verzö­ gerte Wellenform, dargestellt in Fig. 21A(c) oder 21B(c)) ebenfalls an die Komparatoren 19-2 und 19-3 gegeben, wo sie mit den aus den Referenzwellenformspeichern 27-1 bzw. 27-2 ausgelesenen Referenzwellenformen verglichen werden. Die Vergleichsergebnisse zwischen diesen drei empfangenen Wel­ lenformen, die um eine Abtastung gegeneinander verschoben sind, und den Referenzwellenformen, werden zu den Daten­ selektoren 34-1 bis 34-3 gegeben, und abhängig von dem Be­ stimmungsergebnis durch den Subtrahierer 31 des Ausgabeab­ schnitts 31 werden die Flächendifferenzen zwischen diesen drei Empfangswellenformen und einer Referenzwellenform, die von dem Subtrahierer 32 als diejenige mit der meisten Ähn­ lichkeit mit der Empfangswellenform festgestellt wurde, selektiv ausgegeben. Das heißt: Wenn von dem Ausgabeab­ schnitt 21 eine "0" decodiert wird, wird von den Datenselek­ toren 34-1 bis 34-3 deren jeweiliges Eingangssignal an der linken Seite ausgegeben. Die drei Ausgangssignale der Datenselektoren 34-1 bis 34-3 repräsentieren die Flächen- Differenzen im Bereich von einem Bit zwischen den Wellen­ formen (a) bis (c) und der Wellenform (d) gemäß Fig. 21A. Im Fall von Fig. 21A ähnelt die Wellenform (a) der Wellen­ form (d) am meisten, was bedeutet, daß Bit-Synchronisation erreicht ist. Damit ist das Ausgangssignal des Datenselek­ tors 34-1 das kleinste. Da in diesem Zustand das Ausgangs­ signal des Datenselektors 34-1 kleiner ist als das Aus­ gangssignal des Datenselektors 34-4, ist das Borge-Aus­ gangssignal B 1 des Subtrahierers 35-1 eine "0". Da in die­ sem Zustand Sendung und Empfang synchronisiert sind, bleibt der Taktgeber 22 dabei, die oben erwähnten Signale S, L und R zu erzeugen. Das oben erläuterte Vergleichsverfahren auf der Grundlage des Suchens der kleinsten Flächendifferenz zwischen Wellenformen ähnelt der sogenannten Korrelations­ technik.

Allerdings sind der Takt auf der Senderseite und der Takt auf der Empfangsseite nicht besonders miteinander synchro­ nisiert, die Bit-Synchronisation geht nach Verstreichen einer gewissen Zeit verloren. Wenn der Takt auf der Empfän­ gerseite dem Takt auf der Sendeseite vorausgeht, erhält man Wellenformen, wie sie bei (a) bis (d) in Fig. 21B gezeigt sind. Da in diesem Zustand die Ausgangswellenform (b) des ADU 23 am meisten der Referenzwellenform (d), die in dem Referenzwellenformspeicher 27-1 oder 27-2 vorab gespeichert ist, ähnelt, wird das Ausgangsignal des Datenselektors 34-3 kleiner als die Ausgangssignale an den anderen Datenselek­ toren 34-1 und 34-2. Folglich wird das Borge-Ausgangssignal des Subtrahierers 35-2 eine "1", und das Ausgangssignal des Datenselektors 34-3 wird am Ausgang des Selektors 34-4 abgegeben. Die Ausgangssignale der Datenselektoren 34-4 und 34-1 werden in dem Subtrahierer 35-1 voneinander abgezogen, aber weil das Ausgangssignal des Datenselektors 34-4 klei­ ner ist als das Ausgangssignal des Datenselektors 34-1, wird das Borge-Ausgangssignal B 1 des Subtrahierers 35-1 eine "1". Der Taktgeber 22 liefert das Rücksetzsignal R und das Zwischenspeichersignal L am Ende jeweils eines Bits, und gleichzeitig liest er die Borge-Ausgangssignale B 1 und B 2 der Subtrahierer 35-1 und 35-2. Wenn die Bit-Synchroni­ sation verloren gegangen ist, wird das Borge-Signal B 1 eine "1", woraus der Taktgeber 22 feststellt, daß die Synchroni­ sation verloren ist. Befindet sich das Borge-Signal B 2 des Subtrahierers 35-2 auf dem Pegel "1", so stellt der Taktge­ ber fest, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite vorausgeht, während dann, wenn das Borge­ Signal B 2 den Pegel "0" hat, festgestellt wird, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite nacheilt. Im Fall von Fig. 21B ist das Borge-Ausgangssignal B 2 des Substrahierers 35-2 eine "1", und folglich geht der Empfänger-Takt dem Sender-Takt voran, so daß man lediglich eine Abtastung auslassen muß. Um diese Korrektur durch­ zuführen, liefert der Taktgeber 22 ein (mit R* gekennzeich­ netes) Rücksetzsignal R unmittelbar vor dem zweiten Anstei­ gen des Abtastsignals S (S in Fig. 22A), liefert zu dieser Zeit jedoch nicht das Zwischenspeichersignal L. Beginnend mit diesem Zeitpunkt liefert der Taktgeber 22 anschließend das Rücksetzsignal R und das Zwischenspeichersignal L für jedes Bit. Wie oben erläutert wurde, kann durch eine Extra- Ausgabe des Rücksetzsignals R der Empfängertakt um eine Ab­ tastung verzögert werden, was die Korrektur der Bit-Syn­ chronisation bewirkt.

Wenn hingegen der Empfängertakt dem Sendertakt nacheilt, wird das Ausgangssignal des Datenselektors 34-2 am kleinsten. In diesem Fall gibt der Taktgeber 22 das Abtast­ signal S innerhalb der normalen Abtast-Zeitspanne zweimal aus, was in Fig. 22B durch S* kenntlich gemacht ist, um so die Synchronisation zu korrigieren. Da das Rücksetzsignal R und das Zwischenspeichersignal L stets ausgegeben werden, nachdem fünfmal abgetastet wurde, wie in Fig. 22B durch R und L deutlich gemacht ist, wird die eine Bit-Zeitspanne selbstverständlich vier normale Abtastzeiträume lang, wenn die Abtastungs-Korrektur durchgeführt wird.

Fig. 23 zeigt ein Beispiel für die Ausgestaltung des Takt­ gebers 22 in der in Fig. 20 dargestellten Decodiervorrich­ tung. Ein Oszillator 22-1 erzeugt einen Takt mit einer Fre­ quenz, die 2n-mal so hoch ist wie die Bitgeschwindigkeit. Ein Flipflop T-FF teilt die Frequenz des Taktsignals auf die Hälfte, um ein Abtastsignal S mit einer Frequenz zu erzeugen, die n-mal so hoch ist wie die Bitgeschwindigkeit. Im Anfangszustand werden sämtliche Flipflops und Zähler in ihrem Rücksetzzustand gehalten.

In dem Anfangszustand vor Anlegen des empfangenen Signals gibt ein Flipflop DFF1 eine "0" ab, und der Ausgang des Flipflops T-FF wird von dem Datenselektor 22-2 ausgegeben. Dieser Takt von dem Selektor 22-1 wird stets als das Abtastsignal S über eine Verzögerungsschaltung VERZ1 ausge­ geben, um die zeitliche Beziehung in Relation zu dem Rück­ setzsignal R einzustellen. Jetzt liefert der Ausgang Q eines Flipflops DFF4 eine "1", ein n-stufiger Zähler 22-3 wird im Rücksetzzustand gehalten, und das Rücksetzsignal R und das Zwischenspeichersignal L werden nicht ausgegeben.

Das Eingangssignal am Eingangsanschluß 18 wird stets durch Abtastung übernommen, und das Ausgangssignal (a) des D- Flipflops 36-1 nach Fig. 20 wird an einen Eingang A eines Digital-Komparators 22-4 in Fig. 23 gelegt. Wenn der Wert des empfangenen Signalpegels eine Triggerschwelle V _T , die an einem Eingang B des Digital-Komparators 22-4 eingestellt ist, übersteigt, so geht dessen Ausgangssignal auf "1", während das Ausgangssignal Q des Flipflops DFF4 auf "0" geht. Als Folge davon gehen die Ausgangssignale der ODER- Glieder ODER3 und ODER4 beide auf "0", wodurch ein Anfangs- Rücksetzsignal R und ein Anfangs-Zwischenspeichersignal L erzeugt werden. Danach beginnt der n-stufige Zähler 22-3 mit dem Betrieb und liefert das Rücksetzsignal R sowie das Zwischenspeichersignal L alle n Impulse des Abtastsignals S.

Wenn der Takt auf der Empfangsseite dem Takt auf der Sende­ seite um eine Abtastung vorausgeht, gehen die Borgesignale B 1 und B 2 beide auf "1", und der Ausgang Q eines Flipflops DFF2 wird durch das Zwischenspeichersignal L eine "1". Durch den Q-Ausgang "1" des Flipflops DFF2 wird der n-stu­ fige Zähler 22-3 zurückgesetzt, und ein Flipflop DFF3 beginnt seinen Betrieb. Wenn der Takteingang des Flipflops DFF3 auf "1" geht, so geht sein Ausgang auf "1", wodurch das Flipflop DFF2 gelöscht wird, sein Ausgang mithin den Wert "0" annimmt. Als Folge davon wird das Ausgangssignal des ODER-Glieds ODER3 "0" und erzeugt ein Rücksetz-Korrek­ tursignal R* und beginnt den Betrieb des n-stufigen Zählers 22-3. Auf diese Weise wird ein Impuls des Rücksetzsignals R* für Korrekturzwecke gemäß Fig. 22A zusätzlich erzeugt, und anschließend werden Rücksetzsignal R und Zwischenspei­ chersignal L alle n Abtastungen ausgegeben.

Wenn der Takt auf der Empfangsseite dem Takt auf der Sende­ seite um eine Abtastung voreilt, werden die Borge-Signale B 1 und B 2 "1" bzw. "0", und das Zwischenspeichersignal L wird an das Flipflop DFF1 gelegt, so daß dessen Ausgang "1" wird. Als Folge davon wählt der Datenselektor 22-2 das direkte Ausgangssignal des Oszillators 22-1 und gibt aus diesen ein Abtastsignal mit doppelter Frequenz aus. Gleich­ zeitig beginnt ein binärer zweistufiger Zähler 22-5 mit dem Zählen, und wenn die Abfallflanke des Signals mit der zwei­ fachen Frequenz zweimal gezählt wurde, nimmt der Ausgang Q 1 des Zählers 22-5 den Wert "1" an, wodurch das Flipflop DFF1 gelöscht wird und der Datenselektor 22-2 wieder damit beginnt, das Signal mit der auf die Hälfte geteilten Fre­ quenz auszugeben. Auf diese Weise wird ein zusätzlicher Impuls des Abtastsignals für Korrekturzwecke gemäß Fig. 22B erzeugt.

Wie aus der obigen Beschreibung hervorgeht, läßt sich die Bit-Synchronisation dadurch erreichen, daß man einen Ver­ gleich zwischen Wellenformen durchführt, die gegenüber der Empfangswellenform und der Referenzwellenform vor- und zurückverschoben sind, zusätzlich zu dem Wellenformver­ gleich, der zuvor in bezug auf Fig. 5 erläutert wurde. Mit einem solchen Verfahren läßt sich der bislang zur Erzielung der Synchronisation verwendete Vorläufer fortlassen, da keine nennenswerte Operationszeit benötigt wird, um den Synchronisationszustand zu erreichen, wie es bei der her­ kömmlichen PLL-Schaltung der Fall ist. Es ist also eine Reduzierung der Übungs- oder Lernzeit möglich. Selbst dann, wenn die übertragene Wellenform stark verzerrt ist, läßt sich die Synchronisation auf einfache Weise erreichen. Die gesamte Vorrichtung läßt sich durch logische Schaltkreise realisieren und folglich leicht als LSI-Schaltung ausbil­ den.

Fig. 24 zeigt eine vereinfachte Version der in Fig. 20 dar­ gestellten Decodiervorrichtung. In der Vorrichtung nach Fig. 20 stellt der Komparator 19-3 den Zustand fest, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite vorausgeht, und der Komparator 19-2 stellt den Zustand fest, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite nacheilt, da nicht bekannt ist, ob der Takt auf der Empfangsseite dem Takt auf der Sendeseite vorausgeht oder nacheilt. Wenn man jedoch beispielsweise den Takt auf der Empfangsseite so voreinstellt, daß er dem Takt auf der Sendeseite stets voreilt, so ist es möglich, die Schal­ tungsteile zur Feststellung des Zustands, ob der Takt auf der Sendeseite dem auf der Empfangsseite vor- oder nach­ geht, fortzulassen. Insbesondere lassen sich das D-Flipflop 36-2, der Komparator 19-2, die Datenselektoren 34-2 und 34-4 sowie der Subtrahierer 35-2 in Fig. 20 fortlassen, wie in Fig. 24 gezeigt ist. Da außerdem die Korrektur der Synchro­ nisation des Taktgebers 22 mit lediglich der Rücksetz-Kor­ rektur nach Fig. 22A ausreicht, und die Abtast-Korrektur nach Fig. 22B nicht erforderlich macht, läßt sich auch der Taktgeber 22 vereinfachen, wie aus Fig. 25 hervorgeht. Die Arbeitsweise der in Fig. 24 und Fig. 25 dargestellten Schaltungen läßt sich leicht aus der obigen Beschreibung der Schaltungen nach den Fig. 20 und 23 ableiten, so daß auf eine Wiederholung der Beschreibung der Arbeitsweise verzichtet wird. Selbstverständlich läßt sich das Decodier­ system in ähnlicher Weise vereinfachen, wenn der Takt auf der Empfangsseite derart voreingestellt wird, daß er dem Takt auf der Sendeseite nacheilt.

Beim Verfahren zum Herbeiführen der Bit-Synchronisation durch Verwendung der Korrelation zwischen Wellenformen, wie es unter Bezugnahme auf Fig. 20 erläutert wurde, wird die Korrelation für jedes Bit erreicht. Es ist also möglich, Verfahren anzuwenden, bei denen die Korrelation für eine Spanne mehrerer Bits, zum Beispiel eine Spanne von 8 oder 16 Bits, erhalten wird. Bei einem solchen Verfahren läßt sich die Bit-Synchronisation auch dann erreichen, wenn die Empfangswellenform durch die Kennlinie der Übertragungslei­ tung oder anderer Einflüsse verzerrt ist und während der Dauer eines Bits praktisch keine Pegeländerung stattfindet.

Fig. 26 zeigt die Ausgestaltung einer Decodiervorrichtung, die dieses Verfahren ausnutzt. Fig. 27 zeigt den dafür ver­ wendeten Taktgeber 22. Die Decodiervorrichtung besitzt Akkumulatoren 37-1 bis 37-3 zum Akkumulieren der Ausgangs­ signale der Datenselektoren 34-1 bis 34-3 insgesamt 1-mal. Diese Akkumulatoren sind zusätzlich zu der Einrichtung gemäß Fig. 20 vorgesehen. Ein 1-stufiger Zähler 22-6 dient zum Zählen der Anzahl von Rücksetzsignalen R als Anzahl von Akkumulationen 1. Er ist zusätzlich zu dem Taktgeber 22 nach Fig. 23 vorgesehen. Bei der Schaltung nach Fig. 27 wird immer dann, wenn der Zähler 22-6 die Anzahl von Rück­ setzsignalen 1-mal gezählt hat, das Löschsignal C am Über­ lauf erhalten, und das Signal wird an die Taktanschlüsse der Flipflops DFF1 und DFF 2 gegeben, wodurch die Borge- Ausgangssignale B 1 und B 2 in diese Flipflops übernommen werden und die Takt-Synchronisation korrigiert wird. Das Löschsignal C wird den Akkumulatoren 37-1 bis 37-3 in Fig. 26 zugeführt, um deren akkumulierte Inhalte alle 1 Informa­ tionsbits zurückzusetzen. Auf diese Weise wird die Korrela­ tion zwischen der Empfangswellenform und der Referenzwel­ lenform für 1 Bits erhalten, und auf der Grundlage der so erhaltenen Ergebnisse läßt sich die Synchronisation korri­ gieren. Aus Gründen der Straffung der Beschreibung soll hier auf eine detaillierte Beschreibung verzichtet werden.

Während das Takt-Synchronisierverfahren anhand der Ausfüh­ rungsform nach Fig. 5 erläutert wurde, läßt sich ein ähnli­ ches Verfahren selbstverständlich auch bei den übrigen Aus­ führungsbeispielen anwenden.

Die erfindungsgemäße Decodiervorrichtung speichert vorab als Referenzwellenformen Empfangswellenformen, die der zu sendenden Information entsprechen, und sie decodiert die gesendete Information dadurch, daß sie die Empfangswellen­ form mit den vorab gespeicherten Referenzwellenformen ver­ gleicht. Folglich wird die Decodierung praktisch nicht durch die Verzerrung und Beeinträchtigung der Empfangswel­ lenform beeinflußt. Außerdem ist die erfindungsgemäße Deco­ diervorrichtung in der Lage, eine Änderung der Übertra­ gungskennlinie in einfacher Weise dadurch zu berücksichti­ gen, daß die zum Vergleich herangezogene Referenzwellenform geändert wird. Die Vorrichtung ist also im Aufbau einfach und in hohem Maße flexibel. Weiterhin läßt sich die Deco­ diervorrichtung mit Akkumulatoren und Subtrahierern auf­ bauen, ohne daß Multiplizierer benötigt werden. Dies bedeu­ tet hohe Wirtschaftlichkeit und die Möglichkeit des Hochge­ schwindigkeitsbetriebs.

Im Fall der Übertragung über mehrere hundert Meter kann das Üben oder Lernen der Empfangskennlinie in der Decodiervor­ richtung dadurch geschehen, daß ein lediglich 10 bis 20 Bits umfassendes Übungsmuster gesendet wird. Folglich ermöglicht die Erfindung eine äußerst effiziente Übertra­ gung kurzer Pakete über LAN oder dergleichen.

Außerdem kann die erfindungsgemäße Decodiervorrichtung auch in einem nicht-linearen Übertragungssystem verwendet wer­ den, da die Wellenformen selbst verglichen werden. Dies bedeutet: Ein Decodieren kann selbst dann erreicht werden, wenn der ADU des verwendeten Empfängers gesättigt ist. Der Pegel des Empfängers braucht lediglich auf den niedrigsten Empfangssignal-Pegel voreingestellt zu werden, so daß die Notwendigkeit einer Pegelregelung, zum Beispiel einer AGC, entfällt. Dies vereinfacht nicht nur den Schaltungsaufbau der Decodiervorrichtung, sondern spart außerdem Zeit für die Pegeleinstellung und mithin Zeit für den gesamten Übungsvorgang.

Da die Bit-Synchronisation aus der Korrelation zwischen Wellenformen erhalten wird, besteht nicht die Notwendig­ keit, ein spezielles Signal für die Synchronisation zu sen­ den, bevor die eigentliche Signalübertragung stattfindet. Dies reduziert die für die Übung benötigte Zeit ebenfalls.

Die Erfindung wurde oben in Zusammenhang mit einem metalli­ schen Übertragungskabel erläutert. Selbstverständlich läßt sich die Erfindung bei praktisch jedem beliebigen Übertra­ gungssystem einsetzen. Das heißt: Die Decodiervorrichtung kann eingesetzt werden bei Drahtübertragungssystemen mit metallischen Kabeln, Koaxialkabeln, Lichtleitern und ähnli­ chen Kabeln, außerdem bei drahtlosen Übertragungssystemen, bei denen die Übertragung durch Licht, elektromagnetische Wellen, zum Beispiel Mikrowellen, Millimeterwellen und der­ gleichen erfolgt. Außerdem kommen Übertragungssysteme mit Schallwellen, zum Beispiel Ultraschallwellen-Übertragungs­ systeme in Betracht. Die erfindungsgemäße Decodiervorrich­ tung ist auch verwendbar bei einem Übertragungssystem, wel­ ches eine Kombination der genannten Übertragungsmedien be­ inhaltet. Eingesetzt werden kann die erfindungsgemäße Deco­ diervorrichtung zum Beispiel als Modem in Verbindung mit einem Telefonnetz, als Übertragungssystem zur Bildung eines digitalen Netzwerkes und als Sender/Empfänder eines LAN- Systems.

Claims (23)

1. Digitale Decodiervorrichtung, die eine übertragene digitale Code-Information empfängt und decodiert, um­ fassend:
eine Referenzwellenform-Speichereinrichtung (20) zum Speichern von mindestens m Referenzwellenformen entspre­ chend m-wertigen Codes (m ist eine natürliche Zahl größer oder gleich 2), die die digitale Code-Information dar­ stellen
eine Wellenform-Vergleichereinrichtung (19) zum Verglei­ chen einer Empfangswellenform mit mindestens den m Refe­ renzwellenformen, die aus der Referenzwellenform-Speicher­ einrichtung (20) ausgelesen wurden, und zum Ausgeben von mindestens m Vergleichs-Ausgangssignalen, und
eine Ausgabeeinrichtung für decodierte Information (21), die diejenige der Referenzwellenformen, die der Empfangs­ wellenform am meisten ähnelt, auf der Grundlage der Vergleichs-Ausgangssignale der Wellenform-Vergleicherein­ richtung (19) feststellt und als decodierte Information denjenigen der digitalen Codes ausgibt, der derjenigen Referenzwellenform entspricht, die als der Empfangswellen­ form am meisten ähnelnde festgestellt wurde.

2. Decodiervorrichtung nach Anspruch 1, gekennzeichnet durch eine Taktgebereinrichtung (22), die ein Taktsignal mit einer Frequenz erzeugt, die höher ist als die Bitge­ schwindigkeit der digitalen Code-Information, und die bei jeder vorbestimmten Anzahl von Takten ein Rücksetzsignal (R) erzeugt, wobei die Referenzwellenform-Speichereinrich­ tung (20) eine Adreßdecodereinrichtung (28) enthält, die bei jeder Erzeugung des Taktsignals um eins erhöht und von dem Rücksetzsignal (R) zurückgesetzt wird.

3. Decodiervorrichtung nach Anspruch 2, gekennzeichnet durch:
eine Analog/Digital-Umsetzeinrichtung (ADU) (23), die das Taktsignal als Abtastsignal (S) empfängt und die Empfangswellenform mit einer Abtastperiodendauer des Ab­ tastsignals in digitale Form umsetzt; und
eine Schreibsteuereinrichtung (29), die in die Refe­ renzwellenform-Speichereinrichtung (20) sukzessive die Empfangswellenformen einschreibt, die von der ADU (23) in digitale Form umgesetzt wurden und den jeweiligen m-werti­ gen Codes entsprechen.

4. Decodiervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Referenzwellenform-Spei­ chereinrichtung (20) mindestens m Referenzwellenformspei­ cher (27-1, 27-2...) zum Speichern von mindestens m Refe­ renzwellenformen enthält.

5. Decodiervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Wellenform-Vergleicher­ einrichtung (19) enthält:
mindestens m Subtrahiereinrichtungen (24-1, 24-2...) zum Ermitteln der Differenzen zwischen Abtastwerten der jewei­ ligen aus mindestens m Referenzwellenformspeichern (27-1, 27-2) ausgelesenen Referenzwellenformen und Abtastwerten der Empfangswellenform,
mindestens m Absolutwertbildner (25-1, 25-2...), die aus den mindestens m Differenzen, die von den Subtrahierein­ richtungen in bezug auf die m Referenzwellenformen erhalten werden, die Absolutwerte bilden, und
mindestens m Akkumuliereinrichtungen (26-1, 26-2...), durch die die von den Absolutwertbildnern kommenden Abso­ lutwerte entsprechend den zugehörigen Referenzwellenformen sukzessive bei jeder Erzeugung des Abtastsignals akkumu­ liert und als mindestens m Vergleichsergebniswerte ausgege­ ben werden, wobei die Akkumuliereinrichtungen von dem Rück­ setzsignal zurückgesetzt werden.

6. Decodiervorrichtung nach Anspruch 5, bei der die Ausgabeeinrichtung (21) eine Code-Unterscheidungseinrich­ tung (40) enthält, die die Vergleichsergebniswerte der Akkumuliereinrichtungen (26-1 ...) miteinander vergleicht, um diejenige Referenzwellenform zu bestimmen, die den kleinsten Vergleichsergebniswert liefert und der Empfangs­ wellenform am meisten ähnelt, und die einen Digitalcode ausgibt, welcher der dieser Referenzwellenform entspricht.

7. Decodiervorrichtung nach Anspruch 1, bei der die Wellenform-Vergleichereinrichtung (19) mindestens m Subtra­ hiereinrichtungen (24-1 ...) enthält, die die Absolutwerte der Differenzen zwischen der Empfangswellenform und den mindestens m Referenzwellenformen ermitteln, wobei die Wel­ lenform-Vergleichereinrichtung (19) die Absolutwerte der mindestens m Differenzen als Vergleichs-Ausgangssignale abgibt.

8. Decodiervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Referenzwellenform-Speichereinrich­ tung (20) mehrere Referenzwellenformspeicher (27-1, 27-2 ...) zum Speichern mehrerer Referenzwellenformen für jeden der m-wertigen Codes enthält.

9. Decodiervorrichtung nach Anspruch 8, gekennzeichnet durch:
eine Analog/Digital-Umsetzeinrichtung (ADU) (23), die das Taktsignal als Abtastsignal empfängt und die Empfangs­ wellenform mit einer Abtastperiodendauer des Abtastsignals in digitale Form umsetzt, und
eine Schreibsteuereinrichtung (29), die sukzessive in die Referenzwellenformspeicher (27-1 ...) die Referenzwel­ lenformen in digitaler Form für jeden von m möglichen Werten der m-wertigen Codes einschreibt.

10. Decodiervorrichtung nach Anspruch 3 oder 9, bei der die Schreibsteuereinrichtung (29) eine Ausgabe-Sperrein­ richtung (34) zum Sperren der Ausgabe der decodierten Information durch die Ausgabeeinrichtung (21) während des Einschreibens der Referenzwellenformen in die Referenzwel­ lenform-Speichereinrichtung (20) aufweist.

11. Decodiervorrichtung nach Anspruch 8, gekennzeichnet durch eine Wellenform-Auswahleinrichtung (79), die auf­ weist:
ein k Bits umfassendes Schieberegister (k1), das jedesmal, wenn ihm die zuletzt decodierte Information zuge­ führt wird, eine Verschiebung durchführt, und
eine Gatteranordnung (75-1 ...), die das Ausgangssignal jeder Stufe des Schieberegisters (32, 77) empfängt, um auf der Grundlage von dessen Inhalt m Referenzwellenformen, die m möglichen Werten der m-wertigen Codes entsprechen, aus den Referenzwellenformspeichern auszuwählen und die ausge­ wählten Referenzwellenformen der Wellenform-Vergleicherein­ richtung (19) zuzuführen.

12. Decodiervorrichtung nach Anspruch 2, bei der die Referenzwellenform-Speichereinrichtung m Referenzwellen­ formspeicher (27-1 ...) enthält, die m möglichen Werten der m-wertigen Codes entsprechen, wobei jeder der m Refe­ renzwellenformspeicher mehrere Referenzwellenformen spei­ chert, welche einem der m möglichen Werte der entsprechen­ den m-wertigen Codes entspricht, wobei weiterhin vorgesehen sind:
ein k Bit (k1) umfassendes Schieberegister (32, 77), welches ansprechend auf die Zuführung der zuletzt decodier­ ten Information eine Verschiebung durchführt, und
eine Wellenform-Auswahleinrichtung (76, 75-1, 75-2 ...), die das Ausgangssignal jeder Stufe des Schieberegisters (32, 77) empfängt und gleichzeitig nach Maßgabe des Inhalts des Schieberegisters die aus den m Referenzwellenformspei­ chern (27-1 ...) auszulesenden Referenzwellenformen festlegt.

13. Decodiervorrichtung nach Anspruch 11 oder 12, bei der die Wellenform-Auswahleinrichtung (19) enthält:
m Subtrahiereinrichtungen (24-1 ...), die bei jeder Erzeugung des Taktsignals die Differenz zwischen jedem Abtastwert der m ausgelesenen Referenzwellenformen und dem Abtastwert der Empfangswellenform ermitteln,
m Absolutwertbildner (25-1 ...) zum Erhalten der Abso­ lutwerte der von den m Subtrahiereinrichtungen erhaltenen m Differenzen, und
m Akkumuliereinrichtungen (26-1 ...), die bei jeder Er­ zeugung des Taktsignals sukzessive die m Absolutwerte von dem m Absolutwertbildnern (25-1 ...) akkumulieren und m Vergleichsergebniswerte ausgeben, wobei die m Akkumulier­ einrichtungen von dem Rücksetzsignal (R) zurückgesetzt werden.

14. Decodiervorrichtung nach Anspruch 11 oder 12, ge­ kennzeichnet durch:
eine Analog/Digital-Umsetzeinrichtung (23), die das Taktsignal als Abtastsignal empfängt und die Empfangswel­ lenform in Intervallen der Abtastperiodendauer in digitale Form umsetzt und
eine Schreibsteuereinrichtung (29, 34), die in die Refe­ renzwellenform-Speichereinrichtung (20) sukzessive in digi­ taler Form die Referenzwellenformen einschreibt, die jedem der m möglichen Werte der m-wertigen Codes entsprechen.

15. Decodiervorrichtung nach Anspruch 13, bei der die Ausgabeeinrichtung (21) für decodierte Information eine Code-Unterscheidungseinrichtung (40; 46) aufweist, die die m Vergleichsergebniswerte entsprechend den m Referenzwel­ lenformen miteinander vergleicht, um diejenige der Referenzwellenformen, die den kleinsten Vergleichsergebnis­ wert liefert und der Empfangswellenform am meisten ähnelt, zu bestimmen, und einen Digitalcode ausgibt, welcher dieser Referenzwellenform entspricht.

16. Decodiervorrichtung nach Anspruch 15, bei der die Ausgabeeinrichtung (21) einen Zwischenspeicher (32) ent­ hält, der den von der Code-Unterscheidungseinrichtung (40, 46) unterschiedenen Code synchron mit dem Rücksetzsignal zwischenspeichert und den zwischengespeicherten Code als decodierten Code aus der Ausgabeeinrichtung (21) ausgibt.

17. Decodiervorrichtung nach Anspruch 2, gekennzeichnet durch:
eine erste Verzögerungseinrichtung (36-1, 36-2) zum Ver­ zögern der Empfangswellenform um eine vorbestimmte Zeit­ spanne,
eine erste Wellenform-Vergleichereinrichtung (19f-1), die an den Eingang oder den Ausgang der ersten Verzögerungsein­ richtung (36-1, 36-2) angeschlossen ist und die Wellenform- Vergleichereinrichtung darstellt,
eine zweite Wellenform-Vergleichereinrichtung (19-2), die an den Ausgang oder den Eingang der ersten Verzöge­ rungseinrichtung angeschlossen ist, um die Empfangswellen­ form mit den mindestens m Referenzwellenformen zu verglei­ chen, wobei die zweite Wellenform-Vergleichereinrichtung (19-2) den gleichen Aufbau hat wie die erste Wellenform- Vergleichereinrichtung (19-1), und
eine Synchronismus-Detektoreinrichtung (34-1 bis 34-4; 35-1 ...), die auf der Grundlage der Vergleichsergebnisse der ersten und der zweiten Wellenform-Vergleichereinrich­ tung feststellt, ob irgendeine der Referenzwellenformen und der Empfangswellenform in der ersten Wellenform-Verglei­ chereinrichtung synchronisiert ist oder nicht, und, falls nicht, ein Asynchronismus-Detektorsignal ausgibt,
wobei die Taktgebereinrichtung (22) auf das Asynchronis­ mus-Detektorsignal anspricht, um die Anzahl von Erzeugungen des Taktsignals und/oder des Rücksetzsignals zu steuern und dadurch den Synchronismus zwischen der einen der Refe­ renzwellenformen und der Empfangswellenform in der ersten Wellenform-Vergleichereinrichtung (19-1) zu korrigieren.

18. Decodiervorrichtung nach Anspruch 17, bei der die Frequenz des Taktsignals n-mal (n ist eine natürliche Zahl größer oder gleich 2) größer ist als die Bitgeschwindigkeit der digitalen Code-Information, und die Taktgebereinrich­ tung (22) aufweist:
eine Pegelvergleichereinrichtung (22-4), die den Beginn des Informationsempfangs feststellt,
eine Zähleinrichtung (22-3), die das Rücksetzsignal je­ desmal dann erzeugt, wenn das Taktsignal n-mal gezählt worden ist;
eine Anfangs-Rücksetzsignal-Erzeugungseinrichtung, die auf das Ausgangssignal der Pegel-Vergleichereinrichtung (22-4) anspricht, um die Zähleinrichtung (22-3) zurückzu­ setzen und einen ersten Impuls des Rücksetzsignals zu erzeugen; und
eine Rücksetz-Korrektursignal-Erzeugungseinrichtung, die auf das Asynchronismus-Detektorsignal von der Synchronis­ mus-Detektoreinrichtung anspricht, um die Zähleinrichtung (22-3) zurückzusetzen und die Anzahl von Erzeugungen des Rücksetzsignals zu steuern.

19. Decodiervorrichtung nach Anspruch 17, bei der die Frequenz des Taktsignals n-mal (n ist eine natürliche Zahl größer oder gleich 2) höher ist als die Bitgeschwindigkeit der digitalen Code-Information, und die Taktgebereinrich­ tung (22) aufweist:
eine Pegel-Vergleichereinrichtung (22-4), die den Beginn des Empfangs der Information erfaßt,
eine Zähleinrichtung (22-3), die das Rücksetzsignal jedesmal dann erzeugt, wenn das Taktsignal n-mal gezählt worden ist,
eine Anfangs-Rücksetzsignal-Erzeugungseinrichtung, die auf das Ausgangssignal der Pegel-Vergleichereinrichtung anspricht, um die Zähleinrichtung (22-3) zurückzusetzen und einen ersten Impuls des Rücksetzsignals zu erzeugen, und
eine Takt-Korrektursignal-Erzeugungseinrichtung, die auf das von der Synchronismus-Detektoreinrichtung kommende Asynchronismus-Detektorsignal anspricht, um die Anzahl der Erzeugungen des Taktsignals zu steuern.

20. Decodiervorrichtung nach Anspruch 18 oder 19, bei der eine Vergleichsergebnis-Akkumuliereinrichtung (26-1...) zwischen der ersten und der zweiten Wellenform-Vergleicher­ einrichtung (19-1, 19-2) und der Synchronismus-Detektorein­ richtung vorgesehen ist, um sukzessive die Vergleichsergeb­ nisse der ersten und der zweiten Wellenform-Vergleicherein­ richtung zu akkumulieren, die Synchronismus-Detektorein­ richtung (34-1 ...; 35-1 ...) die akkumulierten Ausgangssi­ gnale der Vergleichsergebnis-Akkumuliereinrichtung (26-1 ...) zum Feststellen eines Asynchronismus vergleicht; die Taktgebereinrichtung (22) eine Löschsignal-Erzeugungs­ einrichtung (22-6 ...) enthält, die jedesmal dann ein Löschsignal (C) erzeugt, wenn das Rücksetzsignal (R) mit einer bestimmten Häufigkeit gezählt worden ist, und das Löschsignal an jede der Vergleichsergebnis-Akkumulierein­ richtungen (26-1 ...) angelegt wird, um deren Inhalte zu löschen.

21. Decodiervorrichtung nach Anspruch 17, bei der die Referenzwellenform-Speichereinrichtung mindestens m Refe­ renzwellenformspeicher (27-1 ...) zum Speichern von minde­ stens m Referenzwellenformen enthält,
die erste und die zweite Wellenform-Vergleichereinrich­ tung (19-1, 19-2) jeweils mindestens m Subtrahiereinrich­ tungen (24-1 ...) zum Erhalten der Differenzen zwischen den Referenzwellenformen, die aus den mindestens m Referenzwel­ lenformspeichern ausgelesen wurden, und der Empfangswellen­ form, mindestens m Absolutwertbildner (25-1 ...) zum Erhal­ ten der Absolutwerte der mindestens m Differenzen entspre­ chend den Referenzwellenformen, und mindestens m Akkumu­ liereinrichtungen (26-1 ...), die sukzessive die mindestens m Absolutwerte akkumulieren und mindestens m Vergleichser­ gebniswerte ausgeben sowie von dem Rücksetzsignal zurückge­ setzt werden, aufweisen, und:
die Synchronismus-Detektoreinrichtung eine erste und eine zweite Datenselektoreinrichtung (34-1 ...) enthält, welche an die Ausgänge der ersten und der zweiten Wellen­ form-Vergleichereinrichtung (19-1, 19-2) angeschlossen sind, um einen der mindestens m Vergleichsergebniswerte von der ersten und der zweiten Wellenform-Vergleichereinrich­ tung nach Maßgabe der von der Ausgabeeinrichtung (21) abge­ gebenen decodierten Information auszuwählen, und eine Syn­ chronismus-Vergleichereinrichtung enthält, die die zwei Vergleichsergebniswerte, die von der ersten und der zweiten Datenselektoreinrichtung ausgewählt wurden, vergleicht, um festzustellen, ob die gesendete und die empfangene Informa­ tion synchronisiert sind.

22. Decodiervorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Wellenform-Auswahlein­ richtung (79), die eine spezifische Referenzwellenform aus­ wählt, die als nächstes mit der Empfangswellenform zu ver­ gleichen ist, und zwar nach Maßgabe der von der Ausgabeein­ richtung (21) kommenden decodierten Information.

23. Decodiervorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Schreibsteuereinrich­ tung, durch die eine Folge von empfangenen Wellenformen eines Übungsmusters, das dem Anfang der übertragenen Infor­ mation hinzugefügt ist, als die mindestens m Referenzwel­ lenformen in vorbestimmter Reihenfolge in die Referenzwel­ lenform-Speichereinrichtung eingeschrieben wird.