DE3765302D1 - Verfahren zum selektiven trockenaetzen von schichten aus iii-v-halbleitermaterialien und nach diesem verfahren hergestellter transistor. - Google Patents
Verfahren zum selektiven trockenaetzen von schichten aus iii-v-halbleitermaterialien und nach diesem verfahren hergestellter transistor.Info
- Publication number
- DE3765302D1 DE3765302D1 DE8787400931T DE3765302T DE3765302D1 DE 3765302 D1 DE3765302 D1 DE 3765302D1 DE 8787400931 T DE8787400931 T DE 8787400931T DE 3765302 T DE3765302 T DE 3765302T DE 3765302 D1 DE3765302 D1 DE 3765302D1
- Authority
- DE
- Germany
- Prior art keywords
- iii
- layers
- semiconductor materials
- transistor produced
- selective drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8606329A FR2598256B1 (fr) | 1986-04-30 | 1986-04-30 | Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3765302D1 true DE3765302D1 (de) | 1990-11-08 |
Family
ID=9334821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8787400931T Expired - Fee Related DE3765302D1 (de) | 1986-04-30 | 1987-04-22 | Verfahren zum selektiven trockenaetzen von schichten aus iii-v-halbleitermaterialien und nach diesem verfahren hergestellter transistor. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4742026A (de) |
EP (1) | EP0244304B1 (de) |
DE (1) | DE3765302D1 (de) |
FR (1) | FR2598256B1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0374036B1 (de) * | 1988-12-13 | 1994-10-12 | Fujitsu Limited | Verfahren zur Herstellung von Halbleiterbauelementen durch selektives, U.V.-unterstütztes Aetzen von Mehrschichten |
US5028549A (en) * | 1989-04-10 | 1991-07-02 | Rockwell International | Etched back edge isolation process for heterojunction bipolar transistors |
JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
EP0503473A3 (en) * | 1991-03-12 | 1992-10-28 | Texas Instruments Incorporated | Method of dry etching ina1as and ingaas lattice matched to inp |
EP0539559A1 (de) * | 1991-04-03 | 1993-05-05 | Eastman Kodak Company | Maske mit hoher Dauerhaftigkeit für die Trockenätzung von GaAs |
US5212147A (en) * | 1991-05-15 | 1993-05-18 | Hewlett-Packard Company | Method of forming a patterned in-situ high Tc superconductive film |
EP0531232A3 (de) * | 1991-08-26 | 1993-04-21 | Eastman Kodak Company | Maske mit hoher Beständigkeit für das selektive epitaxiale Wachstum von GaAs |
JPH0582560A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 電界効果型トランジスタの製造方法 |
KR940008323B1 (ko) * | 1991-10-16 | 1994-09-12 | 삼성전자 주식회사 | 반도체장치의 층간접속방법 |
US5185293A (en) * | 1992-04-10 | 1993-02-09 | Eastman Kodak Company | Method of forming and aligning patterns in deposted overlaying on GaAs |
EP0642175B1 (de) * | 1993-09-07 | 2004-04-28 | Murata Manufacturing Co., Ltd. | Halbleiteranordnung mit Schottky-Elektrode und Verfahren zur Herstellung |
EP0696053A1 (de) * | 1994-06-29 | 1996-02-07 | Laboratoires D'electronique Philips | Verfahren zur Herstellung eines Feldeffekttransistors mit vertieftem Kanal |
DE19509231C2 (de) * | 1995-03-17 | 2000-02-17 | Ibm | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem |
JP3147009B2 (ja) * | 1996-10-30 | 2001-03-19 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
US6424040B1 (en) * | 1998-02-04 | 2002-07-23 | Texas Instruments Incorporated | Integration of fluorinated dielectrics in multi-level metallizations |
US6232159B1 (en) * | 1998-07-22 | 2001-05-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating compound semiconductor device |
KR100759808B1 (ko) * | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | Iii-v 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4326911A (en) * | 1980-01-29 | 1982-04-27 | Bell Telephone Laboratories, Incorporated | Reactive ion etching of III-V compounds including InP, GaAs-InP and GaAlAs |
JPS577936A (en) * | 1980-06-18 | 1982-01-16 | Fujitsu Ltd | Manufacture of semiconductor device |
US4457820A (en) * | 1981-12-24 | 1984-07-03 | International Business Machines Corporation | Two step plasma etching |
JPS5967677A (ja) * | 1982-07-01 | 1984-04-17 | Semiconductor Res Found | 光集積回路 |
US4484978A (en) * | 1983-09-23 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Etching method |
US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
-
1986
- 1986-04-30 FR FR8606329A patent/FR2598256B1/fr not_active Expired
-
1987
- 1987-04-22 EP EP87400931A patent/EP0244304B1/de not_active Expired - Lifetime
- 1987-04-22 DE DE8787400931T patent/DE3765302D1/de not_active Expired - Fee Related
- 1987-04-27 US US07/042,819 patent/US4742026A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2598256A1 (fr) | 1987-11-06 |
EP0244304A1 (de) | 1987-11-04 |
FR2598256B1 (fr) | 1988-07-08 |
EP0244304B1 (de) | 1990-10-03 |
US4742026A (en) | 1988-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3765302D1 (de) | Verfahren zum selektiven trockenaetzen von schichten aus iii-v-halbleitermaterialien und nach diesem verfahren hergestellter transistor. | |
DE3874177D1 (de) | Verfahren und vorrichtung zum querschneiden von streifen aus deformierbarem material. | |
AT386552B (de) | Verfahren und anlage zum abtrennen von leichtstoffen aus substratmischungen | |
DE3763395D1 (de) | Verfahren zum transportieren von perforierten plattenfoermigen objekten. | |
DE3381509D1 (de) | Verfahren zum herstellen von halbleiteranordnungen. | |
DE3575907D1 (de) | Zusammensetzung und verfahren zum entfernen von sauerstoff aus waessrigen systemen. | |
DE3575241D1 (de) | Halbleiteranordnung und verfahren zum herstellen derselben. | |
DE3381711D1 (de) | Halbleiteranordnung und verfahren zu deren herstellung. | |
DE68907782D1 (de) | Verfahren zum herstellen von grossen halbleiterschaltungen. | |
DE69009259D1 (de) | Verfahren zum Zusammensetzen von Halbleiteranordnungen. | |
DE3788241D1 (de) | Verfahren zum Entfernen von Flüssigkeit aus Schlämmen von flüssigem und teilchenförmigem Material. | |
DE3877875D1 (de) | Bestandteil zum erzeugen von halbleitergeraeten und verfahren zu dessen herstellung. | |
DE69525566D1 (de) | Verfahren zum gitterangepassten Aufwachsen von Halbleiterschichten | |
DE3878990D1 (de) | Vorrichtung und verfahren zur zuechtung von kristallen aus halbleitermaterialien. | |
DE68914572D1 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen. | |
DE3779169D1 (de) | Verfahren zum entfernen von verunreinigenden stoffen aus bohrungen. | |
DE3886062D1 (de) | Verfahren zum Herstellen integrierter Strukturen aus bipolaren und CMOS-Transistoren. | |
DE3764358D1 (de) | Verfahren zum chemischen gemeinsamen zerteilen von halbleiterbauelementen und nach diesem verfahren getrennte bauelemente. | |
DE3280107D1 (de) | Vorrichtungsteil aus siliziumnitrid zum ziehen von einkristallinem silizium und verfahren zu seiner herstellung. | |
DE68922648D1 (de) | Verfahren zum Verbinden von Gegenständen aus Polyolefin. | |
DE68918741D1 (de) | Gefüge aus einem Träger und einem Halbleiterkörper und Verfahren zum Herstellen desselben. | |
DE68916045D1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben. | |
DE69228117D1 (de) | Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen | |
DE69329351D1 (de) | Verfahren zum Bewerten von Halbleiterscheiben | |
DE69017949D1 (de) | Verfahren zum Herstellen von Halbleiteranordnungen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |