[go: up one dir, main page]

KR100759808B1 - Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 - Google Patents

Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 Download PDF

Info

Publication number
KR100759808B1
KR100759808B1 KR1020060027972A KR20060027972A KR100759808B1 KR 100759808 B1 KR100759808 B1 KR 100759808B1 KR 1020060027972 A KR1020060027972 A KR 1020060027972A KR 20060027972 A KR20060027972 A KR 20060027972A KR 100759808 B1 KR100759808 B1 KR 100759808B1
Authority
KR
South Korea
Prior art keywords
etching
layer
semiconductor
group iii
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060027972A
Other languages
English (en)
Other versions
KR20070061003A (ko
Inventor
권오균
박미란
한원석
송현우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060027972A priority Critical patent/KR100759808B1/ko
Priority to US11/635,223 priority patent/US7776752B2/en
Publication of KR20070061003A publication Critical patent/KR20070061003A/ko
Application granted granted Critical
Publication of KR100759808B1 publication Critical patent/KR100759808B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)

Abstract

III-V족 반도체 다층구조의 식각 방법 및 이를 이용한 수직공진형 표면방출 레이저 제조 방법에 관하여 개시한다. III-V족 반도체로 구성되는 제1 반도체층과, 상기 제1 반도체층과는 다른 성분의 III-V족 반도체로 구성되는 제2 반도체층을 포함하는 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 식각함으로서 수직공진형 표면방출 레이저의 거울층을 형성한다. 표면방출 레이저를 구성하는 하부 거울층, 하부 전극층, 광학 이득층, 상부 전극층 및 상부 거울층중 적어도 일부를 1회의 식각 공정을 통해 식각하여 깨끗하고 원활한 식각면을 가지는 소자를 얻는 것이 가능하다.
표면방출레이저, III-V족 반도체, 다층 구조, 건식 식각, Cl2, CH4, H2, Ar

Description

ＩＩＩ－Ｖ 족 반도체 다층구조의 식각 방법 및 이를 이용한 수직공진형 표면방출 레이저 제조 방법 {Method for etching multi-layer of group III-V semiconductor materials and method for manufacturing vertical cavity surface emitting laser device}
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 수직 공진형 표면방출 레이저의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5는 본 발명에 따른 식각 방법에 의해 InP/InAlGaAs 다층막 적층 구조를 식각한 결과물을 보여주는 SEM (scanning electron microscope) 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판, 20: 하부 거울층, 22: 제1 반도체층, 24: 제2 반도체층, 32: 하부 전극층, 34: 광학 이득층, 36: 상부 전극층, 40: 상부 거울층, 42: 제3 반도체층, 44: 제4 반도체층, 50: 마스크 패턴, 60: 메사 구조, 70: 식각기체, 100: 적층 구조, 102: 측벽, 104: 식각면.
본 발명은 반도체 레이저 제조에 관한 것으로, 특히 표면방출 레이저 제작을 위한 III-V족 반도체 다층구조의 식각 방법 및 이를 이용한 수직공진형 표면방출 레이저 제조방법에 관한 것이다.
표면방출 레이저는 기존의 측면 발광소자(edge emitting laser diode)에 비하여 문턱전류 (threshold current)가 낮고 구형의 빔 모양 (circular beam shape)을 가져 광섬유 결합효율 (coupling efficiency)이 높아서 소자 특성이 우수하다. 또한, 이차원 어레이 소자 제작이 용이하고, 웨이퍼 상태에서 소자 테스트가 이루어질 수 있어 기존의 전자소자가 갖는 양산성을 지니고 있어 우수한 성능과 저렴한 소자가격으로 광 통신망과 광 센서 등에서 기존 광 소자를 대체할 수 있는 유력한 소자로 연구 개발되고 있다.
표면방출 레이저를 제작하기 위해서는 높은 반사율을 갖는 거울층 (mirror layer)이 필요하며, 높은 광학이득 (optical gain) 물질이 요구된다. 특히, 레이저 광을 이용하는 경우, 응용 분야에 따라서 광파장을 달리해야 하며, 따라서 각각의 파장에 따라서 효과적인 물질의 조합을 고려하여야 한다. 예를 들면, 850 nm 대역의 파장에서 표면방출 레이저는 GaAs를 기판으로 하고 GaAs/AlGaAs 물질의 조합을 이용하여 높은 반사율의 반도체 거울층과 높은 이득물질의 활성층을 구비하고 우수한 열특성 등을 제공함으로써 성공적으로 상용화되었다.
그러나, 통신용으로 주로 활용되는 1.3 μm 및 1.5 μm 파장 대역의 경우 GaAs/AlGaAs 물질을 활용되는 데 어려움이 많아서 주로 InP 기판과 InGaAsP 또는 InAlGaAs 물질을 주로 활용하고 있다. 그러나, 이 경우에는 높은 반사율을 얻기 위해서 많은 수의 층들을 성장시키는 것이 필요하다. 또한, InGaAsP, InAlGaAs와 같 은 4원계 (quaternary) 물질들은 GaAs 와 같은 2원계 (binary) 물질에 비하여 열전도도가 1/10 또는 그 이하 정도로 매우 낮아 소자특성을 제한하는 문제점이 있다.
따라서, 상기와 같은 문제들을 극복하고 장파장 대역의 표면방출 레이저를 개발하고자 다양한 방법들이 시도되고 있다. 특히, 4원계 물질들을 사용할 때 문제로 제기되는 열적 특성의 단점을 개선하기 위한 시도들이 있었다. 그 일 예로서, 기존의 InAlGaAs/InAlAs 4원계 물질 대신 InAlGaAs/InP 거울막을 사용하는 기술이 제안되었다. 이 기술을 이용함으로써 상대적으로 큰 굴절율 (refractive index) 차이를 이용하여 성장 두께를 감소시키고 높은 열전도율로부터 우수한 열적 특성을 얻을 수 있게 되었다. 그러나, 이 경우에도 여전히 원하는 소자 제작을 위해서는 약 10 μm 두께의 건식 식각 공정이 요구된다. 여기서 요구되는 건식 식각 공정시, 종래 기술에서는 식각 가스로서 Cl2-Ar 계열의 반응 가스를 사용하였다. 이 반응 가스를 사용하는 경우에는 식각 조건이 까다롭고 식각 공정 완료 후 매끄러운 식각면을 얻는데 어려움이 있다. 특히, InAlGaAs는 Cl2-Ar 계열의 반응 가스에 의해 비교적 잘 식각되지만 InP의 경우에는 식각면이 거칠어지며, 식각 부산물로 인해 식각 중단 ( etch stop) 현상이 발생된다. 이에 따라, InP의 식각시에는 CH4-H2 기체를 이용하기도 하였다. 그러나, CH4-H2 기체를 이용하는 경우에는 InAlGaAs의 식각 속도가 너무 느리게 되어 여전히 문제점이 남아 있다. 또 다른 종래 기술에서는 CH4-H2 기체에 BCl3가 추가된 식각 가스를 이용하는 시도가 있었으나, BCl3는 액체 상태로 존재하 여 취급이 어려울 뿐 만 아니라 식각 챔버 내부로의 원활한 공급을 위하여 액체 원료를 증기화시키기 위한 별도의 장치를 필요로 하므로 공정 설비가 복잡해지고 공정 단가도 높아지는 문제가 있다.
본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 표면방출 레이저 제조를 위하여 III-V족 물질로 구성된 적어도 2 종류의 화합물 반도체층들이 교대로 적층되어 있는 반도체 다층구조를 식각하는 데 있어서 균일한 식각 속도 및 원활한 식각면을 제공함으로써 표면 방출 레이저의 신뢰성을 높일 수 있는 III-V족 반도체 다층구조의 식각 방법을 제공하는 것이다.
본 발명의 다른 목적은 간단한 식각 공정에 의해 원활한 식각면을 가지는 다층 구조의 반도체층으로 이루어지는 거울층을 제공함으로써 높은 신뢰성을 제공할 수 있으며, 1회의 식각 공정에 의해 다양한 기능을 가지는 여러 층들을 동시에 식각하는 단순화된 공정에 의해 신뢰성 높은 고효율 장파장의 수직 공진형 표면방출 레이저를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 III-V족 반도체 다층구조의 식각 방법에서는 III-V족 반도체로 구성되는 제1 반도체층과, 상기 제1 반도체층과는 다른 성분의 III-V족 반도체로 구성되는 제2 반도체층을 포함하는 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 식각한다.
상기 제1 반도체층 및 제2 반도체층은 각각 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 어느 하나로 구성될 수 있다.
바람직하게는, 상기 혼합 가스는 그 총량을 기준으로 약 1 ∼ 99 부피%의 Cl2, 약 1 ∼ 99 부피%의 Ar, 약 1 ∼ 99 부피%의 CH4, 및 약 1 ∼ 99 부피%의 H2 로 이루어질 수 있다. 바람직한 예로서, 상기 혼합 가스중 Cl2와 Ar의 부피비는 1:1이고, CH4와 H2의 부피비는 5:2일 수 있다. 또한, 상기 혼합 가스중 Cl2 및 Ar의 총량과, CH4 및 H2의 총량은 동일하게 설정할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 수직공진형 표면방출 레이저 제조 방법에서는 기판상에 서로 다른 조성을 가지는 복수의 III-V족 반도체층으로 이루어지는 적층 구조를 형성한다. 상기 적층 구조 위에 상기 적층 구조의 일부를 노출시키는 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각 마스크로 하여 상기 노출된 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 소정 두께 만큼 식각한다.
상기 복수의 III-V족 반도체층은 상기 기판상에 차례로 형성된 하부 거울층, 하부 전극층, 광학 이득층, 상부 전극층 및 상부 거울층을 포함할 수 있다. 이 때, 상기 노출된 적층 구조를 식각하는 단계에서는 상기 하부 거울층, 하부 전극층, 광학 이득층, 상부 전극층 및 상부 거울층중 적어도 일부가 식각된다.
예를 들면, 상기 하부 거울층 및 상부 거울층은 각각 InP막 및 InAlGaAs막이 교대로 복수회 적층된 적층 구조로 이루어질 수 있다.
본 발명에 의하면, III-V족 반도체로 구성되는 다중층 구조의 화합물 반도체층을 비교적 깊게 식각할 때 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 식각함으로써 매우 깨끗하고 원활한 식각면을 얻을 수 있다. 따라서, 표면방출 레이저의 양산성을 향상시킬 수 있으며, 제조 단가를 낮출 수 있고 표면방출 레이저의 열적 특성을 개선하여 신뢰성 높은 소자를 구현할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. 다음에 설명하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 첨부도면에서 동일한 부호는 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 수직 공진형 표면방출 레이저의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
먼저, 도 1을 참조하면, InP로 이루어진 반도체 기판(10)상에 하부 거울층(20)을 형성한다. 상기 하부 거울층(20)은 굴절율이 다른 두 반도체 재료가 서로 교대로 성장된 구조로 이루어진다. 바람직하게는, 상기 하부 거울층(20)은 III-V족 반도체로 구성되는 제1 반도체층(22)과, 상기 제1 반도체층(22)과는 다른 성분의 III-V족 반도체로 구성되는 제2 반도체층(24)이 교대로 복수회 적층된 다중층으로 이루어지는 적층 구조로 이루어진다. 상기 제1 반도체층(22) 및 제2 반도체층(24)은 각각 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 어느 하나로 구성될 수 있다. 특히 바람직하게는, 상기 하부 거울층(20)에서 상기 제1 반도체층(22) 및 제2 반도체층(24)은 각각 InP 및 InAlGaAs로 이루어진다. 1.3 μm 표면방출 레이저 형성을 위하여는 상기 하부 거울층(20)은 약 50 쌍의 상기 제1 반도체층(22) 및 제2 반도체층(24)을 필요로 한다.
상기 하부 거울층(20) 위에 하부 전극층(32), 광학 이득층(34) 및 상부 전극층(36)을 차례로 형성한다. 상기 하부 전극층(32) 및 상부 전극층(36)은 각각 InP로 이루어질 수 있으며, 상기 광학 이득층(34)은 InP/InAlGaAs로 이루어질 수 있다.
상기 상부 전극층(36) 위에 상부 거울층(40)을 형성한다. 상기 상부 거울층(40)은 상기 하부 거울층(20)과 마찬가지로 굴절율이 다른 두 반도체 재료가 서로 교대로 성장된 구조로 이루어진다. 바람직하게는, 상기 상부 거울층(40)은 III-V족 반도체로 구성되는 제3 반도체층(42)과, 상기 제3 반도체층(42)과는 다른 성분의 III-V족 반도체로 구성되는 제4 반도체층(44)이 교대로 복수회 적층된 다중층으로 이루어지는 적층 구조로 이루어진다. 상기 제3 반도체층(42) 및 제4 반도체 층(44)은 각각 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 어느 하나로 구성될 수 있다. 특히 바람직하게는, 상기 상부 거울층(40)에서 상기 제3 반도체층(42) 및 제4 반도체층(44)은 각각 InP 및 InAlGaAs로 이루어진다. 1.3 μm 표면방출 레이저 형성을 위하여는 상기 상부 거울층(40)은 약 30 쌍의 상기 제3 반도체층(42) 및 제4 반도체층(44)을 필요로 한다.
도 2를 참조하면, 상기 상부 거울층(40) 위에 상기 상부 거울층(40) 상면의 소정 영역을 덮는 마스크 패턴(50)을 형성한다. 상기 마스크 패턴(50)은 금속, 금속 산화물, 유전체 또는 포토레지스트로 이루어질 수 있다.
도 3을 참조하면, 상기 마스크 패턴(50)을 식각 마스크로 사용하여 노출된 상기 상부 거울층(40) 및 그 아래의 구조물들을 활성이온식각법 (reactive ion etching) 또는 활성이온빔식각법 (reactive ion beam etching)에 의해 원하는 깊이까지 건식 식각하여 메사 구조(60)를 형성한다. 이 때, 상기 건식 식각을 위하여 상기 마스크 패턴(50)이 형성된 결과물을 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마로 이루어지는 식각기체(70)에 노출시킨다.
도 1에 도시한 바와 같이 복수의 반도체 성장층으로 이루어지는 적층구조로부터 단위 소자를 제작하기 위하여는 상기 식각기체(70)를 이용하여 각 단위 소자를 전기적으로 분리시켜야 한다. 이를 위하여는 상기 적층 구조에서 최소한 7 μm의 두께 만큼을 상기 식각기체(70)를 사용한 식각에 의해 제거하여야 한다. 본 발 명에 따른 방법에 따라 상기 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마로 이루어지는 식각기체(70)를 사용하여 상기 적층 구조를 식각함으로써 10 μm 이상의 비교적 큰 두께를 식각하는 경우에도 깨끗하고 원활한 식각막을 가지는 상기 메사 구조(60)를 형성할 수 있다.
상기 식각기체(70)를 구성하는 혼합 가스는 그 총량을 기준으로 1 ∼ 99 부피%의 Cl2, 1 ∼ 99 부피%의 Ar, 1 ∼ 99 부피%의 CH4, 및 1 ∼ 99 부피%의 H2 로 이루어질 수 있다. 예를 들면, 상기 혼합 가스중 Cl2와 Ar의 부피비는 1:1이고, CH4와 H2의 부피비는 5:2로 할 수 있다. 또한 예를 들면, 상기 혼합 가스중 Cl2 및 Ar의 총량과, CH4 및 H2의 총량을 동일하게 하여 사용할 수 있다.
상기 식각기체(70)를 사용하는 식각 단계는 약 1 ∼ 100 mTorr, 바람직하게는 약 1 ∼ 20 mTorr, 특히 바람직하게는 약 10 mTorr의 압력하에 행해질 수 있다. 또한, 상기 식각 단계에서 플라즈마 파워 밀도는 약 0.1 ∼ 5 Watt/cm2, 바람직하게는 약 0.5 ∼ 1.5 Watt/cm2, 특히 바람직하게는 약 1 Watt/cm2으로 설정할 수 있다. 또한, 상기 식각 단계는 약 0 ∼ 150 ℃의 온도하에서 행해질 수 있다.
도 3에는 상기 메사 구조(60)를 형성하기 위하여 마스크 패턴(50)을 식각 마스크로 하여 상기 하부 거울층(20)까지 식각한 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 원하는 소자의 구조 및 설계에 따라 원하는 깊이까지 식각하는 것이 가능하다.
도 4를 참조하면, 상기 마스크 패턴(50)을 제거하고, 원하는 구조의 레이저 소자 완성을 위한 통상의 공정을 행한다.
상기 설명한 바와 같은 본 발명에 따른 표면방출 레이저 제조 방법에서는 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 2종의 반도체층이 교대로 적층된 거울층, 특히 InP/InAlGaAs 다층막으로 이루어지는 거울층을 채용함으로써 상대적으로 큰 굴절율 차이로 인해 성장 두께를 줄일 수 있으며, 이로 인한 우수한 거울 특성과 InP의 우수한 열전도 특성으로 인해 소자 제작시 열적 특성을 향상시킬 수 있다. 또한, GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 2종의 반도체층이 교대로 적층된 구조물, 특히 InP/InAlGaAs 다층막으로 이루어지는 구조물을 Cl2, Ar, CH4 및 H2를 포함하는 혼합 가스의 플라즈마를 이용하여 식각함으로써 매우 균일하고 원활한 식각면이 얻어질 수 있으며 용이하고 안정된 식각 공정에 의해 신뢰성 높은 안정된 소자가 얻어질 수 있다.
평가예 1
본 발명에 따른 III-V족 반도체 다층구조의 식각 방법의 효과를 평가하기 위하여 다양한 구조물에 대하여 다양한 방법으로 식각을 행하였다.
표 1에는 본 발명에 따른 식각 방법에 따라 여러가지 물질층들을 Cl2, Ar, CH4 및 H2 를 포함하는 혼합 가스의 플라즈마를 이용하여 식각한 경우에 얻어진 식 각율의 측정 결과가 나타나 있다. 여기서, 표 1의 평가를 위하여 식각 가스로서 Cl2, Ar, CH4 및 H2 를 각각 7 sccm, 7 sccm, 5 sccm 및 2 sccm의 양으로 공급하였다.
또한, 표 1에는 대조예로서 종래 기술에 따른 식각 가스, 즉 각각 21 sccm 및 6 sccm의 양으로 공급되는 CH4 및 H2의 혼합 가스를 사용한 경우와, 각각 7 sccm 및 7 sccm의 양으로 공급되는 Cl2 및 Ar의 혼합 가스를 사용한 경우에 얻어진 식각율의 측정 결과가 함께 나타나 있다.
Figure 112006021850365-pat00001
표 1의 결과를 얻기 위한 각각의 식각 공정시의 공정 온도는 약 80℃이었다. 표 1에서, * 는 표면이 거칠며 식각이 중단된 경우를 나타내고, ** 는 식각면 주변이 에칭 부산물 입자로 오염된 경우를 나타낸다.
실제로, 표 1의 평가를 위한 각각의 식각 공정에 있어서, 식각시의 공정 온도, 공정 압력, 식각 챔버 내의 플라즈마 밀도, 기체 조성비 등에 따라 식각율이 크게 변하였다. 본 발명의 방법에 따라 Cl2, Ar, CH4 및 H2 를 포함하는 혼합 가스의 플라즈마를 이용한 경우에 있어서, 식각 마스크로서 SiO2 마스크를 사용하였으며, 반응 챔버 내의 압력은 약 10 mTorr, 온도는 상온, 플라즈마 파워 밀도는 약 1 watt/cm2 으로 하였다.
평가예 2
도 5는 본 발명의 방법에 따라 Cl2, Ar, CH4 및 H2 를 포함하는 혼합 가스의 플라즈마를 이용하여 InP/InAlGaAs 다층막 적층 구조(100)를 식각한 결과물을 보여주는 SEM (scanning electron microscope) 사진이다. 상기 InP/InAlGaAs 다층막을 식각하기 위하여 평가예 1에서와 동일한 식각 분위기를 조성하였다. 도 5의 결과물은 33 쌍(pair)의 InP/InAlGaAs 적층 구조(100)를 그 상면으로부터 약 5 μm 이상의 두께 만큼 식각한 단면 구조를 보여준다. 이 때, 식각에 의해 노출되는 측벽(102)의 경사는 약 80˚ 이었으며, 식각면(104)은 매우 깨끗하고 원활하였다.
본 발명에 따른 수직공진형 표면방출 레이저 제조 방법에서는 III-V족 반도체로 구성되는 다중층 구조의 화합물 반도체층, 특히 InP/InAlGaAs 기반의 다층막 적층 구조를 비교적 깊게 식각할 때 상기 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 식각함으로써 매우 깨끗하고 원활한 식각면을 얻을 수 있다. 특히, 약 10 μm 이상의 깊이까지 식각이 가능하여 표면방출 레이저의 양산성을 향상시킬 수 있으며, 제조 단가를 낮출 수 있고 표면방출 레이저의 열적 특성을 개선하는 것이 가능하여 신뢰성 높은 소자를 구현할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (14)

  1. III-V족 반도체로 구성되는 제1 반도체층과, 상기 제1 반도체층과는 다른 성분의 III-V족 반도체로 구성되는 제2 반도체층을 포함하는 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 식각하는 단계를 포함하고,
    상기 혼합 가스중 Cl2와 Ar의 부피비는 1:1이고, CH4와 H2의 부피비는 5:2인 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  2. 제1항에 있어서,
    상기 제1 반도체층 및 제2 반도체층은 각각 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 어느 하나로 구성되는 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 혼합 가스중 Cl2 및 Ar의 총량과, CH4 및 H2의 총량은 동일한 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  6. 제1항에 있어서,
    상기 식각 단계는 1 ∼ 100 mTorr의 압력하에 행해지는 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  7. 제1항에 있어서,
    상기 식각 단계는 0.1 ∼ 5 Watt/cm2의 플라즈마 파워 밀도로 행해지는 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  8. 제1항에 있어서,
    상기 식각 단계는 0 ∼ 150 ℃의 온도하에서 행해지는 것을 특징으로 하는 III-V족 반도체 다층구조의 식각 방법.
  9. 기판상에 서로 다른 조성을 가지는 복수의 III-V족 반도체층으로 이루어지는 적층 구조를 형성하는 단계와,
    상기 적층 구조 위에 상기 적층 구조의 일부를 노출시키는 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴을 식각 마스크로 하여 상기 노출된 적층 구조를 Cl2, Ar, CH4 및 H2 로 이루어지는 혼합 가스의 플라즈마에 노출시켜 소정 두께 만큼 식각하는 단계를 포함하고,
    상기 노출된 적층 구조를 식각하는 단계에서 상기 혼합 가스중 Cl2와 Ar의 부피비는 1:1이고, CH4와 H2의 부피비는 5:2인 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 III-V족 반도체층은 각각 GaAs, AlAs, AlGaAs, InAlAs, InAlGaAs, InGaAs, InGaAsP, InAlGaP, InGaP 및 InP로 이루어지는 군에서 선택되는 어느 하나로 구성되는 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
  11. 제9항에 있어서,
    상기 복수의 III-V족 반도체층은 상기 기판상에 차례로 형성된 하부 거울층, 하부 전극층, 광학 이득층, 상부 전극층 및 상부 거울층을 포함하고,
    상기 노출된 적층 구조를 식각하는 단계에서는 상기 하부 거울층, 하부 전극층, 광학 이득층, 상부 전극층 및 상부 거울층중 적어도 일부가 식각되는 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
  12. 제11항에 있어서,
    상기 하부 거울층 및 상부 거울층은 각각 InP막 및 InAlGaAs막이 교대로 복수회 적층된 적층 구조로 이루어지는 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
  13. 제11항에 있어서,
    상기 하부 전극층 및 상부 전극층은 각각 InP로 이루어진 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
  14. 제11항에 있어서, 상기 광학 이득층은 InP/InAlGaAs로 이루어진 것을 특징으로 하는 수직공진형 표면방출 레이저 제조 방법.
KR1020060027972A 2005-12-08 2006-03-28 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 Expired - Fee Related KR100759808B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060027972A KR100759808B1 (ko) 2005-12-08 2006-03-28 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법
US11/635,223 US7776752B2 (en) 2005-12-08 2006-12-07 Method of etching for multi-layered structure of semiconductors in group III-V and method for manufacturing vertical cavity surface emitting laser device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050120081 2005-12-08
KR20050120081 2005-12-08
KR1020060027972A KR100759808B1 (ko) 2005-12-08 2006-03-28 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법

Publications (2)

Publication Number Publication Date
KR20070061003A KR20070061003A (ko) 2007-06-13
KR100759808B1 true KR100759808B1 (ko) 2007-09-20

Family

ID=38139965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027972A Expired - Fee Related KR100759808B1 (ko) 2005-12-08 2006-03-28 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법

Country Status (2)

Country Link
US (1) US7776752B2 (ko)
KR (1) KR100759808B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742174A (zh) * 2014-12-11 2016-07-06 北京北方微电子基地设备工艺研究中心有限责任公司 一种AlGaInP基多层结构的深槽刻蚀方法
CN108666390A (zh) * 2017-03-30 2018-10-16 中国空空导弹研究院 一种InAlSb芯片的制备方法及InAlSb芯片
US11056347B2 (en) 2019-05-28 2021-07-06 Tokyo Electron Limited Method for dry etching compound materials
KR102500369B1 (ko) * 2020-09-10 2023-02-14 한양대학교 에리카산학협력단 Iii-v족 반도체 물질의 평탄화 슬러리, 및 iii-v족 반도체 채널의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274557B1 (ko) 1991-03-12 2001-02-01 윌리엄 비. 켐플러 InP에 정합된 InAlAs 및 InGaAs 격자의 건식 에칭 방법
KR20020041333A (ko) * 1999-06-21 2002-06-01 바르드와야 자이 플라즈마 에칭에 관한 개선
KR20040035729A (ko) * 2001-08-09 2004-04-29 컴라세 에이비 ＧａＡｓ계 레이저에 대한 방법 및 ＧａＡｓ계 레이저
JP2004281815A (ja) 2003-03-17 2004-10-07 Sumitomo Electric Ind Ltd エッチング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
FR2633451B1 (fr) * 1988-06-24 1990-10-05 Labo Electronique Physique Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive
JPH03229426A (ja) * 1989-11-29 1991-10-11 Texas Instr Inc <Ti> 集積回路及びその製造方法
EP0457049A3 (en) * 1990-04-19 1992-01-22 Kabushiki Kaisha Toshiba Dry etching method
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
US20010025826A1 (en) * 2000-02-28 2001-10-04 Pierson Thomas E. Dense-plasma etching of InP-based materials using chlorine and nitrogen
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
KR100726324B1 (ko) * 2005-12-05 2007-06-11 주식회사 레이칸 산화막 구경을 갖는 장파장 표면방출 레이저 소자 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274557B1 (ko) 1991-03-12 2001-02-01 윌리엄 비. 켐플러 InP에 정합된 InAlAs 및 InGaAs 격자의 건식 에칭 방법
KR20020041333A (ko) * 1999-06-21 2002-06-01 바르드와야 자이 플라즈마 에칭에 관한 개선
KR20040035729A (ko) * 2001-08-09 2004-04-29 컴라세 에이비 ＧａＡｓ계 레이저에 대한 방법 및 ＧａＡｓ계 레이저
JP2004281815A (ja) 2003-03-17 2004-10-07 Sumitomo Electric Ind Ltd エッチング方法

Also Published As

Publication number Publication date
US7776752B2 (en) 2010-08-17
KR20070061003A (ko) 2007-06-13
US20070134926A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
EP1526583B1 (en) Photonic crystal light emitting device
CN1263209C (zh) 垂直腔表面发射激光器及其制造方法
CN101443915B (zh) 基于量子点的光电子器件及其制造方法
CN100428593C (zh) 长波长垂直腔面发射激光器的结构和制作方法
JP5728116B2 (ja) Ｌｅｄ素子及びその製造方法
KR20170063919A (ko) GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
CN106848016A (zh) GaN基多孔DBR的制备方法
KR100759808B1 (ko) Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법
US20130089939A1 (en) Method for making light emitting diode
US9029889B2 (en) Light emitting diode
US8404503B1 (en) Method for making light emitting diode
JPWO2014057591A1 (ja) 半導体発光素子及びその製造方法
US7151284B2 (en) Structures for light emitting devices with integrated multilayer mirrors
US8796716B2 (en) Light emitting diode
US9041030B2 (en) Light emitting diode
CN101467313B (zh) 一种光子晶体或光子带隙垂直腔面发射激光器的制造方法
US8790940B2 (en) Method for making light emitting diode
JP4379469B2 (ja) Ｉｉｉ族窒化物半導体のエッチング方法
CN108376730A (zh) 发光装置及其制造方法
US5383212A (en) Free standing quantum well structure
CN112713507A (zh) 基于多孔DBR的GaN基回音壁激光器、其制备方法及应用
CN1259762C (zh) 空气柱型垂直腔面发射激光器的结构及其制备方法
CN118117442A (zh) Vcsel器件的制作方法及vcsel器件
Kim et al. Fabrication Method of Densely Spaced 1.55 µm Multiple-Wavelength Vertical-Cavity Surface-Emitting Laser Array Structure for the Application of Dense Wavelength Division Multiplexing

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060328

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070222

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070912

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070913

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100901

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110831

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120910

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130829

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140827

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150827

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160826

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180623