DE3750814T2

DE3750814T2 - Schaltung für digitale impulse.

Info

Publication number: DE3750814T2
Application number: DE3750814T
Authority: DE
Inventors: Katsuo Kobari; Yoshitaka Takekoshi; Mitsuyuki Taniguchi
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1986-09-10
Filing date: 1987-09-09
Publication date: 1995-05-24
Anticipated expiration: 2007-09-10
Also published as: JPS6367520A; DE3750814D1; EP0285662B1; WO1988002104A1; EP0285662A1; EP0285662A4; US4973959A; JPH061203B2

Description

Die vorliegende Erfindung befaßt sich mit einer digitalen Impulsschaltung. Speziell befaßt sie sich mit einer digitalen Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken von Geräuschen.
Die vorliegende Erfindung wird besonders vorteilhaft bei einer Impulskodiererschaltung mit hoher Auflösung benutzt.
Impulskodierer werden für die präzise Positionserfassung bei Einrichtungen mit numerischer Steuerung (NC) oder dergleichen verwendet.
Im allgemeinen sind zwei Arten von Impulskodierern bekannt: ein inkrementaler Typ und ein absoluter Typ. In jüngster Zeit sind Inkremental-Impulskodierer mit einfacher Ausgestaltung, die im wesentlichen so funktionieren, wie Kodierer vom Absolutwerttyp vorgeschlagen worden (vgl. JP-OS 60-218027 und 218029).
Wie in Fig. 1 gezeigt, besitzt der Impulskodierer des oben erwähnten Typs eine drehbare Kodierscheibe 111, die an einer Drehachse befestigt ist, die sich in Übereinstimmung mit einer Bewegung eines Gegenstandes dreht und die sich folglich mit der Drehachse dreht. Der Impulskodierer ist mit einem Paar von Lichtsendeeinrichtungen 112a, 112b und einem Paar von Lichtdetektoreinrichtungen 113a, 113b versehen, die zu beiden Seiten der drehbaren Kodierscheibe 111 angeordnet sind. Jede der Lichtsendeeinrichtungen 112a, 112b und die betreffende Lichtdetektoreinrichtung 113a, 113b liegen einander gegenüber, wobei die drehbare Kodierscheibe 111 dazwischen angeordnet ist. Der Umfang der drehbaren Kodierscheibe 111 ist mit durchscheinenden Teilen und nicht durchscheinenden Teilen versehen, und wenn die drehbare Kodierscheibe 111 gedreht wird, passiert das von den Lichtsendeeinrichtungen 112a, 112b emittierte Licht teilweise die durchscheinenden Teile der sich drehenden Kodierscheibe 111 und wird in A- Phasensignale und B-Phasensignale umgewandelt, wobei sich die Phase der B-Phasensignale um 90º von der Phase der A-Phasensignale unterscheiden. Diese Signale werden dann zu sinusförmigen Signalen DA bzw. DB (wie in Fig. 2A und 2B gezeigt) an Ausgangsverstärkern 114a bzw. 114b der Lichtdetektoreinrichtungen. Das A-Phasensignal besitzt gegenüber dem B-Phasensignal eine Voreilung von 90º, wenn sich die drehbare Kodierscheibe 111 im positiven Drehsinn dreht (wie in Fig. 2A gezeigt), und das B-Phasensignal besitzt gegenüber dem A-Phasensignal eine Voreilung von 90º, wenn sich die drehbare Kodierscheibe 111 im negativen Drehsinn dreht (wie in Fig. 2B gezeigt). Die oben erwähnten sinusförmigen Signale DA und DB treten in einen Kreis 120 zur Erzeugung von Rechteckimpulsen ein. Der Kreis 120 zur Erzeugung von Rechteckimpulsen ist beispielsweise mit einem Komparator zum Vergleichen der Pegel der Eingangssignale mit einem vorgegebenen Schwellwertpegel versehen, und somit werden Rechteckimpulse PA und PB erhalten, wie dies in Fig. 2A und 2B gezeigt ist. Der Zähler in der NC-Vorrichtung detektiert die Richtung der sich drehenden Kodierscheibe 111; der Zähler bestimmt nämlich die Richtung der Bewegung des Objektes anhand des Vorzeichens der Phasendifferenz zwischen den oben erwähnten Impulsen PA und PB und der Zählerstand des Zählers in der NC-Vorrichtung wird jeweils zum Zeitpunkt einer vorderen (ansteigenden) Flanke und einer hinteren (abfallenden) Flanke der Impulse BA und PB um 1 erhöht, wenn die positive Richtung festgestellt wird und um 1 vermindert, wenn die negative Richtung festgestellt wird.
Fig. 3A bis 3H zeigen die Art der Zählung an dem Zähler der NC-Vorrichtung in der oben beschriebenen Weise. Das Zählen (± 1) erfolgt gemäß einer Kombination des Pegels des einen der das A-Phasensignal und das B-Phasensignal umfassenden Signale und der Richtung des Übergangs des Pegels (Vorderflanke oder Rückflanke der Impulse) bei dem jeweils anderen der beiden das A-Phasensignal und das B-Phasensignal umfassenden Signale.
Um eine Positionsmeßinformation mit einer hohen Auflösung zu erzielen, wird zuerst eine Reihe von Sinusschwingungen, von denen jede eine andere Phasenlage hat, wobei die Phase aufeinanderfolgende Schwingungen gegenüber der jeweils vorausgehenden Schwingung um eine konstante Phasendifferenz verzögert ist, aus den oben erwähnten sinusförmigen Schwingungen DA und DB gewonnen und diese Folge von Sinusschwingungen wird dann an die oben erwähnte Schaltung zur Erzeugung von Rechteckimpulsen angelegt, um Rechteckimpulse mit der oben erwähnten Phasendifferenz zu erhalten.
Fig. 4 zeigt den Aufbau einer Vorrichtung, die zur Durchführung des vorstehend erwähnten Verfahrens verwendet wird.
Die Vorrichtung besteht aus Lichtdetektoreinrichtungen 113, die den oben erwähnten Lichtdetektoreinrichtungen 113a, 113b ähnlich sind, aus Lichtdetektoreinrichtungs- Ausgangsverstärkern 114, aus einem Komparator 121 zum Gewinnen von Rechteckimpulsen mit der oben erwähnten Phasendifferenz, (und) aus einem A/B-Phasensignalerzeugungskreis 6, der die Rechteckimpulse in A-Phasen- und B-Phasen-Signale mit einer 90º-Phasendifferenz zwischen dem einen und dem anderen Signal umwandelt.
Durch Verwendung der vorstehend beschriebenen Vorrichtung und durch Erhalten von zehn Rechteckimpulsen, wobei die Phase jedes dieser Impulse um 1/10, 2/10 ..., 9/10 der halben Periodendauer der vorstehend erwähnten Signale DA bzw. DB (der Impulsbreite von PA und PB) verzögert ist, aus den Signalen DA bzw. DB erhielten die Erfinder früher eine Auflösung die fünfmal größer war als die Auflösung, die allein durch Zählen der oben erwähnten, in Fig. 2A und 2B gezeigten Rechteckimpulse gewonnen wurde. Allgemein wird durch Erhalten eines Satzes von N Rechteckimpulsen (Rechteckimpulsfolgen), bei denen die Phase jedes Impulses gegenüber den oben erwähnten Signalen DA und DB um 1/N, 2/N, ... N-1/N der halben Periodendauer der Signale DA und DB verzögert ist, dann wenn N eine gerade Zahl ist, eine um den Faktor N/2 größere Auflösung erhalten als sie durch Zählen der oben erwähnten Rechteckimpulse, die in Fig. 2A und 2B gezeigt sind, erhalten werden kann, wenn die oben erwähnte Vorrichtung verwendet wird. Fig. 5 zeigt den oben erwähnten Satz der zehn Rechteckimpulse D&sub0;,...D&sub9;.
Beispielsweise kann man Sinuswellen mit einer Phasenlage, die gegenüber den oben erwähnten Signalen DA und DB um eine beliebige konstante Phase voreilt (oder nacheilt) durch die in Fig. 6 gezeigte Konstruktion erhalten, d.h., indem man Sinus θ an einen Anschluß der Serienschaltung der Widerstände R&sub1; und R&sub2; anlegt und sin (θ + π/2) = cos θ an den anderen Anschluß der Serienschaltung der Widerstände R&sub1; und R&sub2;, wobei der Pegel am Verbindungspunkt der Widerstände R&sub1; und R&sub2; zu (R&sub1;²+R&sub2;²)1/2 sin (θ+tan&supmin;¹ R&sub1;/R&sub2;)/(R&sub1;+R&sub2;) wird. Dies bedeutet, daß eine Sinusschwingung mit beliebiger Phasendifferenz erhalten werden kann, wenn die Widerstandswerte der Widerstände R&sub1; und R&sub2; geeignet gewählt werden.
Die zehn Impulse D&sub0;,...D&sub9;, die in der oben beschriebenen Weise erhalten werden (Fig. 5), werden in die beiden A- Phasen- und B-Phasen-Rechteckimpulse umgewandelt, welche eine Phasendifferenz von 90º haben, so daß ein Ablesen einer Positionsmessung seitens der NC-Vorrichtung mit hoher Auflösung möglich wird. Diese beiden A-Phasen- und B-Phasen-Rechteckimpulse können durch den in Fig. 7 gezeigten Aufbau erhalten werden. Der A- Phasenimpuls FA wird erhalten, indem man jedes der Signale D&sub0;, D&sub2;, D&sub4;, D&sub6;, D&sub8; an die fünf Eingangsanschlüsse der Anordnung gemäß Fig. 7 anlegt und der B-Phasen- Impuls FB wird erhalten, indem man jedes der Signale D&sub1;, D&sub3;, D&sub5;, D&sub7;, D&sub9;, an die fünf Eingangsanschlüsse der Anordnung gemäß Fig. 7 anlegt (Fig. 5). Fig. 5 zeigt den Zusammenhang zwischen diesen Signalen FA und FB und den oben erwähnten Signalen D&sub0;...D&sub9;.
Im allgemeinen sind die Amplituden der Ausgangs- Sinusschwingungen DA und DB jedoch nicht exakt gleich und diese Signale umfassen Offsetspannungen, die auf die Lichtdetektoreinrichtung bzw. den Verstärker zurückzuführen sind. Zusätzlich ist die Phasendifferenz zwischen DA und DB nicht exakt 90º, d.h., es besteht ein gewisser Fehler in der Phasendifferenz zwischen DA und DB, und zwar aufgrund eines Fehlers in der Herstellung der einzelnen Schlitze (der durchscheinenden Bereiche), der relativen Lage der Lichtsendeeinrichtungen 112a, 112b und der Lichtdetektoreinrichtungen oder der Verzögerungszeit der Lichtdetektoreinrichtungen oder dergleichen.
Die vorstehend erwähnten Fehler in den Sinusschwingungen DA und DB und in den Phasendifferenzen zwischen DA und DB haben einen großen Einfluß auf das Ergebnis, wenn diese beiden Sinusschwingungen in die oben erwähnten N Rechteckimpulse umgeformt werden. In diesem Fall bewirken die obigen Fehler einige Änderungen bezüglich der zeitlichen Lage der Vorderflanken oder Rückflanken der Signale D&sub0;,...D&sub9; sowie Änderungen in den Zeitintervallen zwischen zwei aufeinanderfolgenden Vorderflanken und Hinterflanken.
Die NC-Vorrichtung, welche die vorstehend erwähnten Rechteckimpulse FA und FB empfängt und welche die Vorderflanken und Rückflanken zählen sollte, kann diese jedoch nicht zählen, wenn das Zeitintervall zwischen einer Vorderflanke und einer Rückflanke der Rechteckimpulse FA und FB kleiner wird als der Grenzwert τ&sub0; (minimales zählbares Zeitintervall), welches durch die Zykluszeit des Zähltaktes in der NC-Vorrichtung bestimmt wird; etwa 300 ns).
Insbesondere können die Zeitintervalle im Falle einer hohen Drehzahl aufgrund der Schwankungen der oben erwähnten Zeitintervalle zwischen den Vorderflanken und den Rückflanken der Rechteckimpulse FA und FB kleiner werden als der Grenzwert τ&sub0;.
Ein weiteres Problem ergibt sich aufgrund des Rauschens.
Wie oben erwähnt, werden die Rechteckimpulse FA und FB gemäß dem Stand der Technik als Ausgangssignale des Impulskodierers erhalten, indem man den Signalsatz D&sub0;, D&sub2;, D&sub4;, D&sub6;, D&sub8; oder den Satz von D&sub1;, D&sub3;, D&sub5;, D&sub7;, D&sub9; an die logische Schaltung gemäß Fig. 7 anlegt. Daher bewirkt das Rauschen, selbst wenn es nur in einem der Eingangssignale D&sub0;, D&sub1;...D&sub9; auftritt, einen direkten Einfluß auf die Ausgangsimpulse FA oder FB. Wenn in dem Signal D&sub8;, welches korrekterweise in dem Zeitintervall zwischen der Vorderflanke von D&sub0; und der Vorderflanke von D&sub2; Null sein muß, wie in Fig. 8 gezeigt, eine Störung bzw. ein Rauschen auftritt, dann erscheint aufgrund des vorstehend erläuterten Aufbaus gemäß Fig. 7 in dem Signalverlauf von FA eine abnormale Kerbe. Wenn die Vorderflanke von FB aufgrund des oben erwähnten Rauschens zeitlich in dem Zeitintervall liegt, in dem FA einen niedrigen Pegel hat, dann zählt die NC-Vorrichtung den Wert "-1" und trifft die Entscheidung, daß die Bewegung des Gegenstandes zum Zeitpunkt t&sub1; in negativer Richtung erfolgt, da FA aufgrund des Rauschens abfällt, während FB einen niedrigen Pegel hat (vgl. Fig. 3H). Die NC-Vorrichtung zählt dann erneut den Wert "-1" und entscheidet, daß die Bewegung des Gegenstandes zum Zeitpunkt t&sub2; in der negativen Richtung erfolgt, da FB ansteigt, während FA aufgrund des Rauschens einen niedrigen Pegel hat (vgl. Fig. 3E), und die NC-Vorrichtung zählt erneut den Wert "-1" und entscheidet, daß die Bewegung des Gegenstandes zum Zeitpunkt t&sub3; wieder in der negativen Richtung erfolgt, da FA aufgrund des Rauschens ansteigt, während FB hoch ist (vgl. Fig. 3F). Wenn das vorstehend erwähnte Rauschen in dem Intervall, welches die vorstehend erwähnten Zeitpunkte t&sub1;, t&sub2; und t&sub3; umfaßt, in dem Signal D&sub8; nicht auftritt, dann muß die NC-Vorrichtung den Wert "+1" einmal zählen und entscheidet, daß die Bewegung des Gegenstandes zum Zeitpunkt t&sub2; in der positiven Richtung erfolgt, da FB ansteigt, während FA einen hohen Pegel hat. Wenn jedoch während desselben Intervalls ein Rauschen auftritt, dann zählt die NC-Vorrichtung den Wert "-3" während desselben Intervalls. Dies bedeutet, daß bei den Impulskodierern mit hoher Auflösung gemäß dem Stand der Technik aufgrund der Deformation des Ausgangssignals von der Lichtdetektoreinrichtung oder des Rauschens, welches den digitalen Signalen überlagert ist, ein nicht korrektes Ergebnis ausgegeben werden kann.
Es ist ein Ziel der vorliegenden Erfindung, eine digitale Impulsschaltung anzugeben, um aufgrund inkrementaler Impulse aus Signalwellen, die von einer Lichtdetektoreinrichtung ausgegeben werden, in einem Impulskodierer mit hoher Auflösung eine Information abzuleiten, die sich auf eine objektive, zu messende Größe bezieht, wobei in der Information die Zeitintervalle zwischen inkrementellen Impulsen gleich oder größer als das minimal zählbare Zeitintervall in der Vorrichtung gehalten werden, welche das Ausgangssignal des Impulskodierers liest und wobei eine den digitalen Signalen überlagertes Rauschen keinen Einfluß auf die Information hat, die sich auf eine zu messende objektive Größe bzw. Quantität bezieht.
Die EP 00 76 861, gegenüber welcher die vorliegende Erfindung gekennzeichnet ist, offenbart einen digitalen Signalsynchronisierer.
Gemäß der Erfindung ist eine Schaltung für digitale Impulse vorgesehen, welche N digitale Eingangssignale parallel empfängt, wobei N eine ganze Zahl ist, die größer oder gleich 4 ist und wobei die Schaltung umfaßt:
einen Taktimpulsgenerator (7), welcher einen Taktimpuls mit einer vorgegebenen Zykluszeit erzeugt; und erste Mittel zum Annehmen der N digitalen Eingangssignale, zum Synchronisieren jedes der N digitalen Eingangssignale mit dem Taktimpuls und zum Halten des Pegels jedes Signals, bis ein neues Signal angenommen wird, um N synchronisierte digitale Signale aus zugeben und gekennzeichnet ist durch
zweite Mittel zum Freigeben von lediglich zwei der genannten N digitalen Eingangssignale die während jedes Taktzyklus von den ersten Mitteln anzunehmen sind, wobei diese beiden digitalen Signale auf der Basis der unmittelbar vorausgehenden Pegel der N synchronisierten digitalen Signale bestimmt werden.
Mit dem vorstehend beschriebenen Aufbau gestattet es die Erfindung, die Ausgangsimpulse von einem hochuflösenden Kodierer in Zeitintervallen aufrechtzuerhalten, die nicht kürzer sind als die kürzeste an dem Zähler zählbare Zeit, sowie das Rauschen zu unterdrücken.

Kurzbeschreibung der Zeichnungen

Fig. 1 zeigt die grundsätzlichste Zusammensetzung des Impulskodierers gemäß dem Stand der Technik;
Fig. 2A und 2B zeigen die Formen der Ausgangssignale (Schwingungen) des Impulskodierers gemäß Fig. 1;
Fig. 3A bis 3H zeigen die Art der Zählung der Ausgangssignale des Impulskodierers in dem Zähler;
Fig. 4 zeigt den Aufbau des hochauflösenden Impulskodierers gemäß dem Stand der Technik;
Fig. 5 zeigt die Formen der Ausgangssignale (schwingungen) der Komparatoren in Fig. 4 und Fig. 9 und die Formen der Ausgangssignale (schwingungen) der A/B- Phasensignalerzeugerschaltung;
Fig. 6 zeigt das Prinzip der Erzeugung der Sinusschwingung mit einer beliebigen Phasendifferenz in den Komparatoren in Fig. 5 und Fig. 8;
Fig. 7 zeigt den Aufbau der A/B-Phasensignalgeneratorschaltung in Fig. 5 und Fig. 8;
Fig. 8 zeigt den Einfluß des Rauschens auf die Form des Ausgangssignals bei dem in Fig. 4 gezeigten Aufbau der Impulskodiererschaltung;
Fig. 9 zeigt den Aufbau zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß der vorliegenden Erfindung;
Fig. 10 zeigt ein Beispiel des Aufbaus der digitalen Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß dem ersten Aspekt der vorliegenden Erfindung;
Fig. 11A und 11B zeigen ein Ausführungsbeispiel des Aufbaus des Freigabesignalausgangsteils 2 in Fig. 10 und Fig. 14;
Fig. 12 zeigt die Arbeitsweise der Schaltung in Fig. 10;
Fig. 13 zeigt einen abnormalen Fall, welcher in der digitalen Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß dem ersten Aspekt der vorliegenden Erfindung auftreten kann;
Fig. 14 zeigt ein Beispiel des Aufbaus der digitalen Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß dem zweiten Aspekt der vorliegenden Erfindung;
Fig. 15 zeigt ein Beispiel für den Aufbau des Signalausgangsteils 4 zum Aufrechterhalten des Ausgangssignals; und
Fig. 16 zeigt die Arbeitsweise der Schaltung in Fig. 14.

Beste Art der Realisierung der Erfindung

Fig. 9 zeigt den Aufbau der digitalen Impulsschaltung, d.h. der Schaltung für digitale Impulse, gemäß der Erfindung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens bzw. zum Unterdrücken von Störungen, eingesetzt in Verbindung mit einer Impulskodierschaltung zum Lösen der oben in Verbindung mit der Anordnung gemäß Fig. 4 angesprochenen Probleme.
Beim dem Aufbau gemäß Fig. 9 ist die digitale Impulsschaltung 8 gemäß der Erfindung zwischen den Komparatoren gemäß Fig. 4 und die A/B-Phasensignalerzeugungsschaltung 6 eingefügt.
Fig. 10 zeigt ein Beispiel des Aufbaus der digitalen Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß einem ersten Aspekt der vorliegenden Erfindung.
Die digitale Impulsschaltung in Fig. 10 ist mit einem Taktgenerator 7 versehen, welcher Taktimpulse mit einer Periodendauer erzeugt, welche länger ist als das minimal lesbare Zeitintervall in einem Zähler (beim vorliegenden Ausführungsbeispiel 400 ns). In diesem Zähler wird das Ausgangssignal des Impulskodierers, in dem die digitale Impulsschaltung gemäß der vorliegenden Erfindung verwendet wird, gezählt. Zusätzlich hat die oben erwähnte digitale Impulsschaltung N Taktsynchronisierteile 1&sub0;, 1&sub1;,...1N-1 und einen Freigabesignal- Ausgangsteil 2. Jeder der N Taktsynchronisierteile synchronisiert jeweils das betreffende der N Ausgangssignale D&sub0;, D&sub1;,...DN-1 von dem oben erwähnten Komparator 121 in Fig. 9 mit Hilfe des oben erwähnten Taktimpulses. Der Freigabesignal-Ausgangsteil 2 empfängt N Ausgangssignale D'&sub0;, D'&sub1;,...DN-1 von den N oben erwähnten Taktsynchronisierteilen 1&sub0;, 1&sub1;...1N-1, und zwar an den N Eingangsanschlüssen I&sub0;, I&sub1;...bzw. IN-1. An N Ausgangsanschlüssen O&sub0;, O&sub1;,...ON-1 des Freigabesignal-Ausgangsteils 2 erscheint das entsprechende Ausgangssignal zu jedem dieser Eingangssignale. Der Freigabesignal- Ausgangsteil 2 erkennt, unter den zuvor erwähnten N Digitalsignalen D&sub0;, D&sub1;,...DN-1 zwei Signale, von denen eines bei der nächsten Operation seinen Zustand ändern kann (auf einen hohen Pegel ansteigen oder auf einen niedrigen Pegel sinken) und der Freigabesignal-Ausgangsteil 2 gibt diejenigen Freigabesignale aus, die lediglich für die beiden oben erwähnten Signale das Eintreten in die N oben erwähnten Taktsynchronisierteile 1&sub0;, 1&sub1;,...1N-1 freigeben. Die N-Signale D'&sub0;, D'&sub1;...D'N-1 werden dadurch erhalten, daß jedes der N- Signale D&sub0;, D&sub1;,...DN-1 mit Hilfe der oben erwähnten Taktimpulse synchronisiert wird, wobei die N Signale D&sub0;, D&sub1;,...DN-1, wie in Fig. 5 gezeigt, ihren Pegel jeweils dann umkehren, wenn eine mengenmäßig konstante Änderung in der zu messenden objektiven Menge bzw. Größe eintritt, und die Phasenunterschiede zwischen den jeweils aufeinanderfolgenden Signale unter diesen N Signalen D&sub0;, D&sub1;,...DN-1 entsprechen etwa (einschließlich der zuvor erwähnten Schwankung des sinusförmigen Ausgangssignals von der Lichtdetektoreinrichtung) dem Wert 1/N der oben erwähnten konstanten Größe. Der Freigabesignal-Ausgangsteil 2 erkennt die Zustände der Signale D'&sub0;, D'&sub1;,...D'N-1 bei jedem Taktsignal. Wenn beispielsweise D'&sub0; =D'&sub1;...=D'i=0 und D'i+1=...=D'N-1=1 (i=0,1...N-2), dann sind die beiden Signale unter den zuvor erwähnten N digitalen Signalen D&sub0;, D&sub1;,...DN-1, welche bei der nächsten Operation ihren Zustand ändern können, die Signale Di (0T1) und Di+1 (1T0). Entsprechend dieser Erkenntnis liefert der Freigabesignal- Ausgangsteil 2 an den zu den oben erwähnten N Ausgangsanschlüssen O&sub0;, O&sub1;, ON-1 gehörenden Ausgangsanschlüssen Oi und Oi+1 eine "1" und an den übrigen Ausgangsanschlüssen mit Ausnahme der Anschlüsse Oi und Oi+1 eine "0".
Man versteht ohne weiteres, daß der oben erwähnte Freigabesignal-Ausgangsteil 2 gemäß Fig. 10 durch die in Fig. 11A und 11B gezeigte Ausgestaltung realisiert werden kann. Jedes der Signale P&sub0;, P&sub1;,...P&sub2;..., welches in Fig. 11A gezeigt ist, wird zu einer "1", wenn die Ausgangssignale (D'&sub0;, D'&sub1;,...D'N-1) der D-Flip-Flop- Schaltungen 10&sub0;, 10&sub1;,...10N-1 die Werte (0,0,0,...0), (1,0,0,...0), bzw. (1,1,0,...0) haben, wobei jedes der Signale PN-1, PN und PN+1..., die in Fig. 11A gezeigt sind, zu "1" wird, wenn die Ausgangssignale D'&sub0;, D'&sub1;,...D'N-1 folgende Werte haben (1,...1,0), (1,...1) bzw. (0,1...1), und jedes der Signale PN-2, P2N-1, die in Fig. 11A gezeigt sind, wird zu "1", wenn die einzelnen Ausgangssignale D'&sub0;, D'&sub1;,...D'N-1 die Werte (0,...0,1,1) bzw. (0,...0,0,1) haben. Diese Signale P&sub0;, P&sub1;...PN-1, PN, PN+i,...P2N-1 werden, wie in Fig. 11A gezeigt, durch den Aufbau erhalten, der aus N Invertern 24&sub0;, 24&sub1;,...24N-1 und 2 N Und-Gattern 23&sub0;, 23&sub1;, ...232N-1 besteht. Bei der Ausgestaltung gemäß Fig. 11A sind diejenigen Signale unter den Signalen D&sub0;, D1,...DN-1, die ihren Zustand bei der nächsten Operation ändern können, dann wenn gilt: P&sub0;= "1" oder PN= "1", die Signale D&sub0; und DN-1; wenn gilt: P&sub1;= "1" oder PN+1= "1", sind diejenigen Signale aus den Signalen D&sub0;, D&sub1;,...DN-1, die bei der nächsten Operation ihren Zustand ändern können, die Signale D&sub0; und D&sub1;; wenn gilt: Pi= "1" oder Pn+1= "1", dann sind diejenigen Signale unter den Signalen D&sub0;, D&sub1;,...DN-1, die bei der nächsten Operation ihren Zustand ändern können, Di und Di+1. Die Ausbildung zum Gewinnen der Ausgangssignale Oi und Oi+1, von denen jedes das entsprechende Signal Di bzw. Di+1 freigibt, um in die nächste Stufe einzutreten, wird daher, wie in Fig. 11B gezeigt, durch Verwendung 2N ODER-Gattern 21&sub0;, 21&sub1;...21N-1 und 22&sub0;, 22&sub1;...22N-1 realisiert. Zusätzlich liefert in Fig. 11B ein NOR- Gatter 25, welches die Ausgangssignale aller ODER- Gatter 22&sub0;, 22&sub1;...22N-1 empfängt, ein Ausgangssignal ALENB (alle freigeben), welches alle Signale D&sub0;, D&sub1;...DN-1 in Fig. 10 freigibt, um in die nächste Stufe einzutreten, wenn keines der Signale P&sub0;, P&sub1;...PN-1, PN, PN+1,...P2N-1= "1" ist, beispielsweise zum Zeitpunkt der Netzeinschaltung (Power on) oder dergleichen. Tatsächlich wird die logische Summe (nicht gezeigt) jedes der Ausgangssignale O&sub0;, O&sub1;...ON-1 des Freigabesignal-Ausgangsteils 2 sowie des Ausgangssignals des in Fig. 11B gezeigten NOR-Gatters 25 anstelle der Signale O&sub0;, O&sub1;...ON-1 an die UND-Gatter 11&sub0;, 11&sub1;,...bzw. 11N-1 in Fig. 10 angelegt.
Jeder der Taktsynchronisierteile 1&sub0;, 1&sub1;,...1N-1 besteht aus einer D-Flip-Flop-Schaltung 10i und einem UND- Gatter 11i und empfängt das betreffende Signal Di (i=1...N-1) am Dateneingangsanschluß der betreffenden D-Flip-Flop-Schaltung 10i. Der Ausgang D'i (wahr) der D-Flip-Flop-Schaltung 10i entspricht dem Ausgangssignal Qi der digitalen Impulsschaltung 8. Das UND-Gatter 11i empfängt den Taktimpuls von dem Taktgenerator 7 an einem der Eingangsanschlüsse, und der andere Eingangsanschluß des UND-Gatters 11i ist mit dem entsprechenden Ausgangsanschluß Oi des Freigabesignal-Ausgangsteils 2 verbunden. Der Ausgangsanschluß des UND-Gatters 11i ist mit dem Flankentriggeranschluß der betreffenden D-Flip- Flop-Schaltung 10i verbunden, und der Taktimpuls von dem Taktgenerator 7 wird daher nur dann an die D-Flip- Flop-Schaltung 10i angelegt, wenn das Freigabesignal von dem Freigabesignal-Ausgangsteil 2 an das UND-Gatter 11i angelegt ist. Da das Ausgangssignal der D-Flip- Flop-Schaltung 10i seinen Zustand nicht ändert, außer wenn dieses die Vorderflanke des Taktimpulses empfängt, kann das Freigabesignal als das Signal betrachtet werden, welches es dem Taktimpuls ermöglicht, in die betreffende D-Flip-Flop-Schaltung 10i einzutreten. Von einem anderen Standpunkt aus gesehen, kann das Freigabesignal als das Signal verstanden werden, welches das Signal Di für das Eintreten in das betreffende D-Flip- Flop 10i freigibt, d.h., welches die D-Flip-Flop- Schaltung 10i freigibt, auf das Eingangssignal Di anzusprechen, so daß die D-Flip-Flop-Schaltung 10i entsprechend dem Eingangssignal Di das Signal D'i ausgeben kann.
Unter Bezugnahme auf Fig. 12 wird die Arbeitsweise der digitalen Impulsschaltung gemäß Fig. 10 anhand der Darstellung des zeitlichen Verlaufs der einzelnen Signale erläutert.
Während des Zeitintervalls von t&sub0; bis t&sub1; ändert sich das Signal D&sub2; von O nach 1. Daher ändert sich das Ausgangssignal D'&sub2; der D-Flip-Flop-Schaltung 10&sub2; zu dem Zeitpunkt t&sub1;, der durch eine ansteigende Flanke des Taktsignals synchronisiert wird, von 0 nach 1, da unmittelbar vor dem Zeitpunkt t&sub1; gilt: D'1 = 1 und D'&sub2; =D'&sub3; =...=D'N-1 = 0, so daß nur D'&sub1; und D'&sub2; für eine Änderung freigegeben sind. Anschließend ändern sich dann während des Zeitintervalls t&sub1; bis t&sub2; die Signale D&sub3; und D&sub4; von 0 nach 1. In diesem Fall gilt unmittelbar vor dem Zeitpunkt t&sub2;: D'&sub1; = D'&sub2; = 1 und D'&sub3; = D'&sub4; -...D'N-1 = 0, so daß lediglich D'&sub2; und D'&sub3; für eine Änderung freigegeben sind. Zu dem Zeitpunkt t&sub2; spricht der Ausgang D'&sub4; der D-Flip-Flop-Schaltung 10 folglich nicht auf das Eingangssignal D&sub4; an und lediglich der Ausgang D'&sub3; der D-Flip-Flop-Schaltung 10&sub3; spricht auf das Eingangssignal D&sub3; an und ändert sich von 0 nach 1. Nach der nächsten ansteigenden Flanke des Taktimpulses zum Zeitpunkt t&sub3; ändert sich der Ausgang D'&sub4; der D-Flip- Flop-Schaltung 10&sub4; von 0 nach 1. Selbst wenn zwischen den Zeitpunkten der Signalübergänge nach irgendeinem der beiden Signalpegel unter den N-Eingangssignalen, die an die Anordnung gemäß Fig. 10 angelegt werden, ein Zeitintervall vorhanden ist, welches kürzer ist als die Zykluszeit des Taktimpulses, sind die Intervalle zwischen den Zeitpunkten der Übergänge zwischen jedem der beiden Signalpegel unter den N Ausgangssignalen D'&sub0;, D'&sub1;,...D'N-1 (die gleich den Signalen Q&sub0;, Q&sub1;...QN-1 sind) gleich oder größer als die Zykluszeit des Taktimpulses, d.h., also das zuvor erwähnte minimale, noch erfaßbare (lesbare) Zeitintervall. Die Zeitintervalle zwischen den Zeitpunkten der Übergänge in den Ausgangssignalen FA, FB sind daher gleich oder größer als die obige Zykluszeit und diese Signale können folglich ohne Fehlinterpretation durch den Zähler (beispielsweise in dem NC-Gerät) gezählt werden.
Da ferner gleichzeitig lediglich nur zwei Eingangssignale zum Eintreten in die nächste Stufe freigegeben werden, und zwar unter den Signalen D&sub0;, D&sub1;,...DN-1, hat das Rauschen bzw. eine Störung, welches irgendeines der Eingangssignale mit Ausnahme der beiden freigegebenen Signale überlagert, bei dem Aufbau gemäß Fig. 10 keinen Einfluß auf die Ausgangssignale D'&sub0;, D'&sub1;,...D'N-1.
In dem folgenden Sonderfall kann die oben erwähnte digitale Impulsschaltung zum Aufrechterhalten einer Impulsbreite und zum Unterdrücken des Rauschens gemäß dem ersten Aspekt der vorliegenden Erfindung jedoch ein gewisses Rauschen, welches zu dem weiter unten erwähnten Zeitpunkt auftritt, nicht unterdrücken. Dieser Fall wird unter Bezugnahme auf Fig. 13 diskutiert.
In Fig. 13 sind zu einem Zeitpunkt t&sub0;, wie oben erwähnt, lediglich D&sub2; und D&sub3; freigegeben. Wenn in dieser Situation die zu messende objektive Größe zunimmt (d.h., wenn die Zeit in Fig. 13 nach rechts fortschreitet), ändert sich zunächst D&sub3; von 1 nach 0 (vgl. D&sub3; in Fig. 13). Anschließend ändert sich zum Zeitpunkt der nächsten Vorderflanke des Taktimpulses D'&sub3; von 1 nach 0 (vgl. D'&sub3; in Fig. 13). Wenn jedoch dem Signal D&sub2;, welches ebenfalls zusammen mit D&sub3; zu dem gleichen Zeitpunkt freigegeben wird, zu dem die nächste Vorderflanke auftritt, von einem Rauschen bzw. einer Störung überlagert ist (vgl. D&sub2; in Fig. 13), dann ändert sich zu diesem Zeitpunkt auch D'&sub2; von 0 nach 1 (vgl. D'&sub2; in Fig. 13). Dies bedeutet, daß in dem Signal aufgrund des Einflusses des Rauschens ein anomaler Zustand auftritt.
Um die obige Anomalität zu entfernen, ist gemäß dem zweiten Aspekt der vorliegenden Erfindung eine erste Einrichtung (erste Art von Taktsynchronisationsteil) vorgesehen, welche die oben erwähnten Signale D&sub0;, D&sub1;,...DN-1 empfängt und jedes dieser N digitalen Signale mit dem Taktimpuls synchronisiert, der eine Zykluszeit hat, die größer ist als das minimale, an dem oben erwähnten Zähler noch auslesbare Zeitintervall, sowie eine zweite Einrichtung (zweite Art von Taktsynchronisationsteil), welche jedes der Ausgangssignale von der ersten Einrichtung erneut mit dem obigen Taktimpuls synchronisiert, sowie eine dritte Einrichtung, welche lediglich zwei Signale, die ihren Zustand bei der nächsten Anderung der oben erwähnten, zu messenden, objektiven Größe ändern können, unter den Eingangssignalen der zweiten Einrichtung freigibt, um in die zweite Einrichtung einzutreten. Ferner ist eine vierte Einrichtung vorgesehen, um unter den Ausgangssignalen der ersten Einrichtung das Vorhandensein von zwei Signalen zu detektieren, die ihre Zustände gleichzeitig geändert haben (Anstieg auf den hohen Pegel oder Abfall auf den niedrigen Pegel) und um die Ausgangssignale der zweiten Einrichtungen, die diesen beiden Signalen entsprechen, in den Zuständen unmittelbar vor der Änderung zu halten, bis eines der beiden genannten Signale in den Zustand unmittelbar vor der Änderung zurückkehrt.
Im nachfolgenden Teil der Beschreibung wird der zweite Aspekt der vorliegenden Erfindung unter Bezugnahme auf Fig. 14 erläutert, die den Aufbau dieses Ausführungsbeispiels zeigt.
Der Aufbau bzw. die Zusammenstellung gemäß Fig. 14 umfaßt: Eine Gruppe der ersten Art von Taktsynchronisationsteilen 12&sub0;, 12&sub1;,...12N-1, die für jedes der Eingangssignale D&sub0;, D&sub1;,...DN-1 vorgesehen sind; eine Gruppe der zweiten Art von Taktsynchronisationsteilen 3&sub0;,3&sub1;,...3N-1, die für jedes Ausgangssignale D'&sub0;, D'&sub1;,...D'N-1 der ersten Art von Taktsynchronisationteilen vorgesehen sind; einen Freigabesignalausgangsteil 2, der jedes der Ausgangssignale Q&sub0;, Q&sub1;,...QN-1 der zweiten Art von Taktsynchronisationsteilen 3&sub0;, 3&sub1;,...3N-1 an den Eingangsanschlüssen I&sub0;' I&sub1;,...IN-1 empfängt und Freigabesignale ausgibt, welche unter den Eingangssignalen D'&sub0;, D'&sub1;,...D'N-1 lediglich zwei Signale freigibt, die ihren Zustand ändern können (Anstieg nach "hoch" oder Abfall nach "niedrig"), um in den betreffenden der zweiten Art von Taktsynchronisationsteilen 3&sub0;, 3&sub1;,...3N-1 einzutreten; Vorderflanken/Rückflanken-Detektierteile 5&sub0;, 5&sub1;,...5N-1, von denen jeder Vorderflanken oder Rückflanken des betreffenden Signals unter den Ausgangssignalen D&sub1;&sub0;, D'&sub1;,...D'N-1 der ersten Art von Taktsynchronisationsteilen detektiert, indem er das obige entsprechende Ausgangssignal unter den Ausgangssignalen D'&sub0;, D'&sub1;,...D'N-1 mit dem betreffenden Signal unter den Ausgangssignalen Q&sub0;, Q&sub1;,...QN-1 der zweiten Art von Taktsynchronisationsteilen 3&sub0;, 3&sub1;,...3N-1 vergleicht; einen Ausgangssignal-Aufrechterhaltungs- Signal-Ausgangsteil 4, welcher die Ausgangssignale der Vorderflanken/Rückflanken-Detektorteile 5&sub0;, 5&sub1;,...5N-1 empfängt und welcher detektiert, daß unter den Ausgangssignalen D'&sub0;, D'&sub1;,...D'N-1 zwei Signale D'k, D'l gleichzeitig ihren Zustand geändert haben (Anstieg auf hohen Pegel oder Abfall auf niedrigen Pegel) und daraufhin Signale ausgibt, welche die Ausgangssignale Qk, Ql der zweiten Art von Taktsynchronisationsteilen 3k, 3l, welche den beiden obigen Signalen D'k, D'l entsprechen, in den Zuständen unmittelbar vor ihrer Änderung aufrechterhalten, bis eines der beiden Signale D'k, D'l in den Zustand unmittelbar vor der Änderung zurückkehrt; und einen Taktimpulsgenerator 7, der Taktimpulse erzeugt, die eine Zykluszeit haben, die länger ist als das minimale auslesbare Zeitintervall an dem Zähler, der die Ausgangssignale des Impulskodierers zählt.
Bei dem Aufbau gemäß Fig. 14 wird jeder der N Taktsynchronisationsteile 12&sub0;, 12&sub1;,...12N-1 der ersten Art jeweils unter Verwendung einer D-Flip-Flop-Schaltung realisiert, und jeder der N Taktsynchronisationsteile 3&sub0;, 3&sub1;,...3N-1 der zweiten Art wird durch Verwendung einer entsprechenden Kombination von D-Flip-Flop- Schaltungen 30&sub0;, 30&sub1;,...30N-1 und UND-Gattern 31&sub0;, 31&sub1;,...bzw. 31N-1 realisiert.
Jedes der zuvor erwähnten Eingangssignale D&sub0;, D&sub1;,...DN-1 wird an die Dateneingangsanschlüsse der betreffenden D- Flip-Flop-Schaltung angelegt, welche den betreffenden Taktsynchronisationsteil 12&sub0;, 12&sub1;,...12N-1 der ersten Art realisiert, und der Taktimpuls von dem Taktimpulsgenerator 7 wird an den Flankentriggeranschluß jeder der D-Flip-Flop-Schaltungen angelegt. Anschließend liefert unter Synchronisation durch den Taktimpuls jede der D-Flip-Flop-Schaltungen jeweils das betreffende "wahre" Ausgangssignal D'&sub0;, D'&sub1;,...D'N-1 als Ausgangssignal. Jedes der Ausgangssignale D'&sub0;, D'&sub1;,...D'N-1 des betreffenden Teils unter der ersten Art von Taktsynchronisationsteilen 12&sub0;, 12&sub1;,...12N-1 wird an die Dateneingangsanschlüsse der betreffenden D-Flip-Flop- Schaltung 30&sub0;, 30&sub1;,...30N-1, angelegt. Daraufhin liefern diese D-Flip-Flop-Schaltungen 30&sub0;, 30&sub1;,...30N-1 als Ausgangssignale die wahren Ausgangssignale D'&sub0;, D'&sub1;, D'N-1, und jedes Ausgangssignal der UND-Gatter 31&sub0;, 31&sub1;,...31N-1 wird an den Flankentriggeranschluß der betreffenden Schaltung unter den D-Flip-Flop-Schaltungen 30&sub0;, 30&sub1;,...30N-1 angelegt. An jedes der UND-Gatter 31&sub0;, 31&sub1;,...31N-1 werden die Taktimpulse von dem oben erwähnten Taktimpulsgenerator 7, das Ausgangssignal des betreffenden unter den N-Ausgangsanschlüssen O&sub0;, O&sub1;, ON-1 unter den Freigabesignal-Ausgangsteilen 2 und das invertierte Signal vom Ausgang des betreffenden Ausgangsanschlusses unter den N Ausgangsanschlüssen O'&sub0;, O'&sub1;,...O'N-1 angelegt.
Bei diesem Aufbau wird der Taktimpuls nur dann an die einzelnen D-Flip-Flop-Schaltungen 30&sub0;, 30&sub1;,...30N-1 angelegt, wenn das betreffende Freigabesignal aktiv ist ("1") und das betreffende Ausgangssignal - Aufrechterhaltungssignal nicht aktiv ist ("0"); d.h., das betreffende Signal D'i wird nur unter dieser Bedingung freigegeben.
Der Freigabesignal-Ausgangsteil 2 wird wie bei der oben erwähnten Ausgestaltung gemäß Fig. 10 durch die Ausgestaltung gemäß Fig. 11A und 11B realisiert.
Jeder der Vorderflanken/Rückflanken-Detektorteile 5&sub0;, 5&sub1;,...5N-1 umfaßt ein EOR (Exklusiv-ODER-)Gatter. Einem Anschluß jedes der EOR-Gatter 5&sub0;, 5&sub1;,...5N-1 wird das entsprechende Ausgangssignal von den Ausgangssignalen D'&sub0;, D&sub1;,...D'N-1 der oben erwähnten ersten Art von Taktsynchronisierteilen 12&sub0;, 12&sub1;,...12N-1 zugeführt und einem weiteren Anschluß jedes der EOR-Gatter 5&sub0;, 5&sub1;,...5N-1 das entsprechende Ausgangssignal von den Ausgangssignalen Q&sub0;, Q&sub1;,...QN-1 der erwähnten zweiten Art von Taktsynchronisationsteilen 3&sub0;, 3&sub1;,...3N-1. Wenn beispielsweise von den oben erwähnten Signalen D'&sub0;, D'&sub1;,...D'N-1 das Signal D'&sub1; seinen Zustand ändert, da das betreffende Ausgangssignal Qi seinen Zustand zum Zeitpunkt der nächsten Vorderflanke des Taktimpulses in dem betreffenden Taktsynchronisationsteil 3i der zweiten Art ändert, ist das Ausgangssignal des EOR- Gattes 5i bis zu dieser Vorderflanke "1", mit D'i und gleich Qi. Daher kann die Vorderflanke oder die Rückf1anke von D'i detektiert werden.
Der detaillierte Aufbau des Ausgangsteils 4 zum Aufrechterhalten des Ausgangssignals ist in Fig. 15 gezeigt. Da aufgrund der Arbeitsweise des Freigabesignal-Ausgangsteils 2 nur zwei in der Reihenfolge des Fortschreitens der Phasenlage einander benachbarte Signale, beispielsweise D'i und D'i+1 (einschließlich des Falles von D'N-1 und D'&sub0;) gleichzeitig freigegeben werden können (ihren Zustand ändern können), ist der Ausgangsteil 4 zur Aufrechterhaltung des Ausgangssignals in Fig. 15 zusammengesetzt aus einer Reihe von UND-Gattern 42&sub0;, 42&sub1;,...42N-1, von denen jedes die beiden benachbarten Ausgänge detektiert, welche gleichzeitig den Pegel "1" haben, und zwar unter den N Ausgangssignalen der erwähnten N Vorderflanken/Rückflanken- Detektorteile 5&sub0;, 5&sub1;,...5N-1, sowie einer Reihe der ODER- Gatter 41&sub0;, 41&sub1;, 41N-1, die die Ausgangssignale zum Aufrechterhalten der Ausgangssignale ausgeben, um die Ausgangssignale Qi, Qi+1 der zweiten Art von Taktsynchronisationsteilen 3i, 3i+1 aufrechtzuerhalten, wobei an jedem von diesen Taktsynchronisationsteilen jeweils das entsprechende der beiden geänderten Signale D'i und D'i+1 angelegt wird, wie dies oben erwähnt wurde, wobei jedes geänderte Signal dazu führt, daß das betreffende Ausgangssignal der Vorderflanken/Rückflanken-Detektorteile 5i, 5i+1 den Wert "1" hat.
Unter Bezugnahme auf Fig. 16, wo der zeitliche Verlauf der einzelnen Signale dargestellt ist, wird die Arbeitsweise der digitalen Impulsschaltung mit dem vorstehend beschriebenen Aufbau wie folgt erläutert: Während des Zeitintervalls zwischen den Zeitpunkten t&sub1; und t&sub2; ändert sich D&sub2; von 0 nach 1. Anschließend ändert sich zum Zeitpunkt t&sub2; unter Synchronisation durch die Vorderflanke des Taktimpulses das Ausgangssignal D'&sub2; des betreffenden Taktsynchronisationsteils 12&sub2; der ersten Art von 0 nach 1. Bei der nächsten zeitlichen Steuerung durch die Vorderflanke des Taktimpulses t&sub2; ändert sich das Ausgangssignal D'&sub2; des betreffenden Taktsynchronisationsteils 3&sub2; der zweiten Art von 0 nach 1. Da zu dem Zeitpunkt unmittelbar vor t&sub2; gilt: Q&sub0;=Q&sub1;=1, Q&sub2;=Q&sub3;=...QN-1=0, wird von den Ausgangsanschlüssen Oi und O&sub2; nur in den Freigabesignal-Ausgangsteilen zum Freigeben von D'&sub1; und D'&sub2; zum Eintreten in die nächste Stufe das Freigabesignal mit dem Pegel "1" ausgegeben und daher werden nur die Signale D'&sub1; und D'&sub2; freigegeben.
Während des Zeitintervalls zwischen den Zeitpunkten t&sub2; und t&sub3; ändern sich die Eingangssignale D&sub3; und D&sub4; von 0 nach 1. Anschließend ändern sich zu dem Zeitpunkt t&sub3; unter Synchronisation mit der Vorderflanke des Taktimpulses die Ausgangssignale D'&sub3; und D'&sub4; der Taktsynchronisationsteile 12&sub3; und 12&sub4; der ersten Art von 0 nach 1 und zum nächsten Zeitpunkt t&sub4; des Auftretens einer Vorderflanke des Taktimpulses ändern sich die Ausgangssignale D'&sub3; und D'&sub4; der betreffenden Taktsynchronisationsteile 3&sub3; und 3&sub4; der zweiten Art von 0 nach 1. Da jedoch zu der Zeit unmittelbar vor t&sub4; gilt: Q&sub0;=Q&sub1;=Q&sub2;=1; Q&sub3;=Q&sub4;=...QN-1= 0 sind diejenigen Signale unter den Signalen D'&sub0;, D'&sub1;,...D'N-1, welche freigegeben werden, um in die betreffenden Taktsynchronisationsteile der zweiten Art einzutreten, d.h., diejenigen Signale, die das Ausgangssignal der betreffenden Taktsynchronisationsteile der zweiten Art ändern können, nur D'&sub2; und D'&sub2;. Daher ändert sich zu dem nächsten Zeitpunkt t&sub4;, zu dem eine Vorderflanke des Taktimpulses auftritt, lediglich das Ausgangssignal Q&sub3; des Taktsynchronisationsteils 3&sub3; der zweiten Art, welcher dem Signal D'&sub3; entspricht, von 0 nach 1. Danach werden die Ausgangssignale der Taktsynchronisationsteile 3&sub0;, 3&sub1;,...3N-1 folgende Werte haben: Q&sub0;=Q&sub1;=Q&sub2;=Q&sub3;=1; Q&sub4;=Q&sub5;=...QN-1=0. Daher wird D'&sub4; freigegeben. Zum nächsten Zeitpunkt t&sub5; einer Vorderflanke des Taktimpulses ändert sich dann das Ausgangssignal Q&sub4; des Taktsynchronisationsteils 3&sub5; der zweiten Art ebenfalls von 0 nach 1. Wie oben erwähnt, wird auch bei der Ausgestaltung gemäß Fig. 14 selbst dann, wenn zwischen den Zeitpunkten der Übergänge in den N Eingangssignalen D&sub0;, D&sub1;,...DN-1 ein Zeitintervall vorhanden ist, welches kürzer ist als Zykluszeit des oben erwähnten Taktimpulses, das Zeitintervall zwischen irgendwelchen Übergangszeitpunkten in den N Ausgangssignalen Q&sub0;, Q&sub1;,...QN-1 länger als die Zykluszeit des Taktimpulses, d.h., länger als das oben erwähnte minimale auslesbare Zeitintervall. Daher werden die Zeitintervalle zwischen allen Übergangszeitpunkten der Ausgangssignale FA, FB, die erhalten werden, indem man die oben erwähnten Signale Q&sub0;, Q&sub1;,... QN-1 an den A/B-Phasensignalerzeugungskreis 6 in Fig. 9 anlegt, länger als die oben erwähnte Zykluszeit, so daß diese Signale FA und FB an dem Zähler (beispielsweise in dem NC-Gerät) lesbar sind.
Zusätzlich ändern bei der Ausgestaltung gemäß Fig. 14 die beiden Signale, die durch die Betätigung der Freigabesignale von dem Freigabesignalausgangsteils 2 freigegeben werden, beispielsweise D'&sub2; und D'&sub3; ihre Zustände gleichzeitig. Die betreffenden Vorderflanken/Rückflanken-Detektorteile 5&sub2; und 5&sub3; detektieren diese Änderungen und dann detektiert der Ausgangsteil 4 zum Aufrechterhalten des Ausgangssignals, daß die beiden Ausgänge der beiden Vorderflanken/Rückflanken-Detektorteile 5&sub2; und 5&sub3; gleichzeitig auf "1" geändert wurden. Der Ausgangsteil 4 zum Aufrechterhalten des Ausgangssignals gibt dann das Signal zum Aufrechterhalten des Ausgangssignals an die betreffenden Taktsynchronisierteile 3&sub2; und 3&sub3; der zweiten Art, so daß die Ausgänge Q&sub2; und Q&sub3; der Taktsynchronisierteile 3&sub2; und 3&sub3; der zweiten Art aufrechterhalten werden. Wenn danach beispielsweise im Fall von Fig. 13 ein Geräusch bzw. eine Störung verschwindet, die dem Ausgangssignal D&sub2; überlagert war, dann kehrt das Ausgangssignal D'&sub2; des betreffenden Taktsynchronisierteils 12&sub2; der ersten Art auf den richtigen Pegel zurück. Folglich wird das Ausgangssignal des betreffenden Vorderflanken/Rückflanken-Detektorteils 5&sub2; zu Null, und die oben erwähnten Ausgänge des Ausgangsteils 4 zur Aufrechterhaltung des Ausgangssignals werden inaktiv ("0"). Danach kann das Ausgangssignal Q&sub3; des Taktsynchronisierteils 3&sub2; der zweiten Art entsprechend dem Pegel von D'&sub3; korrekt geändert werden.
Wie oben ausgeführt, kann gemäß dem zweiten Aspekt der vorliegenden Erfindung jedes vermutete Rauschen bzw. jede vermutete Störung unterdrückt werden.
Die Erfinder haben die Schaltung gemäß der vorliegenden Erfindung unter Verwendung einer sogenannten Gate- Array-Schaltung realisiert.

Industrielle Anwendbarkeit

Die digitale Impulsschaltung gemäß der vorliegenden Erfindung ist insbesondere als Einrichtung zum Erzielen einer inkrementellen Zeitgabeinformation mit einer hohen Auflösung aufgrund der sinusförmigen Ausgangssignale des Lichtdetektorteils eines Impulskodierers mit hoher Auflösung nützlich.

Liste der Bezugszeichen

1&sub0;, 1&sub1;, 1N-1... Taktsynchronisierteil
2... Freigabesignal-Ausgangsteil
3&sub0;, 3&sub1;, 3N-1... zweite Art von Taktsynchronisierteil
4... Ausgangsteil zum Aufrechterhalten des Ausgangssignals
5&sub0;, 5&sub1;, 5N-1... Vorderflanken/Rückflanken-Detektorteil
6... A/B- Phasensignalerzeugungskreis
7... Taktimpulsgenerator
8... digitale Impulsschaltung gemäß vorliegender Erfindung
10&sub0;, 10&sub1;, 10N-1; 12&sub0;, 12&sub1;, 12N-1; 30&sub0;, 30&sub1;, 30N-1... D-Flip-Flop-Schaltung
11&sub0;, 11&sub1;, 11N-1; 30&sub0;, 30&sub1;, 30N-1; 23&sub0;, 23&sub1;, 23N-1; 42&sub0;, 42&sub1;, 42N-1... UND-Gatter
21&sub0;, 21&sub1;, 21N-1; 22&sub0;, 22&sub1;, 22N-1; 41&sub0;, 41&sub1;, 41N-1; ... ODER-Gatter
24&sub0;, 24&sub1;, 24N-1.Inverter
25... NOR-Gatter
111... rotierende Schlitzscheibe
112a, 112b.. Lichtsendeeinrichtung
113... Lichtdetektoreinrichtung
114... Lichtdetektoreinrichtungs-Ausgangsverstärker
120... Rechteckimpulsgeneratorkreis
121... Komparator

Claims

1. Schaltung für digitale Impulse, welche N digitale Eingangssignale (D&sub0;0, D&sub1;.... .DN-1) parallel empfängt, wobei N eine ganze Zahl ist, die größer oder gleich 4 ist und wobei die Schaltung umfaßt: einen Taktimpulsgenerator (7), welcher einen Taktimpuls mit einer vorgegebenen Zykluszeit erzeugt; und

erste Mittel (1&sub0;, 1&sub1;... 1N-1; 3&sub0;, 3&sub1;...3N-1) zum Annehmen der N digitalen Eingangssignale, zum Synchronisieren jedes der N digitalen Eingangssignale mit dem Taktimpuls und zum Halten des Pegels jedes Signals, bis ein neues Signal angenommen wird, um N synchronisierte digitale Signale (Q&sub0;, Q&sub1;...QN-1) auszugeben; gekennzeichnet durch

zweite Mittel (2; 11&sub0;, 1&sub1;, 11N-1) zum Freigeben von lediglich zwei der genannten N digitalen Eingangssignale (D&sub0;, D&sub1;...DN-1), die während jedes Taktzyklus von den ersten Mitteln anzunehmen sind, wobei diese beiden digitalen Signale auf der Basis der unmittelbar vorausgehenden Pegel der N synchronisierten digitalen Signale (D'&sub0;, D'&sub1;...D'N-1) bestimmt werden.

2. Schaltung nach Anspruch 1, ferner umfassend: ein drittes Mittel (12&sub0;, 12&sub1;...12N-1) zum Synchronisieren der Eingangssignale (D&sub0;, D&sub1;...DN-1) mit digitalen Signalen von dem Taktimpuls (generator) vor dem Eintreten der Eingangssignale in die ersten Mittel; und ein viertes Mittel (4) zum Detektieren des Vorhandenseins von zwei ersten synchroniserten Digitalsignalen unter den N synchronisierten Digitalsignalen (D'&sub0;, D&sub1;...D'N-1; Fig. 14), die von den ersten Mitteln ausgegeben werden und deren Pegel sich während desselben Zyklus des Taktimpulses geändert haben, wobei das vierte Mittel dann die ersten Mittel steuert, um die Pegel der beiden zweiten synchronisierten Digitalsignale unter den N synchronisierten Digitalsignalen aufrechtzuerhalten, die den beiden ersten synchronisierten Digitalsignalen entsprechen, und zwar auf den Pegeln unmittelbar bevor die Pegel der beiden genanten ersten synchronisierten Digitalsignale sich geändert haben, bis eines dieser beiden ersten synchronisierten Digitalsignale auf einen Pegel zurückkehrt, unmittelbar ehe sich der Pegel der beiden ersten synchronisierten Digitalsignale geändert hat.

3. Schaltung nach Anspruch 1, bei der die ersten Mittel eine Gruppe von N Taktsynchronisierteilen (1&sub0;, 1&sub1;, 1N-1) für die einzelnen N digitalen Eingangssignale (D&sub0;, D&sub1;...DN-1) besitzen und bei der jeder der N Taktsynchronisierteile (1&sub0;, 1&sub1;...1N-1) jeweils das betreffende der N digitalen Eingangssignale (D&sub0;, D&sub1;...DN-1) mit dem Taktimpuls synchronisiert.

4. Schaltung nach Anspruch 3, bei der jeder der N Taktsynchronisierteile (1&sub0;, 1&sub1;...1N-1; 3&sub0;, 3&sub1;...3N-1) eine D-Flip-Flop-Schaltung umfaßt.

5. Schaltung nach Anspruch 3, bei der die zweiten Mittel die N synchronisierten Digitalsignale (D'&sub0;, D'&sub1;...DN-1) von jedem Teil der Gruppe von N Taktsynchronisierteilen (1&sub1;, 1&sub1;...1N-1) empfangen und N Freigabesignale ausgeben, die den N Taktsynchronisierteilen zuzuführen sind, wobei zwei der N Freigabesignale entsprechend den beiden freizugebenden Digitalsignalen aktiviert werden, um in die ersten Mittel einzutreten.

6. Schaltung nach Anspruch 5, bei der jeder der N Taktsynchronisierteile (1&sub0;, 1&sub1;...1N-1) ferner umfaßt:

eine D-Flip-Flop-Schaltung (10&sub0;, 10&sub1;...10N-1) zum Empfangen jeweils eines der N digitalen Eingangssignale, die jedem einzelnen Teil der N Taktsynchronisierteile entsprechen und zum Ausgeben eines der N synchronisierten Digitalsignale, welches den einzelnen Teilen der N Taktsynchronisierteile entspricht; und

eine Gatterschaltung (11&sub0;, 11&sub1;...11N-1) zum Empfangen des Taktimpulses und eines der N Freigabesignale, die den einzelnen Teilen der N Taktsynchronisierteile entsprechen und zum Anlegen eines Ausgangssignals der Gatterschaltung an einen flankengetriggerten Eingangsanschluß der D-Flip-Flop-Schaltung in jedem der N Taktsynchronisierteile.

7. Schaltung nach Anspruch 5, bei der die zweiten Mittel umfassen: eine erste Gruppe von 2N Gatterschaltungen (23&sub0;, 23&sub1;... 23N-1) zum Empfangen der N synchronisierten

Digitalsignale (D'&sub0;, D'&sub1;...D'N-1) von den N Taktsynchronisierteilen (1&sub0;, 1&sub1;...1N-1), zum Detektieren von 2N möglichen Bedingungen durch Bestimmen von 2 N Kombinationen von Pegeln der N Ausgangssignale (D'&sub0;,...D'&sub1;...D'N-1) und zum Ausgeben von Bedingungssignalen entsprechend den jeweils detektierten Bedingungen; und

eine zweite Gruppe von 2N Gatterschaltungen (21&sub0;, 21&sub1;...21N-1) zum Empfangen der Bedingungssignale und zum Erzeugen der N Freigabesignale entsprechend den Bedingungssignalen.

8. Schaltung nach Anspruch 6, bei der die zweiten Mittel ferner eine dritte Gatterschaltung (25) umfassen, welche alle Bedingungssignale empfängt und welche ein Signal "alles freigeben (ALENB) erzeugt, welches sämtliche N digitalen Eingangssignale (D&sub0;, D&sub1;...DN-1) freigibt, um in die ersten Mittel einzutreten, wenn sämtliche Bedingungssignale nicht aktiv sind.

9. Schaltung nach Anspruch 2, bei der die ersten Mittel eine zweite Gruppe von N Taktsynchronisierteilen (3&sub0;, 3&sub1;...3N-1) umfassen, die jeweils entsprechend den N digitalen Eingangssignalen vorgesehen sind, und bei der jeder der N Taktsynchronisierteile (3&sub0;, 3&sub1;...3N-1) in der zweiten Gruppe das entsprechende unter den Signalen (D'&sub0;, D'&sub1;...D'N-1) des dritten Mittels mit dem Taktimpuls synchronisiert.

10. Schaltung nach Anspruch 9, bei der jeder N Taktsynchronisierteile (3&sub0;, 3&sub1;...3N-1) in der zweiten Gruppe eine D-Flip-Flop-Schaltung ist.

11. Schaltung nach Anspruch 9, bei der die zweiten Mittel die N zweiten synchronisierten Digitalsignale (Q&sub0;, Q&sub1;...QN-1) von den N Taktsynchronisierteilen (3&sub0;, 3&sub1;...3N-1) in der zweiten Gruppe empfangen und bei der die zweiten Mittel dann, wenn die synchronisierten Signale ihren Zustand ändern, N Freigabesignale ausgeben, die den N Taktsynchronisierteilen der zweiten Gruppe zuzuführen sind, wobei zwei der N Freigabesignale aktiviert werden, die denjenigen beiden ersten synchronisierten Digitalsignalen entsprechen, die freizugeben sind, um von den ersten Mitteln angenommen zu werden.

12. Schaltung nach Anspruch 11, bei der die zweiten Mittel ferner eine dritte Gruppe von 2N Gatterschaltungen (23&sub0;, 23&sub1;...23N-1) umfassen, um die N zweiten synchronisierten Digitalsignale (Q&sub0;, Q&sub1;...QN-1) von den N Taktsynchronisierteilen (3&sub0;, 3&sub1;...3N-1) in der zweiten Gruppe zu empfangen, um die 2N möglichen Bedingungen durch Bestimmen der 2N Kombinationen von Pegeln der N zweiten synchronisierten Digitalsignale (Q&sub0;, Q&sub1;...QN-1) zu detektieren und um Bedingungssignale entsprechend den jeweils detektierten Bedingungen auszugeben; und

eine vierte Gruppe von 2N Gatterschaltungen (21&sub0;, 21&sub1;...21N-1) zum Empfangen der Bedingungssignale und zum Erzeugen der N Freigabesignale entsprechend den Bedingungssignalen.

13. Schaltung nach Anspruch 12, bei der die zweiten Mittel ferner eine dritte Gatterschaltung (25) umfassen, welche sämtliche Bedingungssignale empfängt, die an die zweite Gruppe von 2N Gatterschaltungen (21&sub0;, 21&sub1;...21N-1) angelegt werden und welche ein Signal "alles freigeben" (ALENB) ausgibt, welches alle N Eingangssignale (D'&sub0;, D'&sub1;...D'N-1) der N Teile des zweiten Typs von Taktsynchronisierteilen (3&sub0;, 3&sub1;...3N-1) freigibt, die von der nächsten Stufe anzunehmen sind, wenn alle Bedingungssignale nicht aktiv sind.

14. Schaltung nach Anspruch 9, bei der das vierte Mittel umfaßt:

Nvorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1), die entsprechend den N digitalen Eingangssignalen vorgesehen sind, wobei jede der Nvorderflanken/Rückflanken-Detektoreinrichtungen eines der ersten synchronisierten Digitalsignale (D'&sub0;, D'&sub1;...D'N-1), welche von dem betreffenden Teil der Taktsynchronisierteile (12&sub0;, 12&sub1;...12N-1) in der ersten Gruppe ausgegeben werden, mit einem der zweiten synchronisierten Digitalsignale (Q&sub0;, Q&sub1;...QN-1) vergleicht, die von einem entsprechenden Teil der Taktsynchronisierteile (3&sub0;, 3&sub1;...3N-1) der zweiten Gruppe ausgegeben werden, um zu bestimmen, ob die jeweils miteinander verglichenen ersten und zweiten synchronisierten Digitalsignale gleich sind, um einem Paar von miteinander verglichenen ersten und zweiten synchronisierten Digitalsignalen zu detektieren, in dem das eine oder andere Signal des Paares nicht gleich ist; und einen Ausgangsteil (4) zum Aufrechterhalten des Ausgangssignals zum Ausgeben von Signalen zum Aufrechterhalten des Ausgangssignals an zwei Teile der Taktsynchronisierteile (3&sub0;, 3&sub1;...3N-1) in der zweiten Gruppe, welche den zwei Detektoreinrichtungen unter den N Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) entsprechen, wenn die beiden Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1), welche einander in der Reihenfolge des Fortschreitens der Phasenlage bei ordnungsgemäßem Betrieb benachbart sind, und die beiden Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) das Paar entdecken, wobei die Signale zum Aufrechterhalten des Ausgangssignals dafür sorgen, daß die beiden Taktsynchronisierteile in der zweiten Gruppe ihre Pegel beibehalten, und zwar auf den Pegeln unmittelbar vor der Detektierung des Paares durch die beiden Vorderflanken/Rückflanken-Detektoreinrichtungen, bis eines der beiden ersten synchronisierten Digitalsignale auf einen Pegel zurückkehrt, den es unmittelbar vor dem Detektieren des Paares durch die beiden Vorderflanken/Rückflanken-Detektoreinrichtungen hatte.

15. Schaltung nach Anspruch 14, bei der jede der Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) ein Exklusiv- Oder -Gatter umfaßt.

16. Schaltung nach Anspruch 14, bei der der Ausgangsteil (4) zum Aufrechterhalten des Ausgangssignals umfaßt: NAND-Gatter (42&sub0;, 42&sub1;...42N-1), welche jeder der beidenVorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) entsprechen, wobei jedes der NAND-Gatter (42&sub0;, 42&sub1;...42N-1) die beiden Ausgangssignale von den beiden entsprechenden Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) empfängt; und

NOR-Gatter (41&sub0;, 41&sub1;...41N-1), die entsprechend jeder der Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) vorgesehen sind, wobei jedes der NOR-Gatter (41&sub0;, 41&sub1;...41N-1) die logische Summe der Ausgangssignale von zwei UND-Gattern (42&sub0;, 42&sub1;...42N-1) ausgibt, welche die Ausgangssignale einer der N Vorderflanken/Rückflanken-Detektoreinrichtungen (5&sub0;, 5&sub1;...5N-1) empfangen.